JP2560607B2 - 半導体素子の取り外し方法及びその装置 - Google Patents

半導体素子の取り外し方法及びその装置

Info

Publication number
JP2560607B2
JP2560607B2 JP12966393A JP12966393A JP2560607B2 JP 2560607 B2 JP2560607 B2 JP 2560607B2 JP 12966393 A JP12966393 A JP 12966393A JP 12966393 A JP12966393 A JP 12966393A JP 2560607 B2 JP2560607 B2 JP 2560607B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor element
laser light
bumps
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12966393A
Other languages
English (en)
Other versions
JPH06338545A (ja
Inventor
輝雄 日下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP12966393A priority Critical patent/JP2560607B2/ja
Publication of JPH06338545A publication Critical patent/JPH06338545A/ja
Application granted granted Critical
Publication of JP2560607B2 publication Critical patent/JP2560607B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路基板上にマルチ・
チップ・パッケージング(複数素子実装)された半導体
集積回路のうち、不良ベアチップを回路基板から取外す
方法、及びその装置に関する。
【0002】
【従来の技術】従来、この種の半導体素子の取り外し方
法は、図8に示すように、まず回路基板3上の不良ベア
チップ1の上面をノズル15の下面凹部15aに受け入
れて、不良ベアチップ1の上面をノズル15で覆い、ノ
ズル15の開口16から熱風ガスをチップ1に吹き付け
て、チップ1を加熱する。チップ1が加熱されると、チ
ップ上面側の熱がチップ内部を通して、上面とは反対の
主表面側に伝熱され、その熱をもって接続バンプ2を溶
融させる。
【0003】次に、ノズル開口16からの熱風ガスの供
給を停止し、その後、開口16を真空引きして、チップ
1をノズル15の凹部15a内に吸着し、不良チップ1
を回路基板3より引き上げてこれを取り外していた。ま
た、接続バンプ2を溶融する際、ヒータ13により回路
基板3を加熱していた(例えば、特開平3−23629
8号公報参照)。
【0004】また、半導体素子の取り外しとは逆に半導
体素子を装填する場合に、レーザ光が用いられており、
その場合には、レーザ光をベアチップの主表面側から照
射し、半田バンプを溶融していた(例えば、特開平3−
156938号公報参照)。
【0005】また、関連技術として、フラットパッケー
ジをプリント配線板から取外す装置として、レーザ発振
器からのレーザ光をフラットパッケージのリードに反射
鏡で掃引させながら照射する装置が知られている(例え
ば、特開昭62−207575号公報参照)。
【0006】
【発明が解決しようとする課題】チップがますます高集
積化され、その実装の高密度化が図られるにつれて、不
良チップを高密度回路基板から、周囲の良品チップに熱
的ダメージを与えることなく、取外すことは難しくなっ
てきており、さらに、モジュールが大規模化,システム
化されるにつれて、その取り外しが重要性を増加してい
る。
【0007】図8に示した従来の取り外し方法は、不良
チップを結合している接続バンプのみを局部的に加熱す
ることが不可能であり、近隣の良品チップを同時に加熱
してしまい、これに熱的ダメージを与えるという問題点
があった。また、チップ内部を通して伝熱される熱によ
り接続バンプを加熱するものであり、その熱の伝熱経路
は、半導体素子の基礎をなす結晶(例えば、シリコン)
から薄膜細線(例えば、アルミニウム)を経由して、接
続バンプへ到るため、その熱抵抗が種々であり、加熱に
よる接続バンプの温度上昇に接続バンプの設置位置によ
りバラツキが生じる。そのため、不良チップを取り外し
たときに、回路基板のパッドに残る半田量が不均一にな
ってしまうという問題点があった。また、取外す際に、
不良チップのチャッキング用ノズルは、チップの形状
(正方形か長方形)、及びサイズによりその都度、変更
しなければならないという問題点があった。
【0008】不良チップ取り外し後に、回路基板のパッ
ドに残る半田量を均一にするためには、レーザ光を使用
すればよいが、従来の技術では、主表面側からしか照射
できず、回路基板上に主表面側を向けて半田バンプで接
続するチップ実装方法では、直接接続バンプ部分をレー
ザ光で直接照射できないという困難があった。
【0009】また、レーザ光を反射鏡で回転させて掃引
する方法は、最初に溶融した半田バンプがレーザ光の掃
引が終了するまで、溶融状態を維持することを前提とす
るケースでのみに採用できる方法である。従って、その
適用は、熱伝導率の低い、プリント配線板上に熱容量の
大きなLSIパッケージを接続した実装等に限られ、熱
伝導率の高い、Cu,CuW等メタル基板,Al基板、
あるいはSiウェーハ基板を回路基板とし、その上に熱
容量の極めて小さいベアチップを接続するマルチ・チッ
プ・パッケージングでは、実際上適用できないという問
題があった。
【0010】本発明の目的は、接続バンプにレーザ光を
直接導いて照射することにより、接続バンプを均一に溶
融して、半導体素子を取り外す半導体素子の取り外し方
法及びその装置を提供することにある。
【0011】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体素子の取り外し方法は、回路基
板と複数のバンプで接続された半導体素子を、該回路基
板から取り外す半導体素子の取り外し方法であって、前
記半導体素子と接続された複数のバンプに同時にレーザ
光を照射し、前記半導体素子に接続された前記バンプが
存在する領域の一辺より短い距離で前記レーザ光を照射
する領域を移動させるものである。
【0012】また前記半導体素子と接続された前記バン
プは矩形状に配置され、該バンプがなす矩形の対角線方
向に、前記レーザ光を対角線長程度移動するものであ
る。
【0013】また本発明に係る半導体素子の取り外し装
置は、照射手段と移動手段とを有し、回路基板と複数の
バンプで接続された半導体素子を取り外す装置であっ
て、照射手段は、前記半導体素子と接続された複数のバ
ンプにレーザ光を同時に照射するものであり、移動手段
は、照射手段から照射するレーザ光の領域を前記バンプ
が存在する領域の一辺より短い距離だけ移動させるもの
である。
【0014】また前記照射手段は、レーザ光を反射させ
て前記バンプに照射するための反射ミラーである
【0015】
【作用】レーザ光を不良チップの接続バンプのみに集光
させて照射する。その照射は、不良チップの周囲から、
回路基板とチップの隙間を通して直接照射し、接続バン
プを溶融する。接続バンプを溶融させた後、不良チップ
を取り外す際のチャッキングは、チップ周囲部分ではな
く、チップ裏面で行う。
【0016】本発明では、レーザ光を複数の光ファイバ
ーに分光して多数のレーザビームとし、その照射位置を
バンプピッチと同等もしくは2倍程度移動させることの
みで、不良チップの接続バンプ全体に照射する。
【0017】
【実施例】以下、本発明の実施例を図により説明する。
【0018】(実施例1)図1は、本発明の実施例1を
示す構成図、図2は、本発明の実施例1を示す平面図で
ある。
【0019】図において、回路基板3上に、チップ(半
導体素子)1及び4が接続バンプ2を介して複数実装
(マルチ・チップ・パッケージング)されている。この
場合、チップは、電極端子が設けられた主表面側を下向
きにして、回路基板3上に実装される。チップには、良
品チップ4の他に不良チップ1が含まれていることがあ
り、この不良チップ1を回路基板3上から取り外し、こ
れを良品チップに取り換える必要がある。また、接続バ
ンプ2は図2に示すように、半導体素子の周囲に沿って
四方向に直線状に配列して設けられている。
【0020】そこで、本発明に係る半導体素子の取り外
し装置は、レーザ発振装置5と、光ファイバ6の束と、
レーザ光導入路9と、反射ミラー10と、吸引チャック
器7とを有している。
【0021】反射ミラー10は、井桁状に形成され、回
路基板3と不良チップ1との間の高さ位置で不良チップ
1の外周縁を取り囲み、かつ隣接するチップ4との空ス
ペースを利用して回路基板3上に脱着可能に配置され
る。レーザ光導入路9は、井桁状に形成されてミラー1
0の入射側に取付けられ、不良チップ1の外周縁を取り
囲んで配置される。
【0022】また、レーザ光導入路9は、光ファイバ6
の束を介してレーザ発振装置5に接続されている。ここ
に、レーザ光導入路9及び光ファイバ6等により光導波
路が構成される。反射ミラー10は、光ファイバ6を介
してレーザ光導入路9に導入されたレーザ発振装置5か
らのレーザ光の照射光路を回路基板3の表面に平行な方
向に切替え、不良チップ1と回路基板3との隙間を通し
て素子周辺部から素子の内側に向け、直接接続バンプ2
にレーザ光を照射する機能を有している。
【0023】また、吸引チャック器7は、吸引穴8を介
して不良チップ1の上面を真空吸着し、これを上方に引
き上げるようになっている。
【0024】回路基板3に半田を組成とする接続バンプ
2で接合されている不良チップ1を取り外すに当たり、
レーザ発振装置5からのレーザ光11を接続バンプ2に
照射し、接続バンプ2を溶融し、不良チップ1の裏面に
吸引チャック器7を押し付け、吸引穴8から真空排気す
ることで真空吸着し、不良チップ1を回路基板3から引
き上げて取り外す。このときレーザ光は、レーザ発振装
置5から光ファイバ6でレーザ光導入路9に伝送され、
さらに不良チップ1の周囲に配置されている反射ミラー
10により接続バンプ2に向けて反射され、回路基板3
と不良チップ1との隙間を通して、直接接続バンプ2に
照射される。
【0025】ここで、本発明をより明確にするため、実
施例について、さらに具体的に説明すると、回路基板3
は、厚さ0.5〜1.0mmのシリコンウェーハ上に3
層もしくは4層の多層配線を形成した平面サイズが70
mm×70mm程度のものである。なお、具体例として
は、このようなサイズであるが、本発明の実施例は、こ
のサイズに限定されるものではなく、もっと大きい、あ
るいは小さくてもよい。
【0026】そして回路基板3は、図3に示したように
(5〜20mm)×(5〜20mm)の平面サイズ厚さ
0.4〜1.0mmのチップを15個搭載している。チ
ップ間の間隔は最小で、1.0mm程度である。接続バ
ンプは、Pb/Sn系半田を組成とし、ほぼ球形とし、
サイズが100μmφ程度、ピッチが150×300μ
m、その個数として20〜700個程度のバンプであ
る。接続バンプ2は図2に示したように、チップの周辺
部分に設けられている。4辺全てに設けられているとは
限らず、図3中に示したように設けられていない辺も含
まれている。回路基板3と搭載チップとの間隔は、およ
そ50〜125μmである。
【0027】吸引チャック器7は、ステンレス材を加工
したもので、3〜10mm□のチャッキング面を持ち、
中央に真空排気ポンプで吸引する吸引穴8を設けてい
る。吸引穴8のサイズは、厳密なものである必要はな
く、およそ2〜5mm□又は2〜5mmφであればよ
い。レーザ発振装置5は、市販のものを改造したもの
で、ガスレーザの連続発振型である。発振したレーザ光
を光ファイバ束で受け取り、それぞれを光ファイバ6で
分散,伝送し、レーザ光導入路9に接続する。レーザ光
導入路9は、図2に示したように、不良チップ1の周囲
に正方形状に設けられ、100〜500μmピッチで光
ファイバ6を直線状に並べて接続してある。レーザ光導
入路9の光出射側は、ミラー10の入射側に位置決めし
て取付けられており、入射されたレーザ光の照射光路を
反射ミラー10で約90度曲げて、レーザ光11を直接
接続バンプに照射するようになっている。
【0028】以上説明した具体的記述は一例であり、本
発明の主旨にかなうものであれば、これに限定されず、
実施可能であることは勿論である。
【0029】次に、本発明について、従来技術と対比し
ながら説明して明確にする。図4は、レーザ光照射状態
の不良チップ1を拡大して示した平面図である。本発明
においては、半田バンプに照射するレーザ光11は、図
4に示したように平行に入射するマルチ状態になってい
るために、チップ1が正方形である場合には、レーザ光
11のピッチdとすると、√2dの距離だけレーザ光を
掃引すれば(対角線に平行な方向に掃引する)、チップ
四辺の全ての接続バンプ2にレーザ光を照射することが
できる。具体例では、dは300μm(本発明の実施
と、このピッチに限定する必要はない。)であり、レー
ザ光の掃引距離は425μm程度掃引すればよい。な
お、本発明では、回路基板3を搭載しているテーブルを
直交するXYの2軸方向に移動させて掃引する。
【0030】一方、従来技術によるレーザ光の掃引は、
図9に示した通りである。すなわち、レーザ発振管12
から発せられたレーザ光11を回転ミラー17で掃引し
照射する。その掃引距離は、レーザ発振管12が1個で
ある場合は、チップ周辺の接続バンプ2列の延べ距離で
ある。図9に示したように一辺の接続バンプ列の長さを
lとすると、正方形チップであれば、掃引距離は4lで
ある。ここでlは、通常の場合、チップの一辺から両端
で約100μmずつ引いた値で近似でき、チップサイズ
が10mm□の場合、lは9.8mmであり、従って、
レーザ光11の掃引距離は、39.2mmである。掃引
距離を短縮するために、装置は複雑になるが、レーザ発
振管12を4本使用して、各辺を並列的に照射する方法
がある。この方法で短縮されるが、それでも9.8mm
以上は必要である。さらに、従来の方法では、掃引距離
がチップサイズに依存するが、実際は、最も大きなチッ
プサイズをカバーできる掃引距離に設定しておいて、チ
ップサイズ毎には変更しないのが普通である。すなわ
ち、実際の掃引距離は、従来技術の場合、上記の9.8
mmより大きい。
【0031】図5及び図6は、それぞれ断面方向及び水
平方向の温度プロファイルを示す実験データ例である。
図中、実線で表示しているのは、本発明の実施例につい
てのものであり、破線で表示しているのは、従来技術の
ものである。
【0032】図5から分かるように、両者共接続バンプ
2がバンプメタルの融点以上に加熱されているのは同じ
であるが、本発明の場合、上述したように、接続バンプ
2がレーザ光11の照射で直接加熱されるため、最も高
温度で、チップ側及び回路基板側に離れるにつれて、そ
の温度は低くなっている。一方、従来技術による場合
は、チップの裏面と回路基板裏面とをヒータで加熱し、
伝熱で接続バンプを加熱するために、接続バンプ部分の
温度が最も低く、そこから離れるにつれて高温度になっ
ている。
【0033】そのために、図6に示したように、従来技
術では、近隣に配置された良品チップも加熱され、熱的
ダメージを与えることになる。これに対して、本発明で
は、接続バンプのみを局部的に加熱するため、良品チッ
プに熱的ダメージを与えない。
【0034】(実施例2)図7は、本発明の実施例2を
示す断面図である。本実施例では、不良チップ1の外周
縁を取り囲む中空枠体18の上部開口に凹球面ミラー1
4を下向きに設け、凹球面ミラー14の焦点位置付近に
連続発振型のレーザ発振管12を配置し、中空枠体の下
部開口縁にリング状の反射ミラー10を設け、凹球面ミ
ラー14で反射されたレーザ光11をミラー10でチッ
プの周辺側から内側に向けて反射するようになってい
る。
【0035】実施例において、連続発振型のレーザ発振
管12から発振されたレーザ光11を凹球面ミラー14
により下向きに不良チップ1の方へ反射し、そのレーザ
光をミラー10で約90度曲げて、不良チップ1と回路
基板3との隙間を通してレーザ光11を接続バンプ2に
直接照射する。回路基板3の裏面は、接続バンプ2の溶
融を助けるために、ヒータ13で加熱されている。な
お、このヒータ13は、接続バンプ2のバンプメタルが
低融点のものである場合は、使用しなくてもよい。
【0036】また、接続バンプ2が溶融された状態にお
いて、中空枠体18を不良チップ1の周囲から取り除
き、不良チップ1の上面を吸引チャック器で真空吸着
し、該チップ1を回路基板3から引き上げて取り外す。
尚、吸引チャック器で不良チップを取り外すには、中空
枠体18を取り外すことなく行うようにしてもよい。
【0037】尚、実施例では、チップの形状が正方形又
は長方形である場合について説明したが、チップの形状
は、これに限られるものではない。
【0038】
【発明の効果】以上説明したように本発明は、レーザ光
による直接加熱で接続バンプを溶融するため、接続バン
プを極めて均一化して溶融することができ、接続バンプ
の溶融部分を全体の中で最高温度にすることができ、不
良チップを除去した後の回路基板の接続パッドに残る半
田量をコントロールできる。また、近隣に配置された良
品チップに対する熱的ダメージを最小に防止することが
できる。
【0039】従来は取り外しの際の不良チップを加熱ノ
ズルに嵌合させていたため、ノズルをチップの形状及び
サイズにより、その都度変換することが必要であったの
に対して、本発明では、チップの端面を吸着するため、
チップの形状,サイズにかかわらず、吸引チャッキング
することができ、交換の必要はない。さらに、従来の吸
引チャッキング機能を持つ加熱ノズルを使用するには、
チップ間距離を拡げる必要があったが、本発明ではチッ
プ間距離を詰めて、チップを配置することができる。
【0040】従来のレーザ光を反射鏡を回転させて掃引
する方法は、チップの外部を直線状に4回掃引するた
め、レーザ光の延べ掃引距離は、チップの周辺長より
も、例えば40mm〜2000mm大きいのに対して、
本発明では、光ファイバにより多点を照射するため、接
続バンプのピッチと同等オーダーの距離(大き目に見積
っても1mm以下)を掃引すればよく、このため、放熱
特性のよい回路基板に接続された熱容量の極めて小さい
ベアチップの接続パッドを同時に溶融することができ
る。
【図面の簡単な説明】
【図1】本発明の実施例1を示す断面図である。
【図2】本発明の実施例1を示す平面図である。
【図3】本発明の対象とするマルチ・チップ・パッケー
ジング例を示す平面図である。
【図4】本発明の効果をレーザ光掃引距離で示す平面図
である。
【図5】本発明の効果を断面方向温度プロファイルで示
す図である。
【図6】本発明の効果を水平方向温度プロファイルで示
す図である。
【図7】本発明の実施例2を示す断面図である。
【図8】従来例を示す断面図である。
【図9】従来例のレーザ光掃引と問題点を示す平面図で
ある。
【符号の説明】
1 不良チップ 2 接続バンプ 3 回路基板 4 良品チップ 5 レーザ発振装置 6 光ファイバ 7 吸引チャック器 8 吸引穴 9 レーザ光導入路 10 反射ミラー 11 レーザ光 12 レーザ発振管 13 ヒータ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 回路基板と複数のバンプで接続された半
    導体素子を、該回路基板から取り外す半導体素子の取り
    外し方法であって、 前記半導体素子と接続された複数のバンプに同時にレー
    ザ光を照射し、 前記半導体素子に接続された前記バンプが存在する領域
    の一辺より短い距離で前記レーザ光を照射する領域を移
    動させることを特徴とする半導体素子の取り外し方法。
  2. 【請求項2】 前記半導体素子と接続された前記バンプ
    は矩形状に配置され、該バンプがなす矩形の対角線方向
    に、前記レーザ光を対角線長程度移動することを特徴と
    する請求項1に記載の半導体素子の取り外し方法。
  3. 【請求項3】 照射手段と移動手段とを有し、回路基板
    と複数のバンプで接続された半導体素子を取り外す装置
    であって、 照射手段は、前記半導体素子と接続された複数のバンプ
    にレーザ光を同時に照射するものであり、 移動手段は、照射手段から照射するレーザ光の領域を前
    記バンプが存在する領域の一辺より短い距離だけ移動さ
    せるものであることを特徴とする半導体素子の取り外し
    装置。
  4. 【請求項4】 前記照射手段は、レーザ光を反射させて
    前記バンプに照射するための反射ミラーであることを特
    徴とする請求項3に記載の半導体素子の取り外し装置。
JP12966393A 1993-05-31 1993-05-31 半導体素子の取り外し方法及びその装置 Expired - Lifetime JP2560607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12966393A JP2560607B2 (ja) 1993-05-31 1993-05-31 半導体素子の取り外し方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12966393A JP2560607B2 (ja) 1993-05-31 1993-05-31 半導体素子の取り外し方法及びその装置

Publications (2)

Publication Number Publication Date
JPH06338545A JPH06338545A (ja) 1994-12-06
JP2560607B2 true JP2560607B2 (ja) 1996-12-04

Family

ID=15015077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12966393A Expired - Lifetime JP2560607B2 (ja) 1993-05-31 1993-05-31 半導体素子の取り外し方法及びその装置

Country Status (1)

Country Link
JP (1) JP2560607B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009243A (ja) * 2007-10-17 2011-01-13 Yamaha Motor Co Ltd はんだ溶解方法、実装基板の生産方法、およびはんだ溶解装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62207575A (ja) * 1986-03-06 1987-09-11 Fujitsu Ltd フラツトリ−ドパツケ−ジの取り外し装置
JPH03236298A (ja) * 1990-02-14 1991-10-22 Fujitsu Ltd リプレース・ノズル構造

Also Published As

Publication number Publication date
JPH06338545A (ja) 1994-12-06

Similar Documents

Publication Publication Date Title
US6709967B2 (en) Laser wire bonding for wire embedded dielectrics to integrated circuits
JP3181600B2 (ja) 基板またはチップにフラックスなしで半田付けする方法および装置
US7416970B2 (en) Method for manufacturing semiconductor device
KR100349727B1 (ko) 집적회로 본딩패드로의 와이어 스티치 본딩방법 및 장치
US5021630A (en) Laser soldering method and apparatus
US20030224581A1 (en) Flip chip packaging process using laser-induced metal bonding technology, system utilizing the method, and device created by the method
US5648005A (en) Modified quartz plate to provide non-uniform light source
JP2001036232A (ja) ハンダ除去装置
JPH01181490A (ja) 半導体レーザー装置
JP2002076043A (ja) バンプ形成方法、半導体装置、およびバンプ形成装置
KR20170048971A (ko) 플립칩 본딩 장치
US4909428A (en) Furnace to solder integrated circuit chips
JP2560607B2 (ja) 半導体素子の取り外し方法及びその装置
JPH07161919A (ja) 半導体装置およびその製造方法
US20130068746A1 (en) Soldering method and soldering apparatus
JP2002228683A (ja) プローブの接合装置および接合方法
JP3773603B2 (ja) 半導体レーザ装置の製造方法
JPH09199540A (ja) 半導体装置及び実装構造体及びその製造方法及び実装構造体検査方法及びその装置
JPS58207689A (ja) 半導体レ−ザ装置
JPH0951162A (ja) 電子部品搭載装置
JPH09102497A (ja) 半導体集積回路装置およびその製造方法
TW202213558A (zh) 無助焊劑倒裝晶片封裝件的製造裝置及製造方法
JPH02247076A (ja) レーザはんだ付け装置
JPH11121531A (ja) 電子部品の実装方法および実装装置
JP2596396B2 (ja) フリップチップのリペア方法およびそのリペア装置