JP2556032B2

JP2556032B2 - バイナリ−トランスバ−サルフイルタ

Info

Publication number: JP2556032B2
Application number: JP62107190A
Authority: JP
Inventors: 光洋小野; 敏雄川崎; 達也青野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-04-30
Filing date: 1987-04-30
Publication date: 1996-11-20
Anticipated expiration: 2011-11-20
Also published as: JPS63272218A

Description

【発明の詳細な説明】〔概要〕受信データ“1/0"の歪波形を時間領域で整形するバイ
ナリートランスバーサルフィルタで、特に直列入力デー
タを波形整形の為に並列出力とするシフトレジスタと、
入力クロックf₀を基準とし該シフトレジスタにサンプリ
ング周波数Nf₀を生成し出力するPLLと、其の出力Nf₀を
分周しｎ並列のアドレスを出力するアドレスカウンタ
と、該シフトレジスタの出力の或る一定個数の波形整形
データを予め記憶して置き前記アドレスカウンタの出力
のｎ並列のアドレスにより読み出すROMと、其の出力デ
ータをD/A変換し其の変換時に発生した高調波Nf₀を除去
して信号を平滑して出力する平滑フィルタとから成るバ
イナリートランスバーサルフィルタにおいて、入力デー
タの伝送速度が２倍を超える変化毎にサンプリング倍数
Ｎを2¹づつ２進数で切り替えて、各２倍の変化範囲での
サンプリング周波数を等しくする事で前記D/A変換器の
出力に発生する高調波の位置が常に一定となる様にし１
種類の平滑フィルタだけで済み取り替える必要を無くし
た。

〔産業上の利用分野〕

本発明は、受信入力データ“1/0"の歪波形を時間領域
で整形するバイナリートランスバーサルフィルタに係
り、特に直列入力データを波形整形の為に並列出力とす
るシフトレジスタと、入力データのクロックf₀を基準入
力とし其のＮ（＝2ⁿ）倍のNF₀を入力データのサンプリ
ング周波数として出力するPLLと、該PLLの出力Nf₀を分
周してｎ並列のアドレスを出力するアドレスカウンタ
と、前記シフトレジスタの並列出力の波形整形データを
予め書き込み記憶して置き前記アドレスカウンタのｎ並
列出力をアドレスとして読み出すROMと、該ROMから読み
出した出力データをD/A変換し平滑フィルタを通して出
力とする構成のバイナリートランスバーサルフィルタBT
Fの改良に関するものである。

“0",“1"で表示される二進数の波形歪をもつ受信デ
ータから、正しい波形に整形されたデータを所望のアナ
ログ出力として得るために、入力の波形歪を受けたデー
タを、先ずバイナリートランスバーサルフィルタに供給
し波形整形されたデータを得て、次に要求により該ディ
ジタルの出力データＤをアナログ信号Ａに変換するが、
このD/A変換の際に出力に生じた高調波を高域遮断のフ
ィルタにて除去し、平滑化された所望のアナログ信号を
出力とするが、この場合、高調波除去の平滑フィルタ
は、入力データの伝送速度が２倍以上に変化しても、同
一の平滑フィルタが固定的に使用されることが望まし
い。

〔従来の技術〕

従来のバイナリートランスバーサルフィルタ（以下BT
Fと称す）の構成の一例を第４図のブロック回路図に示
し、その平滑化（スムージング）の必要性を第５図の説
明図に示す。

第４図において、１はフェイズロックドループPLL回
路、２はアドレスカウンタ、３はシフトレジスタ、４は
読出専用記憶装置ROM、５はディジタル・アナログ変換
回路D/A変換器、６は低域通過で高域遮断の平滑フィル
タである。

従来は、PLL回路１で、直列入力の受信データと一緒
に送られて来た周波数f₀の入力クロックをPLLの基準入
力とし其の入力データのレートf₀のＮ（＝2ⁿ）倍の周波
数Nf₀のクロックを作成し、その周波数Nf₀の出力クロッ
クを、波形整形されるべき入力データに対するサンプリ
ング信号とする。通常、サンプリング周波数Nf₀のＮは
２より大きい値でなくてはならないが、従来このＮ値は
固定されていた。ここでは一例として、Ｎ＝４＝2²の場
合につき第４図，第５図を用い説明する。アドレスカウ
ンタ２は、PLL回路１の出力のサンプリング周波数Nf₀を
分周し（Ｎ＝４＝2²の時は２ビット）、その出力信号の
うちの入力データのクロックf₀と一致する一つの信号
を、直並列変換のシフトレジスタ３のシフトクロックと
して与える。シフトレジスタ３の入力は２進の直列デー
タである。

シフトレジスタ３の或る一定数の並列出力及びアドレ
スカウンタのｎ並列の出力とは、読出しコードとして読
出専用記憶装置のROM4に入力される。ROM4はこのコード
に対応して、予め波形整形の為のｎ個の係数乗算と其の
加算を行って得た結果の記憶データを読み出し、D/A変
換器５でアナログ信号に変換される。其の変換の際に発
生した出力信号の高調波Nf₀は、低域通過で高域遮断の
平滑フィルタ６で遮断され、必要な平滑化された出力信
号が得られる。この時のD/A変換器５の出力には、第５
図の説明図に示す様に、必要な整形された信号データの
他に無用な高周波成分を含んでいるので、平滑フィルタ
６で其の高調波成分を遮断する。この時に問題となるの
は、受信入力データの速度（クロック）が変化した時
に、BTFは入力クロックに同期して動作する同期型であ
るので、そのD/A変換器５までの回路構成は変える必要
は無いが、其の後の平滑フィルタ６は周波数特性の異な
る別フィルタと取り替えなければならなくなることであ
る。

第５図の（ａ）は、第４図の従来のBTFの入力クロッ
クの周波数がf₀であり、PLL1の周力周波数Nf₀の分周率
ＮがＮ＝４の場合のD/A変換器５の出力のスペクトル特
性を示す。横軸は入力クロックの周波数f₀を単位とする
周波数であり、縦軸は出力信号データの高調波成分の出
力レベルを示す。高調波成分は4f₀,8f₀,12f₀・・の周波
数を中心に発生し、これらの高調波成分を除去するため
に、図示の様な、低域通過で高域遮断の周波数特性をも
つ平滑フィルタ６を備えることが必要である。

BTFの入力データの伝送速度f₀が高い方に変化し、第
５図の（ａ）の場合f₀の２倍の2f₀となった第５図の
（ｂ）の場合は、Ｎ＝４は固定で変らないのでD/A変換
器５の出力のスペクトル特性は同図の（ｂ）に示す様
に、第１高調波の中心が4f₀から8f₀の位置に変化する。
この場合、全部は図示しないが、高調波成分は8f₀,16f₀
・・と8f₀毎に現れる。この高調波を遮断するために
は、同図の（ａ）の場合と異なる周波数特性、即ち同図
の（ｂ）の2f₀までは出力がフラットであり、2f₀以上で
出力が降下し、周波数8f₀の高調波の大部分を遮断する
周波数特性を持つ平滑フィルタ６を使用しなくてはなら
ないことになる。

〔発明が解決しようとする問題点〕

従来のBTFは、上述の様に、入力データの伝送速度
（クロック）が変化する毎に、低域通過で高域遮断の周
波性特性が異なる別の平滑フィルタ６を必要とし、入力
データの伝送速度が変或する毎に其の都度、平滑フィル
タ６を取り替えなくてはならないという問題点があっ
た。また、アナログ素子から成るアナログの平滑フィル
タ６は、其の構成が簡単ではないという欠点もあった。

本発明の目的は、入力データの伝送速度（クロック）
が変化して、其の変化範囲が入力データのクロックの２
倍以上となっても、周波数特性の同じ平滑フィルタで済
み、平滑フィルタを其の都度取り替える必要の無い様な
ディジタル処理のBTFを実現することにある。

〔問題点を解決するための手段〕

上記目的を達成するための本発明のBTFの基本的な構
成（第１図の原理的な構成図）は、以下に述べる一般的
な説明を基にして構成される。

入力データのクロックがf₀〜2f₀の間で変動する場合
を考える。この時、PLLの出力周波数の最大値を16f₀と
する。また、入力データの波形整形の為のサンプリング
処理は、入力データのクロックの少くとも２倍のクロッ
クを必要とするので、サンプリングを入力クロックの４
倍以上で行うものとする。

入力データクロックがf₀〜2f₀の時に、サンプリング
周波数を8f₀〜16f₀とする。従ってPLL出力Nf₀の入力ク
ロックf₀に対する分周比Ｎは値８＝2³となる。この場
合、アドレスカウンタの並列出力信号数は３本となり、
セレクタの出力は其の中の１本となる。アドレスアウン
タの３本の出力信号は、第６図の（ａ）に示す様なタイ
ムチャートチャートで示される。この場合のセレクタの
出力は、アドレスカウンタの出力信号の中の１本（f₀〜
2f₀）が選択される。次に、入力データクロックが2f₀〜4f₀の時、サンプリング周
波数は8f₀〜16f₀となる。この時、PLLの分周比Ｎは値４
＝2²となる。そしてアドレスカウンタの並列出力信号数
は３本であり、第６図の（ｂ）に示す様に第６図の
（ａ）と同じであるが、セレクタの出力は其の中の１本
（2f₀〜4f₀）が選択される。

平滑フィルタについて、前記の例の入力データクロックがf₀〜2f₀の場合に
ついて言えば、サンプリング周波数が8f₀〜16f₀である
ので、D/A変換器の出力の8f₀以上の高調波がカット出来
て，信号2f₀までフラットで通過できるものである必要
がある。

前記の例の入力データクロックが2f₀〜4f₀の場合
は、サンプリング周波数が8f₀〜16f₀であるので、D/A変
換器の出力の8f₀以上の高調波がカット出来て，信号4f₀
までフラットであり，通過できるものである必要があ
る。

従って、この様なBTFの回路を用いると、入力データ
クロックがf₀〜4f₀の間で変化する場合は、D/A変換器の
出力の8f₀以上をカット出来て,4f₀までフラットで通過
できる平滑フィルタの１種類があれば良いことになる。

以上の事を一般的に表現すると、第７図に示した表
の様になる。

一般的に入力データのクロック周波数f₀を基準入力と
し其のＮ倍（＝2ⁿ倍,nは整数）の出力周波数Nf₀を出力
するフェイズロックドループ回路（11）において、入力
データの速度であるクロック周波数ｆが基準値f₀から2
^n-2f₀まで変化した時、其の変化が各２倍までの項01,02
…ｎ−３の範囲内であれば分周率Ｎは、夫々2^n-1,2^n-2
…2²と一定であり、其の２倍の変化範囲を超える毎に、
外部スイッチ17により、Ｎが2¹づつ２進数で切り替えら
れるので、フェイズロックドループ回路（11）の出力周
波数であるサンプリング周波数Nf₀は2^n-1f₀〜2ⁿf₀とな
り、前記の表（第７図）のサンプリング周波数の欄に
も示す如く、常に一定となる。従ってD/A変換（15）の
出力信号として発生する高調波成分が同一位置に現れ
る。従って、入力データの伝送速度がf₀〜2^n-2f₀まで変
化した時に対応する平滑フィルタとしては、周波数2^n-2
f₀までフラットで,2^n-1f₀以上をカットする周波数特性
のフィルタ１種類があれば良いことになる。

なお、アドレスカウンタ12（分周器）とセレクタ18と
の間のｎ本の接続と該セレクタ18からシフトレジスタ13
への１本の出力線は、添付図面の第８図の様になる。

以上の説明を基にして、本発明のBTFの基本構成は、
第１図の原理的な構成図に示す様に、直列入力の受信デ
ータのクロック周波数f₀を基準入力として2ⁿ倍に等しい
Ｎ倍のサンプリング周波数Nf₀を生成し出力するフェイ
ズロックドループ回路（11）と、該受信入力データ“1/
0"の歪波形の整形データを予め記憶して置き読み出され
る読出専用記憶装置（14）と、該フェイズロックドルー
プ回路から該サンプリング周波数Nf₀を入力し分周して
ｎ並列の出力信号をアドレスとして核読出専用記憶装置
（14）へ供給するアドレスカウンタ（12）と、該アドレ
スカウンタのｎ並列の出力信号の中の１つをクロック信
号として前記入力データの或る一定数を直列に記憶し並
列に読出した出力を前記読出専用記憶装置（14）へ供給
するシフトレジスタ（13）と、該シフトレジスタ（13）
へ供給する１つのクロック信号を該アドレスカウンタ
（12）のｎ個の出力信号の中から選択するセレクタ（1
8）と、前記入力データの速度（ｆ）が基準入力（f₀,2f
₀…）から２倍の変化の範囲（f₀＜ｆ≦2f₀,2f₀＜ｆ≦4f
₀等）を越える毎に前記フェイズロックドループ回路（1
1）の分周率Ｎを切り替えると同時に該セレクタ（18）
を駆動し該アドレスカウンタ（12）がシフトレジスタレ
ジスタ（13）へ供給するクロック信号を変更させる外部
スイッチ（17）と、該読出専用記憶装置（14）の出力の
ディジタルデータＤをアナログ信号Ａに変換するディジ
タル・アナログ変換回路（15）と、其のD/A変換の際に
生じた高調波成分（Nf₀）を遮断し低減のアナログ信号
を通過させる平滑フィルタ（16）とを具え、受信入力デ
ータの速度（ｆ）の変化が基準入力から２倍の変化範囲
を超える毎に、入力データを何倍の速度でサンプリング
するかの倍数（Ｎ）の切り替え、各２倍の変化範囲での
サンプリング周波数を等しくする事で前記D/A変換器（1
5）の出力に発生する高調波Nf₀の位置が常に一定となる
様に構成する。

〔作用〕

上記の本発明のBTFの構成によれば、受信入力データ
のクロック周波数f₀を基準入力とし其のＮ倍（＝2ⁿ倍,n
は整数）の出力周波数NF₀を出力するフェイズロックド
ループ回路（11）において、受信データの速度であるク
ロック周波数ｆが基準値f₀から2^n-2f₀まで変化した時、
其の変化が２倍までの各変化範囲内であれば分周率Ｎは
夫々一定であり、其の２倍の変化範囲を超える毎に、外
部スイッチ17によりＮが2¹づつ２進数で切り替えられる
ので、フェイズロックドループ回路（11）の出力周波数
であるサンプリング周波数Nf₀は2^n-1f₀〜2ⁿf₀となり、
前記一般論の表（第７図）のサンプリング周波数の欄
にも示す如く常に一定となる。従ってD/A変換（15）の
出力信号として発生する高調波成分が同一位置に現れ
る。従って、入力データの伝送速度がf₀〜2^n-2f₀まで変
化した時に対応する平滑フィルタとしては、周波数2^n-2
f₀までフラットで,2^n-1f₀以上をカット出来るもの１種
類があれば良いことになる。

〔実施例〕

第２図は本発明の実施例のBTFの構成を示すブロック
回路図であって、既に詳細に説明した第４図の従来例の
回路１〜６と同じ回路11〜16に，外部スイッチ17とセレ
クタ18とを追加したものである。外部スイッチ17は、そ
の操作によりフェイズロックドループ回路11の中の分周
回路114の分周率Ｎを変えることが出来て、入力クロッ
クの変化が、各基準値から其の２倍の範囲を超える時
に、切り替えられる。ここでは、分周率Ｎは２進数Ｎ＝
2ⁿ（但しｎは整数）と表現されるので、入力データの伝
送速度（入力クロックの周波数）は、其の２倍までの変
化範囲が同一の組となる。

フェイズロックドループ回路11の電圧制御発振器113
は、其の出力周波数であり、入力データのサンプリング
周波数である最大値から其の２分の１の周波数までの範
囲で発振周波数を変化できるものとする。第３図の
（ａ）〜（ｃ）に、入力クロックがf₀,2f₀,1.1f₀と３種
類に変化した場合の分周率Ｎの値8,4,4の選定と、ディ
ジタル・アナログ変換回路15の出力の各スペクトル特性
とが示されている。また第３図の（ｄ）に、前記
（ａ），（ｂ）の入力クロックの２倍の変化f₀〜2f₀の
場合に、同じ共通使用可能な平滑フィルタ16の特性図を
示す。

そして前記〔問題点を解決するための手段〕の欄で本
発明のBTFの基礎として述べたの説明例の、入
力データクロックがf₀〜2f₀の時で分周比Ｎが８の場合
と、入力データクロックが2f₀〜4f₀の時で分周比Ｎが
４の場合のアドレスカウンタ12の出力信号とセレクタ18
の選択出力とを、既に第６図の（ａ），（ｂ）に示し
た。

今、入力データの伝送速度である入力クロックの周波
数がf₀〜2f₀の範囲で変化する場合を考える。

フェイズロックドループ回路11では、外部スイッチ17
により、分周回路114の分周率Ｎを先ず２（＝2¹）に
し、入力データクロックf₀の時に電圧制御発振器113の
出力が最大周波数2f₀となる様に調整する。次に、分周
比Ｎ（＝2ⁿ）を例えばＮ＝８に定め、周波数8f₀〜16f₀
の出力クロックを、アドレスカウンタ12へ出力する。ま
た、直列の入力データを並列データに変換するシフトレ
ジスタ13を動作させるシフトクロックを、アドレスカウ
ンタ12から受けられる様に、分周器であるアドレスカウ
ンタ12で、フェイズロックドループ回路11の出力を入力
として、並列に複数４のクロックを発生し、外部スイッ
チ17で制御されるセレクタ18によりアドレスカウンタ12
の出力の複数４の並列クロックの中で入力データの位相
に合った一つを選択して、シフトレジスタ13へ供給す
る。

第３図の（ａ）は、入力データのデータ伝送速度（入
力クロック）がf₀であり其のサンプリングを周波数8f₀
で行った場合のD/A変換器15の出力のスペクトル特性で
ある。この場合の分周比は、Ｎ＝８である。此の場合、
不要な高調波は8f₀,16f₀・・・の位置に発生する。

第３図の（ｂ）は、入力データのデータ伝送速度（入
力クロック）が2f₀であり其のサンプリングを、（ａ）
と同じ周波数8f₀で行った場合のD/A変換器15の出力のス
ペクトル特性である。この場合の分周比は、Ｎ＝４であ
る。此の場合、不要な高調波は8f₀,16f₀・・の位置に発
生する。但し発生する帯域幅は拡がる。

第３図の（ｃ）は、入力データのデータ伝送速度（入
力クロック）が1.1f₀であり，其のサンプリングを周波
数4.4f₀で行った場合のD/A変換器15の出力のスペクトル
特性である。この場合の分周比は、（ｂ）と同じくＮ＝
４である。この場合、不要な高調波の位置は4.4f₀,8.8f
₀・・・となり、（ａ），（ｂ）の場合よりも基本波の
周波数に近づくか、第３図の（ｄ）の周波数特性（2f₀
までフラットで、4f₀をカットする特性）をもつ平滑フ
ィルタによって除去することが出来る。

また、此の平滑フィルタは、入力データのデータ伝送
速度（入力クロック）がf₀〜2f₀,2f₀〜4f₀と２倍の範囲
で変化した場合に有効であり、伝送速度の変化があって
も取り替える必要が無い。このことは、前述の〔問題点
を解決するための手段〕の欄で、本発明のBTFの基礎と
して述べたの説明例の、入力データのクロックが
f₀〜2f₀の時の分周比Ｎを８とし、入力データクロッ
クが2f₀〜4f₀の時は分周比Ｎを４とした場合のアドレス
カウンタ12の出力信号とセレクタ18の選択出力とを、第
６図の（ａ），（ｂ）に既に示して詳細に説明した。

〔発明の効果〕

上述の様に、本発明によれば、入力データの伝送速度
が変化しても、２倍の変化範囲を超える毎に分周比Ｎを
２づつ切り替えることで、入力データのサンプリング周
波数を一定とすることが出来るので、ROM出力をＤ＜Ａ
変換した出力の高調波阻止の平滑フィルタを其の都度取
り替える必要が無くなり、其の製作および運用上の効果
は極めて大きい。

【図面の簡単な説明】

第１図は、本発明のBTFの原理的な構成図第２図は、本発明の一実施例のBTFのブロック回路図第３図は、第２図の実施例におけるディジタル・アナロ
グ変換回路の出力スペクトル特性図及び平滑フィルタの
特性図第４図は、従来例のBTFのブロック回路図第５図は、第４図の従来例におけるディジタル・アナロ
グ変換回路の出力スペクトル特性図第６図は、本発明のBTFの基礎となる例の動作の説明図第７図は、本発明のBTFの一般的な動作の項目を表にし
て示した図第８図は、本発明のBTFのセレクタの入出力の接続図で
ある。図において、１、11はフェイズロックドループ回路（PLL回路）２、12はアドレスカウンタ、３、13はシフトレジスタ、４、14は読出専用記憶装置（ROM）５、15はディジタル・アナログ変換回路（D/A変換器）６、16は平滑フィルタ、 17は外部スイッチ、 18はセレクタ、 111は位相検波回路、 112はループフィルタ、 113は電圧制御発振器（VCO）である。

Claims

(57)【特許請求の範囲】

【請求項１】直列入力の周波数f₀の受信データのクロッ
クを基準入力とし其の2ⁿ倍に等しいＮ倍のサンプリング
周波数Nf₀信号を生成し出力するフェイズロックドルー
プ回路（11）と、該受信入力データ“1/0"の歪波形の整
形データを予め記憶して置き読み出す読出専用記憶装置
（14）と、該フェイズロックドループ回路から該サンプ
リング周波数Nf₀信号を入力し分周してｎ並列の出力信
号をアドレスとして核読出専用記憶装置（14）へ供給す
るアドレスカウンタ（12）と、該アドレスカウンタのｎ
並列の出力信号の中の１つをクロック信号として前記入
力データの或る一定個数を直列に記憶し並列に読出した
出力を前記読出専用記憶装置（14）へ供給するシフトレ
ジスタ（13）と、該シフトレジスタ（13）へ供給する１
つのクロック信号を該アドレスカウンタ（12）のｎ個の
出力信号の中から選択するセレクタ（18）と、前記入力
データの速度（ｆ）が基準入力値の２倍の変化範囲を越
える毎に前記フェイズロックドループ回路（11）の分周
率Ｎを切り替えると同時に該セレクタ（18）を駆動し該
アドレスカウンタ（12）がシフトレジスタレジスタ（1
3）へ供給するクロック信号を変更させる外部スイッチ
（17）と、該読出専用記憶装置（14）の出力のディジタ
ルデータＤをアナログ信号Ａに変換するディジタル・ア
ナログ変換回路（15）と、其のD/A変換の際に生じた高
調波成分（Nf₀）を遮断し低減のアナログ信号を通過さ
せる平滑フィルタ（16）とを具え、受信入力データの速
度の変化が基準入力の２倍の範囲を超える毎に入力デー
タを何倍の速度でサンプリングするかの倍数（Ｎ）の切
り替え各２倍の変化範囲でのサンプリング周波数を等し
くすることで、前記D/A変換器（15）の出力に発生する
高調波（Nf₀）の位置が常に一定となる様にしたことを
特徴とするバイナリートランスバーサルフィルタ。