JP2554104C

JP2554104C -

Info

Publication number: JP2554104C
Authority: JP
Original assignee: Canon Inc
Current assignee: Canon Inc
Publication date: 1998-07-30

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、表示制御装置に関し、詳しくは、例えば強誘電性液晶素子等電界に
対して双安定性を有する表示素子を用いた表示装置に適用して好適な表示制御装
置に関するものである。［従来の技術］従来、表示装置において、液晶化合物を用いた液晶表示素子としては、走査電
極群と信号電極群をマトリックス状に構成し、その電極間に液晶化合物を充填し
、多数の画素を形成して画像情報の表示を行うものが知られている。この表示素子の駆動法としては、走査電極群に、順次、周期的に電圧信号を印
加し、信号電極群には所定の情報信号を、走査電極群の信号に同期させて並列的
に印加する時分割駆動が用いられている。このような表示素子およびその駆動方
法は、画素密度を高く、あるいは画面を大きくすることが困難であるという問題
点を有していた。すなわち、従来の液晶の中で応答速度が比較的高く、しかも消費電力が小さい
ことから、表示素子として実用に供されているのは殆どTN(twisted nematic)型
の液晶であり、この型の液晶は、第50図(A)に示すように、無電界状態で、正の
誘電異方性をもつネマチック液晶分子が、液晶層厚方向で捩れた構造（ヘリカル
構造）を形成し、両電極間でこの液晶の分子が各層毎に、互いにおよび電極面に
並行にかつねじれた（ツイストした）構造を形成している。一方、第50図(B)に
示すように、電界印加状態では、正の誘電異方性をもつネマチック液晶分子が電
界方向に配列し、この結果光学変調を起こすことができる。このような液晶を用
い、マトリックス電極構造によって表示素子を構成した場合、走査電極と信号電
極が共に選択される領域（選択点）には、液晶分子を電極面に垂直に配列させる
に要する閾値以上の電圧が印加され、走査電極と信号電極が共に選択されない領
域（非選択点）には電圧は印加されず、従って液晶分子は電極面に対して並行で
ねじれた（ツイストした）安定配列を保っている。このような液晶セルの上下に
、互いにクロスニコル関係にある直線偏光子を配置することにより、選択点では
光が透過せず、非選択点では液晶のねじれ構造と旋光性により光が透過するため、画像素子とすることが可能となる。しかしながら、マトリックス電極構造を構成した場合、走査電極が選択され、
信号電極が選択されない領域あるいは、走査電極が選択されず、信号電極が選択
される領域（いわゆる“半選択点”）にも有限の電界がかかってしまう。選択点
にかかる電圧と、半選択点にかかる電圧との差が充分に大きく、液晶分子を電極
面に垂直に配列させるに要する電圧閾値がこの中間の電圧値に設定されるならば
、表示素子は正常に動作するわけである。しかし、この方式において、走査線数(N)を増やして行った場合、画面全体（
１フレーム）を走査する間に一つの選択点に有効な電界がかかっている時間(dut
y 比)は、1/N の割合で減少してしまう。このために、くり返し走査を行った場
合の選択点と非選択点とにかかる実効値としての電圧差は、走査線数が増えれば
増える程小さくなり、結果的には画像コントラストの低下やクロストークが避け
難い問題点となっている。このような現象は、双安定状態を有さない、従来の表示素子に用いられた液晶
（電極面に対し、液晶分子が水平に配向しているのが安定状態であり、電界が有
効に印加されている間のみ垂直に配向する）を、時間的蓄積効果を利用して駆動
する（すなわち、繰り返し走査する）ときに生じる本質的には避け難い問題点で
ある。このような問題点を改良するために、電圧平均化法、２周波駆動法や多重
マトリックス法等が既に提案されているが、いずれの方法でも不充分であり、表
示素子の大画面化や高密度化は、走査線数が充分に増やせないことによって頭打
ちになっている状況であった。これに対して、上述した問題点を解決する方法として、例えば、特開昭59-193
426号公報、あるいは特開昭60−33535 号公報において、本願人は、電界に対し
て双安定状態を有する液晶の駆動法について提案を行っている。上記駆動法で用
いることができる液晶としては、強誘電性を有するカイラルスメクティック液晶
が最も好ましく、そのうち、カイラルスメクティックＣ相(SmC^*)またはＨ相(SmH
^*)の液晶が適している。 SmC^*は第51図に示すように、液晶分子が平行に層構造をとり、分子の長軸方向
が層に対して傾きを持っている。これら液晶分子は層ごとに傾く方向が異なり、結果としてらせん構造を構成する。 SmH^*は第52図に示すように、分子が並行に層構造をとり、分子の長軸方向が層
に対して傾きを持ち、分子の長軸に垂直な面で六方充填構造を有する。 SmC^*およびSmH^*は液晶分子によるらせん構造を有しており、第53図にその模式
図を示す。図において、e3は液晶分子、e4は電気双極子モーメント、e5は層境界面をそれ
ぞれ示している。ここで、各々の液晶分子e3はその長軸方向と直交した方向に双
極子モーメントを有し、層境界面e5と直交するＺ軸と一定の角度θを保ちながら
運動を行い、らせん構造を構成している。またこの図は、電圧が印加されていな
い状態を示しており、仮に、Ｘ軸方向に一定の閾値以上の電圧を印加すれば、液
晶分子e3は、電気双極子モーメントe4がＸ軸と平行になるように配向する。 SmC^*相またはSmH^*相は、温度状態による相転移の１つの相として実現されるか
ら、これらの液晶化合物を用いる場合、表示装置が使用される温度範囲に応じて
素子の選択を行うのが好適である。第54図は、上述した強誘電性液晶（以後FLC:Ferroelectric Liquid Crystalと
呼ぶ）を用いたセルの例を模式的に示したものである。e1とe1′は、In₂O₂,SnO₂
あるいはITO(Indium−Tin Oxide)等の透明電極がコートされた基板（ガラス板）
であり、その間に液晶分子層e2がガラス面に垂直になるよう配向したSmC^*相の液
晶が封入されている。太線で示した液晶分子e3は、その分子e3に直交した方向に
双極子モーメントe4を有している。基板e1とe1′上の電極間に一定の閾値以上の
電圧を印加すると、液晶分子e3のらせん構造がほどけ、双極子モーメントe4はす
べて電界方向に向くよう、液晶分子e3の配向方向を変えることができる。液晶分
子e3は、細長い形状を有しており、その長軸方向と短軸方向で屈折率異方性を示
し、従って例えばガラス面の上下に配向の方向とクロスニコルの位置関係に配置
した偏光子を置けば、電圧印加極性によって光学特性が変わる液晶光学変調素子
となることは、容易に理解される。さらに、液晶セルの厚さを充分に薄くした場合(例えば１μm)には、第55図に
示すように電界を印加していない状態でも液晶分子のらせん構造はほどけ、その
双極子モーメントＰあるいはＰ′は図中上向きあるいは下向きのどちらかの状態をとる。このようなセルにおいて、第55図に示す如く一定の閾値以上の極性の異
なる電界ＥあるいはＥ′を所定時間付与すると、双極子モーメントは電界Ｅある
いはＥ′の電界ベクトルに対応して上向きあるいは下向きと向きを変え、それに
応じて液晶分子は第１の安定状態f3かあるいは第２の安定状態f3′の何れか一方
に配向する。このようなFLC を光学変調素子として用いることの利点は２つある。第１に、
応答速度が極めて高いこと(１μsec〜100 μsec)、第２に、液晶分子の配向が双
安定状態を有することである。第２の点を例えば第55図によって説明すると、電界Ｅを印加すると液晶分子e3
は第１の安定状態f3に配向するが、この状態は電界を切っても安定である。また
、逆向きの電界Ｅ′を印加すると、液晶分子e3は第２の安定状態f3′に配向して
、その分子の向きを変えるが、やはり電界を切ってもこの状態に留っている。す
なわち、液晶分子e3は記憶性を有することになる。また、与える電界Ｅが一定の
閾値を越えない限り、それぞれの配向状態に維持されている。このような応答速度の高さと、記憶性が有効に実現されるには、セルとしては
できるだけ薄い法が好ましく、一般的には、0.5 μm 〜20μm 、特に１μm 〜５
μm が適している。次にFLC の駆動法の概略を、第47図〜第49図を参照して説明する。第56図は、中間にFLC 化合物（不図示）が挾まれたマトリクス電極構造を有す
るセルの模式図である。com は走査電極群であり、seg は信号電極群である。最
初に走査電極com1が選択された場合について述べる。第57図(A)および第57図(B)は走査信号の一例であって、それぞれ選択された走
査電極com1に印加される電気信号と、それ以外の走査電極（選択されない走査電
極）com2,com3,com4…に印加される電気信号を示している。第57図(C)および第5
7図(D)は、情報信号の一例であって、それぞれ、選択された信号電極seg1,seg3,
seg5 と選択されない信号電極seg2,seg4 とに与えられる電気信号を示している
。第57図および第58図においては、それぞれ横軸が時間を、縦軸が電圧を表す。
例えば、動画を表示するような場合には、走査電極群com は逐次、周期的に選択される。今、所定の電圧印加時間Δt₁またはΔt₂に対して双安定性を有する液晶
セルの、第１の安定状態を与えるための閾値電圧を−V_th1とし、第２の安定状態
を与えるための閾値電圧を＋V_th2とすると、選択された走査電極com(com1)に与
えられる電極信号は、第57図(A)に示される如く位相（時間）Δt₁では2Vを、位
相（時間）Δt₂では−2Vとなるような交番する電圧である。このように選択され
た走査電極に互いに電圧の異なる複数の位相間隔を有する電気信号を印加すると
、光学的「暗」（黒）あるいは「明」（白）状態に相当する液晶の第１あるいは
第２の安定状態間での状態変化を速やかに起こさせることができる。一方、それ以外の走査電極com2〜com5…は第57図(B)に示す如くセル印加電圧
の中心電位、すなわち基準電位（例えばアース状態）となっている。また選択さ
れた信号電極seg1,seg3,seg5に与えられる電気信号は、第57図(C)に示される如
くＶであり、また選択されない信号電極seg2,seg4 に与えられる電気信号は、第
57図(D)に示される如く−Ｖである。以上において各々の電圧値は、以下の関係
を満足する所望の値に設定される。Ｖ＜V_th2＜3V −3V＜−V_th1＜−Ｖこのような電気信号が与えられたときの各画素のうち、例えば第56図中の画素
ＡとＢとにそれぞれ印加される電圧波形を第58図(A)と(B)とに示す。すなわち、
第58図(A)と(B)より明らかな如く、選択された走査線上にある画素Ａでは、位相
Δt₂において、閾値V_th2を越える電圧3Vが印加される。また、同一走査線上に存
在する画素Ｂでは位相Δt₁において閾値−V_th1を越える電圧−3Vが印加される。
従って、選択された走査電極線上において、信号電極が選択されたか否かに応じ
て、選択された場合には、液晶分子は第１の安定状態に配向し、選択されない場
合には第２の安定状態に配向する。一方、第58図(C)および(D)に示される如く、選択されない走査線上では、すべ
ての画素に印加される電圧はＶまたは−Ｖであって、いずれも閾値電圧を越えな
い。従って、選択された走査線上以外の各画素における液晶分子は、配向状態を
変えることなく前回走査されたときの信号状態に対応した配向を、そのまま保持
している。すなわち、走査電極が選択されたときにその１ライン分の信号を書き込みが行われ、１フレームが終了して次回選択されるまでの間は、その信号状
態を保持し得るわけである。従って、走査電極数が増えても、実質的な選択時間
／ラインは変らず、コントラストの低下は全く生じない。以上記述してきたように、従来のTN型液晶を用いた表示素子の有する問題点を
解決するため、電界に対して双安定性を有し、さらに電界の印加されない場合に
も、その安定状態を維持し得るような表示素子を実現するFLC についての提案が
行なわれてきたわけであるが、このFLC を用いた表示素子の具体的な駆動制御に
関して、様々な考慮すべき特性が存在している。［発明が解決しようとする問題点］本発明の目的は、例えばこのような電界に対して双安定性を有する強誘電性液
晶素子等の光学変調素子（FLC 素子）を用いて表示装置を構成する場合において
、その特性を有効に活用しつつ適切な駆動制御を行うことのできる表示制御装置
を提供することにある。［問題点を解決するための手段］かかる目的を達成するために、本発明は、画素群を構成すべくマトリクス状に
配置された走査電極群と信号電極群とを有し、前記走査電極群と前記信号電極群
との間に液晶表示素子を配置した表示装置を駆動する表示制御装置であって、前
記走査電極群、前記信号電極群をそれぞれ駆動する駆動手段を有し、前記駆動手
段から出力される前記走査電極群を駆動する１ライン走査期間の走査電極駆動信
号が少なくとも２つの位相を有し、前記２つの位相の第１の位相が異なる極性の
複数のパルス信号を有し、第２の位相の信号の極性と反転関係の極性の複数のパ
ルス信号を有することを特徴とする。［作用］以上の構成によれば、走査電極を駆動する１ライン走査期間の間に、当該走査
電極駆動信号は互いに反転関係にある２つの位相を有することから１ライン走査
期間における極性を考慮した駆動エネルギの総和を略０とすることができる。こ
れとともに、上記走査電極駆動信号は上記２つの位相それぞれにおいて極性の異
なる複数のパルスを有することから、信号電極駆動信号と相俟って、例えば、一
旦所定領域の表示を消去した後の書き込み（ブロックアクセスモードのライン書き込み）や書き込みに伴ってそれまでの表示情報を一旦消去して書き込むこと（
ラインアクセスモードのライン書き込み）等、種々の書き込み（表示）態様が可
能となる。［実施例］以下、図面を参照して本発明を詳細に説明する。なお、説明は次の手順で行う。 (1) 装置の概要 (2) 表示器の構成 (3) 表示制御の概要 (3.1) 表示器の枠 (3.2) 表示素子の駆動波形 (3.3) 表示素子の駆動電圧 (3.4) 温度補償 (3.5) 表示器の駆動方式 (3.6) 表示画面のクリア (4) 表示制御装置各部の構成 (4.1) 主要な記号 (4.2) 制御部 (4.3) メモリ空間 (4.4) データ出力部、 (4.5) A/D 変換部 (4.6) D/A 変換部および電源コントローラ (4.7) 枠駆動部 (4.8) 表示器駆動部 (4.8.1) セグメント側駆動部 (4.8.2) コモン側駆動部 (4.9) 駆動波形 (5) 表示制御 (5.1) 制御手順の概要 (5.2) 制御手順の詳細 (5.2.1) 電源オン（初期時） (5.2.2) ブロックアクセス (5.2.3) ラインアクセス (5.2.4) 電源オフ (6) 実施例の効果 (6.1) 枠形成の効果 (6.2) 温度補償の効果 (6.3) 画像データ入力に応動させた制御の効果 (6.4) 表示器駆動部配設の効果 (6.5) 画面強制クリアの効果 (6.6) 電源コントローラ配設の効果 (6.7) 波形変更および反転駆動の効果 (7) 変形例 (7.1) 枠の構成 (7.2) 温度補償のタイミングおよび部分書換え (7.3) １水平走査期間および駆動電圧値 (7.4) 波形の設定 (7.5) ブロックアクセスあるいはラインアクセスの選択 (7.6) 走査線数 (7.7) 有効表示領域の消去 (7.8) 温度センサの位置 (7.9) 表示器、表示制御装置およびワードプロセッサ (1)装置の概要第１図は本発明の一実施例を示す。ここで、１は本例に係る表示器に対し表示
に係る画像データの供給源をなすホスト装置としてのワードプロセッサ本体であ
る。50は本例に係る表示制御装置であり、ワードプロセッサ本体１より供給され
る表示データ等につき、後述の諸条件等に応じて表示器の駆動制御を行う。100
はFLC を用いて構成した表示器である。200 および300 は、表示制御装置本体50 側より供給される駆動データ等に応じて、それぞれ、表示器100 に設けられる信
号電極を駆動するセグメント側駆動部および走査電極を駆動するコモン側駆動部
である。400 は表示器100 の適切な位置、例えば平均温度を呈する部位に設けた
温度センサである。表示器100 において、102 は表示画面、104 は表示画面102 上の有効表示領域
、106 は表示画面102 上の有効表示領域104 外に設けた枠部である。本例におい
ては、枠部106 に対応する電極を表示器100 に配置し、これを駆動して画面102
上に枠部を形成するようにしている。表示制御装置50において、500 は第11図につき後述する制御部であり、表示器
100 やワードプロセッサ本体１との各種データの送受信の制御等を行う。600 は
第16図につき後述するデータ出力部であり、ワードプロセッサ本体１から供給さ
れる表示データについての、制御部500 からの設定データ等に応じた表示駆動部
200,300 等の駆動や制御部500 のデータ設定のための起動等を行う。700 は枠駆
動部であり、データ出力部600 からの出力データに基づいて表示画面102 上に枠
部106 を形成する。 800 は電源コントローラであり、制御部500 の制御の下に、ワードプロセッサ
本体１からの電圧信号を適切に変圧して表示駆動部200,300 が電極に印加する電
圧を生成する。900 は制御部500 と電源コントローラ800 との間に配置されたD/
A 変換部であり、制御部500 のディジタル量の設定データをアナログ量のデータ
に変換して電源コントローラ800 に供給する。950 は温度センサ400 と制御部50
0 との間に配設されたA/D 変換部であり、表示器100 で検出されたアナログ量の
温度データをディジタル量に変換して制御部に供給する。ワードプロセッサ本体１は、表示器100 ないし表示制御装置50に対して表示デ
ータの供給源をなすホスト装置としての機能を有するものであり、無論他の形態
のホスト装置、例えばコンピュータや画像読取装置等との代替が可能であるが、
いずれにしても本例にあっては、以下の諸データを授受できるものとする。すな
わち、まず表示制御装置50に供給するデータとして、Ｄ：画像データ，データの表示位置を指定するためのアドレスデータ，水平
同期信号を含む信号。画像データの表示アドレス（有効表示領域104 上の表示装置に対応）を指定可
能とするためのアドレスデータは、有効表示領域104 に対応したVRAMを有するホ
スト装置であれば、例えばそのアドレスデータをそのまま出力するようにするこ
ともできる。本例にあっては、ワードプロセッサ本体１がこの信号を水平同期信
号もしくは帰線消去信号に重畳して、データ出力部600 に供給する。 CLK ：画像データPD0 〜PD3 の転送クロック。データ出力部600 に供給する。 PDOWN ：システムの電源を遮断する旨を通知する信号。制御部500 にノンマスカブル割込み(NMI)として供給する。とする。また、表示制御装置50がワードプロセッサ本体１に供給するデータとして、 P ON/OFF：システムの電源の投入に際して、並びに遮断に際して、それぞれ、
表示制御装置50側が立上げ並びに立下げを完了したことを通知するステータス。制御部500 が出力する。 Light ：表示装置100 に組合される光源FLのオン／オフを指示する信号。制御部500 が出力する。 Busy：表示制御装置50側が初期動作時や表示動作時において諸設定を行うため
に、ワードプロセッサ本体１に対し信号Ｄの転送等を待機させる同期信号。すな
わち、本例にあってはワードプロセッサ本体１がこのBusy信号を受付け可能なも
のとする。制御部500 がデータ出力部600 を介して供給する。 (2)表示器の構成第２図および第３図は、それぞれ、FLC を用いて構成した表示器100 の一構成
例を示す分解斜視図および断面図である。これら図において、110 および120 は
、それぞれ、上部および下部に配置したガラス板であり、FLC 素子の配向の方向
に対してクロスニコルとなるように配設した偏光子を設ける。122 は下部ガラス
基板120 上に設けた配線部であり、例えばITO 等の透明電極124 および絶縁膜 126 から成る。128 は電極低抵抗化が必要なときに透明電極124 上に付加する金
属層であり、表示器が小形のときには付加しなくてもよい。112 は上部ガラス基
板110 に設けた配線部であり、下部ガラス基板120 の配線部122 における各部12
4 および126 とそれぞれ同様の透明電極114 および絶縁膜116 等から成る。配線部112 および122 の配線方向は互いに直交する方向である。また、例えば
有効表示領域104 をA5版の寸法とし、その長辺を水平走査方向として用い、400
×800 ドットの解像度をもたせるのであれば、有効表示領域に対応させて配線部
には、400 本または800 本の透明電極群を設けておく。本例においては、水平走
査方向をコモン側とし、上部の配線部112 に400 本の透明電極114 の群を、下部
の配線部122 に800 本の透明電極124 の群を設けている。また、表示画面102 の
内側の有効表示領域104 の外側に対応する部分には、枠を表示するための透明電
極150,151 の群を、データ表示用の透明電極124,114 と同一もしくは異なる形状
に設けている。 130 はFLC132の封入部であり、FLC 素子の軸（第44図のＺ軸）を合せるための
１対の配向膜136 と、その軸に対してFLC 素子が第55図に示したような第１また
は第２の安定状態をとるように配向膜136 間の距離を規定するためのスペーサ13
4 とを有する。140 はFLC132を封止するエポキシ等のシール材、142 は封入部13
0 内にFLC132を充填するための充填口、144 は当該充填後に充填口142 を封止す
る封口部材である。 210 および310 は、それぞれ、セグメント側駆動部200 の構成要素をなすセグ
メント駆動エレメントおよびコモン側駆動部300 の構成要素をなすコモン駆動エ
レメントであり、本例にあっては80本の透明電極を駆動する集積回路とし、それ
ぞれ、10個および５個配設する。280 および380 は、それぞれ、セグメント駆動
エレメント210 を載置する基板、およびコモン駆動エレメント310 を載置する基
板、282 および382 は、それぞれ、基板280 および380 に接続されるフレキシブ
ルケーブル、299 はフレキシブルケーブル282 および382 を接続し、第１図示の
表示制御装置50に結合するコネクタである。 115 および125 は、それぞれ、透明電極114 および124 に連続して形成した取
出し電極であり、それぞれ、フィルム状の導電部材384 および284 を介して、駆動エレメント310 および210 に接続する。なお、本例においては、下部ガラス基板120 の下方に配置した光源FLにより光
を照射し、FLC 素子を第１または第２の安定状態に駆動することによって表示を
行う。 (3)表示制御の概要第２図および第３図に示したような表示器を適用する場合には、FLC 素子の特
性に関して以下のような諸問題点があり、本例においてはそれらに特に着目して
FLC 素子を用いた表示器100 の適切な構成、並びにその適切な駆動制御の実現を
図る。 (3.1)表示器の枠第２図および第３図示のように表示器100 を構成した場合、コモン側の透明電
極114 の群およびセグメント側の透明電極124 の群がマトリクス状に配置された
範囲に対応した表示画面102 上の領域を、実際に画像データを表示可能な領域、
すなわち有効表示領域104 とする訳であるが、それらコモン側およびセグメント
側の透明電極群のマトリクス状配置範囲外であってシール材140 内側の少なくと
も一部分に対応した領域も含めて表示画面102 とするのが、有効表示領域104 を
完全に視認可能とする上で望ましい。しかしながら、コモン側およびセグメント側の透明電極群を配置したのみでは
、そのような一部分にはいずれか一方の側の電極群が通っているだけであり、従
ってその部位のFLC は画像データの表示には係らず、浮いたものとなる。すなわ
ち、このような状態ではその部分のFLC は第１または第２の安定状態を取り得る
ので、その部分に対応した表示画面102 上の領域には光の透過領域（白）と非透
過領域（黒）とが混在することになり、この結果表示の美観を損ねるのみならず
有効表示領域104 の明示が困難となったり、操作者に錯覚を起こさせる事態も生
じ得る。そこで、本例においてはそのような有効表示領域104 の外側にも、コモン側ま
たはセグメント側の透明電極と交叉する透明電極（以下、枠用透明電極という）
151 および150 を設け、これらを適切に駆動することにより枠部106 が形成され
るようにする。この枠用透明電極として、上部ガラス基板110 上のコモン側の透明電極114 の配設範囲両側、および下部ガラス基板120 上のセグメント側の透明
電極124 の配設範囲両側に、それぞれ、例えば16本の電極151 および150 を配置
する。なお、第２図においては、簡略化のためにガラス基板120,110 上に代表し
て両側の１本のみを示している。 (3.2)表示素子の駆動波形 FLC 表示素子は記憶性を有することを特長の１つとするものであるが、第４図
につき後述する閾値の印加時間依存性に起因するところの、駆動波形に係る問題
点およびその解決法について、以下に説明する。第56図において、走査電極com1〜com5…と信号電極seg1〜seg5…の交点で形成
する画素のうち、斜線部の画素は「明」状態（白）に、白地で示した画素は「暗
」状態（黒）に対応するものとする。これらの状態は前述したFLC の第１の安定
状態および第２の安定状態に対応するものである。今、第56図中の信号電極seg1
上の表示に注目すると、走査電極com1に対応する画素Ａでは「明」状態であり、
それ以外の画素Bはすべて「暗」状態である。第５図(A)は、この場合の駆動波形の１例として、走査信号と、信号電極seg1
に与えられる情報信号と、画素Ａに印加される電圧とを時系列的に表したもので
ある。例えば、第５図(A)のように駆動を行った場合、走査電極com1が走査されたと
き、時間Δt₁において画素Ａには、閾値V_thを越える電圧3Vが印加されるため、
前歴に関係なく、画素Ａは一方の安定状態、すなわち「明」状態に転移する。そ
の後、com2〜com5…が走査される間は第５図(A)に示される如く−Ｖの電圧が印
加され続けるが、これは閾値−V_thを越えないため、画素Ａは「明」状態を保ち
得る。しかしながら、このように１つの信号電極上で一方の信号（今の場合「暗」に
対応）が与えられ続けるような情報の表示を行う場合には、走査線数が極めて多
く、しかも高速駆動が求められるときに生じる問題がある。このことを特徴的に示しているのが第４図であり、同図は横軸に駆動電圧値Ｖ
、縦軸にパルス幅ΔT(印加時間)をとったものである。第４図から明らかな如く
、閾値V_th(駆動電圧値)は印加時間依存性を持っており、さらに印加時間が短い程、曲線が急勾配になることが理解される。このことから第５図(A)において
実施した如き駆動波形をとり、これを走査線数が極めて多く、しかも高速で駆動
する素子に適用した場合には、例えば画素Ａはcom1走査時において「明」状態に
転移されてもcom2走査以降常に−Ｖの電圧が印加され続けるため、再び走査電極
com1が走査されるまでの間に、印加時間の蓄積によって低い閾値でも転移が可能
となり、画素Ａが「暗」状態に反転してしまう危険性をもっていることがわかる
。このような現象を防ぐ駆動波形として、例えば第５図(B)に示した方法を用い
ることができる。この方法は、走査信号および情報信号を連続的に送るのではな
く、補助信号印加期間として所定の時間間隔Δｔ′を設け、この期間に信号電極
をアース状態とする補助信号を与える態様を表わしている。この補助信号印加期
間では走査電極も同様にアース状態とされるため走査電極と信号電極間に印加さ
れる電圧は基準電位で、第４図で示したFLC の閾値電圧における電圧印加時間依
存性を実質的に解消することができる。従って、画素Ａで生じた「明」状態が「
暗」状態に反転することを防ぐことができる。また、同様のことが他の画素につ
いても言える。さらに、より好ましい他の例は、第６図で示される駆動波形を走査電極と信号
電極群とに印加することによって実施することができる。第６図において、走査信号は、±2Vの交番するパルス信号である。該パルス信
号に同期させて情報信号が信号電極群に送られるが、これは「明」または「暗」
の情報に対応してそれぞれ＋Ｖまたは−Ｖの電圧である。今、走査信号を時系列
的に見て、com n(ｎ番目の走査電極)と、com n+1(n+1 番目の走査電極)が選択さ
れる間に補助信号印加期間として時間間隔Δｔ′を設ける。そして、この間に信
号電極群にはcom n 走査時の信号電極群の信号と逆極性の補助信号を送ると各信
号電極に与えられる時系列信号は、例えば第６図のseg1〜seg3に示すようなもの
となる。すなわち、第６図中のα′〜ε′の補助信号がそれぞれ情報信号α〜ε
の極性と逆転した極性となっている。このため、例えば第６図において、画素Ａ
に印加される電圧を時系列的に見ると、１つの信号電極に同一情報信号が連続的
に与えられても、実際に画素Ａに印加される電圧はV_th以下の電圧が交番しているため、FLC における閾値電圧に対する電圧印加時間の依存性が解消されて、
com1走査時に形成された所望の情報（この場合は「明」）が次の書き込みが行わ
れるまでの間に反転することはない。上述した駆動波形の２例は、説明のため概念的なものであり、後述する実施例
においては、表示画面102 内の有効表示領域104 や枠106 における駆動、あるい
は実際のアクセスの態様、さらには温度によって、それぞれ異なった適切な駆動
波形が用いられる。また上述した波形は、正負対称であったが、後述の実施例で
は必ずしも対称ではない。 (3.3)表示素子の駆動電圧本例に係るFLC 表示素子は、前述したように、液晶分子が電界の方向にその双
極子モーメントを有するように配向し、および電界をのぞいた場合にも、かかる
配向を保つことを特長とするものである。ところで、以上のようにして実現される２つの安定状態の一方から他方への状
態変化は、表示素子に印加される電圧値によってその態様を異にする。すなわち、第７図(A)および(B)は、駆動電圧（印加電圧）とFLC の透過率との
時間に対する変化を示したものである。同図(A)は駆動電圧が閾値電圧−V_thを越
えた場合であり、このとき透過率は一方の状態から他方の状態（例えば「明」か
ら「暗」）へ変化する。同図(B)は駆動電圧が閾値を越えない場合であり、この
とき、液晶分子は反応するけれども、その配向を反転されるには至らず、透過率
は元の状態へ戻ってしまう。さらに、閾値は、FLC の種類で異なり、また、その駆動温度により変動する。
このことは第８図につき後述する。次に、第４図および第６図につき前述したように、駆動電圧値としては、走査
信号の正負，情報信号の正負，および基準電位の５値が必要であり、これら駆動
電圧は、適切な電源により後述する本実施例に係る装置によって生成される。以上のことから明らかなように、駆動電圧設定に際しては、閾値等を考慮した
適切な温度補償が施されねばならない。 (3.4)温度補償本実施例のFLC 表示制御に関して、温度補償上特に考慮しなければならないの
は、前述したようにSmC^*相のFLC が、パルス幅（電圧印加時間），駆動電圧値等
、互いに関連し合った駆動条件がFLC の温度によって大きく変動し、かつ所定温
度において許容されるこれら駆動諸条件の範囲が狭く限定されるという理由から
、FLC 駆動時におけるきめ細かな温度補償が要請されることである。この温度補償は、FLC の温度検出、実際上は表示画面102 での周囲温度の検出
と、検出温度に対応した駆動電圧値の設定と、パルス幅すなわち１水平走査期間
の設定とによって行われるわけである。而るに表示画面102 の動作速度等に鑑み
れば、マニュアルによる補償は極めて困難である。従って、温度補償は、FLC 表
示素子制御における固有の要件となる。以下、上述したパルス幅，駆動電圧値等、FLC 駆動諸条件が温度変動に伴って
変移する様子を説明する。第４図は、前述したように、駆動電圧値とパルス幅との関係を示しており、本
図によれば、パルス幅ΔＴが短くなれば大きな駆動電圧Ｖが必要になることが分
かる。またパルス幅ΔＴには、上限ΔTmaxおよび下限ΔTminが以下の理由によって存
在する。すなわち、いわゆるリフレッシュ駆動時において、印加電圧の周波数ｆ
(＝1/ΔT)が約30Hz以下であると、ちらつきを生じるということから周波数ｆに
下限、すなわちΔTmaxが存在し、また、周波数ｆをビデオレート以上、すなわち
ワードプロセッサ本体１側からのデータ転送の速さ以上にすると、表示画面102
とワードプロセッサ本体１との通信が不可能となることから周波数ｆに上限、す
なわちΔTminが存在する。さらに、駆動電圧Ｖにも同様に、上限Vmaxおよび下限Vminが存在する。それは
、主に駆動装置側の諸機能に起因するものである。第８図は、横軸に温度Temp、縦軸に駆動電圧Ｖの対数をとった場合の駆動電圧
と温度との関係を示しており、同図は、パルス幅ΔT を固定したときの温度変化
に伴う閾値電圧値V_thを示している。図から明らかなように、温度が上昇すれば
駆動電圧値が下がることが理解される。第４図および第８図につき記述したことから、温度が上昇すれば駆動電圧値が
降下し、あるいはパルス幅が短くなることが解かる。第９図は以上のような駆動諸条件間の関係を、実際の駆動に供するための線図
である。同図は後述するルックアップテーブルをアナログ的に示したものであり
、ルックアップテーブルには、温度センサ400 によって検出された値に対応して
、駆動諸条件のデータが格納されている。第９図は、横軸に温度Temp、縦軸に駆動電圧Ｖおよび周波数ｆ(＝1/ΔT)をと
った線図であり、温度範囲(A)で周波数ｆを固定にした場合、温度Tempが上昇す
ると駆動電圧値Ｖが降下し、Vminを越えてしまう。従って温度点(D)で、より大
きな周波数ｆを固定値とし、それに対応した駆動電圧値Ｖも定まる。以下、温度
範囲(B)および(C)、温度点(E)で同様なそれぞれの操作が繰り返される。以上の
如く形成される曲線の形状は、液晶の特性等によって異なるものであり、階段波
やのこぎり波の数は適宜定めることができる。さらに、実施例においては以下を考慮する。 FLC 素子は通常使用される温度範囲においてもその特性が極めて大きく変化し
、上述のように単一の駆動波形を規定してパルス幅および電圧を調整したのみで
は不十分なことがある。例えば、45℃〜５℃の範囲においても動作速度が数倍の
オーダで異ってくることもあり、このような場合操作者が使用する時間帯や季節
等環境条件の差異によって操作上の違和感も生じることになる。そこで、後述の実施例においては、通常使用される温度範囲を分割し、それぞ
れの分割された温度範囲において適切な駆動波形を規定するとともに、それぞれ
の駆動波形に対しても温度に応じてパルス幅および電圧の調整を行うことにより
、動作特性の平均化を図るようにする。 (3.5)表示器の駆動方式本例においては、表示画面102 へのデータアクセスの態様は、水平走査線（コ
モン側透明電極114 に対応したライン）毎に行うラインアクセスと、数ラインを
１単位としたブロック毎に行うブロックアクセスとを可能とし、予め設定された
いずれかでのアクセスを行う。また、ホスト装置たるワードプロセッサ本体１か
らの実アドレスデータによりアクセスに係るブロックないしラインを認識できるようにする。ここで、第10図は有効表示領域104 を所定数のラインを含むｍ個のブロックBL
K1，…,BLKｌ，…,BLKm(１≦ｌ≦ｍ)に分割した場合を示す。本例においては、
垂直走査方向に400 本のコモン側透明電極114(400本のライン)を有しており、20
本のラインを単位として20個のブロック（ｍ＝20）に有効表示領域104 を分割す
る。そして、このように分割したブロックにつきデータのアクセスを行うに際し
ては、まずそのブロックに含まれる全ラインの表示を消去した後、そのブロック
の先頭ラインから最終ラインまでの順次のデータ書込みを行う。一方、第２図および第３図示のように表示器100 を構成した場合、FLC 素子は
記憶性を有するものであるから、表示画面上更新しないデータはリフレッシュを
行わなくてもよく、変更に係るデータのみを表示画面にアクセスしても足りるこ
とになる。本例においては、ホスト装置であるワードプロセッサ本体１の機能に応じ、有
効表示領域104 の先頭ラインから最終ラインまでの表示を絶えずリフレッシュす
るリフレッシュ駆動、すなわち記憶性を有さない表示器を駆動する場合のいわゆ
るリフレッシュ駆動と同等のリフレッシュ駆動と、変更が生じたときにそのブロ
ックまたはラインのみを書換える部分書換え駆動とを可能とする。すなわち、ワ
ードプロセッサ本体１が、記憶性を有さない表示器に対してのリフレッシュと同
様にしてリフレッシュデータを送信してくるときにはリフレッシュ動作を行い、
変更が生じたときにそのブロックまたはラインの画像データを送信してくるとき
には部分書換え動作を可能とする。また、ブロックの消去やラインへの書込み時には、上記(3.4)で述べた温度補
償データに基づいた駆動を行う。温度補償データの更新は、リフレッシュ駆動モ
ードにおいては最終ラインのアクセス終了から先頭ラインのアクセスまでの期間
、すなわち垂直帰線期間に行うものとする。一方、部分書換えを行うときには定
周期割込みにて一定期間毎に行うことができる。加えて、(3-2)で述べた駆動条件を考慮して、１ラインに対し正負非対称の駆
動波形を与えた場合、そのラインには正負いずれかのエネルギーが他より大きく
加わることになり、このままではFLC 素子の安定状態が変化し、FLC 素子の記憶性に着目した制御に悪影響を与えることが考えられる。そのため、実施例では１
ラインの駆動期間において、適宜定めた波形とその波形を反転させた波形とを与
えることにより（以下、これをライン内反転という）、その１ラインでの駆動エ
ネルギの総計を０とし、FLC 素子の安定状態に変化が生じないようにする。また、表示器100 の書込み駆動にあたっては、走査電極114(コモンライン)を
順次選択しつつ走査し、その選択の時点で信号電極124 に一斉に信号を供給する
ことにより行うものであるが、コモンラインに同一の波形を加えた場合、素子は
ライン毎に時間軸上一様にずれた同一の光学応答特性を呈し、これにより操作者
が表示画面102 上にフリッカを感じることになる。そこで、本実施例では、ライ
ン毎（１水平走査毎）あるいは数ライン毎にも駆動波形を反転し、すなわち隣接
した１ライン毎あるいは数ライン毎に逆相の波形を与えるようにする（以下これ
をMH反転という）。これは、人間が光学応答を面で認識するので、隣り合った１
ラインあるいは数ライン同士が逆相で駆動されていれば表示画面上にうねりを感
じることを防止できることに基づくものである。加えて、実施例では、リフレッシュ駆動モードにおいて先頭ラインから最終ラ
インに至る１単位（１フレーム）の駆動毎に、あるいはＮフレームの駆動毎に各
ラインについて駆動波形を反転させる処理（以下これをフレーム反転という）を
行う。すなわち、１フレームのあるラインにつき、ライン内反転を行った結果、
そのラインにはそのフレームの駆動時において適宜の波形（以下ノーマル波形と
いう）Ｉ′とその反転波形Ｉとがこの順で与えられたとすると、次フレームある
いはＮフレーム後の駆動時には反転波形Ｉとノーマル波形Ｉ′とがこの順で与え
られるようにする。このフレーム反転の効果は後述する。 (3.6)表示画面のクリア本例においてFLC 素子は記憶性を有しているため、電圧の印加がなくても第１
または第２の安定状態を保つものである。換言すれば、電圧の印加が無い限り、
以前の画面を保持していることになる。従って、電源遮断時には表示画面102 、少なくとも有効表示領域104 をクリア
するのが望ましい。例えば、表示画面102 の状態によって電源遮断が認識できる
からである。また、何らかの要因によって電源遮断中において表示画面のクリア状態が変化し、無意味のデータが表示されていることも考えられるので、使用時
における実際の表示データと無意味のデータとの混在を防止する上で電源投入時
において有効表示領域104 をクリアするのが望ましい。この点に着目して、本例においては、電源投入時において有効表示領域104 を
クリアすると共に枠106 を形成し、電源遮断時においてもそれらをクリアするよ
うにする。また、有効表示領域106 のクリアにあたっては、上記(3.5)で述べた
ようなブロック消去を、全ブロックについて行うようにする。さらに、このようなクリアに際しては、ホスト装置たるワードプロセッサ本体
１から画面消去のデータ（例えば全白のデータ）の供給を受けなくても、自らそ
れが行えるように構成して、ワードプロセッサ本体１の負担の軽減、および転送
を不要とすることによるクリアの高速化を図る。 (4)表示制御装置各部の構成「(3)表示制御の概要」で述べた各機能を実現するための表示制御装置50の各
部について詳述する。 (4.1)主要な記号まず、各部間等において授受される信号ないしデータについてまとめる。 (4.2)制御部第11図は制御部500 の一構成例を示す。ここで、501 は第41図示の制御手順等
に従って各部を制御する例えばマイクロプロセッサ形態のCPU 、503 はCPU501が
実行する第41図示の制御手順等に対応したプログラムの他、第12図示の各種テー
ブルを展開したROM である。505 はCPU501が制御手順実行の過程において作業用
等に用いるRAM である。本例においては、このRAM505に、フレーム反転のためのカウンタ、すなわち何
フレーム毎にフレーム反転を行うかを示す値Ｎを格納してカウンタとして用いる
領域FCNTと、MH反転のためのカウンタ、すなわち何ライン毎に逆相の波形を与え
るかを示す値を格納してカウンタとして用いる領域LCNTと、温度に応じて波形を
設定するに際し、その時点で採用している波形を認識するために用いるレジスタ
CXとを設けておく。 PORT1 〜PORT6 は入出力方向の設定が可能なポート部であり、それぞれ、ポー
トP10 〜P17 、P20 〜P27 、P30 〜P37 、P40 〜P47 、P50 〜P57 およびP60 〜
P67 を有している。PORT7 は出力ポートであり、P70 〜P74 を有している。DDR1
〜DDR6は、それぞれ、ポート部PORT1 〜PORT6 の入出力方向の切換え設定を行う
ための入出力設定レジスタ（データ・ディレクション・レジスタ）である。なお
、本例にあっては、ポート部PORT1 のポートP13 〜P17(信号A3〜A7に対応)、ポ
ート部PORT2 のポートP21 〜P25 およびP27 、ポート部PORT4 のP40 およびP41(
それぞれ信号A8およびA9に対応)、ポート部PORT5 のポートP53 〜P57 、ポート
部PORT6 のポートP62 およびポート部PORT7 のポートP72 〜P74 、並びにCPU501
の各端子MP0,MP1 およびSTBYは未使用である。 507 および509 は、それぞれ、CPU501をリセットするためのリセット部、およ
びCPU501に動作基準クロック(４MHz)を供給するクロック発生部である。 TMR1,TMR2 およびSCI は基準クロック発生源およびレジスタを有し、レジスタ
への設定に応じて基準クロックの分周等が可能なタイマである。まず、タイマTM
R2は、レジスタ設定に応じて基準クロックを分周し、データ出力部600 のシステ
ムクロックとなる信号Toutを発生する。データ出力部600 では、この信号Toutを
基に表示器100 の１水平走査期間（1H）を規定するクロック信号を生成する。タイマTMR1はプログラム上の動作時間と表示画面102 の1Hとを調整するために用い
、かかる調整をそのレジスタへの設定値に応じて実現する。また、これらタイマTMR1およびTMR2は、設定値に基づいた設定時間のタイムア
ップ時に、なレルはタイムアップに伴う次の計時動作開始時に内部割込みとして
信号IRQ3をCPU501に供給し、CPU501では必要に応じてこれを受付ける。なお、タイマSCI に関しては、本例においては未使用である。また、第11図において、ABおよびDBは、それぞれ、CPU501と各部とを接続する
内部のアドレスバスおよびデータバス、511 はポート部PORT5,PORT6 とCPU501と
のハンドシェークコントローラである。 (4.3)ROM のメモリ空間 (4.3.1)メモリ空間の構成第12図は、ROM503に割当てたメモリ空間の一構成例を示す。ここで、A000H 〜
A3FFH およびA400H 〜A7FFH の各領域には、それぞれ、A/D 変換部950 およびD/
A 変換部900 のアクセスに際し、それらを指定するためのデータを格納してある
。A800H 〜ABFFH には、データ出力部600 をアクセスするに際してその表示器駆
動用レジスタ（第16図参照）を指定するためのデータを展開してある。領域C000H 〜E7FFH はワードプロセッサ本体１からの実アドレスデータRA/Dの
送出に応じて参照する領域であり、ブロックアクセス時において送出されてきた
アドレスデータがブロック先頭ラインに係るものであるか否かの判別を行うため
のジャンピングテーブルと、送出されてきた実アドレスデータRA/Dにつき駆動す
べきコモン側ラインを特定するためのラインテーブルとからなる。領域E800H 〜EFFFH は第42図および第45図〜第47図につき後述する制御に関し
て用いる各種パラメータ群を格納した領域であり、ブロック数（本例では20個）
を格納したブロック関連データ領域（E800H 〜）、温度に応じた透明電極の駆動
電圧の可変設定のためにD/A 変換部900 を調整するデータを格納したD/A 変換部
関連データ領域（E900H 〜）、ブロックアクセスモードにおいて表示器100 上の
１水平走査期間（1H）設定の基準となるクロックToutを出力するタイマTMR2内の
レジスタTCONR への設定データ(TCONR)を格納したブロックアクセス用タイマTMR
2設定データ領域（EA00H 〜）、表示器100 上の動作時間と制御動作上の時間との調整を行うためのディレイタイム設定用のタイマTMR1のレジスタ設定データ(C
NTB),(CNTL),(CNTBB)を格納したタイマTMR1設定データ領域（それぞれEB00H 〜
，EC00H 〜，ED00H 〜）を有する。また、ラインアクセスモードにおいて表示器100 上の1Hの設定の基準となるク
ロックToutを出力するタイマTMR2のレジスタTCONR への設定データ(TCONRL)を格
納したラインアクセス用タイマTMR2設定データ領域(EE00H〜)、およびラインア
クセスモードにおいて温度に応じた波形で駆動を行うプログラムを起動するため
のラインアクセス用ジャンピングテーブル領域(EF00H〜)を設けてある。領域F000H 〜は第41図ないし第42図および第45図〜第47図につき後述する処理
手順に対応したプログラムを格納したプログラムエリアである。 (4.3.2)ブロックアクセスモードのジャンピングテーブル(C000H 〜)について本例においては、ブロックアクセス時においてワードプロセッサ本体１側から
送出される実アドレスデータRA/Dがブロック先頭ラインに係るものか否かによっ
て処理経路が異なる。これは、ブロック先頭ラインに対応したアドレスデータが
供給されたときにそのブロック内の表示をクリアした後に、ブロック内の各ライ
ンについての順次の書込みを行うようにしていることに基づく。このため、ワードプロセッサ本体１から送出される実アドレスデータRA/Dがブ
ロック先頭ラインに対応しているものか否かを認識する要があるが、かかる認識
処理に際してはまず各ブロックの先頭ラインに関する各アドレスデータに対して
、実アドレスデータの入力の度に逐次比較判定して行くようにすることが考えら
れる。しかしながら、このような逐次比較によると、比較すべき対象が増えるに従い
処理時間に差異が生じることになる。すなわち、比較判定処理ステップのプログ
ラム上の先後によって比較処理数が増減するからである。そこで、本例においては、ジャンピングテーブルを用いた次のような判定処理
を行い、判定時間の均一化を図るようにする。例えば、第13図に示すように、ワードプロセッサ本体１からの実アドレスデー
タが“03”Ｈ（ライナンバで“３”）のとき、このデータを１ビット左へシフト
し、上位２ビットを“１”とすると共に最下位ビットを“０”とすると、オフセット後のデータ“C006”Ｈが得られる。このデータをメモリ空間上のアドレス
とし、このメモリ空間上のアドレスにはブロック先頭ラインか否かのコードを格
納しておけば、すべての実アドレスデータにつき全く同一の実行時間でブロック
先頭ラインか否かの識別が可能となる。さらに、用いるCPU501がインデックスレジスタ(IX)を使用でき、かつインデッ
クスレジスタが示すアドレスヘジャンプできる命令（例えば“JUMP IX”を処理
できるものであれば、オフセット後のデータをIXに格納し、ジャンピングテーブ
ルにはジャンプ先のアドレスを書込んでおくことにより、上記命令を実行すれば
直ちに適宜の処理を起動することが可能となる。本例においては、CPU501としてインデックスレジスタおよび上記命令の使用を
可能なものを用い、第14図に示すようにラインナンバ(０〜399)に対応させてジ
ャンピングテーブル(C000H 〜C31EH)を設け、ジャンピングテーブルの各アドレ
スには起動すべき手順（具体的にはその手順のプログラムエリア上の先頭アドレ
ス）を格納しておく。なお、第14図においてBLOCK,LINEおよびFLINE は、それぞれ、ブロックアクセ
ス時におけるブロック消去手順、ライン書込み手順、および有効表示領域104 の
最終ライン書込みに伴った温度補償データ更新のための手順を示しており、これ
らについては第45図(A)〜(D)につき後述する。なお、ラインアクセス時においては、温度補償データ更新手順を行うか否かを
判別するために最終ラインか否かをのみ判定すればよいので、比較の対象は１つ
であり、ラインナンバに関しては述のようなジャンピングアドレスを用いた判定
は行わない。 (4.3.3)ラインテーブルについて実アドレスデータRA/Dは、コモン側駆動部300 の構成によっては変換を要する
。例えば、本例においては駆動部300 は５個のコモン駆動エレメント310 から成
り、それぞれは80ビットの出力を行い、さらに、20ビット毎に４ブロックを構成
し、コモン側ラインとして400 本の走査線を設けている。このうちの１本の走査
線を選択するには、 (1)５個のコモン駆動エレメント310 より１つを選択する。 (2)そのエレメント310 に割当てられる４つのブロックから１つを選択する。 (3)ブロック中の20本のラインから１本を選択する。の処理を行うようにする。本例では、第15図に示すように、２バイトのライン選択用アドレスを用い、そ
の第12〜第８ビットをエレメント310 の選択用、第６および第５ビットをブロッ
クの選択用、第４〜第０ビットをラインの選択用に割当てる。実アドレスデータ
からライン選択用アドレスデータへの変換は、ジャンピングテーブルに関して述
べた第13図の処理とほぼ同様に行うことができ、ライン選択用アドレスデータを
ラインテーブルに展開しておけばよい。なお、第15図において680 はエレメント310 の選択（エレメントチップのセレ
クト）を行うデコーダ部であり、その構成によって、並びにチップセレクト用に
第12〜第８ビットの５ビットを割付けていることから、２⁵＝32個までのエレメ
ント310 の増設が可能である。このときには、走査線として2560本の選択を行う
ことが可能となる。 (4.3.4)各種パラメータ格納エリアについて本例においては、温度条件によって表示器100 の駆動条件、すなわち駆動電圧
や１水平走査期間，ディレイデータを変更し、またラインアクセスモードにおい
ては波形データをも変更して最適の駆動制御を実現するものである。従って、温
度センサ400 からの測温データに基づき、駆動に際しては駆動条件が補正されな
ければならない。領域E900H 〜EEFFH はこの補正データを格納した領域であって、後述のように
温度に応じた諸パラメータの読出し処理の効率化を図るために本例では次のよ
うな格納を行っておく。すなわち、１つもしくはある範囲の１段階の温度に対して、例えばそれぞれ１
つのD/A 変換部関連データと、（TCONR）と、(CNTB),(CNTL)または(CNTBB)と、(
TCONRL)を対応させるものとすれば、温度に対応した一群の諸パラメータは、下
位２バイトが同値である領域に格納しておく。そして、第13図について述べたと
ほぼ同様にして、A/D 変換部950 から得られる温度データまたはこれを適宜加工
した温度データを下位２バイトのアドレスとし、上位２バイトを順次書換えて読出しを行えば、温度に対応した一群のパラメータが得られることになる。例えば、温度データが“0080”Ｈであれば、まずこれに“E900”Ｈを加えた“
E980”Ｈ番地をアクセスすることによって、その温度に対応したD/A 変換部の関
連データ（駆動電圧）が得られ、次に“E980”Ｈに“0100”Ｈを加えた“EA80”
Ｈ番地をアクセスすることによって、タイマTMR2の設定データたる(TCONR)（表
示画面上の１水平走査期間を規定する基本クロックを生成するためのデータ）が
得られる。以下、同様に加算およびアクセスを行うことによって、順次温度に対
応したCNTB,CNTL,CNTBB が得られることになる。また、特にラインアクセスモードにおいては、温度に応じて波形を変更するも
のであり、ΔＴが著しく変化し、ブロックアクセスモードでのデータ(TCONR)を
そのまま用いることができないので、上記と同様にして領域EE00H 〜より温度と
波形とに応じたデータ(TCONRL)を読出して設定する。なお、ラインアクセスモードにおいて用いるジャンピングテーブル領域EF00H
〜には温度に応じた波形にて駆動を行うためのプログラムを起動すべくそれらプ
ログラムの先頭アドレスを格納しておき、ブロックアクセス用ジャンピングテー
ブル（第14図参照）と同様に起動処理を行う。本例においては、45℃〜５℃の使用温度範囲を想定し、この範囲を３分割し、
45℃〜35℃の範囲ではライン内反転を含む第34図につき後述する波形（以下これ
をＡ波形という）を、35℃〜15℃の温度範囲ではライン内反転を含まない第30図
につき後述する波形（以下、これをＮ波形と称する）を、15℃〜５℃の温度範囲
ではライン内反転を含む第35図につき後述する波形（以下これをＣ波形と称する
。）をそれぞれ設定して制御を行う。このために、各温度範囲において本例では
各別のプログラムを起動するものとし、Ａ波形、Ｎ波形およびＣ波形の出力にそ
れぞれ係るルーチンLSTRA0,LSIRN0 およびLSTRC0の先頭番地を温度に対応させて
領域EF00H 〜上にテーブル化してある。 (4.4)データ出力部 (4.4.1)構成第16図はデータ出力部600 の一構成例を示す。ここで、601 はワードプロセッ
サ本体１と結合し、信号Ｄおよび転送クロックCLK を受容するデータ入力部である。信号Ｄは、画像信号と水平同期信号とが加えられてワードプロセッサ本体１
が送信するものであり、本例にあっては水平同期信号もしくは水平帰線消去期間
には実アドレスデータが重畳されて供給される。而して、データ入力部601 は水
平同期信号もしくは水平帰線消去期間の検出の有無に応じてデータ出力経路を切
換え、検出時にはそのときに重畳されている信号成分を実アドレスデータとして
認識して実アドレスデータRA/Dとして出力し、非検出時にはその間の信号成分を
画像データとして認識して、４ビットパラレルの画像データD0〜D3として出力す
る。また、データ入力部601 は実アドレスデータの入力を認識したときに、アドレじて表示器100 のアクセスの有無の識別を行うためのDACT信号を出力し、これをトリガ発生部は、制御部500 がA/D 変換部950 に対し温度センサ400 からの温度 619 は制御部500 からのビジー信号IBUSY に応じて、表示制御装置50のビジー
状態を通知する信号BUSYをワードプロセッサ本体１に送出するビジーゲートである。 621 は制御部500 からの信号A10 〜A15 を受容し、その値に応じてA/D 変換部
950 、D/A 変換部900 およびデータ出力部600 のチップセレクトを行うための 500 からの信号A0〜A4に基づいてラッチパルスゲートアレイ625 のセットを行う
。ラッチパルスゲートアレイ625 は、レジスタ部630 の各レジスタの選択を行う
ためのもので、レジスタ部630 のレジスタ個数に応じた数のビット数で構成され
る。本例にあっては、レジスタ部630 は各１バイトの22個の領域を有し、ラッチ
パルスゲートアレイ625 は各領域に１ビットを対応させた22ビットの構成とする
。すなわち、レジスタセレクタ623 がラッチパルスゲートアレイ625 のビットセ
ットを行ったときに、そのビットに対応した領域が選択されると共に、制御部供給に応じて、選択されたレジスタに対するシステムデータバスを介してのデー
タ読出しまたはデータ書込みが行われる。レジスタ部630 において、RA/D LおよびRA/D Uは、実アドレスデータRA/Dの下
位および上位１バイトをそれぞれ格納する実アドレスデータレジスタであり、こ
の格納は実アドレス格納制御部641 によって行われる。 DC LおよびDC Uは、表示の水平走査線方向のドット数（本例では800 ドット）
の値に対応したデータの下位および上位１バイトをそれぞれ格納する水平ドット
カウントデータレジスタである。画像データD0〜D3の転送開始時に起動されて適
宜のクロックを計数する水平ドット数カウンタ643 は、このレジスタDC Lおよび645 に対しその発生を行わせる。 DMは駆動モードレジスタであり、ラインアクセス時またはブロックアクセス時
に対応したモードデータが書込まれる。 DL LおよびDL Uはコモンライン選択アドレスデータのレジスタであり、第15図
について示した16ビットのデータにつきそれぞれその下位および上位１バイトを
格納する。そして、レジスタDL Lに格納されたデータは、ブロック指定用のアドレスデータCA6,CA5(第15図の第６および第５ビットに対応)およびライン指定用
のアドレスデータCA4 〜CA0(第15図の第４〜第０ビットに対応)として出力され
る。また、レジスタDL Uに格納されたデータは、デコーダ部650 に供給されて、
コモン駆動エレメント310 の選択用のチップセレクト信号CS0 〜CS7 として出力
される。 CL1 およびCL2 は、ブロックアクセスモードにおけるコモン側ラインの駆動（
ライン書込み）に際してコモン側駆動部300 に供給する駆動データを格納する１
バイトの領域、SL1 およびSL2 は、同じくセグメント側ラインの駆動に際してセ
グメント側駆動部200 に供給する駆動データを格納する１バイトの領域である。 CB1 およびCB2 は、ブロックアクセスモードのブロック消去時におけるコモン
側ラインの駆動に際してコモン側駆動部300 に供給する駆動データを格納する１
バイトの領域、SB1 およびSB2 は同様にセグメント側駆動部200 に供給する駆動
データを格納する１バイトの領域である。 CC1 およびCC2 は、ラインアクセスモードのライン書込み時におけるコモン側
ラインの駆動に際してコモン側駆動部300 に供給するデータを格納する１バイト
の領域、SC1 およびSC2 は同様にセグメント側駆動部200 に供給する駆動データ
を格納する１バイトの領域である。続く３つの１バイト領域は枠駆動部700 のスイッチングを行うためのデータを
格納した領域であり、４ビット毎に分けて、レジスタFV1,FCVc，FV2,FV3,FSVc,F
V4 を設けてある。 661 は逓倍器であり、制御部500 からのパルス信号Toutを例えば２倍に逓倍す
る。663A,663B,663Cおよび663Dは逓倍器661 の出力の３相，４相，６相および12
相のリングカウンタであり、ブロックアクセスモード、またはラインアクセスモ
ードのＮ波形選択時には１水平走査期間（1H）をそれぞれ４分割，３分割，２分
割および無分割するのに用いる。この分割された期間を以下ΔＴといい、例えば
３分割の場合には 3ΔＴで1Hをなすことになる。なお、ラインアクセスモードにおいて、ノーマル波形Ｉ′と反転波形Ｉとを組合せて用いるライン内反転制御に係るＡ波形およびＣ波形の選択時には、波形Ｉ
またはＩ′の出力期間（以下これを1H^*期間といい、1H^*期間を複数組合せて1Hが
構成されることになる。また、ライン内反転を行わないときには1H＝1H^*である
。）がリングカウンタにより４分割、３分割、２分割または無分割される。この
ときには、例えば３分割の場合、３ΔＴで1H^*をなすことになり、この場合のΔ
Ｔはライン内反転を行わない場合のΔＴに比して概ね小なる値に設定する。 665 はリングカウンタ663A〜663Dの出力からいずれかを選択するためのマルチ
プレクサであり、駆動モードレジスタDMの内容に応じて、すなわち1Hを何分割し
て駆動を行うかを示すデータに応じて設定される。例えば、３分割の場合には４
相リングカウンタ663Bの出力を選択する。 667 はリングカウンタ663A〜663Dの各出力の４相リングカウンタ、669 はマル
チプレクサ665 と同様に設定されるマルチプレクサである。第17図はクロックTout，逓倍器661 の出力波形，リングカウンタ663A〜663Dお
よび667 の出力波形を示す。すなわち、マルチプレクサ665 によりリングカウン
タ663A〜663Dの出力のいずれかが選択されると、 4ΔＴ／1H， 3ΔＴ／1H， 2Δ
Ｔ／1HまたはΔＴ／1H（あるいは、４ΔＴ／１H^*，３ΔＴ／1H^*，２ΔＴ／1H^*ま
たはΔＴ／1H^*）が選択され、その出力波形は後述のシフトレジスタ部673 にシ
フトクロックとして供給されてΔＴ毎のオン／オフデータの出力がなされる。ま
た、４相リングカウンタ667 の出力はマルチプレクサ669 によりいずれかが選択
されて、この出力波形がシフトレジスタ部673 にシフト／ロード信号として供給
され、選択されている分割数での動作の設定が行われる。再び第16図を参照するに、レジスタ部630 において領域CL1,CB1 およびCC1 に ΔＴ毎のオン／オフデータを、領域CL2,CB2 およびCC2 には、同様に駆動波形規
定信号CM1 およびCM2 のΔＴ毎のオン／オフデータを格納する。また、領域SL1, イネーブル信号SEN のΔＴ毎のオン／オフデータを、領域SL2,SB2 およびSC2 に
は、同様に波形規定信号SM1 およびSM2 のΔＴ毎のオン／オフデータを格納する。本例においては、各信号用データの格納領域を４ビット構成とし、１ビットを
１ΔＴのオン／オフデータに対応させておく。すなわち、本例では1Hまたは1H^*
の最大分割数は４である。 671 は領域CL1 〜SC2 に結合したマルチプレクサ部であり、駆動モードレジス
タDMの内容に応じてブロックアクセスモードにおけるライン書込み時、ブロック
消去時およびラインアクセスモードにおけるライン書込み時の駆動時の信号用デ
ータからいずれかを選択する。このマルチプレクサ部671 において、MPX1は領ルチプレクサ、MPX2は同じく信号CEN 用の４ビットデータを選択するマルチプレ
クサ、MPX3は領域CL2,CB2 およびCC2 からいずれかの信号CM1 用の４ビットデー
タを選択するマルチプレクサ、MPX4は同じく信号CM2 用の４ビットデータを選択
するマルチプレクサである。また、MPX5は領域SL1,SB1 およびSC1 からいずれSEN 用の４ビットデータを選択するマルチプレクサ、MPX7は領域SL2,SB2 および
SC2 からいずれかの信号SM1 用の４ビットデータを選択するマルチプレクサ、MP
X8は同じく信号SM2 用の４ビットデータを選択するマルチプレクサである。 673 はマルチプレクサ部671 のMPX1〜MPX8にそれぞれ結合したパラレル／シリ
アル(P/S)変換用のシフトレジスタP/S1〜P/S8を有するシフトレジスタ部であり
、マルチプレクサ665 の出力がシフトクロック信号として与えられて１ビットの
オン／オフデータの出力期間ΔＴが規定される。また、マルチプレクサ669 の出
力が設定された分割数での動作を行うためのプリセット信号として与えられる。 675 はシフトレジスタP/S1〜P/S8にそれぞれ結合したマルチプレクサMPX11〜M
PX18 を有するマルチプレクサ部であり、レジスタCL1〜SC2 に格納された各信号
の４ビットのオン／オフデータのビット選択データ（レジスタDMに格納）に基づ
いて、P/S 変換されたオン／オフデータを出力する。 677 はレジスタFV1,FCVc,FV2,FV3,FSVc,FV4 に関して上記シフトレジスタ部 673 およびマルチプレクサ部675 と同様の処理を行う出力部、680 は信号DACT 690 はD/A 変換部900 のチップセレクト信号DS1 の付勢に応じて、すなわちD/
A 変換部900 のアクセスに際して信号MRを制御部500 に送出し、CPU501が発生す
るクロックＥのパルス幅を変更させるMR発生部である。 (4.5)A/D 変換部第18図はA/D 変換部950 の一構成例を示す。ここで、951 はA/D 変換器、953
は温度センサ400 の検出信号をA/D 変換器951 に適合するレベルに増幅する増幅
器である。温度検出に際しては、制御部500 はデータ出力部600 のデバイスセレクタ621 として図示）を送出する。これに応じてA/D 変換器951 は温度センサ400 から増
幅器953 を介して得られるアナログ量の温度検出信号のディジタル量への変換る。して図示）を供給し、これに伴ってA/D 変換器951 はディジタル量の温度データ
を信号DD0 〜DD7 としてシステムバスを介し制御部500 に送出する。温度検出のタイミングは、有効表示領域104 の先頭ラインから最終ラインまで
の表示を絶えずリフレッシュするリフレッシュ駆動を行う場合には最終ライン駆
動終了から先頭ライン駆動開始までの垂直帰線期間に行うことができる。また、
表示データの変更が生じたときにそのブロックまたはラインのみを書換える部分
書換え駆動を行う場合には、例えばタイマ割込みにより定期的に行うようにする
ことができる。 (4.6)D/A 変換部および電源コントローラ第19図はD/A 変換部900 および電源コントローラ800 の一構成例を示す。 D/A 変換部900 において、901 はD/A 変換器、903 はその出力を次段に適合す
るように増幅する増幅器である。電源コントローラ800 において、810,820,825,830 および840 は、それぞれ、
電圧信号V1,V2,VC,V3 およびV4を発生するための可変ゲイン増幅器であり、電圧
V1は増幅器903 の出力を増幅器810 に導くことにより、電圧V2,VC,V3およびV4は
増幅器810 の出力をそれぞれ増幅器820,825,830 および840 に導くことにより生
成する。821 は増幅器810 と820 との間に介挿したインバータ、841 は増幅器81
0 と840 との間に介挿したインバータである。ここで、電圧V1およびV2は、コモン側駆動部300 に供給するそれぞれ正および
負の駆動電圧、電圧V3およびV4は、セグメント側駆動部200 に供給するそれぞれ
正および負の駆動電圧、電圧VCは各駆動部200,300 に与える基準電位である。ま
た、これら電圧信号は枠駆動部700 にも供給する。本例にあっては、VCを固定とし、このVCに対するV1,V2,VC,V3,V4の差の比が、
２：-2:０：１：-1となるように各増幅器810,820,825,830 および840 のゲイン
調整を予め行っておく。温度に応じた駆動電圧の変更設定に際しては、制御部500 はデータ出力部器901 の選択を行う。ここでD/A 変換器901 の動作の基本クロックが制御部500 にも供給されて信号MRが発生するので、制御部500 は適切なクロック信号Ｅをして図示）を付勢すると共に、変更設定用のディジタルデータをDD0 〜DD7 とし
てシステムバスを介しD/A 変換器901 に供給する。これに応じてD/A 変換器901
は当該データをアナログ信号に変換し、増幅器903 を介して出力する。これにより、増幅器810 は電圧V1を発生するとともに、V1に対して上記比を有
する電圧V2,VC,V3およびV4が生成される。なお、第19図の例では電圧V1に応じて電圧V2等が生成されるものとしたが、増
幅器903 の出力を各別に各可変ゲイン増幅器810,820,825,830 および840 に導く
ようにしてもよい。また、ゲインの調整をプログラマブルに行うことのできる可
変ゲイン増幅器を用いてもよい。また、電源コントローラ800 の構成は、各駆動
部200,300 等の駆動の態様に応じて、多値の電圧を発生できるものであれば、上
記構成にのみ限られず種々のものとすることができるのは言うまでもない。 (4.7)枠駆動部第20図は枠駆動部700 の一構成例を示す。ここで、710,715,720,730,735 およ
び740 は、それぞれ、電圧信号V1,VC,V2,V3,VCおよびV4の供給路をオン／オフす
るスイッチであり、データ出力部600 のゲートアレイ680 からインバータ 711, 枠駆動に際しては、データ出力部600 のレジスタ部630 に設けられたレジスタじてスイッチ710,715 および720 が切換えられ、V1,VC,V2の３値をとる波形の信
号をコモンラインに平行な枠用透明電極151 に印加することができる。また、レ態に応じてスイッチ730,735 および740 が切換えられ、V3,VC およびV4の３値を
とる波形の信号をセグメントラインに平行な枠用透明電極150 に印加することが
可能となる。 (4.8)表示器駆動部 (4.8.1)セグメント側駆動部第21図はセグメント側駆動部200 を構成するセグメント駆動エレメント210 の
概略構成例を示す。ここで、220 は４ビットパラレルの画像データD0〜D3を順次
入力し、80ビットパラレルのデータに整列させる４×20ビットのシフトレジスタ
であり、シフトクロックSCLKの入力に応じて動作する。230 は80ビットのラッチ
部であり、画像データD0〜D3が次段のセグメント駆動エレメント210 のシフトレ
ジスタ220 に導かれて行き、10個のエレメント210 のシフトレジスタ220 すべてに80ビットパラレルのデータが整列したときに、すなわちデータ出力部600 のタをラッチする。の論理演算を行う入力論理回路、250 は入力論理回路240 の演算データからラッ
チ部230 の各ビットデータの内容に応じた各セグメント駆動波形の規定データを
発生する制御論理部である。260 は制御論理部250 が発生するデータのレベルシ
フトを行うレベルシフタおよびバッファを有するスイッチ信号出力部、270 は電
圧信号V3，VCおよびV4を受容し、スイッチ信号出力部260 の出力に応じてスイッ
チングされてセグメントラインS80 〜S1にV3，VCまたはV4を導くドライバである
。第22図は第21図示のセグメント駆動エレメント210 の詳細な構成例を示す。シ
フトレジスタ220 において、221 は１ビットすなわち１セグメントラインに対応
したＤ型のフリップフロップ、ラッチ部230 において231 はラッチ回路である。
また、スイッチ信号出力部260 において261 はレベルシフタ、ドライバ270 にお
いて275,273 および274 はスイッチ信号出力部260 からのスイッチ信号に応じて
、それぞれ、電圧VC，V3およびV4の供給経路をオン／オフするスイッチである。 (4.8.2)コモン側駆動部第23図および第24図は、コモン側駆動部300 を構成するコモン駆動エレメント
310 の概略構成例および詳細な構成例をそれぞれ示す。ここで、340 は入力論理えられたときに、信号CA5,CA6,CEN によりブロック選択を行う他、ライン選択用 345 は入力論理回路340 から供給される信号CA0 〜CA4 に係るラインデータを
基に駆動すべきコモンラインの選択を行うデコーダ部であり、１つのエレメント
310 において80ラインの選択が可能である。本例においては20ラインを１ブロッ
クとし、１つのエレメント310 には４つのブロックを割当てており、第24図にあってはデコーダ部345 を20ライン分のデコードを行う部分毎に破線にて囲んで
ある。 350 は制御論理部であり、入力論理回路340 が供給する信号CM1,CM2 およびらにデコーダ部345 が選択したラインの駆動波形規定データを発生する。 360 は制御論理部250 が発生するデータのレベル変換を行うレベルコンバータ
およびバッファを有するスイッチ信号出力部、370 は電圧信号V1，VCおよびV2を
受容し、スイッチ信号出力部360 の出力に応じてスイッチングされ、コモンライ
ンC1〜C80 にV1，VCまたはV4を選択的に供給するドライバである。本例においてはかかる構成のコモン側エレメント310 を５個備えており、すな
わち有効表示領域104 には400 本のコモンラインが対応する。なお、第24図において361 はレベルコンバータ、375,371 および372 は、スイ
ッチ信号出力部360 からのスイッチ信号に応じて、それぞれ、電圧VC，V1および
V2の供給経路をオン／オフするスイッチである。 (4.9)駆動波形 (4.9.1)表示器の概略第25図は表示器100 を模式的に示す。ここで、com およびseg は、それぞれ、
上部基板110 に設けたコモン側透明電極114 に対応するコモンラインおよび下部
基板120 に設けたセグメント側透明電極124 に対応するセグメントラインであり
、これらの間にFLC が設けられている。FcomおよびFsegは、それぞれ、コモンラ
インcom の配設範囲の両側にコモンラインcom と平行に設けた枠用コモンライン
、およびセグメントラインseg の配設範囲の両側にセグメントラインseg と平行
に設けた枠用セグメントラインである。而して、コモンラインcom とセグメント
ラインseg との第25図上の交叉部分の集合に対応した表示画面102 上の領域が有
効表示領域104 をなし、枠用コモンラインFcomと枠用セグメントラインFsegおよ
びセグメントラインseg との交叉部分、並びに枠用セグメントラインFsegとコモ
ンラインcom との交叉部分の集合が有効表示領域104 外の枠部106 をなす。なお、第25図においては、簡略化のためにコモンラインcom およびセグメントラインseg を各４本ずつ、枠用コモンラインFcomおよび枠用セグメントラインFs
egを両側に各１本ずつ示しているが、本実施例においてコモンラインcom は400
本、セグメントラインseg は800 本配置されて１本ずつ駆動可能であり、枠用コ
モンラインFcomおよび枠用セグメントラインFsegは両側に16本ずつ配置されて一
括駆動されるのは前述の通りである。 (4.9.2)表示器の駆動態様本実施例において、表示器100 は次のように駆動される。有効表示領域104 に関しては、上記(3.5)において述べたように、ブロックア
クセスモードにおいては、まずブロック消去がなされ、次いでライン毎の書込み
がなされる。また、ラインアクセスモードにおいては、ライン毎の書込みのみが
行われる。本例においては、領域104 を、ブロックアクセスモードにおけるブロ
ック消去時と、同モードにおけるライン書込み時と、ラインアクセスモードにお
けるライン書込み時とで異った波形で駆動する。また、ラインアクセスモードにおいては、温度範囲45℃〜35℃、35℃〜15℃お
よび15℃〜５℃に応じて、それぞれ、Ａ波形、Ｎ波形およびＣ波形の３種の波形
で書込みを行う。これらモードと参照図面との対応を示せば以下の通りである。ブロックアクセスモードのブロック消去時 →第26図(A),(B)および第27図ブロックアクセスモードのライン書込み時 →第28図(A),(B)および第29図ラインアクセスモードにおける45℃〜35℃の範囲 →第34図ラインアクセスモードにおける35℃〜15℃の範囲 →第30図(A),(B)、第31図、第32図、第33図(A)および(B) ラインアクセスモードにおける15℃〜５℃の範囲 →第35図枠部106 に関しては、枠用コモンラインFcomに沿った枠部（以下横枠という）
と枠用セグメントラインFsegに沿った枠部（以下縦枠という）とを異った時点で、かつ異った波形で駆動する。すなわち、横枠に関しては有効表示領域の非ア
クセス時（例えばリフレッシュ駆動時においては垂直帰線期間、部分書換え時に
はタイマによる割込み時）においてラインFcomとラインFsegおよびseg とを駆動
することにより形成し、縦枠に関してはいずれのモードにおいてもライン書込み
時にコモンラインcom の駆動波形に合せた波形で枠用セグメントラインFsegを駆
動することにより、コモンラインcom との協働で形成されるようにする。 (4.9.3)1H＝1H^*のときの有効表示領域の駆動波形本実施例においては、ブロックアクセスモードのブロック消去時、同モードの
ライン書込み時およびラインアクセスモードのＮ波形選択時（35℃〜15℃の範囲
）で１水平走査期間（1H）を３分割し、それぞれのΔＴの期間においてコモンラ
インcom にはV1,VC またはV2が、セグメントラインseg にはV3,VC またはV4が供
給されるようにする駆動を行う。第１表はデータ出力部600 のレジスタ部630 におけるレジスタ領域CL1 〜SC2
に設定するデータの一例を示す。表において“×”は未使用のビットであり、本
例では第42図につき後述する処理手順の起動時においてレジスタ領域CL1 〜SB2
の第６〜第４ビットおよび第２〜第０ビットにそれぞれ第１表に示す所定のデー
タが展開されるようにする。そして一方では、処理手順実行の過程において適宜
、駆動モードのレジスタ領域DMにブロックアクセスモードにおけるブロック消去
と、同モードにおけるライン書込みと、ラインアクセスモードにおけるライン書
込みとを弁別してマルチプレクサ部671 がレジスタCB1 〜SB2 、レジスタCL1 〜
SL2 またはレジスタCC1 〜SC2 を選択するようにするデータと、マルチプレクサ
665 および669 を切換え、bit ６〜４あるいはbit ２〜０の３ビットが選択され
て１ビットが順次ΔＴの期間出力されるようにするデータとを格納する。第２表および第３表は、それぞれ、コモン駆動エレメント310 およびセグメン
ト駆動エレメントの真理値表を示す。これら表において、“×”は“１”または
“０”のいずれであっても選択される駆動電圧Ｖが影響を受けない場合である。
また、第３表においてＱは１ビットの画像データ、すなわちラッチ部230 のラッ
チ231(第22図参照)から出力される画像データであり、Ｑ＝０で白データが、Ｑ
＝１で黒データが出力されるものとする。第26図(A)は、レジスタCB1 およびCB2 の内容（第１表参照）による信号CEN, よってコモンラインcom に印加される電圧信号Ｖの波形とを示す。また、同図1,SM2 の波形と、セグメント駆動エレメント210 のロジック（第３表参照）によ
ってセグメントラインseg に印加される電圧信号Ｖの波形とを示す。従って、ブロックアクセスモードのブロック消去時には、チップセレクト信号たブロックにおいてコモンラインcom とセグメントラインseg との交叉点には、
それぞれのラインへの印加電圧の差分、すなわち、第27図に示すような電圧信号
の合成波形が加えられることになる。そして、期間ΔＴにわたって印加される電
圧の値3V0 により当該ブロックの情報はすべて白データにクリアされる。なお、このとき、ΔＴないし1Hと電圧V1〜V4,VC とは温度に応じて補正されて
いるのは前述の通りである。第28図(A)は、レジスタCL1 およびCL2 の内容による各信号CEN 等の波形と、
コモン駆動エレメント310 のロジックによってコモンラインcom に印加される電
圧信号Ｖの波形とを示す。同図(B)は、レジスタSL1 およびSL2 の内容による各
信号SEN 等の波形と、セグメント駆動エレメント210 のロジックおよび画像デー
タの内容(Q)によってセグメントラインseg に印加される波形とを示す。従って、ブロックアクセスモードのライン書込み時には、チップセレクト信号 CA1 〜CA4 により選択されたコモンラインcom とセグメントラインseg との交叉点には、第29図(A)または(B)に示す電圧信号の合成波形が加えられることになる
。ここで、第29図(A)に示すような波形が印加される点では、表示データの変更
は生じない。すなわち、その点は先に行ったブロック消去によって白データとな
った状態を保持する。一方、第29図(B)に示すような波形が印加される点では、
最初の期間ΔＴにわたって印加される電圧値3V0 により白データが得られる状態
となるが、続く期間ΔＴにわたって印加される電圧−3V0 により表示データが反
転して黒となる。第30図(A)は、ラインアクセスモードのライン書込み時において、35℃〜15℃
の温度範囲でレジスタCC1 およびCC2 の内容の設定に基づいて出力される各信号
CEN 等の波形と、これらに応じてコモン駆動エレメント310 のロジックによって
コモンラインcom に印加される電圧信号Ｖの波形（Ｎ波形）を示す。同図(B)は
、同じくレジスタSC1 およびSC2 の内容に基づいて出力される各信号SEN 等の波
形と、これらに応じてセグメント駆動エレメント210 のロジックおよび画像デー
タの内容(Q)によってセグメントラインseg に印加される波形とを示す。なお、これらは当該温度範囲においてのノーマル波形を示したものであり、１
ライン毎にもしくは数ライン毎に反転波形で駆動を行う場合にはレジスタCC1 お
よびCC2 の内容を適切に設定して、信号CEN 等に応じ第30図(A)に示すコモンラ
インcom への波形を反転させた波形が出力されるようにすればよい。なお、セグ
メントラインseg への出力波形は同図(B)に示すものでよい。これにより、ラインアクセスモードのライン書込み時には、選択されたコモン
ラインcom とセグメントラインseg との交叉点には、第31図(A)または(B)に示す
電圧信号の合成波形が加えられる。ここで、第31図(A)に示すような波形の電圧
信号が印加される点では、最初の期間ΔＴおよび次の期間ΔＴにわたってそれぞ
れ印加される電圧2V0 およびV0により、白データを得る条件の閾値を越え、最後
の期間ΔＴに印加される電圧V4では黒データを得る条件の閾値を越えないので、
表示は白となる。また、同図(B)に示す波形が印加される点では、最初の２ΔＴ
の期間で表示が白となるが、最後の期間ΔＴに印加される電圧−3V0 によって表
示が反転し、黒データが表示されることになる。第32図と第33図(A)および(B)とは、それぞれ、当該反転波形とＱ＝０のときの合成波形およびＱ＝１のときの合成波形とを示すものであり、反転波形に対し
てもそれぞれ白データおよび黒データが得られている。 (4.9.4)ライン内反転を含む駆動波形第34図(A)〜(E)は45℃〜35℃の温度範囲での駆動波形を示し、図中(A)はコモ
ンラインcom に印加されるＡ波形、(B)および(C)は、それぞれ、Ｑ＝１およびＱ
＝０に応じてセグメントラインseg に供給される波形である。Ａ波形は、基本的
には第30図(A)に示したＮ波形とこれを反転させた波形とを組合せたものであり
、ノーマル波形Ｉ′および反転波形Ｉはそれぞれ３ΔＴで1H^*を構成する。そし
て、これら波形の間には適切な休止期間、例えば1H^*を設け、3H^*で1H、すなわち
１水平走査期間が構成される。ΔＴの値は、温度条件等に応じROM503内からタイ
マTMR2の設定データ(TCONRL)を読出すことにより適切に設定される。同図(D)および(E)は、同図(A)のＡ波形に対し(B)および(C)のようにセグメン
トラインseg の波形を加えることにより、それぞれ、黒データおよび白データが
表示されることを示しており、ハッチングを施した部分が書込みに関与する。な
お、これらと第30図〜第33図の場合とではセグメントラインの波形および書込み
がなされる合成波形の部分が極性が逆になっているが、これはＡ波形を用いる場
合にはＮ波形の場合に比してΔＴが小であること等に基づくものであり、セグメ
ントラインへの印加波形はレジスタSC1,SC2 への変更設定に応じて変更される。第35図(A)〜(E)は、15℃〜５℃の温度範囲での駆動波形を示し、図中(A)はコ
モンラインcom に加えられるとＣ波形、(B)および(C)は、それぞれ、Ｑ＝１およ
びＱ＝０に応じてセグメントラインseg に加えられる波形、(D)および(E)は、そ
れぞれ、Ｑ＝１およびＱ＝０の場合の合成波形（それぞれ黒および白）を示して
おり、ハッチングを施した部分で書込みがなされる。Ｃ波形において、ノーマル波形Ｉ′および反転波形Ｉはそれぞれ２ΔＴで1H^*
を構成し、これらは例えば1H^*の休止期間をもって組み合されている。これら第34図および第35図に示すように、Ａ波形およびＣ波形はライン内反転
を含むものであるが、さらにMH反転を行い、加えてフレーム反転をも行うように
する。いま、第36図に示すように、ある時点での画面(1F)において第ｍ番目のセグメ
ントラインとスキャン方向scan上の第n-1 〜第n+2 番目のコモンラインとの交叉
点に、それぞれ「白」、「白」、「黒」、「黒」が表示されていたものとする。
これを次画面(2F)でスクロールを行った場合、1Fにおいてセグメントラィンと第
n+3 番目のコモンラインとの交叉点が「白」であったとすると、2Fにおいてセグ
メントラインと第n-1 〜第n+2 番目のコモンラインとの交叉点の表示データは、
それぞれ、「白」、「黒」、「黒」、「白」となる。第37図は、第34図示のＡ波形でMH反転およびフレーム反転を行いつつ第36図示
のように表示を行う場合の駆動態様を説明するための説明図である。なお、簡単
のためにここでは１ライン毎および１フレーム毎の反転を行う場合を示している
。 1Fの期間においては、同図左上の部分に示すようにコモンラインcom n-1,n,n+
1,n+2 にはＡ波形とこれを反転させた波形とがライン毎に順次に加えられている
。そしてこのとき、セグメントラインsegmに1H毎に加えられる波形（それぞれ「
白」，「白」，「黒」，「黒」に対応）に応じて、同図左下の部分に示すように
ハッチングを施した部分で書込みが行われる合成波形が得られることになる。次いで、2Fの期間においては、同図右上の部分に示すようにコモンラインcom
n-1,n,n+1,n+2 には1Fにおいて対応ラインに加えられた波形を反転させた波形が
順次供給される。そしてこのときセグメントラインsegmに1H毎に加えられる波形
（2Fでは1Fでのデータがスクロールされているので、それぞれ「白」，「黒」，
「黒」，「白」に対応）に応じて、同図右下の部分に示すようにハッチングを施
した部分で書込みが行われる合成波形が得られることになる。 (4.9.5)ラインアクセスモードでの温度とΔＴまたはＶとの関係第38図はラインアクセスモードにおける温度とそれに応じて選定したΔＴとの
関係の一例、第39図は同じく温度とそれに応じて選定したＶ値との関係の一例を
示す。いずれにおいても45℃〜35℃の範囲ではＡ波形、35℃〜15℃の範囲ではＮ
波形、15℃〜５℃の範囲ではＣ波形で駆動を行う場合である。また、第40図の実線はこのように駆動を行ったときの温度と画面の応答性とを示した図である。本願人が用いた表示素子CS1017（チッソ社製）では、45℃〜５
℃の範囲でＮ波形のみでΔＴおよびＶを適切に変更しつつ駆動を行った場合、同
図破線で示すように18〜３Hzにわたって応答性が変化したが、温度に応じた波形
，ΔＴおよびＶの変更を行うと同図実線で示すように応答性はほぼ８Hzに平均化
することができた。 (4.9.6)枠駆動の態様本例においては、前述のように、横枠については垂直帰線期間または定期的に
、A/D 変換部950 の駆動開始と同時に形成し、縦枠については有効表示領域104
のライン書込み時に形成する。また、枠は有効表示領域104 の背景色と同色、す
なわち情報を黒で表示する場合には白色で設けるようにする。第４表は枠駆動部700 のスイッチングを行って枠形成を行うためにレジスタFV
1,FCVc,FV2，FV3,FSVcおよびFV4 に設定するデータを示す。ここで、枠用コモン
ラインFcomに関しては、有効表示領域104 の駆動からはほぼ独立したものであ用コモンラインFcomの駆動データとして、横枠形成時に第26図(A)に示すコモン
ラインcom の駆動波形と等しい波形が得られるように設定を行っておく。一方、枠用セグメントラインFsegに関しては、横枠形成時と、ブロックアクセ
スモードのライン書込み時における縦枠形成時と、ラインアクセスモードにおけ
るライン書込み時とで枠用コモンラインFcomないしはコモンラインcom の駆動波
形が異なることから、それぞれに合せて白データが表示されるように各レジスタ
FV3,FV4およびFSVcの変更設定を行う。具体的には、枠用セグメントラインFsegの駆動データとして、横枠形成時には
第26図(B)に示すセグメントラインseg の駆動波形と等しい波形が、ブロックア
クセスモードのライン書込み時における縦枠形成時には第28図(B)に示すセグメ
ントラインseg のＱ＝０のときの駆動波形と等しい波形が、ラインアクセスモー
ドのライン書込み時における縦枠形成時には第30図(B)、第34図(C)または第35図
(C)に示すセグメントラインseg のＱ＝０のときの駆動波形と等しい波形が得ら
れるように変更設定を行う。この結果、横枠については第27図示の波形で駆動されて形成され、縦枠につい
てはブロックアクセスモードにおいては第29図(A)に示す波形で、ラインアクセ
スモードにおいては第31図(A)、第33図(A)、第34図(E)または第35図(E)に示す波
形で駆動されて形成されることになる。 (5)表示制御 (5.1)制御手順の概要本例に係る表示制御の主要な特長は２つある。１つには、表示制御装置50側か
らワードプロセッサ本体１へ、Busy信号を送ることによってデータの授受と表示
画面102 の動作との同期をとることである。これは、本質的には、FLC を用いた
表示素子が、その動作を有効とするために温度によって１水平走査期間が変化す
るようにしたことに起因している。２つには、通常のワードプロセッサが画像データのみを順次、周期的かつ連続
的に（いわゆるリフレッシュモードで）転送するのに対して、本例のワードプロ
セッサ本体１は画像データの前に、かかるデータによって駆動される画素を指定
するためのアドレスデータを転送することであり、さらには、これらデータをリ
フレッシュモードではなく、アドレスデータによって特定の部分のみの画像デー
タを転送して駆動することを可能とするものである。これはFLC を用いた表示素
子が記憶性を有することによって、情報の更新が必要な画素のみをアクセスすれ
ば足りるということに由来している。なお、上記表示制御を可能とするために、本例のワードプロセッサ本体１は、
通常のワードプロセッサが有する機能に加え、Busy信号を受け取ってアドレスデ
ータの転送を中止する、およびアドレスデータを例えば水平同期信号にのせて転
送する、機能を有するものである。上記表示制御における特長、特に２番目の特長を有効に用いることにより、以
下で示す２つの表示制御形態が実施される。すなわち、ブロックアクセスとラインアクセスである。ブロックアクセスとは
、例えば、走査電極線20本を１ブロックとし、有効表示領域104 の１ブロック分
の画面を１度に消去し、かかるブロックを例えば全「白」として、以下、順次ブ
ロックの１走査線毎に情報のアクセスを行い、文字等を書き込むものである。こ
れに対して、ラインアクセスは１走査線毎にアクセスを行い、情報の書き込みを
行うものであり、予め全「白」にすることはない。これら表示制御形態をプログラムフローで示したのが第41図であり、以下、第
41図を参照して、本例における表示制御の概要を説明する。第41図において、まず、ワードプロセッサ本体１の電源が“ON”となると、 INITルーチンが自動的に開始される（ステップS101）。ここでは、Busy信号を
“ON”としてパワーON時におけるそれぞれ枠106 の駆動，有効表示領域104 の消
去およびそのための温度補償が行われ、最後にBusy信号を“OFF”として割り込ドプロセッサ本体１からアドレスデータが転送されることによって発生されるも
のであり、アドレスデータが来なければプログラムは実行されず、表示画面102
に止まったままである。次に、アドレスデータが転送されて割り込み要求がかかると、この内部割り込によって、上述したブロックアクセスかラインアクセスかが別れる。すなわちLS
TRルーチンへ進めばラインアクセスとなり、BSTARTルーチンへ進めばブロックア
クセスとなる。の適切な部位に配設された切換手段520によって、予め手動で行われる。かかる切換手段520 によってラインアクセスモードに設定され、IRQ1が発生し
たとき、 LSTRルーチンへ進むべく以下のようなプログラムが実行される。まずLSTRルー
チンへ進む前に、ステップS103でINITルーチンで得られた温度補償データに基づ
き、第12図に示すルックアップテーブルのラインアクセスモードデータを参照し
、タイマTMR2のレジスタTCONR にラインアクセス用のシステムクロックデータを
設定する。次にステップS104にてフレームカウンタFCNT，ラインカウンタLCNTおよび波形
認識レジスタCXの設定を行う。ここで、フレームカウンタFCNTおよびラインカウ
ンタLCNTはそれぞれＮフレーム毎およびＭライン毎に駆動波形を反転するために
設けられたカウンタであり、また、波形認識レジスタCXはFLC の温度に応じて駆
動波形を変更するために設けられたレジスタである。すなわち、本ステップで、何フレーム毎および何ライン毎に駆動波形を反転させるかの設定を行い、また
、INITでの温度補償のデータに基づき後述する３つの波形のどの波形を用いるの
かを演算し、レジスタCXにそのデータを設定する。なお、レジスタCXへのデータ
設定は温度データに基づくテーブル参照によって行うようにしてもよい。ステッ
プS105では温度データに基づき、第12図に示すラインアセクス用ジャンピングテ
ーブルを参照し、３つの波形Ａ波形，Ｎ波形，Ｃ波形に応じたそれぞれのルーチ
ンLSTRA0，LSTRN0あるいはLSTRC0のいずれへ進むかの判断を行う。以降、上述した３つのルーチンのいずれかとそれに後続するルーチンを実行す
ることによってライン書込みを行う。このライン書込みはフレーム毎およびライ
ン毎、さらにはＡ波形，Ｃ波形にあっては１水平走査期間内で駆動波形の極性反
転をして行うものである。プログラム実行がフレームの最終ラインアクセスのルーチンへ移行すると最終
ラインのライン書込みを行い、次に枠駆動および温度補償データの更新を行い、駆動波形を変更するか否かの判断をし、波形に応じたLSTRルーチンが再び起動さ
れる。一方、上述した切換手段520 によってブロックアクセスモードに設定された場 BSTARTルーチンが起動される。ここでは、Busy信号を“ON”とし、転送された
アドレスデータを読み、かかるデータがブロックの先頭ラインか、有効表示領域
104 の最終ラインか、あるいは上記以外のラインか、を判断する（ステップS107
およびS108）。ここで、アドレスデータが先頭ラインで、最終ラインでもないと
き、 LINEルーチンへ分岐する。ここでは、転送された画像データを基に１ライン分
のライン書き込みを行う。次に、Busy信号を“OFF”として、割り込み要求を待チンが起動される。ステップS108でアドレスデータが有効表示領域104 の最終ラインであると、 FLINEルーチンへ実行が分岐する。ここでは、１ライン分のライン書き込みを
行う。次に、枠駆動および温度補償データの更新を行ない、Busy信号を“OFF” ると再びBSTARTルーチンが起動される。ステップS108で、アドレスデータがブロックの先頭ラインであれば、 BLOCK ルーチンへ実行が分岐する。ここでは、アドレスで指示されたラインの
属するブロック全てを消去し、かかるブロックの領域を「白」とする（ステップ
S111）。次にLINEルーチン（ステップS109）へ進み、前述したのと同様な処理を
行う。上述したような手順で、ブロックアクセスモードでの表示制御を行い、情
報の書き込みを行う。すると、この信号によって、ノンマスカブル割り込み要求NMI がかかり、PWOFF
が起動される。ここでは、Busy信号を“ON”とし、有効表示領域104 の消去を行
い、全ての領域を「白」とする。次に、パワーステータス信号およびBusy信号を
“OFF”とし、これによりワードプロセッサ本体１の電源が遮断される（ステッ
プS112）。上述したことから明らかなように、表示制御の２つの形態、すなわち、ブロッ
クアクセスおよびラインアクセスのいずれの形態が実施されたとしても、アドレ
スデータが、全有効表示領域に亘って順次、周期的かつ連続的に転送されてくる
場合には、リフレッシュ駆動となり、また、ある所定の部分のアドレスデータが
間欠的に転送されてくるのであれば、部分書き換え駆動となる。なお、以下で記述する制御手順の詳細においては、本体１側からは、アドレス
データおよび画像データをリフレッシュモードで転送してくることを前提として
説明を行う。 (5.2)制御手順の詳細 (5.2.1)電源オン（初期時）ワードプロセッサ本体１の電源がオンとされたとき、自動的に起動される処理
について、第42図および第43図を参照して説明する。第42図は、起動される処理のフローチャートを示し、これは第41図にて前述し
たINITルーチンである。第43図は、INITルーチンおよび後述するPWOFF ルーチン
のタイムチャートを示しており、以下、ステップ毎に制御部500 が行う処理につ
いて説明する。Ｓ２０１：パワーステイタス（P ON/OFF）信号を“ON”、および信号Light を“OFF”と
し、同時にデータ出力部600 を介してBusy信号を“ON”としてワードプロセッサ
本体１へ出力する。このBusy信号を出力している間、ワードプロセッサ本体１か
らアドレスデータは転送されない。これは、FLC 表示素子を有効に駆動するため
に、１水平走査期間を温度によって変化させていることに由来する。すなわち、
有効表示領域104 でのFLC 表示素子駆動時間と、ワードプロセッサ本体１からの
データ転送時間、換言すればワードプロセッサ本体１内のVRAM動作時間との同期
が完全にとれないために、表示制御装置本体50側がBusy信号を出力することによ
って、同期をとっているものである（第43図，時点：以下数字のみ記す）。Ｓ２０３：データ出力部600 のレジスタ部630 内の所定領域に、初期枠部駆動および有効
表示領域駆動用の駆動波形発生制御データを設定する。これは、制御部500 内の
ROM503に格納された波形発生制御データを、第１表および第４表のようにデータ
出力部600 のレジスタ部630 に設定するものである。Ｓ２０５：初期枠駆動のための駆動電圧値および１水平走査期間の基本となるシステムク
ロックのそれぞれデータを、D/A 変換部900 および制御部500 のタイマTMR2にお
けるレジスタTCONR に設定する。また、ブロックアクセス，ラインアクセスおよ
びパワーオン／オフ時におけるブロックアクセスそれぞれの基本タイムデータを
設定する。Ｓ２０７：制御部500 は、データ出力部600 から枠駆動部700 へ枠駆動制御データを転送
し、これに基づき枠駆動部700 は枠駆動を行う。かかる駆動によって、枠部106
の画質を良好なものとし、表示画面102 を常に良好な状態に保つ。これは、有効
表示領域104 を駆動している間に、枠106 にも電圧が印加されて光の透過率が変
化し、枠106 の一部が濁って画質の劣化を招かないようにするためである。また、本例にあっては、枠部106 を「白（光源FLからの光を透過する配向状態
）」、有効表示領域104 を「白（光を透過する状態）」となし、文字情報等を「
黒」で表示するものとする。なお、これら表示における「黒」および「白」によ
る画定は上例に限られたものでなく、「黒」と「白」とを反転した表示も、ある
いは、枠106 と有効表示領域104 とを区別する表示も、本例に係る装置によって
可能である。本ステップS207における枠駆動は、１水平走査期間に亘って行われるものであ
るが、この間には、第２図中、下部ガラス基板120 に配設された枠用透明電極15
0 およびセグメント電極124 と、上部ガラス基板110 に配設されて、コモン電極
114 と平行な枠用透明電極151 とに電圧信号を印加して駆動を行う。従って、枠
部全ての駆動がこの間になされるものではなく、残余の枠部（縦枠）の駆動は、
ステップS213にて後述する有効表示領域104 の消去時に、コモン電極を併用する
ことによって行われる。また、本ステップでは、上述した枠駆動と同時にA/D 変換が行われる。かかる
A/D 変換は、温度センサ400 で検出された表示画面102 の周囲温度情報、すなわ
ちFLC 温度情報を、A/D 変換部950 で読込み、ディジタルデータに変換するもの
である（時点および）。Ｓ２０９：温度補償を行う。すなわち、上記で得られたA/D 変換データを読み、制御部50
0 内のROM503に格納されたルックアップテーブル（第12図）を参照し、温度補償
された駆動電圧Ｖ，システムクロック，ディレイデータをそれぞれ得る。上述した処理を、第44図を参照し、以下で詳細に説明する。第44図はA/D 変換
データを駆動電圧Ｖ，１水平走査期間の基本となるシステムクロック，各ディレイタイムにそれぞれ変換するときのアルゴリズム、およびルックアップテーブル
を示しており、例えば同図に示す温度データ80H が得られたとする。この80H は
、テーブルにおけるアドレス下位ビットを示しているものであり、先のA/D 変換
においては、アナログ温度データをアドレス下位ビットに対応するディジタル温
度データに変換する操作を行っている。ここで、制御部500 の演算装置ALU は、データ0080H に、駆動電圧データテー
ブルエリア（D/A 変換部関連データエリア）のアドレス上位ビットデータに相当
するE900H をオフセットする。これにより、インデックスレジスタIXの内容をE9
80H とし、このアドレスに相当するデータを得る。この温度補償された駆動電圧
値をD/A 変換部900 を介して電源コントローラ800 へ出力することになる。次に
演算装置ALU は、インデックスレジスタIXの下位ビットデータはそのままに、上
位ビットデータを１だけインクリメントし、その内容をEA80H とする。これは、
テーブル中のシステムクロックテーブルのアドレスに相当し、これによって温度
補償されたデータを得る。この１水平走査期間の基本となるシステムクロックデ
ータをタイマTMR2のタイムコンスタントレジスタTCONR に設定する。同様の処理によって、以下、ブロックアクセス，ラインアクセス，およびパワ
ーオン／オフ時のブロックアクセスにおける各ディレイタイムデータを、それぞ
れタイマTMR1用のレジスタCNTB，CNTL，およびCNTBB に設定する。Ｓ２１１：有効表示領域104 の駆動開始時間の同期をとる。すなわち、プログラム上のア
クセス開始と実際の有効表示領域駆動開始の完全な同期をとるため、制御部500
のタイマTMR2が有するクロック出力パルスToutの、例えば立上りエッヂが来たと
きに、制御部500 のCPU の内部割り込み要求IRQ3をかける。これによって有効表
示領域の実際の駆動開始とする（時点）。Ｓ２１３：有効表示領域104 の消去、すなわち全領域を、本例においては全「白」とする
。これにより、先の枠駆動と相埃って、パワーオン時における表示画面102 を良
好なものとする。これら有効表示領域104 の消去は、ブロック毎に、例えば走査線20本を１ブロックとして駆動するものであり、従って１水平走査期間で１ブロックが消去さ
れる。また、この駆動は、ワードプロセッサ本体１から、全有効表示領域104 を「白
」とする画像データを受け取って行われるものではなく、所定のブロック消去波
形を、前述したようにプログラム上自動的に設定することにより行われるもので
ある。このことによって、パワーオン／オフ時の有効表示領域消去が可能となる
。Ｓ２１５１水平走査期間の調整を行う。すなわち、レジスタCNTBB のディレイデータを
カウンタに設定し、このデータを基にタイマTMR1は自己のクロックパルスをカウ
ントする。これにより、有効表示領域104 とプログラム実行時間との１水平走査
期間の調整を行い、所定の時間が来た時点で内部割り込み要求IRQ3を発生する。すなわち、タイマTMR1は、ステップS205で設定した基本タイムデータとステッ
プS209で得られた温度補償によるディレイタイムデータとから、所定の時間を設
定し、ある適切な時点からかかる時間をカウントしたとき、内部割り込み要求を
発生するものである。Ｓ２１６：上記ステップS211,S213,およびS215は、１ブロック毎に、すなわち１水平走査
毎にその都度行われる。従って、本ステップにおいては、有効表示領域104 の全
ブロックが終了したか否かを判断し、否定判断であれば再びステップS211へ戻り
、上記処理を全ブロック終了まで繰り返す（時点）。Ｓ２１７：ステップS216で全ブロック（有効表示領域）が終了したと判断したら、Busy信
号を“OFF”とし、ワードプロセッサ本体１から信号Ｄの転送を可能とする。同
時に、信号Light を“ON”とする。このとき、ワードプロセッサ本体１の操作者
は、本体１の電源をオンとした後、表示画面102 が表示されることによって、電
源がオンとされたことを感覚するのであるが、それ以前に、上述したステップS2
01〜S215の処理、とりわけ表示画面102 の枠106 および有効表示領域104 の駆動が、初期表示制御として既になされているわけである（時点）。Ｓ２１９：ロセッサ本体１からアドレスデータが転送されて来たとき発生するものであり、
これによって後述する各プログラムの実行が開始される。従って、アドレスデー
タが転送されて来るまでは、待機プログラムを実行し、コモンライン，セグメン
トラインとも同電位に保持して、もしくはアース状態とする。このとき表示画面
102 は停止したままである。なお、この代りに、表示装置100 への電源供給を停
止する、例えば電源コントローラ800 自体への電源供給を断って電圧信号の発生
をオフとしてもよい。するかは、予め設定されているものであり、これら設定は、例えばワードプロセ
ッサ操作者の使用形態、ワードプロセッサで取り扱うデータ等によって、任意、
操作者によって行われる。 (5.2.2)ブロックアクセスて起動されるブロックアクセス表示制御について、第45図(A)〜(D)，第48図(A)
および(B)を参照して説明する。第45図(A)〜(D)は、それぞれ、制御部500 のROM503に、第12図で示す形態で格
納された表示制御にかかるプログラムのフローチャートであり、ブロックアクセ
ス表示制御の各段階でそれぞれ起動される。第48図(A)および(B)は、かかる表示制御のタイムチャートを示す。 Busy信号を“OFF”として（第48図の時点：以下数字のみ記す）、待機状態
にあった制御部500 は、アドレスデータが転送されてきたことによって（時点 RTルーチンを起動する（時点）。以下、第45図(A)を参照して、BSTARTルーチ
ンでの表示制御の説明を行う。Ｓ３０１：アドレスデータを読む。データ出力部600 に転送されたアドレスデータRA/Dを
制御部500 に読み込む。Ｓ３０３：読み込んだアドレスデータを基に、上記(4.3.2)で述べたようなアドレス変換
を行い、第12図に示すジャンピングテーブルを参照して実行されるべきプログラ
ムのアドレス設定を行う。Ｓ３０５： Busy信号を“ON”として（時点）、次のアドレスデータ転送を拒否する。Ｓ３０７：ステップS303で設定したアドレスのプログラムへ実行を分岐する（時点）。
ここで、アドレスデータRA/Dが、ブロックの先頭ラインアドレスであればBLOCK
ルーチンへ、有効表示領域の最終ラインアドレスであればFLINE ルーチンへ、上
記以外のアドレスであればLINEルーチンへ実行が分岐されることになる。第45図(B)に示すBLOCK ルーチンが起動されたときには以下の処理を行う。Ｓ３０９：アドレス変換および設定を行う。すなわち、データ出力部600 のレジスタ部63
0 内のレジスタRA/D L，RA/D Uに転送されたアドレスデータRA/Dを読み込み、か
かるアドレスデータを基にして、上記(4.3.3)で述べたように、駆動すべきライ
ンの選択を行うためのアドレス変換を行う。この変換されたアドレスで第12図に
示すラインテーブルを参照し、かかるアドレスデータを得る。このデータをデー
タ出力部600 のレジスタ部630 内のレジスタDL LおよびDL Uへ設定する。Ｓ３１１：駆動モードをブロックアクセスとする。すなわち、データ出力部600 のレジス
タ部630 内のレジスタDMにブロックアクセスモードのブロック消去を示すデータ
を設定する。Ｓ３１３：動作開始時間の同期をとる。すなわち、前述したように有効表示領域104 とプ
ログラム実行との動作タイミングの完全な同期をとるために、制御部500 のタイマTMR2が有するクロック出力パルスToutの、例えば立上りエッジを待って、かか
るエッジが発生したときに内部割り込み要求IRQ3を発生する。これにより出力パ
ルスToutとプログラム実行タイミングとの同期、従って、出力パルスToutは有効
表示領域104 における１水平走査期間および動作タイミングの基本となるもので
あるから、プログラム実行と有効表示領域104 との動作タイミングの同期がとれ
ることになる。Ｓ３１５：画像データ転送終了までの時間調整を行う。すなわち、第48図(A)のタイムチ
ャートに示すように、画像データ転送は、アドレスデータ転送の直後に行われ、
この転送終了（時点）を待って有効表示領域104 のアクセスを開始する。ここで、画像データ転送時間とは、ワードプロセッサ本体１から、例えば１走
査分の画像データ800 ビットを４ビットパラレルに５MHz で転送するとすれば、
この転送に40μsec、さらに加えてこれら画像データをセグメント側駆動部200
に格納する時間を合わせたものである。因に、本ルーチンBLOCK は主にブロック消去を行うためのものであり、ブロッ
ク消去は画像データを必要としないにもかかわらず、本ルーチンで画像データの
転送を行っているのは、次のラインアクセス用のデータ転送を行っているからで
ある。あるいは、ここで画像データを転送せずに、同等の時間だけプログラムを
実行しないようにしてもよい。Ｓ３１７：ブロック消去を開始する（時点）。これにより１水平走査期間（1H）で１ブ
ロック、すなわち、例えば走査線20本をアクセスし、かかるブロックを全「白」
とする。これら駆動は、前述したように、全「白」の画像データを受け取って行
われるのではなく、所定のブロック消去波形を設定して行うものである。また、第48図(A)から明らかなように、このブロック消去開始時点（時点）
で、有効表示領域104 では、前ブロックの最終ライン書込みが終了したか、ある
いは垂直帰線期間が終了したかのいずれかである。Ｓ３１９：１水平走査期間のプログラム上での調整を行う。すなわち、既に述べたように
、有効表示領域104 でのアクセス時間は、FLC 表示素子の温度変動に伴って変化
するようにしたものであるから、これら有効表示領域104 における１水平走査期
間の長さに合せて、プログラム実行時間の調整を行うようにする。具体的手法としては、制御部500 内のタイマTMR1が、自己の有するクロックで
、例えばアドレスデータが転送されてプログラムが起動した時点（時点）から
計時を行い、所定の時間が経過した時点で制御部500 内のCPU501に内部割り込み
要求IRQ3を発生して次のプログラムルーチンへ分岐するようにしたものである。ここで、所定時間の決め方は、前記(5.2.1)のステップS209で述べたように、
温度補償によって、第12図に示すテーブルエリアCNTBには、プログラム実行時間
とディレイ時間とを合せたものがカウント数のデータとして格納されており、タ
イマTMR1は、自身のクロックのカウント数とCNTBの内容とを比較して、所定値を
計数したときに、内部割り込み要求IRQ3を発生するようにしている。所定時間が経過した時点で、IRQ3の発生によってプログラム実行はLINEルーチ
ンへ分岐する（時点）。第45図(C)は、LINEルーチンのフローチャートを示しており、本ルーチンはBLO
CKルーチンの続きとして、あるいは直接BSTARTルーチンからの続きとして起動さ
れるものである。以下ではBLOCK ルーチンの続きとして説明を行い、また各ステ
ップの説明において、既に述べたのと同様の処理については詳述を省略する。Ｓ３２１： IRQ3によってLINEルーチンが起動されると（時点）、アドレス変換および設
定を行う。Ｓ３２３：駆動モードをブロックアクセスモードのライン書込みとする。すなわち、デー
タ出力部600 のレジスタ部630 内のレジスタDMにこの旨を示すデータを設定する
。Ｓ３２５：動作開始時間の同期をとる。Ｓ３２７：画像データ転送終了までの時間調整を行う。ここでは、先のBLOCK ルーチンで
画像データの転送がなされていれば、データ転送を行う必要はなくプログラム上
同等の時間を無実行で経過すればよい。Ｓ３２９：ラインアクセスを開始する（時点）。この時点でブロック消去は終了する。
転送された１走査線分の画像データによって、ブロック先頭ラインの１走査線分
の情報の書込みすなわち表示を行う。Ｓ３３１：１水平走査時間の調整を行う（時点「▲○１０▼」）。Ｓ333,Ｓ335 間、プログラムの実行はなされない。次にLINEルーチンが実行され、ブロックの第２の走査線の書込みが行われる。以
上のように、BSTARTルーチンおよびLINEルーチンを繰り返し実行することによっ
てブロック全ての走査線の書込みを終了し、次のブロックの消去およびラインの
書込みを行うようにする。上述の処理を経て、有効表示領域104 の最終ラインを示すアドレスデータが転
送されてきたとき、第45図(D)のフローチャートおよび第48図(B)のタイムチャー
トで示されるような処理が起動される。すなわち、有効表示領域104 の最終ラインである旨を示すアドレスデータが転
送されてくると（第48図(B)の時点：以下番号のみを記す）、割り込み要求こでは、アドレスデータが有効表示領域104 の最終ラインを示すものであるから
、本ルーチンの後には、第45図(D)で示すFLINE ルーチンが起動される（時点）。以下、第45図(D)を主に、および第48図(B)を参照してFLINE ルーチンの各ステ
ップ毎に説明を行う。なお、既述したのと同様の処理については、その詳述は省
く。 S336,S337,S339,S341,S343： Busyを“ON”とし、アドレス変換および設定を行い、駆動モードをブロックア
クセスモードのライン書込みとし、動作開始時間の同期をとる。さらに、画像デ
ータ転送終了までの時間調整を行う。Ｓ３４５：最終ラインの書込みを開始する（時点）。この時点で、有効表示領域104 の
最後から２番目のライン書込みが終了する。Ｓ３４７：有効表示領域104 の最終ライン書込みが終了したか否かを判断する。終了した
場合は、次のステップS349へ進む。この判断は有効表示領域104 の最終ラインを
アクセスするときに限って行われるものであり、これ以外のアクセスの場合は、
アクセス開始の時点を、監視しているだけである。Ｓ３４９：本ステップでは、次のステップで行われる枠駆動のための波形制御データをデ
ータ出力部600 のレジスタ部630 に設定して、データを更新する。なお、枠駆動
系統等を独立に設定すればデータを更新せずに枠駆動を行うことも可能である。因に、第42図等で示され、あるいは既述したINITルーチンにおいては、波形デ
ータ設定と共に、枠駆動用電圧値の設定を行っているが、本ステップのように垂
直帰線期間に行われる枠駆動では、先にINITルーチンで温度補償されて得られた
駆動電圧値を、基準として用いている。Ｓ351,Ｓ353 枠106 の駆動およびA/D 変換を開始する（時点）。この時点から垂直帰線期
間が始まる。また、A/D 変換終了と同時に、A/D 変換された温度データを基に、
駆動電圧値，システムクロック，ディレイタイムデータを得る。すなわち温度補償データの更新を行う。なお、ステップS351の枠駆動では枠106 の一部のみ（横枠）が駆動されて全「
白」となるのであって、残余の部分（縦枠）については、後に行われる有効表示
領域104 の駆動時に、それと並行して行われるものであることは、既にINITルー
チンの説明において述べたことである。しかし、これら枠106 の駆動系統を、有
効表示領域104 の駆動系統と独立なものとすれば、枠106 の駆動を一度に行うこ
とも可能である。また、枠106 を、電気的駆動を行って形成することによって、有効表示領域10
4 外の画質を良好なものにするものとしてきたが、枠106 を機械的に、あるいは
、塗装等によって被覆することにより、有効表示領域104 外の画質を考慮せずに
すむようにしてもよいことは勿論のことである。Ｓ355,Ｓ357：以上のようにして、有効表示領域104 の最終走査線の書込み、およびその直後
の垂直帰線期間での枠駆動，温度補償等を行う。その後、アドレスデータ、すなわち有効表示領域104 の最上位走査線のア毎の消去およびライン書込みが行われる。 (5.2.3)ラインアクセスによって起動されるラインアクセス表示制御について、第46図(A)〜(L)，第49図
(A)〜(D)を参照して説明する。第46図(A)〜(L)は、それぞれ制御部500 のROM503に、第12図で示す形態で格納
された表示制御にかかるプログラムのフローチャートであり、ラインアクセス表
示制御の各段階でそれぞれ起動される。第49図(A)〜(D)は、かかる表示制御のタイムチャートを示す。本例のラインアクセスが、先のブロックアクセスと主に異なる点はブロック消去が無いことであり、予め走査線等の消去を行わず、１走査線毎に情報の更新、
すなわち表示を行うものである。また、ラインアクセスでのライン書込みはライ
ン如およびフレーム毎、さらには１水平走査期間内で駆動波形の極性を反転させ
て行う。以下、先のブロックアクセス表示制御における処理と同等のものについ
ては、その詳述を省略して説明する。 Busy信号を“OFF”として（第49図(A)あるいは(C)の時点：以下数字のみ記
す）、待機状態にあった制御部500 は、アドレスデータが転送されてきた（時示すLSTR0 ルーチンを起動する（時点）。このLSTR0 ルーチンは、Ａ波形に対
応したLSTRA0、Ｎ波形に対応したLSTRN0あるいはＣ波形に対応したLSTRC0のいず
れかであり、前述したようにFLC の温度に応じて選択される。このうちLSTRA0お
よびLSTRC0ルーチン以降によって実行されるFLC 駆動では駆動波形が１水平走査
期間内で極性反転し、この反転波形とノーマル波形およびその間の駆動休止期間
によってＡ波形あるいはＣ波形が形成される。以下の記述では、波形に対応してルーチン名に挿入された文字Ａ，Ｎあるいは
Ｃを省略して記述する場合もある。以下、第46図(A)を参照して、LSTR0 ルーチンでの表示制御の説明を行う。Ｓ４０１：アドレスデータを読み込む。Ｓ４０２：読み込んだアドレスデータが、有効表示領域104 の最終走査線のものかどうか
を判断する。最終走査線のデータであれば、ステップS404のFLLN0 ルーチンへ分
岐し、それ以外のデータであればLLN0ルーチンへ分岐する。以下、LLN0ルーチンにかかる表示制御について、LLNA0 あるいはLLNC0 の場合
について第46図(C)および第49図(A)を参照して説明する。 S410,S411,S413： Busy信号を“ON”（時点）として、アドレス変換および設定を行う。また、
駆動モードをラインアクセスとする。Ｓ414,Ｓ415 ：動作開始時間の同期、および画像データ転送終了までの時間調整を行う。Ｓ４１６：ここで、前半部の反転波形を設定する。すなわち、コモンライン駆動における
Ａ波形あるいはＣ波形の反転波形データをレジスタの内容とする。Ｓ４１７：レジスタREG2の波形データをデータ出力部600 のレジスタCC1 および2 ，SC1
および2 に出力することによって、１水平走査期間前半の反転波形によるライン
アクセスを開始する（時点）。Ｓ４１８：１水平走査期間の時間調整を行う（時点）。ここでは１水平走査期間前半で
の反転波形によるラインアクセスと後述される後半でのノーマル波形によるライ
ンアクセスとの間に設定される駆動休止期間を形成する。これはタイマTMR1のレ
ジスタCNTBおよびCNTLのディレイタイムデータを用いて行うものであり、本例に
おいては１つのCNTBおよび４つのCNTLのディレイタイムデータを用いて休止期間
を形成する。 S419,S421,S422,S423: ここでは、前述したステップS411,S413,S414,S415 と同様の処理を実行するが
、ステップS423の時間調整処理は、既にデータ転送は終っているからステップS4
15の処理と同等の時間無実行とする。Ｓ４２４：ステップS416の処理と同様にして、ここでは後半部のノーマル波形を設定する
。すなわち、Ａ波形あるいはＣ波形のノーマル波形データをレジスタREG2の内容
とする。Ｓ４２５：ステップS417の処理と同様にして、１水平走査期間後半のノーマル波形による
ラインアクセスを開始する（時点）。ステップS417および本ステップの処理によって、合成波形による書込みは１水
平走査期間の休止部をはさんだ前半あるいは後半のいずれかで行われる。Ｓ４２６：１水平走査期間の調整をするための所定の時間待機し、内部割込み要求IRQ3の
発生によって（時点）、再びプログラムを起動して、実行はLINVA0あるいはLI
NVC0ルーチンへ進む。以下、第46図(I)および第49図(A)を参照してLINVA0およびLINVC0ルーチンを説
明する。 S430,S431 ： S432,S433,S434: S433へ進みラインカウンタLCNTをリセットし、LSTRA1あるいはLSTRC1ルーチンへ
進む。否定判断のときはステップS434へ進み、ラインカウンタLCNTの内容を１ディク
リメントしLSTRA0あるいはLSTRC0へ戻る。 LSTR0 ルーチンのステップS402で、転送されたアドレスデータが有効表示領域
104 の最終走査線のものであると判断されたとき、処理はFLLN0 ルーチンへ分岐
する。以下、第46図(E)および第49図(B)を参照して、FLLN0 ルーチンの表示制御を説
明する。 S440,S441,S443： Busy信号を“ON”（第49図(B)の時点：以下数字のみ記す）とし、アドレス
変換および設定を行う。また、駆動モードをラインアクセスする。Ｓ444,Ｓ445 ：動作開始時間の同期、および画像データ転送終了までの時間調整を行う。Ｓ４４６：前述したステップS416と同様にして前半部の反転波形を設定する。Ｓ４４７：前述したステップS417と同様にして１水平走査期間前半の反転波形によるライ
ンアクセスを開始する（時点）。Ｓ４４８：１水平走査期間の時間調整を行う（時点）。ここではステップS418にて前述
したように駆動休止期間を形成する。 S449,S451,S452,S453: 前述したステップS441,S443,S444,S445 と同様の処理を実行するが、ステップ
S453の時間調整処理は、既にデータ転送は終っているからステップS445の処理と
同等の時間無実行とする。Ｓ４５４：ステップS446の処理と同様にして、ここでは後半部のノーマル波形を設定する
。Ｓ４５５：ステップS447の処理と同様にして、１水平走査期間後半のノーマル波形による
ラインアクセスを開始する（時点）。Ｓ４５６：有効表示領域104 の最終ラインの書き込みが終了したか否かを判断する。終了
した場合は、次のステップS457へ進む。Ｓ４５７：本ステップでは、次のステップで行われる枠駆動のための波形制御データを設
定する。Ｓ458,Ｓ459 ：枠106 の駆動およびA/D 変換を開始する（時点）。この時点で、有効表示領
域104 の最終走査線の書き込みが終了している。A/D 変換終了と同時に、温度補
償データの更新を行う。ステップS459の処理を終了するとプログラム実行はFINVA0あるいはFINVC0ルー
チンへ進む。以下、第46図(K)および第49図(B)を参照してFINVA0あるいはFINVC0ルーチンを
説明する。Ｓ460,Ｓ461 ：Ｓ４６２：アクセス後に行った温度補償の温度データを基に波形認識レジスタCXの内容を演
算して、今までのCXの内容と比較する。この比較で異なっていれば、制御ルーチ
ンを変更するため第41図にて前述したステップS104へ戻り、ステップS105で新た
な波形に応じたいずれかのルーチンを選択する。異なっていなければステップS4
63へ進む。このようにラインアクセスによるFLC 表示制御では、FLC の温度状態を検出し
たときにそれまでの温度範囲と変化していた場合、駆動波形を変更することによ
ってより適切な表示制御を行おうとするものである。 S463,S464,S465：ここではフレームカウンタFCNTが０か否かを判断する。肯定判断であればステ
ップS464へ進みフレームカウンタおよびラインカウンタをリセットしLSTR1ルー
チンへ進む。このLSTR1 ルーチンおよびこれに後続するルーチンは第46図(B)にその全体を
示すように、これまで説明してきて第46図(A)にその全体を示すLSTR0 ルーチン
およびこれに後続するルーチンとほぼ同様のルーチンであり、異なる点はLSTR0
ルーチンによるラインアクセスがラインアクセスの前半を反転波形で、後半をノ
ーマル波形でアクセスするのに対して前半をノーマル波形で、後半を反転波形で
アクセスすることである。LSTR1 ルーチンに後続するルーチンLLN1,FLLN1,LINV1
およびFINV1 を第46図(G)，第46図(H)，第46図(J)および第46図(L)にそれぞれ示
してその説明を省略する。以上述べたことにより、例えばフレームカウンタFCNTおよびラインカウンタLC
NTの値を１にセットすれば最初にラインカウンタLCNTの値を１にセットすれば最
初にアクセスする走査線が１水平走査期間の前半で書込みが行われるとすると、次の走査線は前半に書込みが行われ、以下、順次交互に前半あるいは後半で
書込みが行われて最終走査線まで行く。そして、次のサイクルでは、前のサイク
ルにおいて前半で書込みが行われた走査線は後半で、前のサイクルにおいて後半
で書込みが行われた走査線は前半でそれぞれ書込みが行われる。なお、Ｎ波形によるラインアクセスでは１水平走査期間内で波形の極性反転は
行わない。しかし、上述したようにフレームカウンタFCNTおよびラインカウンタ
LCNTの値を適切にセットすることによりその値に応じたフレーム毎およびライン
毎に波形の極性反転を行う。以下、Ｎ波形に係る表示制御を第46図(D)および(F)、第49図(C)および(D)を参
照しながら説明する。今までに説明してきたルーチンと異なるルーチンはLLNN0
および１とFLLNN0およびFLLNN1であり、LLNN0 および１ルーチンは、 S470,S471,S474,S475：これらの処理は前述したのと同様の処理であり、すなわちBusy信号を“ON”と
し（時点）、アドレス変換および設定を行う。次に駆動モードをラインアクセ
スとし、動作開始時間の同期をとる。また画像データ転送終了までの時間調整を
行う。 S475-1: ここでは波形の設定を行う。すなわちＮ波形データをレジスタの内容とする。
ただし、LLNN0 ルーチンにおいては設定する波形データはノーマル波形データで
あり、LLNN1 ルーチンでは反転波形データである。Ｓ４７６：レジスタの波形データをデータ出力部600 のレジスタCC1 および２，SC1 およ
び２に出力することによって、ノーマル波形あるいは反転波形でのラインアクセ
スを開始する（時点）。Ｓ４７７：１水平走査期間の調整を行う。以上述べた処理の後、プログラム実行はLINVN0あるいはLINVN1ルーチンへ進む
。これらのルーチンは前述したLINVA0あるいはLINVA1と同一なのでその説明は省
略する。以上のルーチンによって１ラインのＮ波形によるアクセスを行い、順次ライン
アクセスを繰り返し最終ラインへ行くとFLLNN0あるいはFLLNN1ルーチンが起動さ
れる。以下、第46図(F)および第49図(D)を参照してかかるルーチンについて説明する
。 S480,S481,S483,S484,S485: これらの処理は前述したのと同様の処理であり、すなわちBusy信号を“ON”と
し（時点）、アドレス変換および設定を行う。次に駆動モードをラインアクセ
スとし、動作開始時間の同期をとる。また画像データ転送終了までの時間調整を
行う。Ｓ485-1: ステップS475-1 にて前述したのと同様に波形の設定を行う。ただしFLLNN0ル
ーチンにおいては設定する波形データはノーマル波形データであり、FLLNN1ルー
チンでは反転波形データである。Ｓ４８６：ステップS476にて前述したのと同様に、ノーマル波形あるいは反転波形でのラ
インアクセスを開始する（時点）。 S487,S488,S489,S490 ：これらのステップでは、まず有効表示領域104 の最終ラインの書込みが終了し
たか否かを判断し、終了したら次のステップで枠駆動のための波形制御データを
設定する。次に、枠106 の駆動およびA/D 変換を開始する（時点）。A/D 変換終了と同
時に、温度補償データの更新を行い、FINVN0あるいはFINVN1ルーチンへ進む。 FINVN0およびFINVN1ルーチンは第46図(K)および第46図(L)にて前述したルーチ
ンと同一であるのでその説明は省略する。 (5.2.4)電源オフワードプロセッサ本体１の操作者が、キー等によって電源を切る操作を行った
とすると、このとき、電源オフ時の表示制御にかかるPWOFF ルーチンが起動され
る。以下、第43図に示すタイムチャート、および第47図のフローチャートを参照し
て、かかる表示制御について説明する。操作者が、電源を切るためにキー等の操作を行ったとき、ワードプロセッサ本は、ノンマスカブル割り込み要求NMI がかかり、PWOFF ルーチンが起動される。
この割り込み要求NMI は無条件割り込みであり、制御部500 がどがような処理を
行っていたとしても、直ちに以下に示す処理が開始される。すなわち、Ｓ５０１： Busy信号を“ON”とし、同時にLight信号を“OFF”とする（第43図の時点：
以下数字のみ記す）。Ｓ５０３：動作開始時間の同期をとる。これは既述したのと同様の処理である。Ｓ５０５：有効表示領域104 の駆動を開始する（時点）。この駆動は、INITルーチンに
おけるものと同様、１水平走査期間で有効表示領域104 の１ブロックを各々消去
するものである。かかる駆動によって領域104 の全領域を「白」とし、その画質
を良好にして次回の表示に備えるものである。Ｓ５０７：１水平走査期間の調整を行う。この処理も既述したものと同様である。Ｓ５０９：上記、ステップS503,S505 およびS507は１ブロックの消去の都度行われる処理
であるから、本ステップにおいては、全ブロック、すなわち有効表示領域104 の
全ての消去が終了したか否かを判断する。Ｓ５１１：ステップS509で終了したものと判断されたとき（時点「▲○１０▼」）、パワ
ーステイタス（P ON/OFF）信号を“OFF”とし、同時にBusy信号も“OFF”とする
（時点 (6)実施例の効果以上のような実施例によれば、以下の如き効果が得られる。 (6.1)枠形成の効果 FLC 素子で表示装置を構成した場合において、表示画面102 上の有効表示領域
104 外に枠部106 を設けたことにより、有効表示領域104 外の領域に対応したFL
C 素子の状態が不安定となることにより生じる表示画面102 の美観の低下を予防
できるのみならず、有効表示領域104 の明示が困難となったり、操作者に錯覚を
起こさせる事態も防止できる。特に本例のように枠部106 に対応させて枠用の電極を配置し、電気的に枠形成
を行った場合には、表示画面102 上に金属，プラスチック等機械的部材を枠とし
て載置したり、あるいは塗装等を施したりすることにより言わば機械的に有効表
示領域104 の区画を行う場合に比して、機械的な配置位置の調整が不要となり、
また表示装置の取扱位置によっては機械的部材の載置により起り得る死角の発生
も生じない。さらに、有効表示領域104 上表示データの背景の色と同色もしくは
異色に枠形成を行うこともできるようになるなど、枠形成時の柔軟性も向上する
。 (6.2)温度補償の効果有効表示領域104 および枠部106 に対応したFLC 素子の駆動エネルギ（電圧お
よびパルス幅）を、書込みタイミングの直前に温度に応じて補償するようにした
ので、温度条件によらず安定した駆動が可能となり、FLC 素子を用いた表示装置
の表示の信頼性を向上できる。特に本例のように、補償データの更新を垂直帰線期間に行うことによって、効
率の高い表示処理が可能となると共に、温度データの検出指令すなわちA/D 変換
部950 の駆動指令に応じ横枠の駆動もなされるようにしたことによって表示処理
効率を一層向上できることになる。 (6.3)画像データ入力に応動させた制御の効果ホスト装置からの画像データの入力を待機する手段を設け、その入力に応じて
動作の開始を行うようにしたので、記憶性を有さない表示素子を用いた表示器に
対してと同様の、表示内容の変更の有無に関わらず連続して行うリフレッシュ駆動が可能であるのみならず、表示内容の変更が生じたときにのみ表示データを更
新するような不連続の駆動も可能となる。リフレッシュ駆動が可能である結果、
既存のホスト装置の仕様更新を殆ど必要としないことになる。また不連続の駆動
を可能とした結果、消費電力の低減化も可能となり、さらにホスト装置としては
画面更新の必要が生じたときにのみデータを送出すれば足りるので、ホスト側の
ソフトウエアあるいはハードウエア上の負担を軽減できることになる。また、１単位（例えば１ライン分）の画像データの入力に応じてホスト装置に
対しビジー信号を送出するようにしたので、この後種々の設定等を行うことがで
きるようになる。この場合、ホスト装置にはビジー信号を受付けて画像データの
転送を待機する機能を付加すれば足りる。さらに本例においては、ホスト装置たるワードプロセッサ本体１から画像デー
タに付加して供給される実アドレスデータの入力の有無に応じて動作の開始／停
止を行うとともに、その実アドレスデータに基づいてアクセスすべきブロックま
たはラインを認識することにより部分書換えも可能となり、さらにはリフレッシ
ュ駆動時における温度補償データの更新も垂直帰線期間に可能となる。 (6.4)表示器駆動部配設の効果 FLC 素子で構成した表示器100 に設けた電極（コモンcom ，セグメントライン
seg,枠用コモンラインFcom，枠用セグメントラインFseg）に対して複数の電圧供
給ラインおよびそれぞれの供給ラインと電極とを接続／遮断するスイッチを設け
ると共に、スイッチの切換え設定を波形データの供給に応じて行う手段（コモン
側駆動部300,セグメント側駆動部200,枠駆動部700)を設けたので、波形データの
内容によって種々の駆動波形で適切に電極を駆動できることになる。また、実施例では制御の過程において適宜波形データを変更して供給可能とし
たので、ブロック消去，画像形成，枠形成，画面クリア等における駆動を適切な
波形により行うことができるようになり、画質も向上できる。 (6.5)画面強制クリアの効果電源の投入および遮断に際してFLC 素子で構成した表示器100 の表示画面102
をクリアするようにしたので、表示画面102 を表示画面102 を見て明澄にした状
態で使用開始したり、電源の遮断を容易に認識できるようになる。特に、実施例では電源投入／遮断時にホスト装置側よりクリア用のデータ（例
えば全白データ）の供給を受けなくても自らクリアを行うことができるようにし
たので、ホスト装置の負担の軽減およびクリアの高速化を達成できる。また、画面のクリアを自ら行うことができる構成は、例えば動作中において画
面クリアを行う場合にホスト装置より全白データを受けるのではなく、単にその
旨の指令のみを受け、これに応じて自らクリアするように制御を行うことにも有
効に適用できる。 (6.6)電源コントローラ配設の効果 FLC 素子で構成した表示器100 に設けた電極(ラインcom,seg,Fcom,Fseg)に印
加する電圧の値を変更可能としたので、温度条件や駆動条件に応じて最適の値の
電圧を電極に供給できるようになる。特に、実施例では、コモン側のラインcom,Fcomに対して＋，−および基準電位
の３値の電圧を、セグメント側のラインseg,Fsegに対しても同様に３値の電圧を
印加可能とし、計５種のそれぞれ異なった値の電圧を発生可能とした。また、１
つの値(VC)を固定とし、他の各値の相対比を予め設定できるようになし、さらに
一部の出力電圧を用いて他の出力電圧が定まるようにしたことにより、一部の出
力電圧の変更に応じて計５値の電圧が発生できるので、温度条件等に応じた適切
な電圧値の調整も容易となる。加えて、コモン側駆動エレメントに用いるICは高い耐圧性が要求されるのに対
し、セグメント側駆動エレメントに用いるICには高い動作速度が要求されるが、
本例のように１つの電圧を固定とし、それに対する相対比を保ったまま電圧変更
を行うようにすれば、両者の仕様を統一でき、製造工程も簡略化できる。 (6.7)波形変更および反転駆動の効果ラインアクセスモードにおいて、通常使用される温度範囲を分割し、それぞれ
の分割された温度範囲において適切な駆動波形を規定するとともに、それぞれの
駆動波形に対しても温度に応じてパルス幅および電圧の調整を行うようにしたの
で、動作特性の平均化を図ることができた。また、ライン内反転を行った結果、その１ラインでの駆動エネルギの総計を０
とできるので、FLC 素子の安定状態を確保できる。さらに、MH 反転を行った結果、隣り合った１ラインあるいは数ライン同士が逆
相で駆動されることになり、操作者が表示画面上にうねりを感じることを防止で
きた。加えて、フレーム反転を行った結果、コモンラインとセグメントラインの交叉
点について同色のデータが書込まれるタイミングがずれることになる。例えば、
第31図(A)と第33図(A)とを比較すると、前者では白データが前中半部で、後者で
は後半部で書込まれるし、また第37図のsegm+comn-1 の点に着目すれば、1Fでは
白データが前半部で、2Fでは後半部で書込まれる。この結果、前半部で書いたと
きのFLC 素子の閾値特性と後半部で書いたときの閾値特性とが合成されることに
なり、Ｖ−ΔＴ曲線上の動作点が広がり、マージンが得られることになる。 (7)変形例 (7.1)枠106 の構成実施例においては、枠106 を電気的に形成するようにしたが、本発明は、これ
に限られず、例えば表示画面102 の枠106 に相当する部分をプラスチック等の機
械的手段、あるいは塗装等によって被覆するようになし、有効表示領域104 外の
部分の画質を考慮せず済むようにすることも可能である。また、電気的駆動によ
って枠駆動する場合でも、枠駆動系統を独立に設ければ、一度に枠駆動を行うこ
とも可能である。さらに、電気的駆動によって枠形成を行う場合には、上例のよ
うに背景色と同色にするのみならず、データ色と同色とするようにしてもよい。さらに、上例では枠用透明電極150,151 を駆動部200,300 と独立に設けた枠駆
動部700 により駆動するようにしたが、その双方あるいはいずれか一方に対して
エレメント210,310 と同様のもしくは同一の駆動エレメントを設け、駆動部200,
300 の駆動制御の一部として駆動制御を行うようにしてもよい。 (7.2)温度補償のタイミングおよび部分書き換え上記実施例において、温度補償は垂直帰線期間内に行うものであった。これは
、アドレスデータおよび画像データが周期的かつ連続的に（リフレッシュモード
で）転送されてくることを前提としていたために可能なことであった。しかしな
がら、温度補償のタイミングは上例に限られず適当な時期に定めることができ、例えば特定部分のアドレスデータが間欠的に（部分書き換えモードで）転送
されてくる場合には、垂直帰線期間なるものが存在せず、従って上例の表示制御
では温度補償が行われず、その表示制御が不適当なものとなってしまう恐れがあ
る。そこで、部分書き換えモードの駆動を行う場合には、一定周期で温度補償を行
うようにするのが望ましい。そのために、例えば、制御部500 の有するタイマで
時計を計測し、一定周期で内部割り込み要求をかけてBusy信号を“ON”とした後
に温度補償を行うようにすれば良い。なお、部分書き換えモードの駆動を可能にするためには、上記実施例でのワー
ドプロセッサの機能に加えて、特定部分のアドレスデータおよび画像データを転
送する機能を有するものとすれば良い。あるいはアドレスデータを上記実施例の
ようにリフレッシュモードで転送する場合でも、アドレスデータの後の画像デー
タの有無でかかる表示制御を起動するか否かを判断するような構成によっても可
能である。さらに、温度補償は上例のようにテーブル方式とすることなく、適宜の演算に
より行うようにしてもよい。 (7.3)１水平走査期間および駆動電圧値第９図に示したような温度範囲と、それに対応した周波数（すなわち１水平走
査期間）および駆動電圧値との関係は、これに限られたものではなく、例えば、
温度範囲をより狭いものとし、これと対応して周波数および駆動電圧値を適切に
設定すれば、きめ細かな温度補償が可能になる。 (7.4)波形の設定上記実施例では、ブロックアクセスモードにおいて、画像形成用の波形データ
はレジスタ630 に１度設定すると、その波形データを更新することはなかったが
、上例の装置構成によっても、表示制御の適当な段階で波形や1H分割数の制御デ
ータの更新ができることは明らかである。これにより、様々な駆動条件に対応し
た駆動波形を発生できる。また、ブロックアクセスモードにおいても上例のように駆動条件に応じて波形
データを選択するのみならず温度に応じて波形データを変更し、適宜の波形を得るようにすることも可能である。この場合には、例えば第12図における領域EA
00H 〜にEE00H 〜他の設定データと同様にして温度に対応したΔＴの規定データ
を格納しておき、上述のラインアクセスモードと同様の処理手順と同様にして波
形データの変更設定を行えばよい。また、波形データの変更を任意に行えるよう
にして、最適の波形を定めるために本装置を用いることもできる。さらに、上例では波形データの変更は温度に応じて用いるプログラムにおいて
設定するようにしたが、ジャンピングテーブルを用いた読出しにより設定するよ
うにしてもよい。加えて、上例ではライン内反転を含む波形について1H^*の休止期間を設けたが
、この休止期間は適切な時間を定めることができるし、このような休止期間を設
けない場合にはノーマル波形と反転波形とが融合し、新規な波形を生成すること
ができる。例えば第34図(A)の例において休止期間を設けなければ、最初の２Δ
Ｔの期間でV1、次の３ΔＴの期間でV2、最後の１ΔＴでV1をとる波形を生成でき
る。すなわち、任意波形を組合せて光学応答性の異なる他の任意波形を生成でき
ることになる。さらに加えて、駆動波形は上例のものにのみ限られず、ライン内
反転を含むものにあっても任意波形を設定できるのは言うまでもない。 (7.5)ブロックアクセスあるいはラインアクセスの選択書き込むデータの形態に応じて行われるものとした。これは、例えば、表示画面
102 での１ブロックの大きさは表示される文字列の大きさに相当するものであり
、かつ書き込むデータが文字，数字等のみであったならば、文字列毎の取り扱い
ができるという理由でブロックアクセスが有効なものとなる。一方、表示される画像が、種々の異なった大きさの記号，図形パタン等であれ
ば、ブロックの大きさを越えた表示や書き換えを行わなければならないから、ラ
インアクセスがより適切なものとなる。 (7.6)走査線数上記実施例では、１ブロックあたりの走査線数を20本とし、有効表示領域全体で400 本としたが、これに限らず、FLC 表示素子を用いた本例にあっては、走査
線の数を増すことによる選択時間／ラインの減少はありえないから、走査線の数
を増して、表示画面のより高精細，大画面化も可能である。 (7.7)有効表示領域104 の消去表示画面を初期状態にするために、有効表示領域104 の消去は、電源オン／オ
フ時に自動的に、すなわちワードプロセッサ本体１から全「白」データを受け取
らずに行うものであった。しかし、画面クリアはオンまたはオフ時のいずれか一
方でもよいのは勿論である。またブロックアクセスやラインアクセスの表示制御
の中でも、有効表示領域全体を消去する必要が生じたとき、転送されるデータに
よらずに消去を行うようにすることもできる。そのために、例えば、ワードプロセッサ本体１の有するキー等の操作によって
、無条件割り込み等の制御信号を送出し、これによって制御部500 は有効表示領
域104 の消去を行うようにすればよい。 (7.8)温度センサ400 の位置温度センサ400 は、予め実験等で求められたFLC 温度分布に基づいて、分布温
度を代表するような位置に適切に配設されるものであるが、より温度検出を精確
なものとするために、複数の温度センサを用いるようにしてもよい。 (7.9)表示器100,表示制御装置50，およびワードプロセッサ本体１ワードプロセッサ本体１と制御装置50との間で授受される信号の形態、例えばれず、適宜のものであってもよいのは勿論である。また、上記実施例では、ワードプロセッサに係る表示器および表示制御系を例
にとって説明を行ったが、本発明は上例に限られず、例えばコンピュータ端末の
ディスプレイやテレビジョンにも適用できるのは勿論である。また、FLC 表示素子が記憶性を有するという性質を有効に利用したものとして
、既存のテレビジョンで考えられるより、より大きな画面を用いた表示装置の構
成も可能である。さらに、本発明は、静止画像やあるいは画面更新頻度の比較的少ない画像の表示を行う場合に適用して有効である。例えば文字放送やインフォメーションサー
ビス等の受像機、あるいは時計の文字盤や各種機器のメッセージ表示部における
７セグメント等の表示器に適用した場合には、画面の変更が生じたときに駆動を
行えばよいことから、省電力化に寄与する処大である。これらの場合、画面を変更時にすべて更新してもよく、部分変更があった場合
に上述の部分書換えと同様にしてその部分のみを更新してもよい。また、これら
の場合、温度補償は定周期割込みで行えばよく、かくすることにより次に更新さ
れる画面は駆動補正がなされたものとなる。画面更新の周期が長い場合や部分書
換えを行う装置の場合には、温度補償を行ったときにそのとき表示中のデータ全
体を、例えばVRAM等から再出力させて書換えてもよい。これによれば、画面全体
にわたり、常に均質で良好な表示状態を保持できる。［発明の効果］以上説明したように、本発明によれば、走査電極に対してある駆動波形とこれ
を反転させた波形とを加える手段を設けたので、ライン内反転や、ＭＨ反転、あ
るいはフレーム反転が可能となり、従って、FLC 素子等の光学変調素子の安定状
態や良好な表示状態、あるいはＶ−ΔＴ曲線上の動作点の拡大を確保できる。こ
れにより、電界に対して双安定性を有するFLC 素子を用いて表示装置を構成する
場合において、その特性を有効に活用しつつ適切な駆動制御を行うことができる
ようになる。DETAILED DESCRIPTION OF THE INVENTION [Industrial applications]   The present invention relates to a display control device, and more particularly, to an electric field such as a ferroelectric liquid crystal element.
Display control device suitable for a display device using a display element having bistability
It is related to the location. [Conventional technology]   Conventionally, in a display device, as a liquid crystal display element using a liquid crystal compound, a scanning electrode is used.
The electrode group and the signal electrode group are configured in a matrix, and a liquid crystal compound is filled between the electrodes.
In addition, there is known a device that forms a large number of pixels to display image information.   As a method of driving this display element, a voltage signal is sequentially and periodically applied to the scanning electrode group.
In addition, a predetermined information signal is applied to the signal electrode group in parallel with the signal of the scanning electrode group.
, A time-sharing drive is applied. Such display element and driving method thereof
The problem is that it is difficult to increase the pixel density or the screen
Had a point.   That is, the response speed is relatively high and the power consumption is low among the conventional liquid crystals.
Therefore, most TN (twisted nematic) type display devices are practically used.
As shown in FIG. 50 (A), this type of liquid crystal has a positive
Nematic liquid crystal molecules with dielectric anisotropy twisted in the thickness direction of the liquid crystal layer (helical structure)
Structure), and between the two electrodes, the molecules of the liquid crystal are formed on each layer and each other and on the electrode surface.
It forms a parallel and twisted (twisted) structure. On the other hand, in FIG.
As shown in the figure, when an electric field is applied, nematic liquid crystal molecules having positive dielectric anisotropy
They are arranged in the direction of the field, so that optical modulation can occur. Using such a liquid crystal
When the display element is configured with a matrix electrode structure, the scanning electrodes and signal electrodes
The liquid crystal molecules are arranged perpendicular to the electrode surface in the region (selection point) where both poles are selected.
Is applied, and the scanning electrode and signal electrode are not selected.
No voltage is applied to the region (non-selection point), so that the liquid crystal molecules are parallel to the electrode surface.
Maintains a twisted (twisted) stable arrangement. Above and below such a liquid crystal cell
By arranging linear polarizers in a crossed Nicols relationship with each other,
Light is not transmitted, and light is transmitted at non-selected points due to the twisted structure and optical rotation of the liquid crystal. Therefore, it is possible to form an image element.   However, when a matrix electrode structure is configured, a scan electrode is selected,
Region where signal electrode is not selected, or scan electrode is not selected and signal electrode is selected
A finite electric field is also applied to the region (the so-called “half-selected point”). Selection point
The difference between the voltage applied to the half-selection point and the voltage applied to the
If the voltage threshold required to arrange perpendicular to the plane is set to this intermediate voltage value
Thus, the display element operates normally.   However, in this method, when the number of scanning lines (N) is increased, the entire screen (
The time during which an effective electric field is applied to one selected point while scanning one frame (dut)
y ratio) decreases at a rate of 1 / N. For this reason, if repeated scanning is performed,
The voltage difference as the effective value between the selected point and the non-selected point in
The smaller the number, the less image contrast and crosstalk are avoided.
It is a difficult problem.   Such a phenomenon is caused by the fact that liquid crystals used in conventional display elements do not have a bistable state.
(The liquid crystal molecules are oriented horizontally with respect to the electrode surface in a stable state, and there is an electric field.
(Vertical orientation only while applied to the effect) is driven using the time accumulation effect
(Ie, scanning repeatedly)
is there. In order to improve such problems, a voltage averaging method, a two-frequency driving method,
The matrix method has already been proposed, but none of these methods is sufficient.
Larger screens and higher densities of display elements have reached a peak due to the inability to increase the number of scanning lines.
It was a situation that was in the middle.   On the other hand, as a method for solving the above-mentioned problem, for example, Japanese Patent Laid-Open No. 59-193
In Japanese Patent Publication No. 426 or Japanese Patent Laid-Open No. 33535/1985, the present applicant
We have proposed a method for driving a liquid crystal having a bistable state. Use with above driving method
The liquid crystal that can be used is a chiral smectic liquid crystal having ferroelectricity.
Are most preferred, and among them, chiral smectic C phase (SmC^*) Or H phase (SmH
^*) Liquid crystal is suitable.   SmC^*As shown in Fig. 51, the liquid crystal molecules take a layer structure in parallel,
Has an inclination to the layer. These liquid crystal molecules tilt in different directions for each layer, The result is a helical structure.   SmH^*As shown in Fig. 52, the molecules have a layer structure in parallel,
And has a hexagonal packing structure in a plane perpendicular to the long axis of the molecule.   SmC^*And SmH^*Has a helical structure of liquid crystal molecules.
The figure is shown.   In the figure, e3 is the liquid crystal molecule, e4 is the electric dipole moment, and e5 is the layer interface.
Each is shown. Here, each liquid crystal molecule e3 is bidirectional in a direction orthogonal to its long axis direction.
Having a pole moment and maintaining a constant angle θ with the Z axis orthogonal to the layer boundary surface e5
Exercise makes up a helical structure. This figure shows that no voltage is applied.
If a voltage higher than a certain threshold value is applied in the X-axis direction,
The crystal molecule e3 is oriented such that the electric dipole moment e4 is parallel to the X axis.   SmC^*Phase or SmH^*Is the phase realized as one phase of a phase transition due to temperature conditions?
Furthermore, when these liquid crystal compounds are used, depending on the temperature range in which the display device is used,
It is preferred to select the elements.   Fig. 54 shows the above-mentioned ferroelectric liquid crystal (hereinafter referred to as FLC: Ferroelectric Liquid Crystal).
FIG. 1 schematically illustrates an example of a cell using the same. e1 and e1 ′ are In_TwoO_Two, SnO_Two
Or a substrate (glass plate) coated with a transparent electrode such as ITO (Indium-Tin Oxide)
SmC in which the liquid crystal molecular layer e2 is oriented so as to be perpendicular to the glass surface.^*Phase liquid
Crystals are enclosed. The liquid crystal molecule e3 indicated by the bold line is oriented in a direction orthogonal to the molecule e3.
It has a dipole moment e4. A certain threshold or more between the electrodes on the substrates e1 and e1 '
When a voltage is applied, the helical structure of the liquid crystal molecule e3 is released, and the dipole moment e4 is reduced.
The alignment direction of the liquid crystal molecules e3 can be changed so that they all face the electric field direction. Liquid crystal
Element e3 has an elongated shape, and exhibits refractive index anisotropy in the major axis direction and the minor axis direction.
Therefore, for example, it is arranged above and below the glass surface in a positional relationship between the orientation direction and the crossed Nicols.
Liquid crystal optical modulation element whose optical characteristics change depending on the polarity of the applied voltage when a polarized polarizer is placed
Is easily understood.   Further, when the thickness of the liquid crystal cell is made sufficiently thin (for example, 1 μm), FIG.
As shown in the figure, the helical structure of the liquid crystal molecules is released even when no electric field is applied.
Dipole moment P or P 'is either upward or downward in the figure Take. In such a cell, as shown in FIG.
When a given electric field E or E 'is applied for a predetermined time, the dipole moment is
Or the direction changes to upward or downward according to the electric field vector of E ', and
Accordingly, the liquid crystal molecules are in either the first stable state f3 or the second stable state f3 '.
Orientation.   There are two advantages of using such an FLC as an optical modulation element. First,
Second, the response speed is extremely high (1 μsec to 100 μsec).
Is to have a stable state.   The second point will be described with reference to FIG. 55, for example. When an electric field E is applied, the liquid crystal molecules e3
Is oriented to a first stable state f3, which is stable even when the electric field is turned off. Also
When the electric field E 'in the opposite direction is applied, the liquid crystal molecules e3 are oriented to the second stable state f3'.
Although the direction of the molecule is changed, it remains in this state even after the electric field is turned off. You
That is, the liquid crystal molecules e3 have a memory property. Further, the applied electric field E is constant.
As long as the threshold is not exceeded, each alignment state is maintained.   In order to achieve such high response speed and effective memory,
As thin a method as possible is preferred, generally from 0.5 μm to 20 μm, in particular from 1 μm to 5 μm.
μm is suitable.   Next, the outline of the FLC driving method will be described with reference to FIGS. 47 to 49.   FIG. 56 shows a matrix electrode structure in which an FLC compound (not shown) is interposed in the middle.
FIG. com is a scanning electrode group, and seg is a signal electrode group. Most
First, the case where the scan electrode com1 is selected will be described.   FIG. 57 (A) and FIG. 57 (B) show an example of the scanning signal, and each of the selected scanning is shown.
The electric signal applied to the scanning electrode com1 and the other scanning electrodes (scanning electrodes not selected)
Pole) shows electric signals applied to com2, com3, com4... FIG. 57 (C) and FIG.
FIG. 7 (D) is an example of an information signal, and each of the selected signal electrodes seg1, seg3,
It shows the electrical signals applied to seg5 and unselected signal electrodes seg2, seg4
.   57 and 58, the horizontal axis represents time, and the vertical axis represents voltage.
For example, when displaying a moving image, the scanning electrode group com is sequentially and periodically selected. Is done. Now, a predetermined voltage application time Δt₁Or Δt_TwoLiquid crystal having bistability against
The threshold voltage for providing a first stable state of the cell is -V_th1And the second stable state
Threshold voltage to give_th2Gives the selected scan electrode com (com1)
The obtained electrode signal has a phase (time) Δt as shown in FIG. 57 (A).₁Then 2V,
Phase (time) Δt_TwoIn this case, the alternating voltage is −2V. Selected in this way
When electric signals having a plurality of phase intervals with different voltages are applied to the scanning electrodes
The first or second liquid crystal corresponding to the optical "dark" (black) or "bright" (white) state
A state change between the second stable states can be quickly caused.   On the other hand, the other scan electrodes com2 to com5... Are applied to the cell as shown in FIG.
, That is, the reference potential (for example, the ground state). Also selected
The electrical signals supplied to the signal electrodes seg1, seg3, and seg5 are as shown in FIG. 57 (C).
V, and the electrical signals applied to the unselected signal electrodes seg2, seg4
57 -V as shown in FIG. In the above, each voltage value has the following relationship
Is set to a desired value that satisfies               V <V_th2<3V             −3V <−V_th1<-V   Among the pixels when such an electric signal is given, for example, the pixel in FIG. 56
Voltage waveforms applied to A and B are shown in FIGS. 58 (A) and (B). That is,
As apparent from FIGS. 58 (A) and (B), the pixel A on the selected scanning line
Δt_TwoAt the threshold V_th2A voltage exceeding 3 V is applied. Also, if they exist on the same scan line,
In the existing pixel B, the phase Δt₁At -V_th1Is applied.
Therefore, depending on whether the signal electrode is selected on the selected scanning electrode line or not.
When selected, the liquid crystal molecules are oriented in the first stable state, and when not selected,
In this case, it is oriented to the second stable state.   On the other hand, as shown in FIGS. 58 (C) and (D), all of
The voltage applied to all the pixels is V or -V, neither of which exceeds the threshold voltage.
No. Therefore, the liquid crystal molecules in each pixel other than on the selected scanning line change their alignment state.
The orientation corresponding to the signal state of the last scan without change is maintained
doing. That is, when a scanning electrode is selected, a signal for one line is written. The signal is output from the end of one frame until the next selection is made.
You can keep your state. Therefore, even if the number of scanning electrodes increases, the actual selection time
/ Line does not change, and no decrease in contrast occurs.   As described above, the problems with the display device using the conventional TN type liquid crystal are described.
The solution is to have bistability with respect to the electric field, and if no electric field is applied,
However, there has been a proposal for an FLC that realizes a display element that can maintain its stable state.
This has been done for the specific drive control of the display element using this FLC.
There are various characteristics to consider. [Problems to be solved by the invention]   An object of the present invention is to provide, for example, a ferroelectric liquid having bistability against such an electric field.
When a display device is configured using an optical modulation element (FLC element) such as a crystal element
, Display control device that can perform appropriate drive control while effectively utilizing its characteristics
Is to provide. [Means to solve the problem]   In order to achieve such an object, the present invention provides a matrix for forming a pixel group.
Having a scanning electrode group and a signal electrode group arranged, wherein the scanning electrode group and the signal electrode group
A display control device for driving a display device having a liquid crystal display element disposed between the
Driving means for driving the scanning electrode group and the signal electrode group, respectively,
Scan electrode driving signal for one line scanning period for driving the scan electrode group output from the stage.
Signal has at least two phases, the first of said two phases having different polarities
A plurality of pulse signals having a plurality of pulse signals, and a plurality of pulses having a polarity that is in an inverse relation to the polarity of the second phase signal;
Characterized in that it has a loose signal. [Action]   According to the above configuration, during one line scanning period for driving the scanning electrodes,
Since the electrode drive signal has two phases that are in an inverting relationship with each other, one-line scanning is performed.
The sum of the driving energies in consideration of the polarity in the period can be set to substantially zero. This
At the same time, the scan electrode drive signal has a different polarity in each of the two phases.
Having a plurality of pulses, for example, together with the signal electrode drive signal,
Writing after erasing the display in the predetermined area (line writing in block access mode) Erasing and writing the display information up to that point along with writing)
Various writing (display) modes such as line writing in line access mode)
It works. [Example]   Hereinafter, the present invention will be described in detail with reference to the drawings.   The description will be made in the following procedure.     (1) Outline of device     (2) Display configuration     (3) Overview of display control           (3.1) Display frame           (3.2) Display element drive waveform           (3.3) Display element drive voltage           (3.4) Temperature compensation           (3.5) Display drive system           (3.6) Clear display screen     (4) Configuration of each part of the display control device           (4.1) Main symbols           (4.2) Control unit           (4.3) Memory space           (4.4) Data output section,           (4.5) A / D converter           (4.6) D / A converter and power supply controller           (4.7) Frame drive           (4.8) Display driver                 (4.8.1) Segment side drive unit                 (4.8.2) Common side drive unit           (4.9) Drive waveform     (5) Display control           (5.1) Outline of control procedure           (5.2) Details of control procedure                 (5.2.1) Power on (initial)                 (5.2.2) Block access                 (5.2.3) Line access                 (5.2.4) Power off     (6) Effects of the embodiment           (6.1) Effect of frame formation           (6.2) Effect of temperature compensation           (6.3) Control effect in response to image data input           (6.4) Effect of display unit drive arrangement           (6.5) Effect of forced screen clear           (6.6) Effects of power supply controller installation           (6.7) Effect of waveform change and inversion drive     (7) Modification           (7.1) Frame configuration           (7.2) Timing of temperature compensation and partial rewriting           (7.3) One horizontal scanning period and drive voltage value           (7.4) Waveform settings           (7.5) Selection of block access or line access           (7.6) Number of scanning lines           (7.7) Deleting effective display area           (7.8) Temperature sensor position           (7.9) Display, display controller and word processor (1) Outline of device   FIG. 1 shows an embodiment of the present invention. Here, 1 is displayed on the display according to this example.
A word processor as a host device serving as a source of image data according to
You. Reference numeral 50 denotes a display control device according to the present embodiment, which is supplied from the word processor 1.
With respect to the display data and the like, drive control of the display device is performed in accordance with various conditions described later. 100
Is an indicator configured using FLC. 200 and 300 are the display controller 50 Each of the signals provided on the display 100 according to the drive data supplied from the
Segment-side drive unit that drives the signal electrodes and common-side drive unit that drives the scan electrodes
It is. 400 is provided at an appropriate position of the indicator 100, for example, at a portion exhibiting an average temperature.
It is a temperature sensor.   In the display device 100, 102 is a display screen, and 104 is an effective display area on the display screen 102.
Reference numerals 106 denote frames provided outside the effective display area 104 on the display screen 102. In this example
For example, an electrode corresponding to the frame portion 106 is arranged on the display 100, and is driven to drive the screen 102.
A frame part is formed on the upper part.   In the display control device 50, reference numeral 500 denotes a control unit described later with reference to FIG.
100 and control of transmission and reception of various data with the word processor 1. 600 is
16 is a data output unit described later with reference to FIG.
Display drive unit corresponding to the set data from the control unit 500 for the display data to be displayed.
It drives 200, 300, etc. and starts the control section 500 for data setting. 700 is a frame drive
And a frame on the display screen 102 based on the output data from the data output unit 600.
A part 106 is formed.   Reference numeral 800 denotes a power supply controller, and a word processor is controlled by the control unit 500.
The voltage signal from the main body 1 is appropriately transformed, and the display driving units 200 and 300 apply the voltage applied to the electrodes.
Generate pressure. 900 is a D / D arranged between the control unit 500 and the power supply controller 800.
A conversion unit, which converts the digital amount setting data of the control unit 500 to the analog amount data.
And supplies it to the power supply controller 800. 950 is the temperature sensor 400 and control unit 50
This is an A / D converter that is located between 0 and 0.
The temperature data is converted into a digital quantity and supplied to the control unit.   The word processor 1 sends the display data to the display device 100 or the display control device 50.
It has a function as a host device that serves as a data supply source.
Although it can be replaced with a host device such as a computer or an image reading device,
In any case, in this example, the following various data can be transmitted and received. sand
That is, first, as data supplied to the display control device 50,   D: image data, address data for specifying the display position of data, horizontal
A signal containing a synchronization signal.   The display address of the image data (corresponding to the display device on the effective display area 104) can be specified.
The address data for enabling the function is stored in a host having a VRAM corresponding to the effective display area 104.
For example, if the address data is output as it is,
Can also be. In this example, the word processor 1 converts this signal into a horizontal synchronization signal.
The signal is superimposed on the signal or the blanking signal and supplied to the data output unit 600.   CLK: Transfer clock for the image data PD0 to PD3.   The data is supplied to the data output unit 600.   PDOWN: A signal notifying that the system power is to be shut off.   It is supplied to the control unit 500 as a non-maskable interrupt (NMI). And   Further, as data that the display control device 50 supplies to the word processor body 1,   P ON / OFF: When turning on and off the system,
Status notifying that the display control device 50 has completed startup and shutdown.   Control unit 500 outputs.   Light: A signal for instructing on / off of the light source FL combined with the display device 100.   Control unit 500 outputs.   Busy: The display controller 50 performs various settings during the initial operation and the display operation.
And a synchronization signal for causing the word processor 1 to wait for the transfer of the signal D and the like. sand
In other words, in this example, the word processor 1 can receive the Busy signal.
And   The control unit 500 supplies the data via the data output unit 600. (2) Display configuration   FIG. 2 and FIG. 3 each show one configuration of the display 100 configured using the FLC.
It is the disassembled perspective view and sectional drawing which show an example. In these figures, 110 and 120 are
, The glass plates placed on the top and bottom, respectively, and the direction of orientation of the FLC element
Is provided with a polarizer disposed so as to be in a crossed Nicols state. 122 is the lower glass
A wiring section provided on the substrate 120, for example, a transparent electrode 124 such as ITO and an insulating film. Consists of 126. 128 is gold to be added on the transparent electrode 124 when it is necessary to lower the electrode resistance.
This is a genus layer, and need not be added when the display is small. 112 is the upper glass base
The wiring section provided on the plate 110, and each section 12 in the wiring section 122 of the lower glass substrate 120.
The transparent electrode 114 and the insulating film 116, etc., which are the same as 4 and 126 respectively.   The wiring directions of the wiring portions 112 and 122 are orthogonal to each other. Also, for example
The effective display area 104 has the dimensions of the A5 size, and its long side is used as the horizontal scanning direction.
If a resolution of × 800 dots is to be provided, the wiring section must correspond to the effective display area.
Is provided with 400 or 800 transparent electrode groups. In this example,
The scanning direction is set to the common side, and a group of 400 transparent electrodes 114 is
A group of 800 transparent electrodes 124 is provided in the wiring section 122. In addition, the display screen 102
The portion corresponding to the outside of the inner effective display area 104 has a transparent light for displaying a frame.
The group of poles 150 and 151 has the same or different shape as the transparent electrodes 124 and 114 for data display.
Is provided.   Numeral 130 denotes an enclosing portion of the FLC 132 for adjusting the axis of the FLC element (the Z axis in FIG. 44).
A pair of alignment films 136 and an FLC element with respect to the axis thereof are arranged in the first or second direction as shown in FIG.
Are spacers 13 for defining the distance between the alignment films 136 so as to take the second stable state.
And 4. 140 is a sealing material such as epoxy for sealing the FLC 132, and 142 is the sealing portion 13.
The filling port 144 for filling the FLC 132 into the inside of the hole 0 seals the filling port 142 after the filling.
Sealing member.   210 and 310 are the segments constituting the segment side drive unit 200, respectively.
Element and the common drive element constituting the common side drive section 300
In this example, it is an integrated circuit that drives 80 transparent electrodes.
10 and 5 are provided respectively. 280 and 380 are each segment driven
The substrate on which the element 210 is mounted and the base on which the common drive element 310 is mounted
The plates, 282 and 382, are flexible plates connected to substrates 280 and 380, respectively.
Cable 299 connects the flexible cables 282 and 382 and
This is a connector coupled to the display control device 50.   115 and 125 are the continuous electrodes formed on the transparent electrodes 114 and 124, respectively.
And are driven through film-like conductive members 384 and 284, respectively. Connected to the moving elements 310 and 210.   In this example, the light source FL disposed below the lower glass substrate 120 emits light.
Irradiates the FLC element to the first or second stable state, thereby displaying the display.
Do. (3) Overview of display control   When applying the display as shown in FIGS. 2 and 3, the characteristics of the FLC element
There are the following problems with respect to the nature, and in this example we pay particular attention to them.
Appropriate configuration of the display 100 using FLC elements and realization of appropriate drive control
Aim. (3.1) Display frame   When the display 100 is constructed as shown in FIGS.
A group of poles 114 and a group of transparent electrodes 124 on the segment side are arranged in a matrix.
The area on the display screen 102 corresponding to the range is defined as an area where image data can be actually displayed,
In other words, the effective display area 104 is used.
Outside the matrix arrangement range of the transparent electrode group on the side and at least the inside of the sealing material 140
The effective display area 104 is defined as the display screen 102 including the area corresponding to a part.
Desirable for complete visibility.   However, simply arranging the common side and segment side transparent electrode groups
In such a part, only one side of the electrode group passes, and
Therefore, the FLC of that part floats regardless of the display of the image data. Sand
In such a state, the FLC of that part can take the first or second stable state.
Therefore, an area on the display screen 102 corresponding to that part is a light-transmitting area (white) and a non-light-transmitting area.
Over-area (black) is mixed, which not only impairs the appearance of the display but also
In some cases, it is difficult to clearly indicate the effective display area 104 or an illusion may occur to the operator.
I can do it.   Therefore, in this example, the common side is also provided outside such an effective display area 104.
Or a transparent electrode crossing the segment side transparent electrode (hereinafter referred to as a frame transparent electrode)
151 and 150, and by appropriately driving them, the frame portion 106 is formed.
So that As the transparent electrode for the frame, the transparent electrode on the common side on the upper glass substrate 110 is used. The transparent area on both sides of the bright electrode 114 and the segment side on the lower glass substrate 120
For example, 16 electrodes 151 and 150 are arranged on both sides of the arrangement range of the electrode 124, respectively.
I do. In FIG. 2, for the sake of simplicity, representatives on glass substrates 120 and 110 are shown.
And only one on each side is shown. (3.2) Display element drive waveform   One of the features of the FLC display element is that it has memory characteristics.
Problems related to drive waveforms caused by the application time dependency of the threshold described later
The points and their solutions are described below.   In FIG. 56, formed at intersections of scanning electrodes com1 to com5 and signal electrodes seg1 to seg5.
Of the pixels to be shaded, the shaded pixels are in a “bright” state (white), and the pixels indicated by a white background are “dark”.
"State (black). These states are the first stability of the FLC described above.
This corresponds to the state and the second stable state. Now, the signal electrode seg1 in FIG.
Paying attention to the above display, the pixel A corresponding to the scanning electrode com1 is in the “bright” state,
All other pixels B are in the “dark” state.   FIG. 5 (A) shows a scanning signal and a signal electrode seg1 as an example of a driving waveform in this case.
And the voltage applied to the pixel A in time series.
is there.   For example, when driving is performed as shown in FIG. 5 (A), it is assumed that the scan electrode com1 is scanned.
Time Δt₁In pixel A, threshold V_thVoltage of 3V exceeding
Regardless of prior history, pixel A transitions to one stable state, the "bright" state. So
After that, while com2 to com5... Are scanned, a voltage of -V is applied as shown in FIG.
But this is the threshold -V_thPixel A keeps the “bright” state
obtain.   However, in this way one signal on one signal electrode (in this case "dark"
In the case where information is displayed in such a way as to keep giving
In addition, there is a problem that occurs when high-speed driving is required.   FIG. 4 shows this characteristic characteristically, where the drive voltage value V is plotted on the horizontal axis.
The vertical axis represents the pulse width ΔT (application time). As is clear from FIG.
, Threshold V_th(Drive voltage value) has an application time dependency, and the application time is shorter. It can be seen that the curve becomes steeper. From this, in FIG. 5 (A)
Takes the driving waveform as implemented, and drives it with very large number of scanning lines and at high speed
For example, when the pixel A is applied to a device that performs
Even after the transition, the voltage of -V is always applied after the com2 scan, so the scan electrode
Until com1 is scanned, transition is possible even at a low threshold due to accumulation of application time
It can be seen that there is a risk that the pixel A is inverted to the “dark” state.
.   As a driving waveform to prevent such a phenomenon, for example, a method shown in FIG.
Can be This method does not send scanning and information signals continuously.
A predetermined time interval Δt ′ is provided as an auxiliary signal application period, and during this period, the signal electrode
In which an auxiliary signal is set to the ground state. This auxiliary signal application period
The scanning electrodes are also grounded between them, so the voltage applied between the scanning electrodes and the signal electrodes
The voltage applied is the reference potential, and depends on the voltage application time at the FLC threshold voltage shown in FIG.
Existence can be substantially eliminated. Therefore, the “bright” state generated in the pixel A changes to “
Reversal to the "dark" state can be prevented. The same applies to other pixels.
I can say it.   Further, another example which is more preferable is that the driving waveform shown in FIG.
It can be carried out by applying a voltage to the electrode group.   In FIG. 6, the scanning signal is an alternating pulse signal of ± 2V. The pulse signal
The information signal is sent to the signal electrode group in synchronization with the signal, which is either “bright” or “dark”.
And + V or -V, respectively. Now, scan signals in time series
From the viewpoint, com n (n-th scan electrode) and com n + 1 (n + 1-th scan electrode) are selected.
During this time, a time interval Δt ′ is provided as an auxiliary signal application period. And during this time
When an auxiliary signal with a polarity opposite to that of the signal electrode group during com n scanning is sent to the
The time series signals given to the signal electrodes are, for example, those shown in seg1 to seg3 in FIG.
Becomes That is, the auxiliary signals α ′ to ε ′ in FIG.
The polarity is the reverse of the polarity. Therefore, for example, in FIG.
Looking at the voltage applied to the chronological order, the same information signal is continuously applied to one signal electrode.
, The voltage actually applied to the pixel A is V_thThe following voltages alternate As a result, the dependence of the voltage application time on the threshold voltage in the FLC has been eliminated,
The desired information (in this case, “bright”) formed during com1 scanning is written next.
There is no reversal until it is done.   The two examples of the driving waveforms described above are conceptual for explanation, and will be described later in the embodiments.
In the case of driving in the effective display area 104 and the frame 106 in the display screen 102,
Depends on the actual access mode and even the temperature.
Waveforms are used. In addition, although the above-described waveform is symmetric in the positive and negative directions, it will be described later in the embodiments.
Are not necessarily symmetric. (3.3) Display element drive voltage   As described above, in the FLC display element according to the present example, the liquid crystal molecules
Oriented to have a pole moment, and also when the electric field is removed
The feature is to maintain the orientation.   By the way, the state from one of the two stable states realized as described above to the other
The state changes depending on the voltage value applied to the display element.   That is, FIGS. 7A and 7B show the relationship between the drive voltage (applied voltage) and the transmittance of the FLC.
It shows a change with respect to time. (A) shows that the drive voltage is the threshold voltage −V_thOver
In this case, the transmittance changes from one state to the other state (for example,
To “dark”). FIG. 6B shows a case where the drive voltage does not exceed the threshold value.
Sometimes, the liquid crystal molecules react, but their orientation is not reversed,
Returns to its original state.   Further, the threshold value differs depending on the type of FLC and varies depending on the driving temperature.
This will be described later with reference to FIG.   Next, as described above with reference to FIG. 4 and FIG.
It requires five values: signal positive / negative, information signal positive / negative, and reference potential.
The voltage is generated by an apparatus according to the present embodiment, which will be described later, using an appropriate power supply.   As is clear from the above, when setting the drive voltage, the threshold and the like were considered.
Appropriate temperature compensation must be provided. (3.4) Temperature compensation   Regarding the FLC display control of this embodiment, special consideration must be given to temperature compensation.
Is the SmC^*Phase FLC is determined by pulse width (voltage application time), drive voltage value, etc.
The driving conditions that are related to each other greatly vary depending on the FLC temperature, and
Because the range of these driving conditions allowed in degrees is narrowly limited.
In addition, fine temperature compensation during FLC driving is required.   This temperature compensation detects the temperature of the FLC, and in fact, detects the ambient temperature on the display screen 102.
And setting of a drive voltage value corresponding to the detected temperature, and a pulse width, that is, one horizontal scanning period
This is done by setting. In consideration of the operation speed of the display screen 102, etc.
If so, manual compensation is extremely difficult. Therefore, the temperature compensation is
This is a unique requirement in the display element control.   In the following, the FLC driving conditions such as the pulse width and driving voltage value mentioned above
The transition will be described.   FIG. 4 shows the relationship between the drive voltage value and the pulse width as described above.
According to the figure, it can be seen that a large driving voltage V is required if the pulse width ΔT is short.
Call   The pulse width ΔT has an upper limit ΔTmax and a lower limit ΔTmin for the following reasons.
Exist. That is, during the so-called refresh driving, the frequency f of the applied voltage is
If (= 1 / ΔT) is less than about 30 Hz, flickering occurs, so the frequency f
There is a lower limit, ΔTmax, and the frequency f is equal to or higher than the video rate, ie,
If the speed of the data transfer from the word processor 1 is exceeded, the display screen 102
Communication with the word processor body 1 becomes impossible, so that the upper limit is set to the frequency f.
That is, ΔTmin exists.   Further, the drive voltage V also has an upper limit Vmax and a lower limit Vmin. that is
This is mainly due to various functions on the drive device side.   FIG. 8 shows the drive voltage when the temperature Temp is plotted on the horizontal axis and the logarithm of the drive voltage V is plotted on the vertical axis.
The figure shows the relationship between temperature and temperature when the pulse width ΔT is fixed.
Threshold voltage value V_thIs shown. As is clear from the figure, if the temperature rises
It is understood that the drive voltage value decreases.   As described with reference to FIGS. 4 and 8, when the temperature rises, the drive voltage value becomes
It can be seen that the pulse falls or the pulse width becomes short.   FIG. 9 is a diagram for providing the relationship between the driving conditions as described above for actual driving.
It is. This figure shows the look-up table described later in analog form.
, The look-up table contains values corresponding to the values
And driving condition data.   FIG. 9 shows the temperature Temp on the horizontal axis and the drive voltage V and the frequency f (= 1 / ΔT) on the vertical axis.
When the frequency f is fixed in the temperature range (A), the temperature Temp rises.
Then, the driving voltage value V drops and exceeds Vmin. Therefore, at the temperature point (D),
The fixed frequency f is a fixed value, and the corresponding drive voltage value V is determined. Below, temperature
Similar operations are repeated in the ranges (B) and (C) and the temperature point (E). More than
The shape of the curve thus formed depends on the characteristics of the liquid crystal and the like.
The number of sawtooth waves can be determined as appropriate.   Further, the following is considered in the embodiment.   The characteristics of FLC devices vary extremely even in the normal temperature range.
As described above, only a single drive waveform was defined and the pulse width and voltage were adjusted.
May be inadequate. For example, the operating speed is several times as high even in the range of 45 ° C to 5 ° C.
The order may be different, and in such cases the time zone and season used by the operator
Operational discomfort may also occur due to differences in iso-environmental conditions.   Therefore, in the embodiments described later, the temperature range that is normally used is divided,
In addition to defining appropriate drive waveforms in these divided temperature ranges,
By adjusting the pulse width and voltage according to the temperature for the drive waveform of
In this case, the operation characteristics are averaged. (3.5) Display drive system   In the present example, the mode of data access to the display screen 102 is a horizontal scanning line (CO).
Line access performed on each line (corresponding to the
Block access can be performed for each block as one unit, and a preset
Access by either. In addition, the word processor main body 1 as a host device
Block or line related to access can be recognized by these real address data To do.   Here, FIG. 10 shows that the effective display area 104 is composed of m blocks BL including a predetermined number of lines.
, BLK1,..., BLKm (1 ≦ l ≦ m). In this example,
It has 400 common-side transparent electrodes 114 (400 lines) in the vertical scanning direction,
The effective display area 104 is divided into 20 blocks (m = 20) in units of lines.
You. Then, when accessing data for such divided blocks,
First, after clearing the display of all the lines included in the block,
Is sequentially written from the first line to the last line.   On the other hand, when the display 100 is configured as shown in FIGS. 2 and 3, the FLC element is
Because it has memory, refresh the data that is not updated on the display screen.
It is not necessary to access the display screen with only the data related to the change.
And   In this example, depending on the function of the word processor main body 1 which is the host device,
The display from the first line to the last line of the effect display area 104 is constantly refreshed.
Refresh driving, that is, when driving a display device having no memory,
Refresh drive that is equivalent to the
And partial rewriting drive for rewriting only blocks or lines. That is,
When the processor 1 is refreshed for a display device having no memory
When refresh data is sent in the same way, perform a refresh operation,
When sending image data of the block or line when a change occurs
Enables a partial rewrite operation.   When erasing a block or writing to a line, the temperature compensation described in (3.4) above is used.
Drive based on compensation data. Update of the temperature compensation data is performed in the refresh drive mode.
The period from the end of access of the last line to the access of the first line
That is, it is performed during the vertical flyback period. On the other hand, when performing partial rewriting,
This can be performed at regular intervals by periodic interruption.   In addition, in consideration of the driving conditions described in (3-2), asymmetric driving is performed for one line.
When a dynamic waveform is given, the energy of either positive or negative
In this state, the stable state of the FLC element changes, and the memory of the FLC element changes. It is conceivable that this will adversely affect the control focusing on the characteristics. Therefore, in the embodiment, 1
During the line drive period, an appropriately determined waveform and its inverted waveform are given.
(Hereinafter, this is referred to as in-line inversion), the driving error in one line
The total energy is set to 0 so that the stable state of the FLC element does not change.   Also, when driving the display 100 for writing, the scan electrodes 114 (common lines) are
Scan while sequentially selecting, and at the time of the selection, simultaneously supply signals to the signal electrodes 124
When the same waveform is applied to the common line, the element
Each line exhibits the same optical response characteristic that is uniformly shifted on the time axis.
Will feel flicker on the display screen 102. Therefore, in this embodiment, the line
The drive waveform is inverted every scan (every horizontal scan) or every few lines,
To give a waveform of opposite phase every one line or every several lines
Is called MH inversion). This is because humans perceive the optical response in terms of surface,
If lines or several lines are driven in opposite phases, swell may be felt on the display screen.
It is based on being able to prevent kinking.   In addition, in the embodiment, in the refresh driving mode, the last line is shifted from the first line to the last line.
For each unit (one frame) of driving, or every N frames of driving.
The process of inverting the drive waveform for a line (hereinafter referred to as frame inversion)
Do. That is, as a result of performing in-line inversion for a line in one frame,
The line has an appropriate waveform (hereinafter referred to as a normal waveform) when the frame is driven.
Suppose that I 'and its inverted waveform I are given in this order, there is a next frame.
Or, at the time of driving after N frames, the inverted waveform I and the normal waveform I 'are given in this order.
To be able to The effect of this frame inversion will be described later. (3.6) Clear display screen   In this example, since the FLC element has a memory property, the first element can be used even if no voltage is applied.
Alternatively, the second stable state is maintained. In other words, unless a voltage is applied,
You will retain the previous screen.   Therefore, when the power is turned off, the display screen 102 and at least the effective display area 104 are cleared.
It is desirable to do. For example, power shutdown can be recognized by the state of the display screen 102.
Because. In addition, the display screen is cleared while the power is shut off for some reason. The state may have changed and meaningless data may be displayed.
At power-on to prevent mixing of actual display data and meaningless data in
It is desirable to clear the effective display area 104 in the above.   Focusing on this point, in this example, the effective display area 104 is
Clear and form a frame 106 to clear them even when the power is turned off.
To do. Also, when clearing the effective display area 106, as described in (3.5) above
Such block erasure is performed for all blocks.   Furthermore, in such clearing, the word processor itself as a host device is used.
Even if you do not receive screen erase data (for example, all white data) from
To reduce the load on the word processor 1 and transfer.
Speeding up clearing by eliminating the need for (4) Configuration of each part of the display control device   Each of the display control devices 50 for realizing each function described in “(3) Overview of display control”
The section will be described in detail. (4.1) Main symbols   First, signals or data transmitted and received between the units are summarized. (4.2) Control unit   FIG. 11 shows an example of the configuration of the control section 500. Here, 501 is the control procedure shown in FIG.
Control each unit according to, for example, a microprocessor-type CPU, 503
In addition to the programs corresponding to the control procedures and the like shown in FIG. 41 to be executed, various tables shown in FIG.
This is a ROM that has unpacked 505 is used by the CPU 501 in the process of executing the control procedure
It is a RAM used for such purposes.   In this example, a counter for frame inversion, that is,
A value N indicating whether to perform frame inversion for each frame is stored and used as a counter.
Domain FCNT and MH inversion counter
Area LCNT that stores a value indicating whether the
The register used to recognize the waveform currently used when setting
CX is provided.   PORT1 to PORT6 are port sections for which the input / output direction can be set.
P10-P17, P20-P27, P30-P37, P40-P47, P50-P57 and P60-
Has P67. PORT7 is an output port and has P70 to P74. DDR1
DDR6 sets the switching of the input / output direction of the port units PORT1 to PORT6, respectively.
Input / output setting register (data direction register). Note that
In this example, ports P13 to P17 (corresponding to signals A3 to A7) and
Ports P21 to P25 and P27 of port PORT2, P40 and P41 of port PORT4 (
(Corresponding to signals A8 and A9 respectively), ports P53 to P57 of port PORT5, port
Port P62 of port PORT6, ports P72 to P74 of port PORT7, and CPU 501
The terminals MP0, MP1 and STBY are not used.   507 and 509 are a reset section for resetting the CPU 501 and
And a clock generation unit that supplies an operation reference clock (4 MHz) to the CPU 501.   TMR1, TMR2 and SCI have reference clock sources and registers.
This is a timer that can divide the reference clock and the like in accordance with the setting of. First, the timer TM
R2 divides the reference clock according to the register settings,
A signal Tout serving as a clock signal is generated. The data output unit 600 outputs this signal Tout
Based on this, a clock signal that defines one horizontal scanning period (1H) of the display device 100 is generated. Ta Ima TMR1 is used to adjust the operation time on the program and 1H of the display screen 102.
This adjustment is realized according to the set value in the register.   In addition, these timers TMR1 and TMR2 are used to time out the set time based on the set value.
At the start of the next timing operation due to time-up,
The signal IRQ3 is supplied to the CPU 501, and the CPU 501 receives the signal IRQ3 as necessary.   Note that the timer SCI is not used in this example.   In FIG. 11, AB and DB connect the CPU 501 and each unit, respectively.
Internal address bus and data bus, 511 are connected to port parts PORT5, PORT6 and CPU501.
Is a handshake controller. (4.3) ROM memory space (4.3.1) Memory space configuration   FIG. 12 shows a configuration example of a memory space allocated to the ROM 503. Here, A000H ~
A / D converters 950 and D / F are provided in A3FFH and A400H to A7FFH, respectively.
A Stores data to specify them when accessing the conversion unit 900
. When accessing the data output unit 600, the display drive is used for A800H to ABFFH.
The data for specifying the operation register (see FIG. 16) is expanded.   Areas C000H to E7FFH store actual address data RA / D from word processor 1
This area is referred to in response to transmission and has been transmitted during block access.
To determine whether the address data is related to the first line of the block
Of the real address data RA / D sent out
And a line table for specifying a common side line to be used.   The areas E800H to EFFFH relate to the control described later with reference to FIGS. 42 and 45 to 47.
Area that stores various parameter groups to be used, and the number of blocks (20 in this example)
-Related data area (E800H ~) storing the data and driving the transparent electrode according to the temperature
D / A conversion unit that stores data for adjusting D / A conversion unit 900 for variable voltage setting
Related data area (E900H ~), on the display 100 in block access mode
In the timer TMR2 that outputs the clock Tout which is the reference for setting one horizontal scanning period (1H)
Block access timer TMR that stores setting data (TCONR) to register TCONR
2 Setting data area (EA00H ~), operation time on display 100 and time for control operation Register setting data of the timer TMR1 for setting the delay time (C
NTB), (CNTL), timer TMR1 setting data area storing (CNTBB) (EB00H to
, EC00H ~, ED00H ~).   In addition, in the line access mode, a clock serving as a reference for setting 1H on the display 100 is set.
Store the setting data (TCONRL) to the register TCONR of the timer TMR2 that outputs the lock Tout.
Line access timer TMR2 setting data area (EE00H ~)
To start a program that drives with a waveform corresponding to the temperature in the access mode
Line access jumping table area (EF00H-).   The area F000H ~ is processed as described later with reference to Figs. 41 to 42 and Figs. 45 to 47.
This is a program area that stores programs corresponding to procedures. (4.3.2) Blocking mode jumping table (from C000H)   In this example, at the time of block access, from the word processor main body 1 side
It depends on whether the transmitted real address data RA / D relates to the first line of the block or not.
Processing paths are different. This is because the address data corresponding to the block first line is
After clearing the display in that block when supplied, each line in the block is cleared.
This is based on the fact that sequential writing is performed for   For this reason, the real address data RA / D sent from the word processor 1 is blocked.
It is necessary to recognize whether or not the line corresponds to the first line of the lock.
At the time of processing, first, for each address data related to the first line of each block,
It is conceivable to make a successive comparison judgment every time real address data is input.
It is.   However, according to such successive comparison, as the number of objects to be compared increases,
A difference will occur in the processing time. That is, the program of the comparison determination processing step
This is because the number of comparison processes increases / decreases depending on the order on the RAM.   Therefore, in this example, the following judgment processing using a jumping table is performed.
And make the determination time uniform.   For example, as shown in FIG.
When the data is “03” H (“3” in the license number), this data is shifted one bit to the left.
When the upper two bits are set to "1" and the least significant bit is set to "0", Data "C006" H after setting is obtained. This data is stored in an address in the memory space.
The address in this memory space contains the code indicating whether it is the first line of the block.
If stored, all real address data will be blocked with exactly the same execution time
It is possible to identify whether the line is the first line or not.   Furthermore, the CPU 501 used can use the index register (IX) and
Instruction that can jump to the address indicated by the memory register (for example, processing "JUMP IX"
If possible, store the offset data in IX and jump
By writing the jump destination address in the
It is possible to immediately start an appropriate process.   In this example, the use of the index register and the above instructions is used as the CPU 501.
When possible, use the line numbers (0 to 399) as shown in FIG.
A jumping table (C000H to C31EH) is provided, and each address of the jumping table is
The procedure to be started (specifically, the first address in the program area of that procedure)
) Is stored.   In FIG. 14, BLOCK, LINE and FLINE are block access
Block erase procedure, line write procedure, and effective display area 104
This shows the procedure for updating the temperature compensation data accompanying the writing of the last line.
These will be described later with reference to FIGS. 45 (A) to 45 (D).   At the time of line access, it is determined whether or not to perform the temperature compensation data update procedure.
Since it is only necessary to determine whether or not it is the last line to determine, only one comparison target
And the line number is determined using the jumping address as described above.
Is not performed. (4.3.3) Line table   The actual address data RA / D needs to be converted depending on the configuration of the common-side driver 300.
. For example, in this example, the driving unit 300 is composed of five common driving elements 310.
Output 80 bits each, and further configure 4 blocks every 20 bits
In addition, 400 scanning lines are provided as common side lines. One of these scans
To select a line, (1) One of the five common drive elements 310 is selected. (2) One of the four blocks assigned to the element 310 is selected. (3) One line is selected from the 20 lines in the block. Is performed.   In this example, as shown in FIG. 15, a 2-byte address for line selection is used.
The 12th to 8th bits are used to select element 310, and the 6th and 5th bits are
And bits 4 to 0 are assigned for selecting a line. Real address data
To the address data for line selection is described with reference to the jumping table.
The processing can be performed in substantially the same manner as the solid FIG.
What is necessary is just to expand to a line table.   In FIG. 15, reference numeral 680 denotes the selection of the element 310 (selection of the element chip).
(Decoder), and depending on its configuration and for chip select
Since 5 bits of 12th to 8th bits are allocated, 2^Five= Up to 32 elements
The number of contacts 310 can be increased. At this time, 2560 lines are selected as scanning lines.
It becomes possible. (4.3.4) Parameter storage area   In this example, the driving condition of the display 100, that is, the driving voltage, depends on the temperature condition.
And one horizontal scan period, change delay data, and change line access mode
In other words, optimal drive control is realized by changing the waveform data. Therefore, the temperature
The driving conditions are not corrected based on the temperature measurement data from the
I have to.   Areas E900H to EFFH are areas where the correction data is stored.
In this example, to improve the efficiency of the process of reading parameters according to temperature,
Store such as.   That is, for one or a range of one stage temperature, for example,
D / A converter related data, (TCONR), (CNTB), (CNTL) or (CNTBB), and (
TCONRL), the group of parameters corresponding to temperature is
The data is stored in an area where the two bytes have the same value. And as stated in Figure 13
In almost the same way, temperature data obtained from the A / D converter 950 or
The read temperature data is used as the address of the lower 2 bytes, and the upper 2 bytes are sequentially rewritten and read. By doing so, a group of parameters corresponding to the temperature will be obtained.   For example, if the temperature data is "0080" H, first add "E900" H to this "
By accessing address E980 ”H, the D / A converter section corresponding to the temperature is accessed.
Continuous data (drive voltage) is obtained, and then "EA80" which is obtained by adding "0100" H to "E980" H
By accessing address H, the timer TMR2 setting data (TCONR) (table
Data for generating a basic clock that defines one horizontal scanning period on the display screen)
can get. Hereinafter, by performing addition and access in the same manner, the temperature is sequentially reduced.
The corresponding CNTB, CNTL, and CNTBB are obtained.   Also, especially in the line access mode, the waveform may be changed according to the temperature.
ΔT changes significantly, and the data (TCONR) in the block access mode is
Since it cannot be used as it is, in the same manner as above, the temperature EE00H
Read and set the data (TCONRL) corresponding to the waveform.   The jumping table area EF00H used in the line access mode
~ These programs are used to start a program for driving with a waveform corresponding to the temperature.
The start address of the program is stored in the jumping table for block access.
Start-up processing is performed in the same manner as in the cable (see FIG. 14).   In this example, an operating temperature range of 45 ° C. to 5 ° C. is assumed, and this range is divided into three parts.
In the range of 45 ° C to 35 ° C, the waveform described later with reference to FIG.
Is referred to as A waveform) in the temperature range of 35 ° C to 15 ° C.
(Hereinafter referred to as N waveform) in a temperature range of 15 ° C. to 5 ° C.
The waveform described later with reference to FIG. 35 including in-line inversion (hereinafter referred to as C waveform)
. ) Is set to perform control. For this reason, in this example, in each temperature range,
Each program shall be started, and the output of A waveform, N waveform and C waveform shall be
The first address of each of the routines LSTRA0, LSIRN0 and LSTRC0 is made to correspond to the temperature.
It is tabulated in the area EF00H ~. (4.4) Data output section (4.4.1) Configuration   FIG. 16 shows an example of the configuration of the data output section 600. Where 601 is the word processor
A data input unit for receiving the signal D and the transfer clock CLK, which is connected to the You. The signal D is obtained by adding the image signal and the horizontal synchronizing signal to the word processor 1.
In this example, the horizontal synchronization signal or horizontal blanking period
Is supplied with real address data superimposed thereon. Thus, the data input unit 601
The data output path is switched off according to the detection of the horizontal sync signal or horizontal blanking period.
When detecting, the signal component superimposed at that time is used as real address data.
Recognizes and outputs as real address data RA / D.
Recognized as image data and output as 4-bit parallel image data D0 to D3
You.   When the data input unit 601 recognizes the input of the real address data, it Output a DACT signal to identify whether or not the display unit 100 has been accessed. In the trigger generation section, the control section 500 sends the temperature from the temperature sensor 400 to the A / D conversion section 950.   619 is a busy signal of the display controller 50 in response to the busy signal IBUSY from the controller 500.
A busy gate that sends a signal BUSY for notifying the status to the word processor 1 You.   621 receives the signals A10 to A15 from the control unit 500, and according to the values, the A / D conversion unit
950, a chip select for the D / A conversion unit 900 and the data output unit 600. Set latch pulse gate array 625 based on signals A0 to A4 from 500
. The latch pulse gate array 625 selects each register of the register section 630.
The number of bits is equal to the number of registers in the register section 630.
You. In this example, the register section 630 has 22 areas of 1 byte each,
The pulse gate array 625 has a 22-bit structure with one bit corresponding to each area.
. That is, the register selector 623 sets the bit
When a bit is set, the area corresponding to that bit is selected and the control unit Depending on the supply, the data for the selected register via the system data bus
Data reading or data writing is performed.   In the register section 630, RA / DL and RA / DU are below the real address data RA / D.
This is a real address data register that stores the upper and lower 1 bytes, respectively.
Is stored by the real address storage control unit 641.   DC L and DC U are the number of dots in the horizontal scanning line direction of the display (800 dots in this example)
Horizontal dot that stores the lower and upper 1 byte of data corresponding to the value of
This is a count data register. It is activated when transfer of image data D0 to D3 starts and
The horizontal dot number counter 643, which counts the appropriate clock,Causes 645 to do so.   DM is the drive mode register for line access or block access
Is written.   DL L and DL U are registers for common line selection address data.
For each of the 16-bit data shown for
Store. The data stored in the register DLL is an address for specifying a block. Address data CA6, CA5 (corresponding to the 6th and 5th bits in Fig. 15) and line designation
Are output as address data CA4 to CA0 (corresponding to the fourth to zeroth bits in FIG. 15).
You. The data stored in the register DLU is supplied to the decoder unit 650,
Output as chip select signals CS0 to CS7 for selecting common drive element 310
Is done.   CL1 and CL2 drive the common line in block access mode (
1 for storing drive data to be supplied to the common side drive unit 300 at the time of line writing)
The byte areas, SL1 and SL2, are also
This is a 1-byte area for storing drive data to be supplied to the segment-side drive unit 200.   CB1 and CB2 are common when erasing blocks in block access mode.
1 stores drive data to be supplied to the common side drive unit 300 when driving the side line.
The byte area, SB1 and SB2, are also supplied to the segment side driver 200
This is a 1-byte area for storing data.   CC1 and CC2 are on the common side during line access mode line writing.
1 byte for storing data to be supplied to the common side drive unit 300 when driving the line
And SC1 and SC2 are the drive data supplied to the segment side drive unit 200
Is a 1-byte area for storing.   The following three 1-byte areas store data for switching the frame drive unit 700.
This is the area where the data is stored. Registers are divided into four bits, and registers FV1, FCVc, FV2, FV3, FSVc, F
V4 is provided.   A multiplier 661 multiplies the pulse signal Tout from the control unit 500 by, for example, twice.
You. 663A, 663B, 663C and 663D are the three-phase, four-phase, six-phase and 12-phase outputs of the multiplier 661.
Phase ring counter, block access mode or line access mode.
When selecting the N waveform of the code, one horizontal scanning period (1H) is divided into four, three, and two minutes, respectively.
Used for dividing and non-dividing. This divided period is hereinafter referred to as ΔT, for example,
In the case of three divisions, 1H is formed by 3ΔT.   In the line access mode, the normal waveform I 'and the inverted waveform I are combined. When the A waveform and the C waveform related to the in-line inversion control used together are selected, the waveform I
Or I 'output period (hereinafter referred to as 1H^*Called period, 1H^*1H by combining multiple periods
Will be composed. 1H = 1H when in-line inversion is not performed^*Is
. ) Is divided into four, three, two or no by the ring counter. this
Sometimes, for example, in the case of three divisions, 1H at 3ΔT^*And Δ in this case
T is set to a value that is substantially smaller than ΔT when in-line inversion is not performed.   665 is a multi-function for selecting one from the outputs of ring counters 663A to 663D.
It is a plexer and divides 1H according to the contents of the drive mode register DM.
This is set according to data indicating whether or not to drive. For example, in the case of 3 divisions, 4
Select the output of the phase ring counter 663B.   667 is a four-phase ring counter for each output of the ring counters 663A to 663D, and 669 is a
This is a multiplexer set in the same manner as the multiplexer 665.   FIG. 17 shows the clock Tout, the output waveform of the multiplier 661, the ring counters 663A to 663D, and the like.
And 667 output waveforms. That is, the ring counter is set by the multiplexer 665.
When any one of the outputs of the data 663A to 663D is selected, 4ΔT / 1H, 3ΔT / 1H, 2Δ
T / 1H or ΔT / 1H (or 4ΔT / 1H^*, 3ΔT / 1H^*, 2ΔT / 1H^*Ma
Or ΔT / 1H^*) Is selected, and the output waveform is sent to the shift register
The data is supplied as a shift clock and output of on / off data every ΔT is performed. Ma
One of the outputs of the 4-phase ring counter 667 is selected by the multiplexer 669
The output waveform is supplied to the shift register 673 as a shift / load signal.
Then, the operation is set according to the selected number of divisions.   Referring again to FIG. 16, in the register section 630, the areas CL1, CB1 and CC1 are stored. The ON / OFF data for each ΔT is similarly applied to the drive waveform standard in the areas CL2, CB2 and CC2.
The ON / OFF data of the constant signals CM1 and CM2 for each ΔT is stored. In addition, the area SL1, The ON / OFF data of the enable signal SEN for each ΔT is stored in the areas SL2, SB2 and SC2.
Similarly stores ON / OFF data of the waveform defining signals SM1 and SM2 for each ΔT. You.   In this example, the storage area for each signal data is made up of 4 bits, and 1 bit is
It is made to correspond to ON / OFF data of 1ΔT. That is, in this example, 1H or 1H^*
Is four.   Reference numeral 671 denotes a multiplexer unit coupled to the areas CL1 to SC2, and the drive mode register
When writing a line in the block access mode according to the contents of the
The signal data at the time of driving during erase and line writing in the line access mode
Select one of the data. In this multiplexer section 671, MPX1 is The multiplexer and MPX2 are also multiplexers that select 4-bit data for the signal CEN.
And MPX3 are 4-bit data for any signal CM1 from the areas CL2, CB2 and CC2.
MPX4 also selects 4-bit data for signal CM2
Multiplexer. In addition, MPX5 is assigned to any of areas SL1, SB1 and SC1.Multiplexer for selecting 4-bit data for SEN, MPX7 is the area SL2, SB2 and
Multiplexer to select 4-bit data for any signal SM1 from SC2, MP
X8 is a multiplexer for selecting 4-bit data for the signal SM2.   673 is a parallel / serial connected to MPX1 to MPX8 of the multiplexer 671 respectively.
A shift register section having shift registers P / S1 to P / S8 for A / P (P / S) conversion.
, The output of the multiplexer 665 is given as a shift clock signal to
An output period ΔT of the on / off data is defined. Also, the output of multiplexer 669
The force is given as a preset signal for performing the operation with the set number of divisions.   675 is a multiplexer MPX11-M coupled to shift registers P / S1-P / S8, respectively.
A multiplexer unit having a PX18, and each signal stored in registers CL1 to SC2
4 bits of on / off data bit selection data (stored in register DM)
And outputs P / S converted on / off data.   677 is the above shift register section for registers FV1, FCVc, FV2, FV3, FSVc, FV4. Output section that performs the same processing as 673 and multiplexer section 675, 680 is the signal DACT   690 corresponds to the activation of the chip select signal DS1 of the D / A converter 900, that is, D / A
The signal MR is sent to the control unit 500 when the A conversion unit 900 is accessed, and the CPU 501 generates the signal MR.
This is an MR generator for changing the pulse width of the clock E to be changed. (4.5) A / D converter   FIG. 18 shows an example of the configuration of the A / D converter 950. Where 951 is the A / D converter and 953
Is an amplifier that amplifies the detection signal of the temperature sensor 400 to a level compatible with the A / D converter 951.
It is a vessel.   When detecting the temperature, the control unit 500 operates the device selector 621 of the data output unit 600. Is transmitted). In response, A / D converter 951 increases from temperature sensor 400.
Conversion of analog quantity obtained through width gauge 953 to digital quantity of temperature detection signal You. A / D converter 951 supplies digital temperature data.
As signals DD0 to DD7 to the control unit 500 via the system bus.   The temperature detection timing is from the first line to the last line of the effective display area 104.
When performing a refresh drive that constantly refreshes the display of
This can be performed during the vertical flyback period from the end of the operation to the start of the first line drive. Also,
The part that rewrites only the block or line when the display data changes
When rewriting drive is performed, it is performed periodically, for example, by a timer interrupt.
be able to. (4.6) D / A converter and power supply controller   FIG. 19 shows an example of the configuration of the D / A converter 900 and the power supply controller 800.   In the D / A converter 900, 901 is a D / A converter, and 903 is to adapt its output to the next stage.
Amplifier.   In the power controller 800, 810, 820, 825, 830 and 840 are respectively
A variable gain amplifier for generating voltage signals V1, V2, VC, V3 and V4.
V1 leads the output of the amplifier 903 to the amplifier 810, so that the voltages V2, VC, V3 and V4 are
The output of amplifier 810 is routed to amplifiers 820, 825, 830, and 840, respectively, to produce
To achieve. 821 is an inverter inserted between amplifiers 810 and 820, and 841 is an amplifier 81
This is an inverter inserted between 0 and 840.   Here, the voltages V1 and V2 are positive and negative, respectively, supplied to the common side driving unit 300.
Negative drive voltage, voltages V3 and V4 are supplied to the segment side drive unit 200 respectively.
The positive and negative drive voltages and voltages VC are reference potentials applied to the respective drive units 200 and 300. Ma
These voltage signals are also supplied to the frame driving unit 700.   In this example, VC is fixed, and the ratio of the difference between V1, V2, VC, V3, and V4 to this VC is
Gain of each amplifier 810,820,825,830 and 840 so that 2: -2: 0: 1: -1
Make adjustments in advance.   When changing the drive voltage according to the temperature, the control unit 500 Of the container 901 is selected. Here, the basic clock for the operation of the D / A converter 901 is the control unit 500 The control section 500 supplies the appropriate clock signal E And the digital data for change setting is set to DD0 to DD7.
To the D / A converter 901 via the system bus. In response, the D / A converter 901
Converts the data into an analog signal and outputs it via an amplifier 903.   As a result, the amplifier 810 generates the voltage V1 and has the above ratio with respect to V1.
Generated voltages V2, VC, V3 and V4 are generated.   In the example of FIG. 19, it is assumed that the voltage V2 and the like are generated in accordance with the voltage V1.
Directs the output of the amplifier 903 to each of the variable gain amplifiers 810,820,825,830 and 840
You may do so. In addition, gain adjustment can be performed programmably.
A variable gain amplifier may be used. The configuration of the power supply controller 800
If a multi-valued voltage can be generated according to the driving mode of the units 200 and 300, etc.
It is needless to say that the present invention is not limited to the above-described configuration, but may be various. (4.7) Frame drive   FIG. 20 shows an example of the configuration of the frame driving section 700. Where 710,715,720,730,735 and
And 740 turn on / off the supply paths of the voltage signals V1, VC, V2, V3, VC and V4, respectively.
Switch from the gate array 680 of the data output unit 600 to the inverter 711,   When driving the frame, the register provided in the register section 630 of the data output section 600 Switches 710, 715 and 720 are switched in the same manner, and the signal of the waveform taking three values of V1, VC and V2 is obtained.
The signal can be applied to the frame transparent electrode 151 parallel to the common line. Also, Switches 730, 735 and 740 are switched according to the state, and the three values of V3, VC and V4 are changed.
The signal of the waveform to be taken can be applied to the frame transparent electrode 150 parallel to the segment line.
It becomes possible. (4.8) Display driver (4.8.1) Segment side drive unit   FIG. 21 shows the segment drive element 210 constituting the segment drive section 200.
An example of a schematic configuration is shown. Here, 220 is a 4-bit parallel image data D0 to D3 sequentially.
4x20-bit shift register to input and align to 80-bit parallel data
And operates according to the input of the shift clock SCLK. 230 is an 80-bit latch
And image data D0 to D3 are used to shift the shift data of the next-stage segment drive element 210.
All the shift registers 220 of ten elements 210 are led to the registers 220 When the 80-bit parallel data is aligned in the data output unit 600, Latch. The input logic circuit 250 performs the logical operation of
The specified data of each segment drive waveform according to the content of each bit data of the
The generated control logic. Reference numeral 260 denotes a level level of data generated by the control logic unit 250.
270 is a switch signal output section having a level shifter and a buffer for
Pressure signals V3, VC and V4, and switches in accordance with the output of switch signal output section 260.
Driver that leads V3, VC or V4 to segment lines S80 to S1
.   FIG. 22 shows a detailed configuration example of the segment drive element 210 shown in FIG. Shi
In the shift register 220, 221 corresponds to one bit, that is, one segment line.
In the D-type flip-flop and latch unit 230 described above, 231 is a latch circuit.
In the switch signal output section 260, reference numeral 261 denotes a level shifter;
275, 273 and 274 correspond to the switch signal from the switch signal output section 260.
Are switches for turning on / off the supply paths of the voltages VC, V3 and V4, respectively. (4.8.2) Common side drive unit   FIG. 23 and FIG. 24 show the common drive elements constituting the common side drive section 300.
A schematic configuration example and a detailed configuration example of 310 are shown respectively. Where 340 is the input logicBlock selection by signals CA5, CA6, CEN, and line selection   Reference numeral 345 denotes line data related to the signals CA0 to CA4 supplied from the input logic circuit 340.
A decoder unit that selects a common line to be driven based on one element
At 310, 80 lines can be selected. In this example, 20 lines are one block.
And four blocks are assigned to one element 310, as shown in FIG. In this case, surround the decoder section 345 with a broken line
is there.   Reference numeral 350 denotes a control logic unit, which receives signals CM1, CM2 and Further, the decoder section 345 generates drive waveform defining data for the selected line.   360 is a level converter that performs level conversion of data generated by the control logic unit 250
And a switch signal output section having a buffer, 370 outputs voltage signals V1, VC and V2.
The switching is performed according to the output of the switch signal output unit 360, and the common line
A driver that selectively supplies V1, VC or V4 to the terminals C1 to C80.   In this example, five common-side elements 310 having such a configuration are provided.
That is, the effective display area 104 corresponds to 400 common lines.   In FIG. 24, 361 is a level converter, and 375, 371 and 372 are switches.
According to the switch signal from the switch signal output unit 360, the voltages VC, V1 and
A switch for turning on / off the supply path of V2. (4.9) Drive waveform (4.9.1) Display outline   FIG. 25 schematically shows the display 100. Where com and seg are
The common line corresponding to the common-side transparent electrode 114 provided on the upper substrate 110 and the lower part
This is a segment line corresponding to the segment side transparent electrode 124 provided on the substrate 120.
FLC is provided between them. Fcom and Fseg are common
Common line for frame provided parallel to common line com on both sides of the installation range of INCOM
, And parallel to the segment line seg on both sides of the arrangement range of the segment line seg
Are the frame segment lines provided in. Thus, common line com and segment
There is an area on the display screen 102 corresponding to the set of intersections in FIG. 25 with the line seg.
Effect display area 104, the frame common line Fcom, the frame segment line Fseg and
And segment line seg, and frame segment line Fseg
A set of intersections with the line com forms a frame portion 106 outside the effective display area 104.   In FIG. 25, the common line com and the segment Four lines seg each, frame common line Fcom and frame segment line Fs
eg is shown on each side, but in this embodiment, the common line com is 400
800 segment and segment line seg are arranged and can be driven one by one.
The Monline Fcom and the frame segment line Fseg are arranged 16 on each side and
The collective driving is as described above. (4.9.2) Display drive mode   In this embodiment, the display 100 is driven as follows.   Regarding the effective display area 104, as described in (3.5) above,
In the access mode, block erasing is performed first, and then writing is performed line by line.
Is made. In the line access mode, only writing for each line is performed.
Done. In this example, the area 104 is defined as a block in the block access mode.
When erasing data, when writing lines in the same mode, and in the line access mode.
Drive with a different waveform from the line write operation.   In the line access mode, the temperature range is 45 ° C to 35 ° C, 35 ° C to 15 ° C.
And three types of waveforms, A waveform, N waveform, and C waveform, according to the temperature
Write with.   The correspondence between these modes and the reference drawings is as follows. At block erase in block access mode   → Fig. 26 (A), (B) and Fig. 27 At line writing in block access mode   → Fig. 28 (A), (B) and Fig. 29 45 ° C to 35 ° C range in line access mode   → Fig. 34 35 ° C to 15 ° C range in line access mode   → FIG. 30 (A), (B), FIG. 31, FIG. 32, FIG. 33 (A) and (B) 15 ° C to 5 ° C range in line access mode   → Fig. 35   Regarding the frame 106, a frame along the frame common line Fcom (hereinafter referred to as a horizontal frame)
When the frame section along the frame segment line Fseg (hereinafter referred to as vertical frame) is different And drive with different waveforms. That is, for the horizontal frame, the non-
At the time of access (for example, during the vertical flyback period during refresh driving,
Drives line Fcom and lines Fseg and seg
Line writing in any mode for the vertical frame.
At times, drive the frame segment line Fseg with a waveform that matches the drive waveform of the common line com.
In this way, it is formed in cooperation with the common line com. (4.9.3) 1H = 1H^*Drive waveform of effective display area when   In the present embodiment, when erasing a block in the block access mode,
Line writing and N waveform selection in line access mode (35 ° C to 15 ° C range)
), One horizontal scanning period (1H) is divided into three, and the common line is divided during each ΔT period.
V1, VC or V2 is supplied to incom, and V3, VC or V4 is supplied to segment line seg.
Driving to be supplied is performed.   Table 1 shows the register areas CL1 to SC2 in the register section 630 of the data output section 600.
Shows an example of data to be set in. In the table, “x” indicates unused bits.
In the example, the register areas CL1 to SB2
The predetermined data shown in Table 1 are respectively assigned to the sixth to fourth bits and the second to zeroth bits of
Data to be deployed. On the other hand, in the course of executing the processing procedure,
, Block erase in block access mode in register area DM in drive mode
And line writing in the same mode, and line writing in the line access mode
The multiplexer 671 discriminates between the registers CB1 to SB2 and the registers CL1 to CL2.
Data to select SL2 or registers CC1 to SC2 and a multiplexer
665 and 669 are switched, and 3 bits of bit 6 to 4 or bit 2 to 0 are selected.
And one bit is sequentially output for a period of ΔT.   Tables 2 and 3 show common drive element 310 and segment drive, respectively.
3 shows a truth table of the driving element. In these tables, “x” represents “1” or
This is a case where the selected drive voltage V is not affected by any of “0”.
In Table 3, Q is 1-bit image data, that is, the latch
H 231 (see FIG. 22).
= 1 is assumed to output black data.   FIG. 26 (A) shows the signal CEN, based on the contents of registers CB1 and CB2 (see Table 1). Therefore, the waveform of the voltage signal V applied to the common line com is shown. Also,1, SM2 waveform and segment drive element 210 logic (see Table 3)
Shows the waveform of the voltage signal V applied to the segment line seg.   Therefore, when erasing a block in the block access mode, the chip select signal At the intersection of the common line com and the segment line seg
The difference between the voltages applied to each line, that is, the voltage signal as shown in FIG.
Will be added. Then, the voltage applied over the period ΔT is
With the pressure value 3V0, all information of the block is cleared to white data.   At this time, ΔT or 1H and voltages V1 to V4, VC are corrected according to the temperature.
Is as described above.   FIG. 28 (A) shows waveforms of signals CEN and the like based on the contents of registers CL1 and CL2,
The voltage applied to the common line com by the logic of the common drive element 310
5 shows a waveform of a pressure signal V. FIG. 4B shows each of the contents of the registers SL1 and SL2.
Waveforms such as signal SEN and the logic and image data of segment drive element 210
And the waveform applied to the segment line seg according to the contents (Q) of the data.   Therefore, at the time of line writing in the block access mode, the chip select signal Crossover of common line com selected by CA1 to CA4 with segment line seg At the point, a composite waveform of the voltage signal shown in FIG. 29 (A) or (B) will be added.
. Here, at the point where the waveform as shown in FIG.
Does not occur. That is, the point becomes white data by the block erase performed earlier.
State is maintained. On the other hand, at the point where the waveform as shown in FIG.
A state in which white data is obtained by the voltage value 3V0 applied over the first period ΔT
However, the display data is inverted by the voltage −3V0 applied over the following period ΔT.
Turn to black.   FIG. 30 (A) shows the case where the temperature is 35 ° C. to 15 ° C. during line writing in the line access mode.
Signals output based on the settings of registers CC1 and CC2 in the temperature range of
The waveform of CEN etc. and the logic of the common drive element 310
The waveform (N waveform) of the voltage signal V applied to the common line com is shown. FIG.
And the signals SEN etc. output based on the contents of registers SC1 and SC2.
The shape and, accordingly, the logic and image data of the segment drive element 210
And the waveform applied to the segment line seg according to the contents (Q) of the data.   These show normal waveforms in the temperature range.
When driving with an inverted waveform every line or every few lines, use the registers CC1 and
And CC2 are set appropriately, and the common line shown in Fig. 30 (A) is
What is necessary is just to make it output the waveform which inverted the waveform to Incom. In addition, Seg
The output waveform to the ment line seg may be as shown in FIG.   As a result, during line writing in the line access mode, the selected common
The intersection of the line com and the segment line seg is shown in FIG. 31 (A) or (B).
A composite waveform of the voltage signal is added. Here, a voltage having a waveform as shown in FIG.
At the point where the signal is applied, over the first period ΔT and the next period ΔT,
The applied voltage 2V0 and V0 exceed the threshold value for obtaining white data,
Since the voltage V4 applied during the period ΔT does not exceed the threshold value for obtaining black data,
The display is white. In addition, at the point where the waveform shown in FIG.
The display becomes white during the period of T, but is displayed by the voltage -3V0 applied during the last period ＴT.
The display is reversed, and black data is displayed.   FIGS. 32 and 33 (A) and (B) show the case where the inverted waveform and Q = 0, respectively. And the synthesized waveform when Q = 1, and
However, white data and black data are obtained respectively. (4.9.4) Drive waveform including in-line inversion   FIGS. 34 (A) to (E) show drive waveforms in the temperature range of 45 ° C. to 35 ° C.
A waveform applied to the line com, (B) and (C) are Q = 1 and Q, respectively.
= 0 is a waveform supplied to the segment line seg. A waveform is basic
Shows a combination of the N waveform shown in Fig. 30 (A) and its inverted waveform.
, The normal waveform I 'and the inverted waveform I are 3ΔT and 1H, respectively.^*Is configured. Soshi
Therefore, there is an appropriate pause between these waveforms, for example, 1H^*3H^*At 1H, ie
One horizontal scanning period is configured. The value of ΔT can be set from the ROM 503 according to the temperature conditions, etc.
It is set appropriately by reading the setting data (TCONRL) of TMR2.   (D) and (E) show the segment A as shown in (B) and (C) with respect to the waveform A in FIG.
By adding the waveform of the line seg, the black data and white data are
This indicates that the information is displayed, and the hatched portion is involved in writing. What
The waveforms and writing of the segment lines between these and the cases of FIGS. 30 to 33
The polarity of the part of the composite waveform where the waveform is made is reversed.
Is based on the fact that ΔT is smaller than in the case of N waveforms.
The waveform applied to the print line is changed according to the change setting to the registers SC1 and SC2.   FIGS. 35 (A) to (E) show the drive waveforms in the temperature range of 15 ° C. to 5 ° C.
When applied to Monline com, the C waveform, (B) and (C), respectively, have Q = 1 and Q = 1.
(D) and (E), the waveforms applied to the segment line seg according to
The composite waveforms (black and white, respectively) for Q = 1 and Q = 0 are shown
Therefore, writing is performed in the hatched portion.   In the C waveform, the normal waveform I 'and the inverted waveform I are 1H at 2ΔT, respectively.^*
Constitute, for example, 1H^*Are combined with a rest period.   As shown in FIGS. 34 and 35, the waveforms A and C are inverted in the line.
But also perform MH inversion, and also perform frame inversion.
I do.   Now, as shown in FIG. 36, on the screen (1F) at a certain point, the m-th segment
Intersection of the common line with the (n-1) th to (n + 2) th common lines in the scan direction scan
It is assumed that “white”, “white”, “black”, and “black” are displayed at the points, respectively.
If this is scrolled on the next screen (2F), the segment line and the first
Assuming that the intersection with the n + 3rd common line is “white”,
The display data at the intersection of the ment line and the (n-1) th to (n + 2) th common lines is
They are "white", "black", "black", and "white", respectively.   FIG. 37 shows the waveform A shown in FIG. 36 while performing MH inversion and frame inversion on the waveform A shown in FIG.
FIG. 9 is an explanatory diagram for describing a driving mode when displaying is performed as described above. Simple
Here, the case where the inversion is performed for each line and each frame is shown.
.   During the period of 1F, as shown in the upper left part of the figure, the common line com n-1, n, n +
A waveform and its inverted waveform are sequentially added to 1, n + 2 line by line.
. At this time, the waveform added to the segment line segm every 1H ("
Corresponding to “white”, “white”, “black”, and “black”), as shown in the lower left part of FIG.
As a result, a composite waveform in which writing is performed in the hatched portion is obtained.   Next, during the period of 2F, as shown in the upper right part of the figure, the common line com
In n-1, n, n + 1, n + 2, the waveform that is the inverted waveform added to the corresponding line in 1F is
Supplied sequentially. At this time, the waveform added to the segment line segm every 1H
(In 2F, the data on 1F is scrolled, so "white", "black",
(Corresponds to “black” and “white”), as shown in the lower right part of the figure.
As a result, a synthesized waveform in which writing is performed in the portion where the writing is performed is obtained. (4.9.5) Relationship between temperature and ΔT or V in line access mode   FIG. 38 is a graph showing the relationship between the temperature in the line access mode and ΔT selected accordingly.
FIG. 39 shows an example of the relationship between the temperature and the V value selected accordingly.
Show. In any case, the waveform is A in the range of 45 ° C to 35 ° C, and N in the range of 35 ° C to 15 ° C.
In the range of 15 ° C. to 5 ° C., the driving is performed with the C waveform.   The solid line in FIG. 40 shows the temperature and the responsiveness of the screen when driving is performed in this manner. FIG. The display element CS1017 (manufactured by Chisso Corporation) used by the present applicant has a temperature of 45 ° C to 5 ° C.
In the case where driving is performed while appropriately changing ΔT and V only in the N
As shown by the broken line in the figure, the responsivity changed from 18 to 3 Hz.
, ΔT and V are changed, the response is averaged to almost 8Hz as shown by the solid line in FIG.
We were able to. (4.9.6) Frame drive mode   In this example, as described above, for the horizontal frame,
Are formed at the same time when the A / D converter 950 is started to be driven.
Formed during line writing. The frame is the same color as the background color of the effective display area 104.
That is, when information is displayed in black, it is provided in white.   Table 4 shows a register FV for switching the frame driving unit 700 to form a frame.
Shows the data set in FCVc, FV2, FV3, FSVc and FV4. Where the frame common
The line Fcom is almost independent of the driving of the effective display area 104. As drive data for the common line Fcom, the common data shown in FIG.
The settings are made so that a waveform equal to the drive waveform of line com is obtained.   On the other hand, with regard to the frame segment line Fseg,
When writing a vertical frame during line writing in
Drive wave of the frame common line Fcom or common line com
Since the shape is different, each register so that white data is displayed according to each
Set the change of FV3, FV4 and FSVc.   Specifically, as the driving data of the frame segment line Fseg, when forming the horizontal frame,
A waveform equal to the drive waveform of the segment line seg shown in FIG.
When forming a vertical frame during line writing in the access mode, the segment shown in FIG.
The waveform equal to the drive waveform when Q = 0 of the line seg is
FIG. 30 (B), FIG. 34 (C) or FIG.
A waveform equal to the drive waveform when Q = 0 of the segment line seg shown in FIG.
Make the change settings so that   As a result, the horizontal frame is formed by being driven by the waveform shown in FIG. 27, and the vertical frame is formed.
In the block access mode, the waveform shown in FIG.
In the sleep mode, the wave shown in FIG. 31 (A), FIG. 33 (A), FIG. 34 (E) or FIG. 35 (E) is displayed.
It is formed by being driven in the form. (5) Display control (5.1) Outline of control procedure   There are two main features of the display control according to this example. One is the display controller 50 side.
Sending and receiving data to the word processor 1 by sending a Busy signal
This is to synchronize with the operation of the screen 102. This is essentially using FLC
The display element changes one horizontal scanning period depending on the temperature to make the operation effective.
It is caused by having made it.   Two, a normal word processor sequentially, periodically and continuously processes only image data.
(In the so-called refresh mode), whereas the word processor of this example
The sensor body 1 specifies the pixels driven by such data before the image data
Address data to transfer the data.
Instead of the fresh mode, the image data of only a specific part is determined by the address data.
It is possible to transfer and drive the data. This is a display element using FLC.
Because the child has memory, only the pixels that need to be updated are accessed.
It comes from the fact that it is enough.   In addition, in order to enable the above display control, the word processor main body 1 of the present example includes:
In addition to the functions of a normal word processor, it receives the Busy signal and
Data transfer is stopped, and address data is transferred, for example, on a horizontal synchronization signal.
It has the function of sending.   By making effective use of the features in the above display control, especially the second feature,
The following two display control modes are implemented.   That is, a block access and a line access. What is block access?
For example, 20 scanning electrode lines are defined as one block, and one block of the effective display area 104 is used.
Screen is erased at one time, and such blocks are set to, for example,
Information is accessed for each lock scanning line, and characters and the like are written. This
In contrast, line access is performed for each scanning line, and information writing is performed.
That is, it is not performed to make all "white" in advance.   FIG. 41 shows these display control forms in a program flow.
With reference to FIG. 41, an outline of the display control in this example will be described.   In FIG. 41, first, when the power of the word processor 1 is turned “ON”,   The INIT routine is automatically started (Step S101). Here, the Busy signal
When the power is turned ON, the frame 106 is driven and the effective display area 104 is turned off.
And the temperature compensation for it is performed. Finally, the Busy signal is turned off and interrupted. Generated by the transfer of address data from the
If the address data does not come, the program is not executed and the display screen 102
It stays still.   Next, when the address data is transferred and an interrupt request occurs, this internal interruptThus, the above-mentioned block access or line access is separated. Ie LS
Go to TR routine for line access, go to BSTART routine for block access
Access. This is manually performed in advance by the switching means 520 provided at an appropriate part of the above.   The line access mode is set by the switching means 520, and IRQ1 is generated.
When   The following program is executed to proceed to the LSTR routine. First, LSTR
Before proceeding to the routine, in step S103, based on the temperature compensation data
Refer to the line access mode data in the lookup table shown in FIG.
And the system clock data for line access to the register TCONR of the timer TMR2.
Set.   Next, in step S104, the frame counter FCNT, the line counter LCNT, and the waveform
Set the recognition register CX. Here, the frame counter FCNT and the line cow
In order to invert the drive waveform every N frames and every M lines,
It is a counter provided, and the waveform recognition register CX is driven according to the temperature of FLC.
This is a register provided to change the dynamic waveform. That is, in this step The number of frames and the number of lines for which the drive waveform is inverted are set.
Which of three waveforms to use later, based on the temperature compensation data in INIT,
Is calculated, and the data is set in the register CX. The data to register CX
The setting may be performed by referring to a table based on the temperature data. Step
In step S105, based on the temperature data, a jumper for line access shown in FIG.
Table 3 shows waveforms A, N, and C according to the respective waveforms.
It determines which of LSTRA0, LSTRN0 and LSTRC0 to proceed to.   Thereafter, any one of the above-described three routines and the subsequent routines are executed.
To perform line writing. This line writing is performed frame by frame and line
The polarity of the drive waveform in each horizontal scanning period, and in the case of the waveforms A and C within one horizontal scanning period.
It is done by turning.   Final when program execution shifts to the last line access routine of the frame
Perform line writing of the line, then update the frame drive and temperature compensation data, Judge whether to change the drive waveform or not, and restart the LSTR routine corresponding to the waveform.
It is.   On the other hand, when the block access mode is set by the switching means 520 described above,   The BSTART routine is started. Here, the Busy signal is turned “ON” and the
Read the address data and check if the data is the first line of the block or the effective display area
It is determined whether the current line is the last line or the line other than the above (step S107).
And S108). Here, if the address data is the first line and not the last line,
Come   Branch to the LINE routine. Here, one line is based on the transferred image data.
Line writing. Next, set the Busy signal to “OFF” and wait for an interrupt request. Chin is activated.   If the address data is the last line of the effective display area 104 in step S108,   Execution branches to the FLINE routine. Here, line writing for one line is
Do. Next, update the frame drive and temperature compensation data, and set the Busy signal to “OFF”. Then, the BSTART routine is started again.   In step S108, if the address data is the first line of the block,   Execution branches to the BLOCK routine. Here, the line specified by the address
Erase all the blocks to which it belongs, and set the area of such blocks to “white” (step
S111). Next, proceed to the LINE routine (step S109), and perform the same processing as described above.
Do. Display control in the block access mode is performed by the procedure described above,
Write information. Then, this signal generates a non-maskable interrupt request NMI and PWOFF
Is started. Here, the Busy signal is set to “ON” and the effective display area 104 is erased.
All areas are set to “white”. Next, the power status signal and Busy signal are
“OFF”, thereby turning off the power of the word processor 1 (step
S112).   As is clear from the above, two forms of display control, namely, block
Address and line access, the address
Data is sequentially, periodically and continuously transferred over the entire effective display area.
In this case, refresh driving is performed, and address data of a predetermined portion is
If the transfer is intermittent, the partial rewrite drive is performed.   Note that in the details of the control procedure described below,
Assuming that data and image data are transferred in refresh mode
Give an explanation. (5.2) Details of control procedure (5.2.1) Power on (initial)   Processing automatically started when the power of the word processor 1 is turned on
Will be described with reference to FIGS. 42 and 43.   FIG. 42 shows a flowchart of the process to be started, which is described above with reference to FIG.
INIT routine. FIG. 43 shows the INIT routine and the PWOFF routine to be described later.
The following describes the processing performed by the control unit 500 for each step.
Will be described. S201:   Set the power status (P ON / OFF) signal to “ON” and the signal Light to “OFF”.
At the same time, the Busy signal is turned “ON” via the data output
Output to main unit 1. While this Busy signal is being output, the word processor 1
Address data is not transferred. This is to effectively drive the FLC display element
Another reason is that one horizontal scanning period is changed depending on the temperature. That is,
The driving time of the FLC display element in the effective display area 104 and the
Synchronization with data transfer time, in other words, VRAM operation time in word processor 1
Since the display control device main body 50 outputs a Busy signal,
Therefore, synchronization is achieved (FIG. 43, time point: only numbers are described below). S203:   In the predetermined area in the register section 630 of the data output section 600,
The drive waveform generation control data for driving the display area is set. This is the
The waveform generation control data stored in the ROM 503 is converted into data as shown in Tables 1 and 4.
This is set in the register section 630 of the output section 600. S205:   Driving voltage value for initial frame driving and system clock which is the basis of one horizontal scanning period
Each data of the lock is sent to the timer TMR2 of the D / A converter 900 and the controller 500.
In the register TCONR. Block access, line access and
And basic time data of each block access at power-on / off
Set. S207:   The control unit 500 transfers frame drive control data from the data output unit 600 to the frame drive unit 700.
Then, based on this, the frame driving unit 700 performs frame driving. By such driving, the frame 106
And the display screen 102 is always kept in a good state. This is valid
While driving the display area 104, a voltage is also applied to the frame 106 to change the light transmittance.
This is to prevent the part of the frame 106 from becoming turbid and deteriorating the image quality.   Further, in this example, the frame portion 106 is set to “white (the alignment state transmitting the light from the light source FL).
) ", The effective display area 104 is set to" white (light transmitting state) ", and
Black ”. In addition, “black” and “white” in these displays
The definition is not limited to the above example, and there are also displays in which "black" and "white" are inverted.
Alternatively, a display for distinguishing the frame 106 from the effective display area 104 is also provided by the device according to the present embodiment.
It is possible.   The frame driving in step S207 is performed over one horizontal scanning period.
In the meantime, in the meantime, in FIG. 2, the transparent electrode 15 for the frame disposed on the lower glass substrate 120 is shown.
0 and the segment electrode 124 and the common electrode
Driving is performed by applying a voltage signal to the frame transparent electrode 151 parallel to 114. Therefore, the frame
Driving of the remaining frame (vertical frame) is not performed during this period.
At the time of erasing the effective display area 104 described later in step S213, the common electrode is also used.
This is done by:   In this step, A / D conversion is performed simultaneously with the above-described frame driving. Take
A / D conversion is performed on the ambient temperature information on the display screen 102 detected by the temperature sensor 400, i.e.,
The FLC temperature information is read by the A / D converter 950 and converted to digital data.
(Time and). S209:   Perform temperature compensation. That is, the A / D conversion data obtained above is read, and the
Refer to the look-up table (Fig. 12) stored in the ROM 503 in 0, and perform temperature compensation.
The obtained drive voltage V, system clock, and delay data are obtained.   The above process will be described in detail below with reference to FIG. Fig. 44 shows A / D conversion
The data is represented by a drive voltage V, a system clock which is the basis of one horizontal scanning period, and each delay. Algorithm and look-up table when converting to each time
It is assumed that, for example, temperature data 80H shown in FIG. This 80H is
Indicates the lower bits of the address in the table,
In, the analog temperature data is converted to the digital temperature corresponding to the lower bits of the address.
The operation to convert to degree data is performed.   Here, the arithmetic unit ALU of the control unit 500 stores the drive voltage data in the data 0080H.
Equivalent to upper address bit data in the address area (data area related to D / A converter)
To offset the E900H. This causes the contents of index register IX to be changed to E9
Set to 80H and obtain the data corresponding to this address. This temperature compensated drive voltage
The value is output to the power controller 800 via the D / A converter 900. next
The arithmetic unit ALU keeps the lower bit data of the index register
The order bit data is incremented by 1 and the content is set to EA80H. this is,
Corresponds to the address of the system clock table in the table.
Obtain compensated data. The system clock data which is the basis of this one horizontal scanning period
Data in the time constant register TCONR of the timer TMR2.   By the same processing, hereinafter, block access, line access, and power
-Each delay time data in block access at ON / OFF
Set in registers CNTB, CNTL, and CNTBB for timer TMR1. S211:   The drive start time of the effective display area 104 is synchronized. In other words,
Control unit 500 to completely synchronize access start and actual effective display area drive start.
For example, when the rising edge of the clock output pulse Tout of the timer TMR2 has
At this time, an internal interrupt request IRQ3 of the CPU of the control unit 500 is issued. This enables the active table
The actual driving of the indicated area is started (time point). S213:   The erasure of the effective display area 104, that is, the entire area is all "white" in this example.
. As a result, the display screen 102 at the time of power-on is improved due to dust from the previous frame drive.
Be good.   The erasing of the effective display area 104 is performed by, for example, using 20 scanning lines for each block. It is driven as a lock, so that one block is erased in one horizontal scanning period.
It is.   In addition, this drive causes the entire effective display area 104 to be set to “white” from the word processor main body 1.
Is not performed by receiving image data that is
This is done by automatically setting the shape on the program as described above.
is there. This makes it possible to erase the effective display area at the time of power on / off.
. S215   One horizontal scanning period is adjusted. That is, the delay data of the register CNTBB is
Timer TMR1 counts its own clock pulse based on this data.
To This allows one horizontal scan between the effective display area 104 and the program execution time.
The period is adjusted, and an internal interrupt request IRQ3 is generated when a predetermined time comes.   That is, the timer TMR1 compares the basic time data set in step S205 with the basic time data.
A predetermined time is set based on the temperature compensation delay time data obtained in step S209.
When the time taken from an appropriate point in time is counted, an internal interrupt request is
What happens. S216:   Steps S211, S213, and S215 are performed for each block, that is, for one horizontal scan.
It is performed each time. Therefore, in this step, the entirety of the effective display area 104 is
It is determined whether or not the block has been completed. If the determination is negative, the process returns to step S211 again.
The above process is repeated until the end of all blocks (time). S217:   If it is determined in step S216 that all blocks (effective display areas) have been completed,
The signal D is set to “OFF”, and the signal D can be transferred from the word processor 1. same
At this time, the signal Light is turned “ON”. At this time, the operator of the word processor 1
After the power of the main body 1 is turned on, the display screen 102 is displayed,
The user feels that the source has been turned on.
01 to S215, especially the drive of the frame 106 and the effective display area 104 of the display screen 102. The movement is already performed as the initial display control (time point). S219: This occurs when address data is transferred from the processor body 1,
Thus, execution of each program described later is started. Therefore, the address data
Until the data is transferred, the standby program is executed and the common line and segment are executed.
Both lines are kept at the same potential or grounded. At this time the display screen
102 remains stopped. Instead, the power supply to the display device 100 is stopped.
Stop, for example, cut off the power supply to the power controller 800 itself and generate a voltage signal
May be turned off. Is set in advance, and these settings are, for example, word processing.
Depending on the usage pattern of the operator, the data handled by the word processor, etc.
Performed by the operator. (5.2.2) Block access 45 (A) to (D) and FIG. 48 (A)
This will be described with reference to FIGS.   45 (A) to 45 (D) are stored in the ROM 503 of the control unit 500 in the form shown in FIG.
FIG. 9 is a flowchart of a program related to display control stored therein, in which block access is performed.
It is activated at each stage of the display control.   48 (A) and (B) show time charts of such display control.   Set the Busy signal to "OFF" (at the time of Fig. 48: only numbers below) and wait state
The control unit 500, which was located at Start RT routine (time). Hereinafter, referring to FIG. 45 (A), the BSTART
A description will be given of the display control in the application. S301:   Read address data. The address data RA / D transferred to the data output unit 600 is
Read into the control unit 500. S303:   Address conversion as described in (4.3.2) above based on the read address data
Program to be executed with reference to the jumping table shown in FIG.
Set the address of the system. S305:   The Busy signal is set to “ON” (time), and the next address data transfer is rejected. S307:   Execution branches to the program at the address set in step S303 (time).
If the address data RA / D is the first line address of the block, BLOCK
If the last line address of the effective display area, go to the FLINE routine.
If the address is other than the above, execution branches to the LINE routine.   When the BLOCK routine shown in FIG. 45 (B) is started, the following processing is performed. S309:   Performs address translation and settings. That is, the register section 63 of the data output section 600
Read address data RA / D transferred to registers RA / DL and RA / DU in 0, and
Based on the address data, as described in (4.3.3), the line to be driven
Address conversion for selecting an option. This translated address is shown in Figure 12.
The address data is obtained by referring to the indicated line table. This data is
To the registers DLL and DLU in the register section 630 of the data output section 600. S311:   The drive mode is block access. That is, the register of the data output unit 600
Data indicating block erase in block access mode is stored in the register DM in the data unit 630.
Set. S313:   Synchronize the operation start time. That is, as described above, the effective display area 104 and the
To completely synchronize the operation timing with the program execution, Waiting for, for example, the rising edge of the clock output pulse Tout of the TMR2,
An internal interrupt request IRQ3 is generated when a falling edge occurs. This allows the output
Synchronization between the pulse Tout and the program execution timing, so the output pulse Tout is valid
This is the basis of one horizontal scanning period and operation timing in the display area 104.
Therefore, the operation timing of program execution and the effective display area 104 can be synchronized.
Will be. S315:   Time adjustment until the end of image data transfer is performed. That is, the time chart of FIG.
As shown in the chart, the image data transfer is performed immediately after the address data transfer,
Waiting for this transfer end (time point), access to the effective display area 104 is started.   Here, the image data transfer time means, for example, one run from the word processor main body 1.
Assuming that 800 bits of image data to be scanned are transferred at 5 MHz in 4-bit parallel,
40 μsec is added to this transfer, and further, these image data are
Is the same as the time to be stored.   This routine BLOCK is mainly for erasing blocks.
Deletion of image data does not require image data.
The transfer is performed because the data transfer for the next line access is being performed.
is there. Alternatively, do not transfer the image data here, and
It may not be executed. S317:   Start block erase (time). This allows one horizontal scan period (1H)
Lock, i.e., access 20 scan lines, for example, and make all such "white" blocks
And As described above, these driving operations are performed by receiving all “white” image data.
Instead, a predetermined block erase waveform is set.   Also, as is clear from FIG. 48 (A), this block erase start time (time)
In the valid display area 104, whether the last line of the previous block has been written or
Or the vertical retrace interval has expired. S319:   Adjustment on a program for one horizontal scanning period is performed. That is, as already mentioned
The access time in the effective display area 104 changes with the temperature fluctuation of the FLC display element.
In this case, one horizontal scanning period in these effective display areas 104 is performed.
Adjust the program execution time according to the length of the interval.   As a specific method, the timer TMR1 in the control unit 500 is controlled by its own clock.
For example, from the point in time when the address data is transferred and the program starts (point in time)
Timing is performed, and when a predetermined time has elapsed, an internal interrupt is issued to the CPU 501 in the control unit 500.
A request IRQ3 is generated to branch to the next program routine.   Here, the method of determining the predetermined time is, as described in step S209 of (5.2.1),
Due to the temperature compensation, the program execution time is stored in the table area CNTB shown in FIG.
And the delay time are stored as count data.
Ima TMR1 compares the count number of its own clock with the contents of CNTB, and sets a predetermined value.
When counting, an internal interrupt request IRQ3 is generated.   When a predetermined time has elapsed, the execution of the program will be LINE routine due to the occurrence of IRQ3.
Branch to the point (time).   FIG. 45 (C) shows a flowchart of the LINE routine.
Invoked as a continuation of the CK routine or directly from the BSTART routine
It is what is done. In the following, it is explained as a continuation of the BLOCK routine.
In the description of the steps, detailed descriptions of the same processes as those already described are omitted. S321:   When the LINE routine is started by IRQ3 (at the time), the address conversion and setting are performed.
Perform settings. S323:   The drive mode is assumed to be line writing in the block access mode. That is,
Data indicating this is set in the register DM in the register section 630 of the data output section 600.
. S325:   Synchronize the operation start time. S327:   Time adjustment until the end of image data transfer is performed. Here, in the previous BLOCK routine
If the image data has been transferred, there is no need to transfer the data
The same time may be passed without execution. S329:   Start line access (time). At this point, the block erase ends.
According to the transferred image data of one scanning line, one scanning line of the block top line is used.
Is written, that is, displayed. S331:   Adjustment of one horizontal scanning time is performed (time point “▲ 10 ▼”). S333, S335 During this time, no program is executed. Next, the LINE routine is executed to write the second scan line of the block. Less than
As described above, by repeatedly executing the BSTART routine and the LINE routine,
To complete the writing of the scanning lines of all blocks, erase the next block and
Perform writing.   Through the above processing, the address data indicating the last line of the effective display area 104 is converted.
When sent, the flow chart of FIG. 45 (D) and the time chart of FIG. 48 (B)
The process as indicated by the arrow is started.   That is, address data indicating that this is the last line of the effective display area 104 is transferred.
When it is sent (at the time of Fig. 48 (B): only the following numbers are written), an interrupt request is sent. Here, since the address data indicates the last line of the effective display area 104,
After this routine, the FLINE routine shown in FIG. ).   Hereinafter, each step of the FLINE routine will be mainly described with reference to FIG. 45 (D) and with reference to FIG. 48 (B).
An explanation will be given for each top. Details of the same processing as described above are omitted.
Good. S336, S337, S339, S341, S343:   Set Busy to “ON”, perform address conversion and setting, and set the drive mode to block
Access mode line writing is performed, and the operation start time is synchronized. In addition,
Adjusts the time until the end of data transfer. S345:   The writing of the last line is started (time point). At this point, the effective display area 104
The writing of the penultimate line is completed. S347:   It is determined whether or not the last line writing in the effective display area 104 has been completed. finished
In this case, the process proceeds to the next step S349. This judgment determines the last line of the effective display area 104.
This is done only when accessing, and in the case of other access,
It only monitors the start of access. S349:   In this step, waveform control data for frame driving performed in the next step is decoded.
The data is updated by setting in the register section 630 of the data output section 600. In addition, frame drive
If the system and the like are set independently, frame driving can be performed without updating data.   However, in the INIT routine shown in FIG.
The frame drive voltage value is set along with the data setting.
In frame drive performed during the flyback period, the temperature was previously compensated by the INIT routine.
The drive voltage value is used as a reference. S351, S353   Driving of the frame 106 and A / D conversion are started (time). Vertical retrace from this point
The interval begins. At the same time as the end of A / D conversion, based on the A / D converted temperature data,
The drive voltage value, system clock, and delay time data are obtained. That is, temperature compensation Update the compensation data.   In the frame driving of step S351, only a part (horizontal frame) of the frame 106 is driven to
"White", and the remaining part (vertical frame)
What is done in parallel with the driving of the region 104 is that
That is what I described in Chin's description. However, the drive system of these frames 106 is not
If it is independent of the drive system of the effect display area 104, it is possible to drive the frame 106 all at once.
Both are possible.   Further, by forming the frame 106 by performing electric driving, the effective display area 10 is formed.
4 We have tried to improve the outside image quality, but
, Coating, etc., without considering the image quality outside the effective display area 104
Needless to say, it may be done. S355, S357:   As described above, writing of the last scanning line in the effective display area 104, and immediately thereafter,
Frame drive, temperature compensation, etc. in the vertical retrace period.   Thereafter, the address data, that is, the address of the top scanning line of the effective display area 104 is read. Erase and line write are performed every time. (5.2.3) Line access 46 (A)-(L), FIG. 49
This will be described with reference to (A) to (D).   46 (A) to 46 (L) are stored in the ROM 503 of the control unit 500 in the form shown in FIG.
FIG. 7 is a flowchart of a program related to a displayed display control, and includes a line access table.
It is started at each stage of the indication control.   FIGS. 49 (A) to (D) show time charts of such display control.   The main difference between the line access in this example and the previous block access is No information is deleted beforehand, and information is updated for each scanning line without erasing scanning lines in advance.
That is, display is performed. Also, line writing in line access is
The polarity of the drive waveform is inverted every frame, every frame, and within one horizontal scanning period.
Do it. The following is a description of the same processing as in the previous block access display control.
In the following, a detailed description will be omitted.   Set the Busy signal to “OFF” (at the time of Fig. 49 (A) or (C): Write only the numbers below.
The control unit 500 in the standby state receives the address data (time). Starts the indicated LSTR0 routine (time). This LSTR0 routine operates on the A waveform.
LSTRA0, LSTRN0 corresponding to N waveform, or LSTRC0 corresponding to C waveform
This is selected according to the temperature of the FLC as described above. Of these, LSTRA0
Drive waveform is one horizontal scan in FLC drive executed by LSTRC0 and subsequent routines.
The polarity is inverted within the period, the inverted waveform and the normal waveform, and the drive suspension period between them
As a result, an A waveform or a C waveform is formed.   In the following description, the letters A, N or
C may be omitted in some cases.   Hereinafter, the display control in the LSTR0 routine will be described with reference to FIG. 46 (A). S401:   Read address data. S402:   Whether the read address data is for the last scanning line of the effective display area 104
Judge. If it is the data of the last scan line, the process goes to the FLN0 routine of step S404.
Branch, and if not, branch to the LLN0 routine.   The following shows the display control for the LLN0 routine in the case of LLNA0 or LLNC0.
This will be described with reference to FIGS. 46 (C) and 49 (A). S410, S411, S413:   Address conversion and setting are performed by setting the Busy signal to “ON” (time point). Also,
The drive mode is set to line access. S414, S415:   It synchronizes the operation start time and adjusts the time until the end of image data transfer. S416:   Here, the inverted waveform of the first half is set. That is, in common line driving
Assume that the inverted waveform data of the A waveform or the C waveform is the contents of the register. S417:   The waveform data of the register REG2 is transferred to the registers CC1 and CC2 and SC1 of the data output unit 600.
And 2 to output the line with the inverted waveform in the first half of one horizontal scanning period.
Start access (time). S418:   Time adjustment for one horizontal scanning period is performed (time point). Here, in the first half of one horizontal scanning period
Line access by the inverted waveform of
A drive suspension period is set between the operation and the access. This is the timer TMR1
This is performed using the delay time data of the registers CNTB and CNTL.
In the pause period using the delay time data of one CNTB and four CNTLs
To form S419, S421, S422, S423:   Here, the same processes as those in steps S411, S413, S414, and S415 described above are executed.
In the time adjustment processing of step S423, since the data transfer has already been completed, step S4
No execution is performed for the same time as the processing of 15. S424:   In the same manner as the processing in step S416, the normal waveform in the latter half is set here.
. That is, the normal waveform data of the waveform A or waveform C is stored in the register REG2.
And S425:   In the same manner as in step S417, the normal waveform in the latter half of one horizontal scanning period is used.
Start line access (time).   By the processing in step S417 and this step, writing with the composite waveform is
This is performed in either the first half or the second half of the rest period of the horizontal scanning period. S426:   Wait for a predetermined time to adjust one horizontal scanning period, and wait for internal interrupt request IRQ3
Depending on the occurrence (time point), the program is started again, and execution is executed on LINVA0 or LI
Proceed to NVC0 routine.   Hereinafter, the LINVA0 and LINVC0 routines will be described with reference to FIGS. 46 (I) and 49 (A).
I will tell. S430, S431: S432, S433, S434: Proceed to S433 to reset the line counter LCNT and go to the LSTRA1 or LSTRC1 routine
move on.   If a negative determination is made, the process proceeds to step S434, where the contents of the line counter LCNT are discarded by one digit.
Reset and return to LSTRA0 or LSTRC0.   In step S402 of the LSTR0 routine, the transferred address data is
If the last scan line is determined to be 104, processing branches to the FLLN0 routine.
I do.   Hereinafter, the display control of the FLLN0 routine will be described with reference to FIGS. 46 (E) and 49 (B).
I will tell. S440, S441, S443:   Set the Busy signal to “ON” (at the time of FIG. 49 (B): Write only numbers below) and set the address
Perform conversion and settings. In addition, the drive mode is line-accessed. S444, S445:   It synchronizes the operation start time and adjusts the time until the end of image data transfer. S446:   The inverted waveform of the first half is set in the same manner as in step S416 described above. S447:   In the same manner as in step S417, the write operation using the inverted waveform in the first half of one horizontal scanning period is performed.
Access starts (time). S448:   Time adjustment for one horizontal scanning period is performed (time point). Here, as described in step S418
The drive suspension period is formed as described above. S449, S451, S452, S453:   The same processing as in steps S441, S443, S444, and S445 described above is performed, but
In the time adjustment process of S453, since the data transfer has already been completed, the process of step S445
No execution for the same time. S454:   In the same manner as the process in step S446, the normal waveform in the latter half is set here.
. S455:   In the same manner as the processing in step S447, a normal waveform in the latter half of one horizontal scanning period is used.
Start line access (time). S456:   It is determined whether or not the writing of the last line of the effective display area 104 has been completed. End
If so, the process proceeds to the next step S457. S457:   In this step, waveform control data for frame driving performed in the next step is set.
Set. S458, S459:   Driving of the frame 106 and A / D conversion are started (time). At this point, the active display area
The writing of the last scanning line in the area 104 has been completed. At the same time as the end of A / D conversion,
Update the compensation data.   Upon completion of the process in step S459, the program execution ends in the FINVA0 or FINVC0 loop.
Proceed to Chin.   Hereinafter, the FINVA0 or FINVC0 routine will be described with reference to FIGS. 46 (K) and 49 (B).
explain. S460, S461: S462: Performs the contents of the waveform recognition register CX based on the temperature data of the temperature compensation performed after the access.
Calculate and compare with the contents of CX. If it is different in this comparison, the control routine
Returning to step S104 described above with reference to FIG. 41 to change the
Select one of the routines according to the waveform. If not, step S4
Go to 63.   In this way, in the FLC display control by line access, the temperature state of the FLC is detected.
If the temperature range has changed since then, change the drive waveform.
Thus, more appropriate display control is performed. S463, S464, S465:   Here, it is determined whether or not the frame counter FCNT is 0. If the judgment is affirmative,
Proceed to step S464 to reset the frame counter and line counter and
Proceed to Chin.   The LSTR1 routine and subsequent routines are shown in FIG. 46 (B) in their entirety.
As shown in FIG. 46 (A), the LSTR0 routine
And almost the same routines that follow it, except for LSTR0
In the line access by the routine, the first half of the line access has an inverted waveform and the second half has the inverted waveform.
-Access with the normal waveform, the first half with the normal waveform, and the second half with the inverted waveform
Is to access. Routines LLN1, FLLN1, and LINV1 that follow the LSTR1 routine
And FINV1 are shown in Fig. 46 (G), Fig. 46 (H), Fig. 46 (J) and Fig. 46 (L) respectively.
The description is omitted.   As described above, for example, the frame counter FCNT and the line counter LC
If the value of NT is set to 1, the value of the line counter LCNT is set to 1 first, and
Assume that writing is performed in the first half of one horizontal scanning period for the first scanning line to be accessed. Then, the next scan line is written in the first half, and thereafter, alternately in the first half or the second half.
Writing is performed and goes to the last scanning line. And in the next cycle, the previous cycle
In the first half of the scan line, the write line was
In the scanning lines for which writing has been performed in step (1), writing is performed in the first half.   In the line access using the N waveforms, the polarity of the waveforms is inverted within one horizontal scanning period.
Not performed. However, as described above, the frame counter FCNT and the line counter
By setting the value of LCNT appropriately, every frame and line according to that value
The polarity of the waveform is inverted every time.   Hereinafter, the display control for the N waveform will be described with reference to FIGS. 46 (D) and (F) and FIGS. 49 (C) and (D).
It will be explained while referring to the figures. The routine different from the routine described so far is LLNN0
And 1 and FLLNN0 and FLLNN1; the LLNN0 and 1 routines are S470, S471, S474, S475:   These processes are the same as those described above, that is, when the Busy signal is turned “ON”.
(Time), and perform address conversion and setting. Next, change the drive mode to line access
And synchronize the operation start time. Also, adjust the time until the end of image data transfer.
Do. S475-1:   Here, the waveform is set. That is, the N waveform data is used as the contents of the register.
However, the waveform data set in the LLNN0 routine is normal waveform data.
Yes, it is inverted waveform data in the LLNN1 routine. S476:   The waveform data of the register is transferred to registers CC1 and 2, SC1 and
2 to output the line access with normal waveform or inverted waveform.
Start (time). S477:   One horizontal scanning period is adjusted.   After the processing described above, program execution proceeds to the LINVN0 or LINVN1 routine
. These routines are the same as LINVA0 or LINVA1 described above, so their explanation is omitted.
Abbreviate.   With the above routine, one line of N waveform access is performed, and
When access is repeated and the last line is reached, the FLLNN0 or FLLNN1 routine is started.
It is.   Hereinafter, such a routine will be described with reference to FIGS. 46 (F) and 49 (D).
. S480, S481, S483, S484, S485:   These processes are the same as those described above, that is, when the Busy signal is turned “ON”.
(Time), and perform address conversion and setting. Next, change the drive mode to line access.
And synchronize the operation start time. Also, adjust the time until the end of image data transfer.
Do. S485-1:   In step S475-1, waveform setting is performed in the same manner as described above. However, FLLNN0 le
In the routine, the waveform data to be set is normal waveform data, and the FLLNN1
In the chin, it is inverted waveform data. S486:   In the same manner as described above in step S476, the normal waveform or the inverted waveform
Start in-access (time). S487, S488, S489, S490:   In these steps, first, the writing of the last line of the effective display area 104 is completed.
Is determined, and when it is completed, the waveform control data for frame drive is
Set.   Next, driving of the frame 106 and A / D conversion are started (time point). Same as A / D conversion end
At time, the temperature compensation data is updated, and the process proceeds to the FINVN0 or FINVN1 routine.   The FINVN0 and FINVN1 routines are the same as those described in FIGS. 46 (K) and 46 (L).
Since the description is the same as that of FIG. (5.2.4) Power off   The operator of the word processor 1 performs an operation of turning off the power using a key or the like.
Then, at this time, the PWOFF routine related to the display control when the power is turned off is started.
You.   Hereinafter, referring to the time chart shown in FIG. 43 and the flowchart of FIG. 47.
Next, such display control will be described.   When an operator operates a key or the like to turn off the power, a word processor In this case, a non-maskable interrupt request NMI is issued and the PWOFF routine is started.
This interrupt request NMI is an unconditional interrupt, and the control unit 500
Even if it has been performed, the following process is immediately started. That is, S501:   The Busy signal is turned “ON” and the Light signal is simultaneously turned “OFF” (at the time of FIG. 43:
Only the numbers are shown below). S503:   Synchronize the operation start time. This is the same processing as described above. S505:   Driving of the effective display area 104 is started (time point). This drive is used in the INIT routine.
One block of the effective display area 104 is erased in one horizontal scanning period as in the case of
Is what you do. By such driving, the entire area of the area 104 is set to “white”, and its image quality is
In order to prepare for the next display. S507:   One horizontal scanning period is adjusted. This processing is the same as that described above. S509:   The above steps S503, S505 and S507 are performed each time one block is erased.
Therefore, in this step, all blocks, that is, the effective display area 104
It is determined whether or not all erasures have been completed. S511:   When it is determined in step S509 that the processing has been completed (time “▲ 10 ▼”), the power
ー Set the status (P ON / OFF) signal to “OFF” and also set the Busy signal to “OFF”
(Time (6) Effects of the embodiment   According to the above embodiment, the following effects can be obtained. (6.1) Effect of frame formation   When the display device is composed of FLC elements, the effective display area on the display screen 102
By providing a frame portion 106 outside the FL, the FL corresponding to the area outside the effective display area 104
Prevents the deterioration of the appearance of the display screen 102 caused by the unstable state of the C element
Not only can it be possible, but it is difficult to
It can also prevent a wake-up situation.   In particular, the electrodes for the frame are arranged corresponding to the frame portion 106 as in this example, and the frame is electrically formed.
Is performed, a mechanical member such as metal or plastic is used as a frame on the display screen 102.
It can be mechanically effective by placing it on the surface or applying paint etc.
Compared to the case where the display area 104 is divided, mechanical adjustment of the arrangement position is unnecessary,
Also, depending on the handling position of the display device, the occurrence of blind spots that may occur due to the placement of mechanical members
Does not occur. Further, the same color as the background color of the display data on the effective display area 104 or
Improves flexibility when forming a frame, such as being able to form a frame in a different color
. (6.2) Effect of temperature compensation   The driving energy (voltage and voltage) of the FLC element corresponding to the effective display area 104 and the frame 106
And pulse width) are compensated according to the temperature just before the write timing.
Therefore, stable driving is possible regardless of temperature conditions, and display devices using FLC elements
Display reliability can be improved.   In particular, by updating the compensation data during the vertical retrace period as in this example,
High-speed display processing is possible, and temperature data detection commands, that is, A / D conversion
Display processing is performed by driving the horizontal frame according to the drive command of the unit 950.
Efficiency can be further improved. (6.3) Effect of control in response to image data input   A means for waiting for input of image data from the host device is provided, and in response to the input,
Since the operation is started, a display using a display element without memory
Refresh drive that is performed continuously regardless of whether the display contents have changed Display data only when the display content changes.
New discontinuous driving is also possible. Refresh drive is possible,
There is almost no need to update the specifications of the existing host device. Also discontinuous drive
As a result, power consumption can be reduced, and as a host device,
It is sufficient to send data only when the screen needs to be updated.
The burden on software or hardware can be reduced.   The host device responds to input of one unit (for example, one line) of image data.
On the other hand, since a busy signal is sent out, various settings can be made after this.
I will be able to. In this case, the host device receives the busy signal and transmits the image data.
It is enough to add a function to wait for transfer.   Further, in this example, image data is sent from the word processor main body 1 as a host device.
Start / stop according to the presence or absence of input of real address data supplied in addition to data
And block to be accessed based on the real address data.
Recognition of lines or lines enables partial rewriting, and furthermore, refreshing
Updating of the temperature compensation data at the time of menu driving is also possible during the vertical flyback period. (6.4) Effect of display driver   Electrodes (common com, segment line) provided on the display 100 composed of FLC elements
seg, frame common line Fcom, and frame segment line Fseg).
Supply lines and switches to connect / disconnect each supply line and electrode are provided
Means for performing switch setting according to the supply of waveform data (common
Side drive section 300, segment side drive section 200, and frame drive section 700).
The electrodes can be appropriately driven with various driving waveforms depending on the contents.   In the embodiment, the waveform data can be changed and supplied as needed in the control process.
Therefore, drive such as block erase, image formation, frame formation, screen clear, etc.
This can be performed by using a waveform, and the image quality can be improved. (6.5) Effect of forced screen clear   The display screen 102 of the display 100 composed of FLC elements when turning on and off the power
Has been cleared, so the display screen 102
It is possible to easily recognize the start of use or the power-off.   In particular, in the embodiment, the data for clearing (eg,
(For example, all-white data) so that they can clear themselves.
Therefore, the burden on the host device can be reduced and clearing can be speeded up.   In addition, the configuration in which the screen can be cleared by itself is used, for example, during operation.
When clearing a surface, instead of receiving all white data from the host device, simply
It is also possible to take control only to receive only the
The effect can be applied. (6.6) Effects of power supply controller installation   Mark the electrodes (line com, seg, Fcom, Fseg) provided on the display 100 composed of FLC elements.
Since the value of the applied voltage can be changed, the optimum value can be set according to the temperature and driving conditions.
A voltage can be supplied to the electrodes.   In particular, in the embodiment, +,-and the reference potential are applied to the common side lines com and Fcom.
Similarly, the ternary voltage is also applied to the segment side lines seg and Fseg.
The voltage can be applied, and a total of five different voltages can be generated. Also, 1
One value (VC) is fixed, and the relative ratio of the other values can be set in advance.
Because some output voltages are used to determine other output voltages, some
Since a total of 5 voltages can be generated according to the change of the force voltage, it is appropriate for the temperature condition etc.
It is easy to adjust the voltage value.   In addition, the IC used for the common side driving element requires high withstand voltage
However, high operating speed is required for the IC used for the segment side drive element,
As in this example, one voltage is fixed, and the voltage is changed while maintaining the relative ratio to it.
By doing so, the specifications of both can be unified and the manufacturing process can be simplified. (6.7) Effect of waveform change and inversion drive   In line access mode, the temperature range normally used is divided and
In addition to defining the appropriate drive waveform in the divided temperature range of
Pulse width and voltage are adjusted for drive waveforms according to temperature.
Thus, the operation characteristics could be averaged.   In addition, as a result of performing in-line inversion, the total driving energy in one line is set to 0.
Therefore, a stable state of the FLC element can be secured.   Furthermore, as a result of performing the MH inversion, one or several adjacent lines are inverted.
Phase, which prevents the operator from feeling swelling on the display screen.
Came.   In addition, as a result of performing frame inversion, intersection of common lines and segment lines
The timing at which the same color data is written for a point is shifted. For example,
Comparing FIG. 31 (A) and FIG. 33 (A), in the former, the white data is in the first half and in the latter,
Is written in the second half, and focusing on the point of segm + comn-1 in Fig. 37,
White data is written in the first half, and in the second half in the second half. As a result, I wrote in the first half
The threshold characteristics of the FLC element at the time of
Thus, the operating point on the V-ΔT curve is expanded, and a margin is obtained. (7) Modification (7.1) Composition of frame 106   In the embodiment, the frame 106 is formed electrically.
The portion corresponding to the frame 106 of the display screen 102 is not limited to
It is not covered by mechanical means or by painting, etc.
It is also possible not to consider the image quality of the part. In addition, by electric drive
If the frame drive system is provided independently, the frame drive can be performed all at once.
Both are possible. Furthermore, when the frame is formed by electric drive,
In addition to the same color as the background color, the same color as the data color may be used.   Further, in the above example, the frame drive in which the frame transparent electrodes 150 and 151 are provided independently of the drive units 200 and 300 is provided.
It is driven by the moving part 700, but both or one of them
A drive element similar to or identical to the elements 210, 310 is provided, and the drive units 200,
The drive control may be performed as a part of the drive control of 300. (7.2) Temperature compensation timing and partial rewriting   In the above embodiment, the temperature compensation is performed during the vertical blanking period. this is
, Address data and image data are periodically and continuously (refresh mode
This was possible because it was assumed that they would be forwarded. But
However, the timing of temperature compensation is not limited to the above example, and can be set at an appropriate time. For example, address data of a specific part is intermittently transferred (in partial rewrite mode)
In this case, there is no vertical blanking period, so the display control in the above example
Temperature compensation is not performed, and the display control may be inappropriate.
You.   Therefore, when driving in the partial rewrite mode, temperature compensation is performed at regular intervals.
Is desirable. For this purpose, for example, a timer provided in the control unit 500 is used.
After measuring the clock and applying an internal interrupt request at a fixed cycle, turn the Busy signal “ON”
In this case, the temperature may be compensated for.   In order to enable the drive in the partial rewrite mode, the word in the above-described embodiment is required.
In addition to the functions of the
What is necessary is just to have the function to send. Alternatively, the address data is
Image data after the address data
May be configured to determine whether to activate such display control based on the presence or absence of
Noh.   Furthermore, temperature compensation is not performed in a table system as in the above example, but is performed by appropriate calculation.
It may be performed more. (7.3) One horizontal scanning period and drive voltage value   The temperature range as shown in FIG. 9 and the corresponding frequency (ie, one horizontal scan)
Inspection period) and the relationship with the drive voltage value are not limited to this, for example,
Narrower temperature range and correspondingly appropriate frequency and drive voltage
If it is set, fine temperature compensation becomes possible. (7.4) Waveform setting   In the above embodiment, in the block access mode, the waveform data for image formation is used.
Did not update its waveform data once it was set in register 630,
However, even with the above-described apparatus configuration, the control data of the waveform and the number of 1H divisions can be obtained at an appropriate stage of display control.
It is clear that data can be updated. This allows for various driving conditions
Drive waveform can be generated.   Also, in the block access mode, as in the above example, the waveform
In addition to selecting data, change the waveform data according to the temperature and It is also possible to obtain. In this case, for example, the area EA in FIG.
00H to EE00H to specified data of ΔT corresponding to temperature in the same way as other setting data
Is stored in the same manner as in the line access mode described above.
What is necessary is just to change the shape data. Also, the waveform data can be changed arbitrarily.
Then, the present apparatus can be used to determine the optimum waveform.   Further, in the above example, the change of the waveform data is performed in the program used according to the temperature.
It is set by reading using a jumping table.
You may do it.   In addition, in the above example, the waveform including in-line inversion is 1H^*There was a pause period for
This period can be set at an appropriate time, and such a period can be set.
Otherwise, the normal waveform and the inverted waveform are merged to generate a new waveform.
Can be. For example, if no pause period is provided in the example of FIG.
A waveform can be generated that takes V1 during T, V2 during the next 3ΔT, and V1 during the last 1ΔT.
You. In other words, any arbitrary waveform can be combined to generate another arbitrary waveform with different optical response.
Will be. In addition, the drive waveform is not limited to the above example,
It goes without saying that an arbitrary waveform can be set even in a case including inversion. (7.5) Selection of block access or line access This is performed according to the form of the data to be written. This is, for example, the display screen
The size of one block in 102 is equivalent to the size of the displayed character string.
If the data to be written is only characters, numbers, etc.
Block access becomes effective because it can be performed.   On the other hand, if the displayed image is a symbol, a graphic pattern, etc. of various different sizes,
For example, display or rewriting beyond the block size must be performed.
In-access will be more appropriate. (7.6) Number of scanning lines   In the above embodiment, the number of scanning lines per block is 20 and the entire effective display area is In this example using the FLC display element, the scanning is not limited to 400.
Since the selection time / line cannot be reduced by increasing the number of lines, the number of scan lines
The display screen can be made higher definition and larger. (7.7) Deleting effective display area 104   To reset the display screen to the initial state, the effective display area 104 must be
Automatically receives all "white" data from the word processor 1 when
It was done without. However, screen clear is either on or off.
Of course. Display control of block access and line access
When it is necessary to erase the entire effective display area,
Erasing can be performed without depending on the situation.   For this purpose, for example, by operating a key or the like of the word processor body 1
Control signal such as an unconditional interrupt, and the control unit 500
The area 104 may be erased. (7.8) Position of temperature sensor 400   The temperature sensor 400 determines the distribution temperature based on the FLC temperature distribution obtained in advance through experiments or the like.
Although it is appropriately placed in a position that represents temperature, it can detect temperature more accurately.
For example, a plurality of temperature sensors may be used. (7.9) Display 100, display controller 50, and word processor 1   The form of a signal transmitted and received between the word processor body 1 and the control device 50, for example, However, it is needless to say that an appropriate one may be used.   In the above embodiment, the display and the display control system according to the word processor are taken as examples.
However, the present invention is not limited to the above example.
Of course, it can be applied to a display and a television.   Also, as an effective use of the property that FLC display elements have memory
The structure of a display device using a larger screen than is conceivable in existing television
It is also possible.   Furthermore, the present invention provides a method for displaying a still image or an image with a relatively low screen update frequency. It is effective to be applied to the case where For example, teletext and information services
On the receiver of a screw or the like, or on the clock face or the message display of various devices
When applied to a display such as a seven-segment display, drive is performed when a screen change occurs.
Since it only needs to be performed, it is a large process that contributes to power saving.   In these cases, all screens may be updated when they are changed, and if there is a partial change
Alternatively, only that portion may be updated in the same manner as the above-described partial rewriting. Also these
In this case, the temperature compensation may be performed by a periodic interrupt.
The screen to be driven has been subjected to drive correction. If the screen update cycle is long or partial
In the case of a device that performs replacement, when temperature compensation is performed, all data displayed at that time are displayed.
The body may be rewritten by, for example, outputting it again from VRAM or the like. According to this, the whole screen
Over time, a uniform and favorable display state can always be maintained. [The invention's effect]   As described above, according to the present invention, a certain driving waveform and a
A means for adding a waveform obtained by inverting a line is provided.
Or, frame inversion can be performed, so that the stability of the optical modulation element such as the FLC element can be improved.
State, good display state, or expansion of the operating point on the V-ΔT curve. This
As a result, a display device is configured using an FLC element having bistability against an electric field.
In such a case, appropriate drive control can be performed while effectively utilizing the characteristics.
Become like

【図面の簡単な説明】第１図は本発明の一実施例に係る表示装置および制御系の構成の一例を示すブ
ロック図、第２図および第３図は、それぞれ、実施例に係る表示器の一構成例を示す分解
斜視図および断面図、第４図は駆動電圧と印加時間との関係を説明するための線図、第５図(A),(B)および第６図は、FLC 素子の駆動波形を説明するための波形図
、第７図(A)および(B)は駆動電圧とFLC 素子の透過率との関係を示す線図、第８図はFLC 素子の温度と駆動電圧との関係を示す線図、第９図は本実施例に係り、制御部の記憶領域にデータとして格納される温度，
駆動電圧および周波数の関係の一例を説明するための線図、第10図は本実施例に係る有効表示領域のブロック区分を示す説明図、第11図は本実施例に係る制御部の一構成例を示すブロック図、第12図は第11図示の制御部におけるメモリ空間の一構成例を示す線図、第13図は本実施例に係るアドレス変換を説明するための説明図、第14図は本実施例に係るライン番号とジャンピングテーブルとの対応づけの一
例を示す説明図、第15図は本実施例における走査線の選択方法を説明するためのブロック図、第16図は本実施例に係るデータ出力部の構成の一例を示すブロック図、第17図は第16図示のデータ出力部において駆動波形生成の設定を行うための各
部の信号を示す波形図、第18図は本実施例に係るA/D 変換部の一構成例を示すブロック図、第19図は本実施例に係るD/A 変換部および電源コントローラの一構成例を示す
ブロック図、第20図は本実施例に係る枠駆動部の一構成例を示すブロック図、第21図は本実施例に係るセグメント側駆動エレメントの概略構成例を示すブロ
ック図、第22図は第21図示のセグメント側駆動エレメントの詳細な構成例を示す回路図
、第23図は本実施例に係るコモン側駆動エレメントの概略構成例を示すブロック
図、第24図は第23図示のコモン側駆動エレメントの詳細な構成例を示す回路図、第25図は表示器の駆動態様を説明するために表示器を簡略化して示す説明図、第26図(A)および(B)はブロック消去時におけるコモンラインおよびセグメント
ラインの駆動波形の一例を説明するための波形図、第27図は第26図(A)および(B)に示したコモンラインおよびセグメントラインの
駆動波形の合成波形を示す波形図、第28図(A)および(B)はブロックアクセスモードのライン書込み時におけるコモンラインおよびセグメントラインの駆動波形の一例を説明するための波形図、第29図(A)および(B)は第28図(A)および(B)に示したコモンラインおよびセグメ
ントラインの駆動波形の合成波形を示す波形図、第30図(A)および(B)はラインアクセスモードのライン書込み時におけるコモン
ラインおよびセグメントラインの駆動波形（Ｎ波形）の一例を説明するための説
明図、第31図(A)および(B)は第30図(A)および(B)に示したコモンラインおよびセグメ
ントラインの駆動波形の合成波形を示す波形図、第32図はＮ波形の反転波形を示す波形図、第33図(A)および(B)は第32図示の波形を出力したときの合成波形を示す波形図
、第34図(A)〜(E)はラインアクセスモードの高温域において用いるＡ波形を説明
するための波形図、第35図(A)〜(E)はラインアクセスモードの低温域において用いるＣ波形を説明
するための波形図、第36図はMH反転およびフレーム反転を行う場合の表示状態を説明するための説
明図、第37図はＡ波形より第36図示の駆動を行う態様を説明するための波形図、第38図および第39図は、それぞれ、温度とパルス幅および電圧との関係を示す
説明図、第40図は温度と表示応答性との関係を説明するための説明図、第41図は本実施例に係る表示制御手順の概略構成を示すフローチャート、第42図は本実施例に係る表示制御手順のうちの初期処理手順の一例を示すフロ
ーチャート、第43図は第42図示の初期処理および電源オフ時の処理における本実施例の動作
を説明するためのタイムチャート、第44図は本実施例に係り、温度データを駆動電圧データおよびタイムデータに
変換するアルゴリズムを説明するための説明図、第45図(A)〜(D)および第46図(A)〜(L)は、それぞれ、本実施例に係るブロックアクセスモードおよびラインアクセスモードでの詳細な表示制御手順の一
例を示すフローチャート、第47図は本実施例に係る電源オフ時の詳細な表示制御手順の一例を示すフロー
チャート、第48図(A),(B)および第49図(A)〜(D)は、それぞれ、第45図(A)〜(D)および第4
6図(A)〜(L)に示した表示制御手順による本実施例の動作を説明するためのタイ
ムチャート、第50図はTN液晶を説明するための模式図、第51図はSmC^*液晶を説明するための模式図、第52図はSmH^*液晶を説明するための模式図、第53図はFLC 分子の構造を説明するための模式図、第54図はFLC を用いた表示素子の一例を示す模式図、第55図は本発明に適用可能なFLC 表示素子の一例を示す模式図、第56図は本発明に適用可能なマトリクス電極構造を有するセルの一例を示す模
式図、第57図(A)〜(D)および第58図(A)〜(D)はFLC 素子に印加する電圧の波形を示す
波形図である。１…ワードプロセッサ、 50…表示制御装置本体、 100 …表示器、 102 …表示画面、 104 …有効表示領域、 106 …枠、 110 …上部ガラス基板、 112 …配線部、 114,124 …透明電極、 115,125 …取出し電極、 116,126 …絶縁膜、 120 …下部ガラス基板、 122 …配線部、 128 …金属層、 130 …FLC 封入部、 132 …FLC、 134 …スペーサ、 136 …配向膜、 140 …シール材、 142 …充填口、 144 …封口部材、 150,151 …枠用透明電極、 200 …セグメント側駆動部、 210 …セグメント駆動エレメント、 220 …シフトレジスタ、 230 …ラッチ部、 240 …入力論理回路、 250 …制御論理部、 260 …スイッチ信号出力部、 270 …ドライバ、 300 …コモン側駆動部、 310 …コモン駆動エレメント、 340 …入力論理回路、 345 …デコーダ、 350 …制御論理部、 360 …スイッチ信号出力部、 370 …ドライバ、 380 …基板、 382 …フレキシブルケーブル、 384 …導電部材、 400 …温度センサ、 500 …制御部、 501 …CPU 、 503 …ROM 、 505 …RAM 、 507 …リセット部、 509 …クロック発生部、 511 …ハンドシェークコントローラ、 600 …データ出力部、 601 …データ入力部、 603 …IRQ 発生部、 605 …DACT発生部、 613 …FEN トリガ、 619 …Busyゲート、 621 …デバイスセレクタ、 623 …レジスタセレクタ、 625 …22ビットラッチパルスゲートアレイ、 630 …レジスタ部、 641 …実アドレス格納制御部、 643 …水平ドット数カウンタ、 650 …デコーダ部、 661 …逓倍器、 663A〜663D…リングカウンタ、 665,669 …マルチプレクサ、 667 …４相リングカウンタ、 671,675 …マルチプレクサ部、 673 …シフトレジスタ部、 677 …出力部、 680 …ゲートアレイ、 690 …MR発生部、 700 …枠駆動部、 710,715,720,730,735,740 …スイッチ、 800 …電源コントローラ、 810,820,825,830,840 …可変ゲイン増幅器、 900 …D/A 変換部、 901 …D/A 変換器、 950 …A/D 変換部、 951 …A/D 変換器、 FL…光源、 PORT1 〜PORT6 …ポート部、 DDR1〜DDR6…入出力設定レジスタ、 TMR1,TMR2 …タイマ、 AB…アドレスバス、 DB…データバス、 com …コモンライン、 seg …セグメントライン、 Fcom…枠用コモンライン、 Fseg…枠用セグメントライン。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an example of a configuration of a display device and a control system according to an embodiment of the present invention, and FIGS. 2 and 3 are display devices according to the embodiment, respectively. FIG. 4 is an exploded perspective view and a cross-sectional view showing one configuration example, FIG. 4 is a diagram for explaining a relationship between a driving voltage and an application time, and FIGS. 5 (A), (B) and FIG. 7A and 7B are diagrams showing the relationship between the driving voltage and the transmittance of the FLC element, and FIG. 8 is a diagram showing the relationship between the temperature of the FLC element and the driving voltage. FIG. 9 is a diagram showing the relationship between the temperature and the temperature stored as data in the storage area of the control unit according to this embodiment.
FIG. 10 is a diagram illustrating an example of a relationship between a driving voltage and a frequency, FIG. 10 is an explanatory diagram illustrating block divisions of an effective display area according to the present embodiment, and FIG. 11 is a configuration of a control unit according to the present embodiment. FIG. 12 is a block diagram showing an example, FIG. 12 is a diagram showing one configuration example of a memory space in the control unit shown in FIG. 11, FIG. 13 is an explanatory diagram for explaining address conversion according to the present embodiment, FIG. FIG. 15 is an explanatory diagram showing an example of correspondence between line numbers and jumping tables according to the present embodiment. FIG. 15 is a block diagram for explaining a method of selecting a scanning line in the present embodiment. FIG. 17 is a block diagram showing an example of the configuration of a data output unit according to the present invention. FIG. 17 is a waveform diagram showing signals of each unit for setting drive waveform generation in the data output unit shown in FIG. 16, and FIG. 19 is a block diagram showing a configuration example of an A / D conversion unit according to the nineteenth embodiment. Is a block diagram showing a configuration example of a D / A conversion section and a power supply controller according to the present embodiment. FIG. 20 is a block diagram showing a configuration example of a frame drive section according to the present embodiment. FIG. 22 is a block diagram illustrating a schematic configuration example of a segment-side drive element according to an example. FIG. 22 is a circuit diagram illustrating a detailed configuration example of the segment-side drive element illustrated in FIG. 21. FIG. 23 is a common-side drive according to the present embodiment. FIG. 24 is a block diagram showing a schematic configuration example of the element, FIG. 24 is a circuit diagram showing a detailed configuration example of the common-side drive element shown in FIG. 23, and FIG. 25 is a simplified display device for explaining a driving mode of the display device FIGS. 26 (A) and (B) are waveform diagrams for explaining an example of drive waveforms of common lines and segment lines at the time of block erasing, and FIG. 27 is FIGS. 26 (A) and Common line and segment shown in (B) FIGS. 28A and 28B are waveform diagrams showing examples of driving waveforms of common lines and segment lines at the time of line writing in the block access mode. FIGS. 29 (A) and (B) are waveform diagrams showing composite waveforms of the drive waveforms of the common lines and segment lines shown in FIGS. 28 (A) and (B), and FIGS. 30 (A) and (B) are FIGS. 31A and 31B are explanatory diagrams for explaining an example of drive waveforms (N waveforms) of the common line and the segment line at the time of line writing in the line access mode. FIGS. ), A waveform diagram showing a composite waveform of the drive waveforms of the common line and the segment line shown in FIG. 32, FIG. 32 is a waveform diagram showing an inverted waveform of the N waveform, and FIGS. 33 (A) and (B) are waveforms shown in FIG. 34 (A) to 34 (E) are waveform charts showing the composite waveforms when FIG. 35 (A) to (E) are waveform diagrams for explaining a C waveform used in a low temperature region of the line access mode, and FIG. 36 (A) to FIG. 35 (E) are waveform diagrams for explaining a C waveform used in a low temperature region of the line access mode. FIG. 37 is an explanatory diagram for explaining a display state in the case of performing MH inversion and frame inversion, FIG. 37 is a waveform diagram for explaining a mode of performing the driving shown in FIG. 36 from the A waveform, FIGS. 38 and 39. Is an explanatory diagram showing the relationship between temperature, pulse width, and voltage, respectively. FIG. 40 is an explanatory diagram for explaining the relationship between temperature and display responsiveness. FIG. 41 is a display control procedure according to this embodiment. 42 is a flowchart showing an example of an initial processing procedure of a display control procedure according to the present embodiment. FIG. 43 is a flowchart showing an initial processing and a power-off processing shown in FIG. Tasks to explain the operation of the example FIG. 44 is an explanatory diagram for explaining an algorithm for converting temperature data into drive voltage data and time data according to the present embodiment, FIGS. 45 (A) to (D) and FIG. 46 (A). To (L) are flowcharts showing an example of a detailed display control procedure in the block access mode and the line access mode according to the present embodiment, respectively. FIG. 47 is a detailed display control at power-off according to the present embodiment. A flowchart showing an example of the procedure, FIGS.48 (A), (B) and FIGS.49 (A) to (D) show FIGS. 45 (A) to (D) and FIG.
6 (A) to (L) are time charts for explaining the operation of the present embodiment according to the display control procedure, FIG. 50 is a schematic diagram for explaining a TN liquid crystal, FIG. 51 is a SmC ^* liquid crystal 52 is a schematic diagram for explaining SmH ^* liquid crystal, FIG. 53 is a schematic diagram for explaining the structure of FLC molecules, and FIG. 54 is a schematic diagram of a display element using FLC. FIG. 55 is a schematic diagram showing an example of an FLC display element applicable to the present invention, FIG. 56 is a schematic diagram showing an example of a cell having a matrix electrode structure applicable to the present invention, FIG. FIGS. 57 (A) to (D) and FIGS. 58 (A) to (D) are waveform diagrams showing waveforms of voltages applied to the FLC element. DESCRIPTION OF SYMBOLS 1 ... Word processor, 50 ... Display control device body, 100 ... Display, 102 ... Display screen, 104 ... Effective display area, 106 ... Frame, 110 ... Upper glass substrate, 112 ... Wiring part, 114, 124 ... Transparent electrode, 115, 125 ... Extraction Electrodes, 116, 126… Insulating film, 120… Lower glass substrate, 122… Wiring part, 128… Metal layer, 130… FLC sealing part, 132… FLC, 134… Spacer, 136… Orientation film, 140… Sealing material, 142… Mouth, 144 ... Sealing member, 150,151 ... Transparent electrode for frame, 200 ... Segment drive section, 210 ... Segment drive element, 220 ... Shift register, 230 ... Latch section, 240 ... Input logic circuit, 250 ... Control logic section, 260 … Switch signal output section, 270… Driver, 300… Common side drive section, 310… Common drive element, 340… Input logic circuit, 345… Decoder, 350… Control logic section, 360… Switch signal output section, 370… Dry 380: PCB, 382: Flexible cable, 384: Conductive member, 400: Temperature sensor, 500: Control unit, 501: CPU, 503: ROM, 505: RAM, 507: Reset unit, 509: Clock generation unit, 511 ... Handshake controller, 600: Data output unit, 601: Data input unit, 603: IRQ generation unit, 605: DACT generation unit, 613… FEN trigger, 619… Busy gate, 621… Device selector, 623… Register selector, 625… 22 bit latch pulse gate array, 630… Register part, 641… Real address storage control part, 643… Horizontal dot number counter, 650: Decoder unit, 661: Multiplier, 663A to 663D: Ring counter, 665,669: Multiplexer, 667: Four-phase ring counter, 671,675: Multiplexer unit, 673: Shift register unit, 677: Output unit, 680: Gate array, 690 … MR generator, 700… Frame drive, 710,715,720,730,735,740… Switch, 800… Power controller, 810,820,825,830,840… Variable gain amplifier, 900… D / A converter, 901… D / A converter, 950… A / D converter, 951: A / D converter, FL: Light source, PORT1 to PORT6: Port, DDR1 to DDR6: I / O setting register, TMR1, TMR2: Timer, AB: Address bus, DB: Data bus, com: Common line, seg ... Segment line, Fcom ... Common line for frame, Fseg ... Segment line for frame.

Claims

【特許請求の範囲】１）画素群を構成すべくマトリクス状に配置された走査電極群と信号電極群とを
有し、前記走査電極群と前記信号電極群との間に液晶表示素子を配置した表示装
置を駆動する表示制御装置であって、前記走査電極群、前記信号電極群をそれぞれ駆動する駆動手段を有し、前記駆動手段から出力される前記走査電極群を駆動する１ライン走査期間の走
査電極駆動信号が少なくとも２つの位相を有し、前記２つの位相の第１の位相が異なる極性の複数のパルス信号を有し、第２の
位相の信号の極性と反転関係の極性の複数のパルス信号を有することを特徴とす
る表示制御装置。２）前記液晶表示素子は電界に対して双安定性を有する光学変調素子であること
を特徴とする特許請求の範囲第１項に記載の表示制御装置。３）前記光学変調素子は強誘電性液晶素子であり、該強誘電性液晶素子が記憶性
を有するように前記表示装置が構成されていることを特徴とする特許請求の範囲
第１項または第２項に記載の表示制御装置。４）前記駆動手段は走査電極駆動信号の極性をＭ（Ｍは自然数）ライン毎に反転
させることを特徴とする特許請求の範囲第１項ないし第３項のいずれかに記載の
表示制御装置。５）前記Ｍが表示装置の走査線の数のＮ（Ｎは自然数）倍であることを特徴とす
る特許請求の範囲第４項に記載の表示制御装置。６）前記第１の位相を構成する異なる極性の複数のパルス信号の印加時間が異な
ることを特徴とする特許請求の範囲第１項ないし第５項に記載の表示制御装置。 Claims: 1) A scanning electrode group and a signal electrode group arranged in a matrix to form a pixel group, and a liquid crystal display element is arranged between the scanning electrode group and the signal electrode group. A display control device for driving the display device, comprising: a driving unit for driving each of the scanning electrode group and the signal electrode group; and a one-line scanning period for driving the scanning electrode group output from the driving unit. Scan electrode driving signal has at least two phases, a first phase of the two phases has a plurality of pulse signals of different polarities, and a plurality of polarities of a second phase signal and a reversal relationship. A display control device comprising: 2) The display control device according to claim 1, wherein the liquid crystal display element is an optical modulation element having bistability with respect to an electric field. 3) The optical modulation element is a ferroelectric liquid crystal element, and the display device is configured such that the ferroelectric liquid crystal element has a memory property. 3. The display control device according to item 2. 4) The display control device according to any one of claims 1 to 3, wherein the driving means inverts the polarity of the scan electrode driving signal every M (M is a natural number) lines. 5) The display control device according to claim 4, wherein the M is N (N is a natural number) times the number of scanning lines of the display device. 6. The display control device according to claim 1, wherein application times of a plurality of pulse signals having different polarities constituting the first phase are different.