JP2553823B2 - バス調停方式 - Google Patents
バス調停方式Info
- Publication number
- JP2553823B2 JP2553823B2 JP6116373A JP11637394A JP2553823B2 JP 2553823 B2 JP2553823 B2 JP 2553823B2 JP 6116373 A JP6116373 A JP 6116373A JP 11637394 A JP11637394 A JP 11637394A JP 2553823 B2 JP2553823 B2 JP 2553823B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- acquisition request
- processor
- line
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバスの調停方式に関し、
特にアドレス情報やデータ情報を載せるバスを複数のプ
ロセッサが共有している情報処理装置におけるバス獲得
要求の競合を管理するバスの調停方式に関する。
特にアドレス情報やデータ情報を載せるバスを複数のプ
ロセッサが共有している情報処理装置におけるバス獲得
要求の競合を管理するバスの調停方式に関する。
【０００２】
【従来の技術】この種の従来のバス調停方式について、
図面を参照して説明する。
図面を参照して説明する。
【０００３】図６は従来のバス調停方式の一例として開
示された特開昭６０−１９８１９号公報「バス使用権制
御方式」を示すブロック図である。
示された特開昭６０−１９８１９号公報「バス使用権制
御方式」を示すブロック図である。
【０００４】図６において、プロセッサ３０内には、コ
ントローラ３１と設定スイッチ３２のほか、フリップフ
ロップＦＦ1 ，ＦＦ2 、アンドゲート、インバータ等が
多数図示の如く接続されている。各プロセッサ（実際に
は、複数個のプロセッサが存在する筈であるが、設定ス
イッチ３２の設定が異なるほかは、どのプロセッサも同
じ構成であるので、図６では、プロセッサ３０のみが示
されている）においてバス使用要求が発生したとき、そ
のバス使用要求信号が発生したとき、そのバス使用要求
信号を図示せざる制御部へ伝えるためのバス使用要求信
号は、ＢＲＱ1〜4 の４本があり、またＢＢＳｙは、バ
ス使用中信号であり、ＢＣＬＫは、システム内の動作の
同期をとるためのバスクロックである。なお、これらの
信号は、信号線そのものを指す場合と、該信号線上を送
られる信号そのものを指す場合とがある。
ントローラ３１と設定スイッチ３２のほか、フリップフ
ロップＦＦ1 ，ＦＦ2 、アンドゲート、インバータ等が
多数図示の如く接続されている。各プロセッサ（実際に
は、複数個のプロセッサが存在する筈であるが、設定ス
イッチ３２の設定が異なるほかは、どのプロセッサも同
じ構成であるので、図６では、プロセッサ３０のみが示
されている）においてバス使用要求が発生したとき、そ
のバス使用要求信号が発生したとき、そのバス使用要求
信号を図示せざる制御部へ伝えるためのバス使用要求信
号は、ＢＲＱ1〜4 の４本があり、またＢＢＳｙは、バ
ス使用中信号であり、ＢＣＬＫは、システム内の動作の
同期をとるためのバスクロックである。なお、これらの
信号は、信号線そのものを指す場合と、該信号線上を送
られる信号そのものを指す場合とがある。
【０００５】バス使用要求線が４本（ＢＲＱ1 〜4 ）あ
り、これらの線をプロセッサ３０内へ引き込んでいる設
定スイッチ３２において、スイッチＳ1 〜Ｓ4 のうちの
一つを“１”側へ切り換えることにより、各プロセッサ
３０の、バス使用要求同時発生時の優先順位が定まる。
なおスイッチＳ1 〜Ｓ4 は端子開放状態では“１”の出
力を生ずる構成である。Ｓ1 →Ｓ4 の順に、同時優先順
位は低くなっている。図６の例では、スイッチＳ2 が
“１”側へ切り換わっているので、プロセッサ３０は２
番目の、同時優先順位をもつことになる。なお、スイッ
チＳ1 〜Ｓ4 のうち１つを選択して優先順位をもたせる
かわりに所定数のスイッチの組合せを各プロセッサ３０
に割てるようにした定マークコードにより優先順位をも
たせることもできる。そのほか、ＲＥＱはプロセッサ３
０のバス使用要求発生を示す信号であり、ＡＣＫはバス
使用許可信号である。
り、これらの線をプロセッサ３０内へ引き込んでいる設
定スイッチ３２において、スイッチＳ1 〜Ｓ4 のうちの
一つを“１”側へ切り換えることにより、各プロセッサ
３０の、バス使用要求同時発生時の優先順位が定まる。
なおスイッチＳ1 〜Ｓ4 は端子開放状態では“１”の出
力を生ずる構成である。Ｓ1 →Ｓ4 の順に、同時優先順
位は低くなっている。図６の例では、スイッチＳ2 が
“１”側へ切り換わっているので、プロセッサ３０は２
番目の、同時優先順位をもつことになる。なお、スイッ
チＳ1 〜Ｓ4 のうち１つを選択して優先順位をもたせる
かわりに所定数のスイッチの組合せを各プロセッサ３０
に割てるようにした定マークコードにより優先順位をも
たせることもできる。そのほか、ＲＥＱはプロセッサ３
０のバス使用要求発生を示す信号であり、ＡＣＫはバス
使用許可信号である。
【０００６】この従来例のバス調停方式では、各プロセ
ッサにバス使用上の一定の優先順位を与え、各プロセッ
サ３０は同一クロックを使用して、バス要求競合を判断
し、バス要求競合時にその優先順位に従って優先順位の
高いプロセッサ３０のみが、バス要求を受けられる方式
となっている。
ッサにバス使用上の一定の優先順位を与え、各プロセッ
サ３０は同一クロックを使用して、バス要求競合を判断
し、バス要求競合時にその優先順位に従って優先順位の
高いプロセッサ３０のみが、バス要求を受けられる方式
となっている。
【０００７】また、バス要求競合時以外の場合には、バ
ス要求発生順に次回のバス使用を予約する形で各プロセ
ッサ３０によるバス使用が可能となるような構成となっ
ている。
ス要求発生順に次回のバス使用を予約する形で各プロセ
ッサ３０によるバス使用が可能となるような構成となっ
ている。
【０００８】
【発明が解決しようとする課題】上述した従来のバス調
停方式は、各プロセッサのバス調停動作が同一クロック
で使用しているため、クロック発生源が故障した場合、
システムとしてバス調停動作ができなくなるという問題
点と、同一クロックを各プロセッサに供給する為、高速
のクロックは使用できずシステムが高速化できないとい
う問題点とがある。
停方式は、各プロセッサのバス調停動作が同一クロック
で使用しているため、クロック発生源が故障した場合、
システムとしてバス調停動作ができなくなるという問題
点と、同一クロックを各プロセッサに供給する為、高速
のクロックは使用できずシステムが高速化できないとい
う問題点とがある。
【０００９】又、システムとしてバスを頻繁に使用する
プロセッサが多数使用されていた場合には、バス要求競
合が頻繁に起こるため優先順位の低いプロセッサにとっ
ては、バス獲得が困難になってしまう可能性があるとい
う問題点がある。
プロセッサが多数使用されていた場合には、バス要求競
合が頻繁に起こるため優先順位の低いプロセッサにとっ
ては、バス獲得が困難になってしまう可能性があるとい
う問題点がある。
【００１０】
【課題を解決するための手段】本発明のバス調停方式
は、１本の共通バスと、前記共通バスに並列接続されそ
れぞれが異なるクロックソースで動作する複数のプロセ
ッサと、前記複数のプロセッサのそれぞれから自分以外
の前記プロセッサに対して接続し前記共通バスのバス獲
得要求をしていることを示すバス獲得要求線とを備えて
成り、前記各プロセッサは前記共通バスのバス獲得要求
時に自分以外の前記プロセッサの前記バス獲得要求線の
状態を判断し、前記複数のバス獲得要求線がいずれの前
記プロセッサからも前記バス獲得要求が出されていない
無効状態の時には自分の前記バス獲得要求線にバス獲得
要求を出して有効状態とし、自分以外の前記バス獲得要
求線が有効状態の時には無効状態になるまで待ち、無効
状態になった時点で前記自分のバス獲得要求線を有効状
態にする制御を行う第１の制御手段と、前記複数のプロ
セッサの内ある１つのプロセッサが前記自分のバス獲得
要求線に対してバス獲得要求を有効状態にした時から予
め定めた一定時間内に前記自分以外のバス獲得要求線も
有効状態になるバス要求競合時には、自分のバス獲得の
優先度を過去のバス獲得の経歴を基にして優先度を設定
し、自分の前記優先度が他より低い場合には自分のバス
獲得要求を取りやめて自分以外のプロセッサに前記バス
使用権を譲り、自分の前記優先度が他より高い場合には
前記自分以外のバス獲得要求線を無視して自分が前記共
通バスを獲得する制御を行う第２の制御手段とを備えた
バス調停部を有し、前記バス調停部は、前記自分のバス
獲得要求線の有効時間を測定し、前記自分のバス獲得要
求線の有効時間が予め定めた一定時間以上有効であった
場合には前記共通バスと自分のプロセッサの内部バスと
を接続して前記共通バスへのアクセス可能にし、前記自
分のバス獲得要求線の有効時間が前記一定時間未満の場
合には前記共通バスと前記内部バスとを遮断する遮断手
段を含んでいる。
は、１本の共通バスと、前記共通バスに並列接続されそ
れぞれが異なるクロックソースで動作する複数のプロセ
ッサと、前記複数のプロセッサのそれぞれから自分以外
の前記プロセッサに対して接続し前記共通バスのバス獲
得要求をしていることを示すバス獲得要求線とを備えて
成り、前記各プロセッサは前記共通バスのバス獲得要求
時に自分以外の前記プロセッサの前記バス獲得要求線の
状態を判断し、前記複数のバス獲得要求線がいずれの前
記プロセッサからも前記バス獲得要求が出されていない
無効状態の時には自分の前記バス獲得要求線にバス獲得
要求を出して有効状態とし、自分以外の前記バス獲得要
求線が有効状態の時には無効状態になるまで待ち、無効
状態になった時点で前記自分のバス獲得要求線を有効状
態にする制御を行う第１の制御手段と、前記複数のプロ
セッサの内ある１つのプロセッサが前記自分のバス獲得
要求線に対してバス獲得要求を有効状態にした時から予
め定めた一定時間内に前記自分以外のバス獲得要求線も
有効状態になるバス要求競合時には、自分のバス獲得の
優先度を過去のバス獲得の経歴を基にして優先度を設定
し、自分の前記優先度が他より低い場合には自分のバス
獲得要求を取りやめて自分以外のプロセッサに前記バス
使用権を譲り、自分の前記優先度が他より高い場合には
前記自分以外のバス獲得要求線を無視して自分が前記共
通バスを獲得する制御を行う第２の制御手段とを備えた
バス調停部を有し、前記バス調停部は、前記自分のバス
獲得要求線の有効時間を測定し、前記自分のバス獲得要
求線の有効時間が予め定めた一定時間以上有効であった
場合には前記共通バスと自分のプロセッサの内部バスと
を接続して前記共通バスへのアクセス可能にし、前記自
分のバス獲得要求線の有効時間が前記一定時間未満の場
合には前記共通バスと前記内部バスとを遮断する遮断手
段を含んでいる。
【００１１】本発明のバス調停方式は、１本の共通バス
と、前記共通バスに並列接続されそれぞれが異なるクロ
ックソースで動作する複数のプロセッサと、前記複数の
プロセッサのそれぞれから自分以外の前記プロセッサに
対して接続し前記共通バスのバス獲得要求をしているこ
とを示すバス獲得要求線とを備えて成り、前記複数のプ
ロセッサのそれぞれは、前記共通バス線と内部バスとを
前記共通バスの獲得に接続するバスバッファと、前記共
通バスを使用したい時にバス調停部に対して自バスアク
セス要求線を有効にしバスバッファ許可線が有効になっ
た時に前記共通バスを使用し前記共通バスを使用しない
時は前記自バスアクセス要求線を無効にするＣＰＵと、
前記バス調停部とを有し、前記バス調停部は動作クロッ
クを発生するクロック発生部と、動作クロック数を基に
前記共通バスのバス競合の判定時間を設定する判定時間
設定部と、自分以外の前記プロセッサの前記バス獲得要
求線を自分の動作クロックで同期化する同期部と、同期
化された自分以外の前記バス獲得要求線が有効状態にな
っている有効時間を測定して前記判定時間の予め設定し
た時間以上ならば自分以外の前記プロセッサが前記共通
バスを獲得したと判断し前記共通バスを獲得したプロセ
ッサの番号を出力する他バス獲得判断部と、自分の前記
バス獲得要求線が有効状態になっている有効時間を測定
して前記判定時間の予め設定した時間以上ならば自分が
前記共通バスを獲得したと判断し前記バスバッファ許可
線を有効にする自バス獲得判断部１６と、自分と自分以
外の前記プロセッサを対にして自分が前記共通バスを獲
得したならば次の前記共通バスのアクセスのときに自分
以外の前記プロセッサを優先とし自分以外の前記プロセ
ッサが前記共通バスを獲得したならば次の共通バスのア
クセスのときに自分の前記プロセッサを優先にする判断
をし優先するプロセッサ番号を出力する優先度判定部
と、同期化された自分以外の前記バス獲得要求線と自分
の前記バス獲得要求線とを対にして自分のバス獲得要求
が無効から有効に変化した時から前記判定時間設定部で
設定された前記判定時間内に同期化された自分以外の前
記バス獲得要求線の有効の場合には前記共通バスのバス
競合と判断し、前記バス競合で自分以外が優先の場合に
は前記自分のバス獲得要求を無効にするマスク信号を有
効にし、自分が優先の場合には前記マスク信号を無効に
するバス競合判定部と、前記マスク信号が有効のとき自
分の前記ＣＰＵからの前記自バスアクセス要求線を無効
にし前記マスク信号が無効のときには前記自バスアクセ
ス要求線上の信号をそのまま出力する自バスアクセス要
求マスク部とを有している。
と、前記共通バスに並列接続されそれぞれが異なるクロ
ックソースで動作する複数のプロセッサと、前記複数の
プロセッサのそれぞれから自分以外の前記プロセッサに
対して接続し前記共通バスのバス獲得要求をしているこ
とを示すバス獲得要求線とを備えて成り、前記複数のプ
ロセッサのそれぞれは、前記共通バス線と内部バスとを
前記共通バスの獲得に接続するバスバッファと、前記共
通バスを使用したい時にバス調停部に対して自バスアク
セス要求線を有効にしバスバッファ許可線が有効になっ
た時に前記共通バスを使用し前記共通バスを使用しない
時は前記自バスアクセス要求線を無効にするＣＰＵと、
前記バス調停部とを有し、前記バス調停部は動作クロッ
クを発生するクロック発生部と、動作クロック数を基に
前記共通バスのバス競合の判定時間を設定する判定時間
設定部と、自分以外の前記プロセッサの前記バス獲得要
求線を自分の動作クロックで同期化する同期部と、同期
化された自分以外の前記バス獲得要求線が有効状態にな
っている有効時間を測定して前記判定時間の予め設定し
た時間以上ならば自分以外の前記プロセッサが前記共通
バスを獲得したと判断し前記共通バスを獲得したプロセ
ッサの番号を出力する他バス獲得判断部と、自分の前記
バス獲得要求線が有効状態になっている有効時間を測定
して前記判定時間の予め設定した時間以上ならば自分が
前記共通バスを獲得したと判断し前記バスバッファ許可
線を有効にする自バス獲得判断部１６と、自分と自分以
外の前記プロセッサを対にして自分が前記共通バスを獲
得したならば次の前記共通バスのアクセスのときに自分
以外の前記プロセッサを優先とし自分以外の前記プロセ
ッサが前記共通バスを獲得したならば次の共通バスのア
クセスのときに自分の前記プロセッサを優先にする判断
をし優先するプロセッサ番号を出力する優先度判定部
と、同期化された自分以外の前記バス獲得要求線と自分
の前記バス獲得要求線とを対にして自分のバス獲得要求
が無効から有効に変化した時から前記判定時間設定部で
設定された前記判定時間内に同期化された自分以外の前
記バス獲得要求線の有効の場合には前記共通バスのバス
競合と判断し、前記バス競合で自分以外が優先の場合に
は前記自分のバス獲得要求を無効にするマスク信号を有
効にし、自分が優先の場合には前記マスク信号を無効に
するバス競合判定部と、前記マスク信号が有効のとき自
分の前記ＣＰＵからの前記自バスアクセス要求線を無効
にし前記マスク信号が無効のときには前記自バスアクセ
ス要求線上の信号をそのまま出力する自バスアクセス要
求マスク部とを有している。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１３】図１は、本発明の一実施例であるプロセッ
サが３つの場合のバス調停方式のブロック図である。
サが３つの場合のバス調停方式のブロック図である。
【００１４】図１において、本実施例のバス調停方式は
アドレス情報やデータ情報を載せる１本の共通バス線４
と、共通バス線４にそれぞれ接続されたバス調停制御６
を有したプロセッサ（１）５−１，プロセッサ（２）５
−２およびプロセッサ（３）５−３と、プロセッサ
（１）５−１が他のプロセッサに対して共通バス線４の
獲得を要求するバス獲得要求線１と、プロセッサ（２）
５−２が他のプロセッサに対して共通バス線４の獲得を
要求するバス獲得要求線２と、プロセッサ（３）５−３
が他のプロセッサに対して共通バス線４の獲得を要求す
るバス獲得要求線３とを備え、プロセッサ（１）５−
１，プロセッサ（２）５−２およびプロセッサ（３）５
−３のそれぞれは、共通バス線４と内部バス１１とをバ
ス獲得時には接続し、バス獲得時以外は遮断する制御を
バスバッファ許可線９で行うバスバッファ７と、共通バ
ス４を使用したいときにバス調停部６に対して、自バス
アクセス要求線１０を有効にし、バスバッファ許可線９
が有効になった時に、共通バス線４を使用して、アドレ
ス情報やデータ情報を共通バス線４に接続されたデバイ
スとやり取りし、その動作が終了した時に自バスアクセ
ス要求線１０を無効にするＣＰＵ８と、バス調停部６と
を有し、バス調停部６は各バス獲得要求線１〜３を監視
してどのプロセッサが共通バス線４を使用しているか管
理する制御と、自バスアクセス要求線１０が有効になっ
た時に、いずれかのプロセッサからもバス獲得要求線１
〜３を有効状態とし、自分以外のバス獲得要求線１〜３
が有効状態の時には、無効状態になるまで待ち、無効状
態になった時点で自分のバス獲得要求線１〜３を有効状
態にする制御と、バス要求競合時には、自分の優先度を
過去のバス獲得の経歴を基にして優先度を設定すること
で自分の優先度が低い場合は、自分のバス獲得要求線１
〜３を無効状態にして自分以外のプロセッサに共通バス
線４の使用権を譲り、自分の優先度が高い場合は、自分
以外のバス獲得要求線１〜３の状態を無視して、自分が
共通バス線４を獲得する制御と、自分のバス獲得要求線
１〜３の有効時間を測定し、バス獲得要求線１〜３の有
効時間が予め定めた時間以上有効であった場合は、共通
バス線４と自分のプロセッサの内部バス１１を接続し
て、共通バス線４へのアクセス可能にし、バス獲得要求
線１〜３の有効時間が、予め定めた時間未満の場合は、
共通バス線４と内部バス１１とを遮断する制御とを含ん
だ機能を有している。
アドレス情報やデータ情報を載せる１本の共通バス線４
と、共通バス線４にそれぞれ接続されたバス調停制御６
を有したプロセッサ（１）５−１，プロセッサ（２）５
−２およびプロセッサ（３）５−３と、プロセッサ
（１）５−１が他のプロセッサに対して共通バス線４の
獲得を要求するバス獲得要求線１と、プロセッサ（２）
５−２が他のプロセッサに対して共通バス線４の獲得を
要求するバス獲得要求線２と、プロセッサ（３）５−３
が他のプロセッサに対して共通バス線４の獲得を要求す
るバス獲得要求線３とを備え、プロセッサ（１）５−
１，プロセッサ（２）５−２およびプロセッサ（３）５
−３のそれぞれは、共通バス線４と内部バス１１とをバ
ス獲得時には接続し、バス獲得時以外は遮断する制御を
バスバッファ許可線９で行うバスバッファ７と、共通バ
ス４を使用したいときにバス調停部６に対して、自バス
アクセス要求線１０を有効にし、バスバッファ許可線９
が有効になった時に、共通バス線４を使用して、アドレ
ス情報やデータ情報を共通バス線４に接続されたデバイ
スとやり取りし、その動作が終了した時に自バスアクセ
ス要求線１０を無効にするＣＰＵ８と、バス調停部６と
を有し、バス調停部６は各バス獲得要求線１〜３を監視
してどのプロセッサが共通バス線４を使用しているか管
理する制御と、自バスアクセス要求線１０が有効になっ
た時に、いずれかのプロセッサからもバス獲得要求線１
〜３を有効状態とし、自分以外のバス獲得要求線１〜３
が有効状態の時には、無効状態になるまで待ち、無効状
態になった時点で自分のバス獲得要求線１〜３を有効状
態にする制御と、バス要求競合時には、自分の優先度を
過去のバス獲得の経歴を基にして優先度を設定すること
で自分の優先度が低い場合は、自分のバス獲得要求線１
〜３を無効状態にして自分以外のプロセッサに共通バス
線４の使用権を譲り、自分の優先度が高い場合は、自分
以外のバス獲得要求線１〜３の状態を無視して、自分が
共通バス線４を獲得する制御と、自分のバス獲得要求線
１〜３の有効時間を測定し、バス獲得要求線１〜３の有
効時間が予め定めた時間以上有効であった場合は、共通
バス線４と自分のプロセッサの内部バス１１を接続し
て、共通バス線４へのアクセス可能にし、バス獲得要求
線１〜３の有効時間が、予め定めた時間未満の場合は、
共通バス線４と内部バス１１とを遮断する制御とを含ん
だ機能を有している。
【００１５】図２は本実施例の動作の一例を示すタイム
チャート、図３は本実施例における図２のタイムチャー
トに対応した各プロセッサのバス獲得競合時の優先状態
を示す図である。
チャート、図３は本実施例における図２のタイムチャー
トに対応した各プロセッサのバス獲得競合時の優先状態
を示す図である。
【００１６】次に本実施例の動作について、図１，図２
および図３を参照して説明する。
および図３を参照して説明する。
【００１７】図２において、（ａ），（ｃ），（ｅ）
は、図１のバス獲得要求線１、バス獲得要求線２、バス
獲得要求線３を示し、（ｂ），（ｄ），（ｆ）は、プロ
セッサ５−１，５−２，５−３のそれぞれの内のバスバ
ッファ許可線９にそれぞれ対応している。（ｇ）は、ど
のプロセッサ５が共通バス線４を獲得しているかを示
す。また、タイムチャート内の信号のレベルは、“Ｈ”
レベルは無効状態を“Ｌ”レベルは有効状態を示す。
は、図１のバス獲得要求線１、バス獲得要求線２、バス
獲得要求線３を示し、（ｂ），（ｄ），（ｆ）は、プロ
セッサ５−１，５−２，５−３のそれぞれの内のバスバ
ッファ許可線９にそれぞれ対応している。（ｇ）は、ど
のプロセッサ５が共通バス線４を獲得しているかを示
す。また、タイムチャート内の信号のレベルは、“Ｈ”
レベルは無効状態を“Ｌ”レベルは有効状態を示す。
【００１８】図３において、Ｈ点、Ｌ点、Ｐ点、Ｔ点、
Ｖ点の競合時の優先度は、図２のタイムチャートの時点
Ｈ、Ｌ、Ｐ、Ｔ、Ｖに対応している。
Ｖ点の競合時の優先度は、図２のタイムチャートの時点
Ｈ、Ｌ、Ｐ、Ｔ、Ｖに対応している。
【００１９】プロセッサ５−１，５−２，５−３のそれ
ぞれは、自分と自分プロセッサの優先度を１対１で対応
づけ、自分以外プロセッサが共通バス線４を使用した時
は、次の共通バス線４のアクセスのときに自分が優先に
なり、自分が共通バス線４を使用した時は、次の共通バ
ス線４のアクセスのときに自分以外のプロセッサを優先
にする。
ぞれは、自分と自分プロセッサの優先度を１対１で対応
づけ、自分以外プロセッサが共通バス線４を使用した時
は、次の共通バス線４のアクセスのときに自分が優先に
なり、自分が共通バス線４を使用した時は、次の共通バ
ス線４のアクセスのときに自分以外のプロセッサを優先
にする。
【００２０】図２のタイムチャートにおいて、プロセッ
サ５−１，５−２，５−３のそれぞれがバス獲得要求線
１〜３を同時に有効にした時（Ｈ点）に各プロセッサは
バス獲得競合と判断し、Ｈ点での優先度はプロセッサ
（３）５−３が最高優先のため、プロセッサ（１）５−
１とプロセッサ（２）５−２は、バス獲得要求線１、バ
ス獲得要求線２を無効にする。（Ｉ点） プロセッサ（３）５−３は、自分のバス獲得要求線３の
有効時間を測定し、予め定めた時間以上有効であること
を確認した後、自分の優先度を最低にし、バスバッファ
許可線９を有効にして、共通バス線４と内部バス線１１
を接続し、共通バス線４を使用する。（Ｊ点） プロセッサ（１）５−１とプロセッサ（２）５−２は、
バス獲得要求線３の有効時間を測定し、予め定めた時間
以上有効であることを確認した後、プロセッサ（３）５
−３の優先度を最低にする。
サ５−１，５−２，５−３のそれぞれがバス獲得要求線
１〜３を同時に有効にした時（Ｈ点）に各プロセッサは
バス獲得競合と判断し、Ｈ点での優先度はプロセッサ
（３）５−３が最高優先のため、プロセッサ（１）５−
１とプロセッサ（２）５−２は、バス獲得要求線１、バ
ス獲得要求線２を無効にする。（Ｉ点） プロセッサ（３）５−３は、自分のバス獲得要求線３の
有効時間を測定し、予め定めた時間以上有効であること
を確認した後、自分の優先度を最低にし、バスバッファ
許可線９を有効にして、共通バス線４と内部バス線１１
を接続し、共通バス線４を使用する。（Ｊ点） プロセッサ（１）５−１とプロセッサ（２）５−２は、
バス獲得要求線３の有効時間を測定し、予め定めた時間
以上有効であることを確認した後、プロセッサ（３）５
−３の優先度を最低にする。
【００２１】プロセッサ（３）５−３は、共通バス線４
を使用し終わるとバス獲得要求線３とバスバッファ許可
線９を無効にする。（Ｋ点） プロセッサ（１）５−１とプロセッサ（２）５−２は、
バス獲得要求線３が向になったことを確認してバス獲得
要求線１、バス獲得要求線２を有効にする。（Ｌ点） プロセッサ（１）５−１とプロセッサ（２）５−２は、
バス獲得競合と判断し、Ｌ点での優先度はプロセッサ
（２）５−２が最高優先のため、プロセッサ（１）５−
１は、バス獲得要求線１を無効にする。（Ｍ点） プロセッサ（２）５−２は、自分のバス獲得要求線２の
有効時間を測定し、予め定めた時間以上有効であること
を確認した後、自分の優先度を最低にし、バスバッファ
許可線９を有効にして、共通バス線４と内部バス線１１
を接続し、共通バス線４を使用する。
を使用し終わるとバス獲得要求線３とバスバッファ許可
線９を無効にする。（Ｋ点） プロセッサ（１）５−１とプロセッサ（２）５−２は、
バス獲得要求線３が向になったことを確認してバス獲得
要求線１、バス獲得要求線２を有効にする。（Ｌ点） プロセッサ（１）５−１とプロセッサ（２）５−２は、
バス獲得競合と判断し、Ｌ点での優先度はプロセッサ
（２）５−２が最高優先のため、プロセッサ（１）５−
１は、バス獲得要求線１を無効にする。（Ｍ点） プロセッサ（２）５−２は、自分のバス獲得要求線２の
有効時間を測定し、予め定めた時間以上有効であること
を確認した後、自分の優先度を最低にし、バスバッファ
許可線９を有効にして、共通バス線４と内部バス線１１
を接続し、共通バス線４を使用する。
【００２２】プロセッサ（１）５−１とプロセッサ
（３）５−３は、バス獲得要求線２の有効時間を測定
し、予め定めた時間以上有効であることを確認した後、
プロセッサ（２）５−２の優先度を最低にする。
（３）５−３は、バス獲得要求線２の有効時間を測定
し、予め定めた時間以上有効であることを確認した後、
プロセッサ（２）５−２の優先度を最低にする。
【００２３】プロセッサ（２）５−２は、共通バス線４
を使用し終わるとバス獲得要求線２とバスバッファ許可
線９を無効にする。（Ｏ点） プロセッサ（１）５−１は、バス獲得要求線２が無効に
なったことを確認して、バス獲得要求線１を有効にし、
プロセッサ（２）５−２は、再度共通バス４を使用した
くなったためバス獲得要求線２を有効にする。（Ｐ点） プロセッサ（１）５−１とプロセッサ（２）５−２は、
バス獲得競合と判断し、Ｐ点での優先度はプロセッサ
（１）５−１が最高優先のため、プロセッサ（２）５−
２は、バス獲得要求線２を無効にする。（Ｑ点） プロセッサ（１）５−１は、自分のバス獲得要求線１の
有効時間を測定し、予め定めた時間以上有効であること
を確認した後、自分の優先度を最低にし、バスバッファ
許可線９を有効にして、共通バス線４と内部バス線１１
を接続し、共通バス線４を使用する。
を使用し終わるとバス獲得要求線２とバスバッファ許可
線９を無効にする。（Ｏ点） プロセッサ（１）５−１は、バス獲得要求線２が無効に
なったことを確認して、バス獲得要求線１を有効にし、
プロセッサ（２）５−２は、再度共通バス４を使用した
くなったためバス獲得要求線２を有効にする。（Ｐ点） プロセッサ（１）５−１とプロセッサ（２）５−２は、
バス獲得競合と判断し、Ｐ点での優先度はプロセッサ
（１）５−１が最高優先のため、プロセッサ（２）５−
２は、バス獲得要求線２を無効にする。（Ｑ点） プロセッサ（１）５−１は、自分のバス獲得要求線１の
有効時間を測定し、予め定めた時間以上有効であること
を確認した後、自分の優先度を最低にし、バスバッファ
許可線９を有効にして、共通バス線４と内部バス線１１
を接続し、共通バス線４を使用する。
【００２４】プロセッサ（２）５−２とプロセッサ
（３）５−３は、バス獲得要求線１の有効時間を測定
し、予め定めた時間以上有効であることを確認した後、
プロセッサ（１）５−１の優先度を最低にする。
（３）５−３は、バス獲得要求線１の有効時間を測定
し、予め定めた時間以上有効であることを確認した後、
プロセッサ（１）５−１の優先度を最低にする。
【００２５】プロセッサ（１）５−１は、共通バス線４
を使用し終わるとバス獲得要求線１とバスバッファ許可
線９を無効にする。（Ｓ点） プロセッサ（２）５−２は、バス獲得要求線１が無効に
なったことを確認して、バス獲得要求線２を有効にす
る。（Ｔ点） バス獲得要求線２はＴ点での優先度はプロセッサ（３）
５−３が最高優先であるがバス獲得競合状態ではないた
め、バス獲得要求線２の有効状態を保持する。
を使用し終わるとバス獲得要求線１とバスバッファ許可
線９を無効にする。（Ｓ点） プロセッサ（２）５−２は、バス獲得要求線１が無効に
なったことを確認して、バス獲得要求線２を有効にす
る。（Ｔ点） バス獲得要求線２はＴ点での優先度はプロセッサ（３）
５−３が最高優先であるがバス獲得競合状態ではないた
め、バス獲得要求線２の有効状態を保持する。
【００２６】プロセッサ（２）５−２は、バス獲得要求
線２の有効時間を測定し、予め定めた時間以上有効であ
ることを確認した後、自分の優先度を最低にし、バスバ
ッファ許可線９を有効にして、共通バス線４と内部バス
線１１を接続し、共通バス線４を使用する。（Ｕ点） プロセッサ（１）５−１とプロセッサ（３）５−３は、
バス獲得要求線２の有効時間を測定し、予め定めた時間
以上有効であることを確認した後、プロセッサ（２）５
−２の優先度を最低にする。
線２の有効時間を測定し、予め定めた時間以上有効であ
ることを確認した後、自分の優先度を最低にし、バスバ
ッファ許可線９を有効にして、共通バス線４と内部バス
線１１を接続し、共通バス線４を使用する。（Ｕ点） プロセッサ（１）５−１とプロセッサ（３）５−３は、
バス獲得要求線２の有効時間を測定し、予め定めた時間
以上有効であることを確認した後、プロセッサ（２）５
−２の優先度を最低にする。
【００２７】プロセッサ（２）５−２は、共通バス線４
を使用し終わるとバス獲得要求線２とバスバッファ許可
線９を無効にする。（Ｖ点） 図４は本実施例におけるバス調停部の内部構成の一例を
示すブロック図、図５は本実施例における図２のタイム
チャートの時点Ｈから時点Ｎまでの各プロセッサの動作
を示すタイムチャートである。
を使用し終わるとバス獲得要求線２とバスバッファ許可
線９を無効にする。（Ｖ点） 図４は本実施例におけるバス調停部の内部構成の一例を
示すブロック図、図５は本実施例における図２のタイム
チャートの時点Ｈから時点Ｎまでの各プロセッサの動作
を示すタイムチャートである。
【００２８】以上がプロセッサが３つの場合のシステム
の動きについて述べたが本実施例のバス調停方式の心臓
部であるバス調停部６の機能と動作について、図４と図
５とを参照して説明する。
の動きについて述べたが本実施例のバス調停方式の心臓
部であるバス調停部６の機能と動作について、図４と図
５とを参照して説明する。
【００２９】図４は、図１のプロセッサ（１）５−１内
にあるバス調停部６について示してある。
にあるバス調停部６について示してある。
【００３０】図４において、本実施例のバス調停部６
は、動作クロックを発生するクロック発生部１９と、バ
ス競合判定時間をレジスタ等で構成されＣＰＵ８からの
書き込みまたはディップスイッチ等で設定した設定値を
動作クロック数に対応させて共通バス線４のバス競合の
判定時間を設定する判定時間設定部１８と、自分以外の
プロセッサ５−２，５−３のバス獲得要求線２，３を自
分の動作クロックで同期化する同期部１２と、同期化さ
れたバス獲得要求線２，３が有効状態になっている有効
時間を測定してバス競合の判定時間の２倍の時間以上な
らば自分以外のプロセッサ５−２，５−３が共通バス線
４を獲得したと判断し共通バス線４を獲得したプロセッ
サ５−２又は５−３の番号を出力する他バス獲得判断部
１３と、自分のバス獲得要求線１が有効状態になってい
る有効時間を測定しバス競合の判定時間の２倍の時間以
上ならば自分か共通バス線４を獲得したと判断しバスバ
ッファ許可線９を有効にする自バス獲得判断部１６と、
自分と自分以外のプロセッサ５−１，５−２，５−３を
対にして、自分が共通バス線４を獲得したら次の共通バ
ス４のアクセスのときに自分以外プロセッサ５−２，５
−３を優先とし自分以外のプロセッサ５−２，５−３が
共通バス線４を獲得したら次の共通バス線４のアクセス
のときに自分のプロセッサ５−１を優先にする判断をし
優先するプロセッサ番号を出力する優先度判定部１４
と、同期化された自分以外のバス獲得要求線２，３と自
分のバス獲得要求線１とを対にして自分のバス獲得要求
が無効から有効に変化した時から判定時間設定部１８で
設定された判定時間内に同期化された自分以外のバス獲
得要求線２又は３の有効の場合はバス競合と判断し、バ
ス競合で自分以外が優先の場合には、自分のバス獲得要
求を無効にするマスク信号を有効にし、自分が優先の場
合にマスク信号を無効にするバス競合判定部１５と、マ
スク信号が有効のときには、自分のＣＰＵ８からの自バ
スアクセス要求線１０を無効にし、マスク信号が無効の
ときには自バスアクセス要求線１０上の信号をそのまま
出力する自バスアクセス要求マスク部１７とを有して構
成されている。
は、動作クロックを発生するクロック発生部１９と、バ
ス競合判定時間をレジスタ等で構成されＣＰＵ８からの
書き込みまたはディップスイッチ等で設定した設定値を
動作クロック数に対応させて共通バス線４のバス競合の
判定時間を設定する判定時間設定部１８と、自分以外の
プロセッサ５−２，５−３のバス獲得要求線２，３を自
分の動作クロックで同期化する同期部１２と、同期化さ
れたバス獲得要求線２，３が有効状態になっている有効
時間を測定してバス競合の判定時間の２倍の時間以上な
らば自分以外のプロセッサ５−２，５−３が共通バス線
４を獲得したと判断し共通バス線４を獲得したプロセッ
サ５−２又は５−３の番号を出力する他バス獲得判断部
１３と、自分のバス獲得要求線１が有効状態になってい
る有効時間を測定しバス競合の判定時間の２倍の時間以
上ならば自分か共通バス線４を獲得したと判断しバスバ
ッファ許可線９を有効にする自バス獲得判断部１６と、
自分と自分以外のプロセッサ５−１，５−２，５−３を
対にして、自分が共通バス線４を獲得したら次の共通バ
ス４のアクセスのときに自分以外プロセッサ５−２，５
−３を優先とし自分以外のプロセッサ５−２，５−３が
共通バス線４を獲得したら次の共通バス線４のアクセス
のときに自分のプロセッサ５−１を優先にする判断をし
優先するプロセッサ番号を出力する優先度判定部１４
と、同期化された自分以外のバス獲得要求線２，３と自
分のバス獲得要求線１とを対にして自分のバス獲得要求
が無効から有効に変化した時から判定時間設定部１８で
設定された判定時間内に同期化された自分以外のバス獲
得要求線２又は３の有効の場合はバス競合と判断し、バ
ス競合で自分以外が優先の場合には、自分のバス獲得要
求を無効にするマスク信号を有効にし、自分が優先の場
合にマスク信号を無効にするバス競合判定部１５と、マ
スク信号が有効のときには、自分のＣＰＵ８からの自バ
スアクセス要求線１０を無効にし、マスク信号が無効の
ときには自バスアクセス要求線１０上の信号をそのまま
出力する自バスアクセス要求マスク部１７とを有して構
成されている。
【００３１】本実施例でのバス競合判定時間は、プロセ
ッサ（１）５−１とプロセッサ（２）５−２では、動作
クロックの２クロック分、プロセッサ（３）５−３で
は、動作クロックの３クロック分とする。
ッサ（１）５−１とプロセッサ（２）５−２では、動作
クロックの２クロック分、プロセッサ（３）５−３で
は、動作クロックの３クロック分とする。
【００３２】図５において時点Ｈ点におけるプロセッサ
５−１，５−２，５−３のそれぞれは、ほとんど同時に
バス獲得要求線１〜３を有効にする。プロセッサ（１）
５−１のバス競合判定部１５は、バス獲得要求線１を有
効にした次のＣＬＫ１の立ち上がりからバス競合の監視
を行い、判定時間設定部１８で設定された、バス競合判
定時間内に、自分以外のバス獲得要求線が有効であれば
バス競合と判断するため、その結果バス競合と判断し、
優先度判定部１４からの優先度はプロセッサ（３）５−
３が最高優先のため、バス競合判定部１５は、マスク１
信号を有効にすることで、自バスアクセス要求マスク部
１７がバス獲得要求線１を無効にする。
５−１，５−２，５−３のそれぞれは、ほとんど同時に
バス獲得要求線１〜３を有効にする。プロセッサ（１）
５−１のバス競合判定部１５は、バス獲得要求線１を有
効にした次のＣＬＫ１の立ち上がりからバス競合の監視
を行い、判定時間設定部１８で設定された、バス競合判
定時間内に、自分以外のバス獲得要求線が有効であれば
バス競合と判断するため、その結果バス競合と判断し、
優先度判定部１４からの優先度はプロセッサ（３）５−
３が最高優先のため、バス競合判定部１５は、マスク１
信号を有効にすることで、自バスアクセス要求マスク部
１７がバス獲得要求線１を無効にする。
【００３３】プロセッサ（２）５−２のバス競合判定部
１５は、バス獲得要求線２を有効にした次のＣＬＫ２の
立ち上がりからバス競合の監視を行い、判定時間設定部
１８で設定されたバス競合判定時間内に、自分以外のバ
ス獲得要求線が有効であればバス競合と判断するため、
その結果バス競合と判断し、優先度判定部１４からの優
先度はプロセッサ（３）５−３が最高優先のため、バス
競合判定部１５は、マスク２信号を有効にすることで、
自バスアクセス要求マスク部１７がバス獲得要求線２を
無効にする。
１５は、バス獲得要求線２を有効にした次のＣＬＫ２の
立ち上がりからバス競合の監視を行い、判定時間設定部
１８で設定されたバス競合判定時間内に、自分以外のバ
ス獲得要求線が有効であればバス競合と判断するため、
その結果バス競合と判断し、優先度判定部１４からの優
先度はプロセッサ（３）５−３が最高優先のため、バス
競合判定部１５は、マスク２信号を有効にすることで、
自バスアクセス要求マスク部１７がバス獲得要求線２を
無効にする。
【００３４】プロセッサ（３）５−３のバス競合判定部
１５は、バス獲得要求線３を有効にした次のＣＬＫ３の
立ち上がりからバス競合の監視を行い、判定時間設定部
１８で設定されたバス競合判定時間内に、自分以外のバ
ス獲得要求線が有効であればバス競合と判断するため、
その結果バス競合と判断し、優先度判定部１４からの優
先度はプロセッサ（３）５−３が最高優先のため、バス
競合判定部１５は、マスク信号を無効のままとすること
で、自バスアクセス要求マスク部１７がバス獲得要求線
３を変化させない（Ｈ点〜Ｉ点）。
１５は、バス獲得要求線３を有効にした次のＣＬＫ３の
立ち上がりからバス競合の監視を行い、判定時間設定部
１８で設定されたバス競合判定時間内に、自分以外のバ
ス獲得要求線が有効であればバス競合と判断するため、
その結果バス競合と判断し、優先度判定部１４からの優
先度はプロセッサ（３）５−３が最高優先のため、バス
競合判定部１５は、マスク信号を無効のままとすること
で、自バスアクセス要求マスク部１７がバス獲得要求線
３を変化させない（Ｈ点〜Ｉ点）。
【００３５】プロセッサ（１）５−１の他バス獲得判断
部１３は、自分以外のバス獲得要求線の有効な時間を測
定し、判定時間設定部１８で設定されたバス競合判定時
間の２倍を越えてた時に、バス獲得したと判断するた
め、その結果プロセッサ（３）５−３がバス獲得したと
判断して、優先度判定部１４にプロセッサ（３）５−３
がバス獲得した事を通知する。通知を受けた優先度判定
部１４がプロセッサ（３）５−３の優先度を最低にす
る。
部１３は、自分以外のバス獲得要求線の有効な時間を測
定し、判定時間設定部１８で設定されたバス競合判定時
間の２倍を越えてた時に、バス獲得したと判断するた
め、その結果プロセッサ（３）５−３がバス獲得したと
判断して、優先度判定部１４にプロセッサ（３）５−３
がバス獲得した事を通知する。通知を受けた優先度判定
部１４がプロセッサ（３）５−３の優先度を最低にす
る。
【００３６】プロセッサ（２）５−２の他バス獲得判断
部１３は、自分以外のバス獲得要求線の有効な時間を測
定し、判定時間設定部１８で設定されたバス競合判定時
間の２倍を越えてた時に、バス獲得したと判断するた
め、その結果プロセッサ（３）５−３がバス獲得したと
判断して、優先度判定部１４にプロセッサ（３）５−３
がバス獲得した事を通知する。通知を受けた優先度判定
部１４がプロセッサ（３）５−３の優先度を最低にす
る。
部１３は、自分以外のバス獲得要求線の有効な時間を測
定し、判定時間設定部１８で設定されたバス競合判定時
間の２倍を越えてた時に、バス獲得したと判断するた
め、その結果プロセッサ（３）５−３がバス獲得したと
判断して、優先度判定部１４にプロセッサ（３）５−３
がバス獲得した事を通知する。通知を受けた優先度判定
部１４がプロセッサ（３）５−３の優先度を最低にす
る。
【００３７】プロセッサ（３）５−３の自バス獲得判断
部１６は、バス獲得要求線３の有効な時間を測定し、判
定時間設定部１８で設定されたバス競合判定時間の２倍
を越えてた時に、バス獲得したと判断するため、その結
果プロセッサ（３）５−３がバス獲得したと判断して、
優先度判定部１４にプロセッサ（３）５−３がバス獲得
した事をバスバッファ許可線９を有効にすることで通知
し、通知を受けた優先度判定部１４がプロセッサ（３）
５−３の優先度を最低にする（Ｉ点〜Ｊ点）。
部１６は、バス獲得要求線３の有効な時間を測定し、判
定時間設定部１８で設定されたバス競合判定時間の２倍
を越えてた時に、バス獲得したと判断するため、その結
果プロセッサ（３）５−３がバス獲得したと判断して、
優先度判定部１４にプロセッサ（３）５−３がバス獲得
した事をバスバッファ許可線９を有効にすることで通知
し、通知を受けた優先度判定部１４がプロセッサ（３）
５−３の優先度を最低にする（Ｉ点〜Ｊ点）。
【００３８】プロセッサ（３）５−３は、バスバッファ
許可線９を有効になったことを確認して、共通バス線４
を使用する。プロセッサ（３）５−３は、共通バス線４
を使用し終わると自バスアクセス要求線３を無効にし
て、バス獲得要求線３を無効にすると、自バス獲得判断
部１６は、その次のＣＬＫ３の立ち上がりで、バスバッ
ファ許可線９を無効にする（Ｊ点〜Ｋ点）。
許可線９を有効になったことを確認して、共通バス線４
を使用する。プロセッサ（３）５−３は、共通バス線４
を使用し終わると自バスアクセス要求線３を無効にし
て、バス獲得要求線３を無効にすると、自バス獲得判断
部１６は、その次のＣＬＫ３の立ち上がりで、バスバッ
ファ許可線９を無効にする（Ｊ点〜Ｋ点）。
【００３９】プロセッサ（１）５−１のバス競合判定部
１５は、バス獲得要求線３が無効になったことを確認し
て、マスク１信号を無効にして、自バスアクセス要求マ
スク部１７がマスク１信号が無効になったのを確認し
て、バス獲得要求線１を有効にする。
１５は、バス獲得要求線３が無効になったことを確認し
て、マスク１信号を無効にして、自バスアクセス要求マ
スク部１７がマスク１信号が無効になったのを確認し
て、バス獲得要求線１を有効にする。
【００４０】プロセッサ（２）５−２のバス競合判定部
１５は、バス獲得要求線３が無効になったことを確認し
て、マスク２信号を無効にして、自バスアクセス要求マ
スク部１７がマスク２信号の無効になったのを確認し
て、バス獲得要求線２を有効にする（Ｋ点〜Ｌ点）。
１５は、バス獲得要求線３が無効になったことを確認し
て、マスク２信号を無効にして、自バスアクセス要求マ
スク部１７がマスク２信号の無効になったのを確認し
て、バス獲得要求線２を有効にする（Ｋ点〜Ｌ点）。
【００４１】プロセッサ（１）５−１のバス競合判定部
１５は、バス獲得要求線１を有効にした次のＣＬＫ１の
立ち上がりからバス競合の監視を行い、判定時間設定部
１８で設定された、バス競合判定時間内に、自分以外の
バス獲得要求線が有効であればバス競合と判断するた
め、その結果バス競合と判断し、優先度判定部１４から
の優先度はプロセッサ（２）５−２が最高優先のため、
バス競合判定部１５は、マスク１信号を有効にすること
で、自バスアクセス要求マスク部１７がバス獲得要求線
１を無効にする。
１５は、バス獲得要求線１を有効にした次のＣＬＫ１の
立ち上がりからバス競合の監視を行い、判定時間設定部
１８で設定された、バス競合判定時間内に、自分以外の
バス獲得要求線が有効であればバス競合と判断するた
め、その結果バス競合と判断し、優先度判定部１４から
の優先度はプロセッサ（２）５−２が最高優先のため、
バス競合判定部１５は、マスク１信号を有効にすること
で、自バスアクセス要求マスク部１７がバス獲得要求線
１を無効にする。
【００４２】プロセッサ（２）５−２のバス競合判定部
１５は、バス獲得要求線２を有効にした次のＣＬＫ３の
立ち上がりからバス競合の監視を行い、判定時間設定部
１８で設定された、バス競合判定時間内に、自分以外の
バス獲得要求線が有効であればバス競合と判断するた
め、その結果バス競合と判断し、優先度判定部１４から
の優先度はプロセッサ（２）５−２が最高優先のため、
バス競合判定部１５は、マスク３信号を無効のままとす
ることで、自バスアクセス要求マスク部１７がバス獲得
要求線２を変化させない。
１５は、バス獲得要求線２を有効にした次のＣＬＫ３の
立ち上がりからバス競合の監視を行い、判定時間設定部
１８で設定された、バス競合判定時間内に、自分以外の
バス獲得要求線が有効であればバス競合と判断するた
め、その結果バス競合と判断し、優先度判定部１４から
の優先度はプロセッサ（２）５−２が最高優先のため、
バス競合判定部１５は、マスク３信号を無効のままとす
ることで、自バスアクセス要求マスク部１７がバス獲得
要求線２を変化させない。
【００４３】プロセッサ（３）５−３の他バス獲得判断
部１３は、自分以外のバス獲得要求線の有効な時間を測
定し、判定時間設定部１８で設定されたバス競合判定時
間の２倍を越えてた時に、バス獲得したと判断するた
め、その結果プロセッサ（２）５−２がバス獲得したと
判断して、優先度判定部１４にプロセッサ（２）５−２
がバス獲得した事を通知する。通知を受けた優先度判定
部１４がプロセッサ（２）５−２の優先度を最低にする
（Ｌ点〜Ｍ点）。
部１３は、自分以外のバス獲得要求線の有効な時間を測
定し、判定時間設定部１８で設定されたバス競合判定時
間の２倍を越えてた時に、バス獲得したと判断するた
め、その結果プロセッサ（２）５−２がバス獲得したと
判断して、優先度判定部１４にプロセッサ（２）５−２
がバス獲得した事を通知する。通知を受けた優先度判定
部１４がプロセッサ（２）５−２の優先度を最低にする
（Ｌ点〜Ｍ点）。
【００４４】プロセッサ（１）５−１の他バス獲得判断
部１３は、自分以外のバス獲得要求線の有効な時間を測
定し、判定時間設定部１８で設定されたバス競合判定時
間の２倍を越えてた時に、バス獲得したと判断するた
め、その結果プロセッサ（２）５−２がバス獲得したと
判断して、優先度判定部１４にプロセッサ（２）５−２
がバス獲得した事を通知する。通知を受けた優先度判定
部１４がプロセッサ（２）５−２の優先度を最低にす
る。
部１３は、自分以外のバス獲得要求線の有効な時間を測
定し、判定時間設定部１８で設定されたバス競合判定時
間の２倍を越えてた時に、バス獲得したと判断するた
め、その結果プロセッサ（２）５−２がバス獲得したと
判断して、優先度判定部１４にプロセッサ（２）５−２
がバス獲得した事を通知する。通知を受けた優先度判定
部１４がプロセッサ（２）５−２の優先度を最低にす
る。
【００４５】プロセッサ（２）５−２の自バス獲得判断
部１６は、バス獲得要求線２の有効な時間を測定し、判
定時間設定部１８で設定されたバス競合判定時間の２倍
を越えてた時に、バス獲得したと判断するため、その結
果プロセッサ（２）５−２がバス獲得したと判断して、
優先度判定部１４にプロセッサ（２）５−２がバス獲得
した事をバスバッファ許可線９を有効にすることで通知
し、通知を受けた優先度判定部１４がプロセッサ（２）
５−２の優先度を最低にする（Ｉ点〜Ｊ点）。
部１６は、バス獲得要求線２の有効な時間を測定し、判
定時間設定部１８で設定されたバス競合判定時間の２倍
を越えてた時に、バス獲得したと判断するため、その結
果プロセッサ（２）５−２がバス獲得したと判断して、
優先度判定部１４にプロセッサ（２）５−２がバス獲得
した事をバスバッファ許可線９を有効にすることで通知
し、通知を受けた優先度判定部１４がプロセッサ（２）
５−２の優先度を最低にする（Ｉ点〜Ｊ点）。
【００４６】プロセッサ（２）５−２は、バスバッファ
許可線９を有効になったことを確認して、共通バス線４
を使用する。プロセッサ（２）５−２は、共通バス線４
を使用し終わると自バスアクセス要求線１０を無効にし
て、バス獲得要求線２を無効にすると、自バス獲得判断
部１６は、その次のＣＬＫ２の立ち上がりで、バスバッ
ファ許可線９を無効にする（Ｎ点〜）。
許可線９を有効になったことを確認して、共通バス線４
を使用する。プロセッサ（２）５−２は、共通バス線４
を使用し終わると自バスアクセス要求線１０を無効にし
て、バス獲得要求線２を無効にすると、自バス獲得判断
部１６は、その次のＣＬＫ２の立ち上がりで、バスバッ
ファ許可線９を無効にする（Ｎ点〜）。
【００４７】以下説明したように本実施例では、プロセ
ッサ５−１，５−２，５−３のそれぞれが、競合判定、
優先度の低いバス獲得要求線のマスク、優先度の更新を
繰り返しながら、共通バス線４を使用する。
ッサ５−１，５−２，５−３のそれぞれが、競合判定、
優先度の低いバス獲得要求線のマスク、優先度の更新を
繰り返しながら、共通バス線４を使用する。
【００４８】
【発明の効果】以上説明したように本発明は、１本の共
通バスと、共通バスに並列接続されそれぞれが異なるク
ロックソースで動作する複数のプロセッサと、各プロセ
ッサから自分以外のプロセッサに対して接続し共通バス
のバス獲得要求をしていることを示すバス獲得要求線と
を備えて成り、各プロセッサはそれぞれ、共通バス線と
内部バスとをバス獲得時には接続しそれ以外は遮断する
バスバッファと、共通バスを使用したい時にバス調停部
に対して自バスアクセス要求線を有効にし、バスバッフ
ァ許可線が有効になった時に共通バスを使用し、共通バ
スを使用しない時は自バスアクセス要求線を無効にする
ＣＰＵ８と、各バス獲得要求線を監視して、どのプロセ
ッサが共通バスを使用しているかを管理する制御をし、
バス競合時には自分の優先度を過去のバス獲得の経歴を
基にして優先度を設定する制御をし、自分のバス獲得要
求線が一定時間以上有効であった場合のみバスバッファ
許可線を有効にする制御をする制御手段と、バス競合と
判断するための競合判定時間を自分の動作クロックのク
ロック数で設定可変できる可変手段とを備えたバス調停
部６とを備えて構成することにより、各プロセッサのバ
ス調停動作が同一クロックでない場合でもバス要求競合
の判断が可能であり、バス要求の優先順位を過去のバス
獲得の経歴を基にして優先順位を設定することで、各プ
ロセッサがバスの使用権利を公平に割り当てることがで
きる効果がある。
通バスと、共通バスに並列接続されそれぞれが異なるク
ロックソースで動作する複数のプロセッサと、各プロセ
ッサから自分以外のプロセッサに対して接続し共通バス
のバス獲得要求をしていることを示すバス獲得要求線と
を備えて成り、各プロセッサはそれぞれ、共通バス線と
内部バスとをバス獲得時には接続しそれ以外は遮断する
バスバッファと、共通バスを使用したい時にバス調停部
に対して自バスアクセス要求線を有効にし、バスバッフ
ァ許可線が有効になった時に共通バスを使用し、共通バ
スを使用しない時は自バスアクセス要求線を無効にする
ＣＰＵ８と、各バス獲得要求線を監視して、どのプロセ
ッサが共通バスを使用しているかを管理する制御をし、
バス競合時には自分の優先度を過去のバス獲得の経歴を
基にして優先度を設定する制御をし、自分のバス獲得要
求線が一定時間以上有効であった場合のみバスバッファ
許可線を有効にする制御をする制御手段と、バス競合と
判断するための競合判定時間を自分の動作クロックのク
ロック数で設定可変できる可変手段とを備えたバス調停
部６とを備えて構成することにより、各プロセッサのバ
ス調停動作が同一クロックでない場合でもバス要求競合
の判断が可能であり、バス要求の優先順位を過去のバス
獲得の経歴を基にして優先順位を設定することで、各プ
ロセッサがバスの使用権利を公平に割り当てることがで
きる効果がある。
【００４９】また、同一クロックを使う従来のシステム
は、同一クロック自体が高速でも数ＭＨＺ帯域なため、
本発明の方式ではＣＰＵの動作クロックは、数十ＭＨＺ
帯域であるので、バス調停の動作クロックも同じ周波数
帯域を使用できるので、同一クロックを使う従来のシス
テムに対して数倍にシステムの高速化を可能にすること
ができる効果がある。
は、同一クロック自体が高速でも数ＭＨＺ帯域なため、
本発明の方式ではＣＰＵの動作クロックは、数十ＭＨＺ
帯域であるので、バス調停の動作クロックも同じ周波数
帯域を使用できるので、同一クロックを使う従来のシス
テムに対して数倍にシステムの高速化を可能にすること
ができる効果がある。
【００５０】さらに、バス競合時にありがちな競合プロ
セッサどうしのバスの衝突も、バス競合してから共通バ
スを使用するまでにバス獲得判定時間を設けているた
め、各プロセッサのバスが衝突する可能性がないので、
バス衝突時に起こるバスバッファ出力側の短絡状態を回
避できるため、短絡時に起こる消費電流増大による放射
ノイズが発生する現象も防止できる効果がある。
セッサどうしのバスの衝突も、バス競合してから共通バ
スを使用するまでにバス獲得判定時間を設けているた
め、各プロセッサのバスが衝突する可能性がないので、
バス衝突時に起こるバスバッファ出力側の短絡状態を回
避できるため、短絡時に起こる消費電流増大による放射
ノイズが発生する現象も防止できる効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の動作の一例を示すタイムチャートで
ある。
ある。
【図３】本実施例における図２のタイムチャートに対応
した各プロセッサのバス獲得競合時の優先状態を示す図
である。
した各プロセッサのバス獲得競合時の優先状態を示す図
である。
【図４】本実施例におけるバス調停部の内部構成の一例
を示すブロック図である。
を示すブロック図である。
【図５】本実施例における図２のタイムチャートの時点
Ｈから時点Ｎまでの各プロセッサの動作を示すタイムチ
ャートである。
Ｈから時点Ｎまでの各プロセッサの動作を示すタイムチ
ャートである。
【図６】従来例を示すブロック図である。
１ バス獲得要求線 ２ バス獲得要求線 ３ バス獲得要求線 ４ 共通バス線 ５−１ プロセッサ（１） ５−２ プロセッサ（２） ５−３ プロセッサ（３） ６ バス調停部 ７ バスバッファ ８ ＣＰＵ ９ バスバッファ許可線 １０ 自バスアクセス要求線 １１ 内部バス線 １２ 同期部 １３ 他バス獲得判断部 １４ 優先度判定部 １５ 競合判定部 １６ 自バス獲得判断部 １７ 自バスアクセス要求マスク部 １８ 判定時間設定部 １９ クロック発生部 ＣＬＫ１ プロセッサ（１）動作クロック ＣＬＫ２ プロセッサ（２）動作クロック ＣＬＫ３ プロセッサ（３）動作クロック ＲＥＱ１２ プロセッサ（１）内でのバス獲得要求線
（２）をＣＬＫ１でサンプリングした信号 ＲＥＱ１３ プロセッサ（１）内でのバス獲得要求線
（３）をＣＬＫ１でサンプリングした信号 ＲＥＱ２１ プロセッサ（２）内でのバス獲得要求線
（１）をＣＬＫ２でサンプリングした信号 ＲＥＱ２３ プロセッサ（２）内でのバス獲得要求線
（３）をＣＬＫ２でサンプリングした信号 ＲＥＱ３１ プロセッサ（３）内でのバス獲得要求線
（１）をＣＬＫ３でサンプリングした信号 ＲＥＱ３２ プロセッサ（３）内でのバス獲得要求線
（２）をＣＬＫ３でサンプリングした信号 マスク１ プロセッサ（１）内での自バスアクセス要
求マスク信号（Ｌ＝マスク） マスク２ プロセッサ（２）内での自バスアクセス要
求マスク信号（Ｌ＝マスク） マスク３ プロセッサ（３）内での自バスアクセス要
求マスク信号（Ｌ＝マスク） 競合判定１ プロセッサ（１）内での競合判定検出信
号（Ｌ＝競合） 競合判定２ プロセッサ（２）内での競合判定検出信
号（Ｌ＝競合） 競合判定３ プロセッサ（３）内での競合判定検出信
号（Ｌ＝競合） 優先度判定１ プロセッサ（１）内でのバス獲得優先
度 優先度判定２ プロセッサ（２）内でのバス獲得優先
度 優先度判定３ プロセッサ（３）内でのバス獲得優先
度
（２）をＣＬＫ１でサンプリングした信号 ＲＥＱ１３ プロセッサ（１）内でのバス獲得要求線
（３）をＣＬＫ１でサンプリングした信号 ＲＥＱ２１ プロセッサ（２）内でのバス獲得要求線
（１）をＣＬＫ２でサンプリングした信号 ＲＥＱ２３ プロセッサ（２）内でのバス獲得要求線
（３）をＣＬＫ２でサンプリングした信号 ＲＥＱ３１ プロセッサ（３）内でのバス獲得要求線
（１）をＣＬＫ３でサンプリングした信号 ＲＥＱ３２ プロセッサ（３）内でのバス獲得要求線
（２）をＣＬＫ３でサンプリングした信号 マスク１ プロセッサ（１）内での自バスアクセス要
求マスク信号（Ｌ＝マスク） マスク２ プロセッサ（２）内での自バスアクセス要
求マスク信号（Ｌ＝マスク） マスク３ プロセッサ（３）内での自バスアクセス要
求マスク信号（Ｌ＝マスク） 競合判定１ プロセッサ（１）内での競合判定検出信
号（Ｌ＝競合） 競合判定２ プロセッサ（２）内での競合判定検出信
号（Ｌ＝競合） 競合判定３ プロセッサ（３）内での競合判定検出信
号（Ｌ＝競合） 優先度判定１ プロセッサ（１）内でのバス獲得優先
度 優先度判定２ プロセッサ（２）内でのバス獲得優先
度 優先度判定３ プロセッサ（３）内でのバス獲得優先
度
Claims (3)
- 【請求項１】 １本の共通バスと、前記共通バスに並列
接続されそれぞれが異なるクロックソースで動作する複
数のプロセッサと、前記複数のプロセッサのそれぞれか
ら自分以外の前記プロセッサに対して接続し前記共通バ
スのバス獲得要求をしていることを示すバス獲得要求線
とを備えて成り、前記各プロセッサは前記共通バスのバ
ス獲得要求時に自分以外の前記プロセッサの前記バス獲
得要求線の状態を判断し、前記複数のバス獲得要求線が
いずれの前記プロセッサからも前記バス獲得要求が出さ
れていない無効状態の時には自分の前記バス獲得要求線
にバス獲得要求を出して有効状態とし、自分以外の前記
バス獲得要求線が有効状態の時には無効状態になるまで
待ち、無効状態になった時点で前記自分のバス獲得要求
線を有効状態にする制御を行う第１の制御手段と、 前記複数のプロセッサの内ある１つのプロセッサが前記
自分のバス獲得要求線に対してバス獲得要求を有効状態
にした時から予め定めた一定時間内に前記自分以外のバ
ス獲得要求線も有効状態になるバス要求競合時には、自
分のバス獲得の優先度を過去のバス獲得の経歴を基にし
て優先度を設定し、自分の前記優先度が他より低い場合
には自分のバス獲得要求を取りやめて自分以外のプロセ
ッサに前記バス使用権を譲り、自分の前記優先度が他よ
り高い場合には前記自分以外のバス獲得要求線を無視し
て自分が前記共通バスを獲得する制御を行う第２の制御
手段とを備えたバス調停部を有することを特徴とするバ
ス調停方式。 - 【請求項２】 前記バス調停部は、前記自分のバス獲得
要求線の有効時間を測定し、前記自分のバス獲得要求線
の有効時間が予め定めた一定時間以上有効であった場合
には前記共通バスと自分のプロセッサの内部バスとを接
続して前記共通バスへのアクセス可能にし、前記自分の
バス獲得要求線の有効時間が前記一定時間未満の場合に
は前記共通バスと前記内部バスとを遮断する遮断手段を
含んでいることを特徴とする請求項１記載のバス調停方
式。 - 【請求項３】 １本の共通バスと、前記共通バスに並列
接続されそれぞれが異なるクロックソースで動作する複
数のプロセッサと、前記複数のプロセッサのそれぞれか
ら自分以外の前記プロセッサに対して接続し前記共通バ
スのバス獲得要求をしていることを示すバス獲得要求線
とを備えて成り、前記複数のプロセッサのそれぞれは、
前記共通バス線と内部バスとを前記共通バスの獲得に接
続するバスバッファと、前記共通バスを使用したい時に
バス調停部に対して自バスアクセス要求線を有効にしバ
スバッファ許可線が有効になった時に前記共通バスを使
用し前記共通バスを使用しない時は前記自バスアクセス
要求線を無効にするＣＰＵと、前記バス調停部とを有
し、前記バス調停部は動作クロックを発生するクロック
発生部と、動作クロック数を基に前記共通バスのバス競
合の判定時間を設定する判定時間設定部と、自分以外の
前記プロセッサの前記バス獲得要求線を自分の動作クロ
ックで同期化する同期部と、同期化された自分以外の前
記バス獲得要求線が有効状態になっている有効時間を測
定して前記判定時間の予め設定した時間以上ならば自分
以外の前記プロセッサが前記共通バスを獲得したと判断
し前記共通バスを獲得したプロセッサの番号を出力する
他バス獲得判断部と、自分の前記バス獲得要求線が有効
状態になっている有効時間を測定して前記判定時間の予
め設定した時間以上ならば自分が前記共通バスを獲得し
たと判断し前記バスバッファ許可線を有効にする自バス
獲得判断部１６と、自分と自分以外の前記プロセッサを
対にして自分が前記共通バスを獲得したならば次の前記
共通バスのアクセスのときに自分以外の前記プロセッサ
を優先とし自分以外の前記プロセッサが前記共通バスを
獲得したならば次の共通バスのアクセスのときに自分の
前記プロセッサを優先にする判断をし優先するプロセッ
サ番号を出力する優先度判定部と、同期化された自分以
外の前記バス獲得要求線と自分の前記バス獲得要求線と
を対にして自分のバス獲得要求が無効から有効に変化し
た時から前記判定時間設定部で設定された前記判定時間
内に同期化された自分以外の前記バス獲得要求線の有効
の場合には前記共通バスのバス競合と判断し、前記バス
競合で自分以外が優先の場合には前記自分のバス獲得要
求を無効にするマスク信号を有効にし、自分が優先の場
合には前記マスク信号を無効にするバス競合判定部と、
前記マスク信号が有効のとき自分の前記ＣＰＵからの前
記自バスアクセス要求線を無効にし前記マスク信号が無
効のときには前記自バスアクセス要求線上の信号をその
まま出力する自バスアクセス要求マスク部とを有してい
ることを特徴とするバス調停方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6116373A JP2553823B2 (ja) | 1994-05-30 | 1994-05-30 | バス調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6116373A JP2553823B2 (ja) | 1994-05-30 | 1994-05-30 | バス調停方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07319806A JPH07319806A (ja) | 1995-12-08 |
| JP2553823B2 true JP2553823B2 (ja) | 1996-11-13 |
Family
ID=14685382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6116373A Expired - Fee Related JP2553823B2 (ja) | 1994-05-30 | 1994-05-30 | バス調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553823B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007334641A (ja) | 2006-06-15 | 2007-12-27 | Sony Corp | 情報処理装置および方法、並びにプログラム |
| US8583845B2 (en) * | 2008-08-07 | 2013-11-12 | Nec Corporation | Multi-processor system and controlling method thereof |
-
1994
- 1994-05-30 JP JP6116373A patent/JP2553823B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07319806A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0559408B1 (en) | A method and apparatus for performing bus arbitration using an arbiter in a data processing system | |
| JP3084218B2 (ja) | 通信方法及び同期通信システム | |
| JPH08255124A (ja) | データ処理システムおよび方法 | |
| US6163835A (en) | Method and apparatus for transferring data over a processor interface bus | |
| JPH03137757A (ja) | 優先順位制御方式 | |
| KR100395383B1 (ko) | 데이터 전송 장치 | |
| US5596749A (en) | Arbitration request sequencer | |
| JP2553823B2 (ja) | バス調停方式 | |
| US6504854B1 (en) | Multiple frequency communications | |
| US20070011381A1 (en) | Control method and control circuit for bus system | |
| JP3485464B2 (ja) | マルチプロセッサ・システムにおけるバス・アービトレーションの方法及び装置 | |
| US5898847A (en) | Bus arbitration method and appparatus for use in a multiprocessor system | |
| US5918025A (en) | Method and apparatus for converting a five wire arbitration/buffer management protocol into a two wire protocol | |
| JP2000155701A (ja) | デバッグ回路 | |
| JPH11110363A (ja) | マルチプロセッサシステム | |
| JP2003016024A (ja) | メモリ制御装置及びｌｓｉ | |
| JP2756445B2 (ja) | 非同期回路リセット方式 | |
| JPH05204832A (ja) | Ｄｍａバス調停方式 | |
| JPH08263428A (ja) | スプリット転送方式を適用する情報処理装置及び同装置におけるバス調停方法 | |
| JP3047874B2 (ja) | システムバス回路およびマルチプロセサ | |
| JP2982301B2 (ja) | コンピュータ装置 | |
| JPH02146659A (ja) | バス制御方式 | |
| KR100244471B1 (ko) | 다이렉트 메모리 엑세스 제어기 및 그 제어방법 | |
| JPH05134981A (ja) | 汎用システムバスのアービトレーシヨン方法 | |
| JPH11232215A (ja) | バスコントローラ、バスマスタ装置及びバス制御システムの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |