JP2552365B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP2552365B2 JP2552365B2 JP20940089A JP20940089A JP2552365B2 JP 2552365 B2 JP2552365 B2 JP 2552365B2 JP 20940089 A JP20940089 A JP 20940089A JP 20940089 A JP20940089 A JP 20940089A JP 2552365 B2 JP2552365 B2 JP 2552365B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- display device
- gate
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は絵素電極をマトリクス状に配し、高密度の表
示を行うアクティブマトリクス表示装置に関する。
示を行うアクティブマトリクス表示装置に関する。
（従来の技術） 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いてはマトリクス状に配列された絵素電極を
選択することにより、画面上に表示パターンが形成され
る。絵素電極の駆動方式として、個々の独立した絵素電
極を配列し、この絵素電極のそれぞれにスイッチング素
子を連結して駆動するアクティブマトリクス駆動方式が
知られている。絵素電極を選択駆動するスイッチング素
子としては、TFT（薄膜トランジスタ）素子、MIM（金属
−絶縁層−金属）素子等が一般的に用いられている。ア
クティブマトリクス駆動方式は、高コントラストの表示
が可能であり、液晶テレビジョン、ワードプロセッサ、
コンピュータの端末表示装置等に実用化されている。
装置等に於いてはマトリクス状に配列された絵素電極を
選択することにより、画面上に表示パターンが形成され
る。絵素電極の駆動方式として、個々の独立した絵素電
極を配列し、この絵素電極のそれぞれにスイッチング素
子を連結して駆動するアクティブマトリクス駆動方式が
知られている。絵素電極を選択駆動するスイッチング素
子としては、TFT（薄膜トランジスタ）素子、MIM（金属
−絶縁層−金属）素子等が一般的に用いられている。ア
クティブマトリクス駆動方式は、高コントラストの表示
が可能であり、液晶テレビジョン、ワードプロセッサ、
コンピュータの端末表示装置等に実用化されている。
第３図に従来の表示装置に用いられるアクティブマト
リクス基板の一例を示す。ゲートバス配線24に直交して
ソースバス配線５が設けられ、ゲートバス配線24とソー
スバス配線５との交差点近傍のゲートバス配線24上に、
TFT7が設けられている。TFT7のソース電極15とソースバ
ス配線５とはソース枝配線８によって接続されている。
TFT7のドレイン電極16は絵素電極６に接続されている。
ゲートバス配線24とソースバス配線５との間には、後述
するゲート絶縁膜11が介在している。
リクス基板の一例を示す。ゲートバス配線24に直交して
ソースバス配線５が設けられ、ゲートバス配線24とソー
スバス配線５との交差点近傍のゲートバス配線24上に、
TFT7が設けられている。TFT7のソース電極15とソースバ
ス配線５とはソース枝配線８によって接続されている。
TFT7のドレイン電極16は絵素電極６に接続されている。
ゲートバス配線24とソースバス配線５との間には、後述
するゲート絶縁膜11が介在している。
第４図に、第３図の基板を用いた表示装置の第３図に
於けるIV−IV線に沿った断面図を示す。ガラス基板１上
の全面にTa2O5、Al2O5、又はSi3N4等の窒化シリコン
（以下では「SiNX」と称する）から成るベースコート膜
２が形成され、ベースコート膜２上にTa、Ｗ等の金属か
ら成るゲートバス配線24がパターン形成されている。ゲ
ート電極９はゲートバス配線24の一部として形成され、
従って、ゲート電極９もTa、Ｗ等の金属で形成されてい
る。Ta、Ｗ等の金属は、後の例えばTFT7の形成工程での
エッチャントに対し耐エッチャント性が高いので、ゲー
トバス配線24及びゲート電極９の上に形成されるゲート
絶縁膜11等に僅かなピンホールが存在しても、これらの
配線24及び電極９は浸食されない。
於けるIV−IV線に沿った断面図を示す。ガラス基板１上
の全面にTa2O5、Al2O5、又はSi3N4等の窒化シリコン
（以下では「SiNX」と称する）から成るベースコート膜
２が形成され、ベースコート膜２上にTa、Ｗ等の金属か
ら成るゲートバス配線24がパターン形成されている。ゲ
ート電極９はゲートバス配線24の一部として形成され、
従って、ゲート電極９もTa、Ｗ等の金属で形成されてい
る。Ta、Ｗ等の金属は、後の例えばTFT7の形成工程での
エッチャントに対し耐エッチャント性が高いので、ゲー
トバス配線24及びゲート電極９の上に形成されるゲート
絶縁膜11等に僅かなピンホールが存在しても、これらの
配線24及び電極９は浸食されない。
この基板１の全面にSiNXから成るゲート絶縁膜11が形
成されている。ゲート電極９上には上述のゲート絶縁膜
11を介して、アモルファスシリコン（以下では「ａ−S
i」と称する）から成る真性半導体層12が形成され、真
性半導体層12上にはSiNXから成る半導体層保護膜13が形
成されている。半導体層保護膜13は後のソース電極及び
ドレイン電極を形成する工程で、エッチングストッパと
して機能する。真性半導体層12上及び半導体層保護膜13
上にはコンタクト層14、14が設けられている。更に、コ
ンタクト層14、14上にはそれぞれソース電極15及びドレ
イン電極16が形成され、ドレイン電極16にはITOから成
る絵素電極６が接続されている。
成されている。ゲート電極９上には上述のゲート絶縁膜
11を介して、アモルファスシリコン（以下では「ａ−S
i」と称する）から成る真性半導体層12が形成され、真
性半導体層12上にはSiNXから成る半導体層保護膜13が形
成されている。半導体層保護膜13は後のソース電極及び
ドレイン電極を形成する工程で、エッチングストッパと
して機能する。真性半導体層12上及び半導体層保護膜13
上にはコンタクト層14、14が設けられている。更に、コ
ンタクト層14、14上にはそれぞれソース電極15及びドレ
イン電極16が形成され、ドレイン電極16にはITOから成
る絵素電極６が接続されている。
多数のこのような絵素電極６がマトリクス状に配さ
れ、各絵素電極６に接続されたTFT7がゲートバス配線24
上に形成されて、アクティブマトリクス基板が構成され
ている。ソースバス配線５はゲートバス配線24の方向に
対して直角方向に並ぶそれぞれのTFT7のソース電極15
に、枝配線８を介して接続されている。
れ、各絵素電極６に接続されたTFT7がゲートバス配線24
上に形成されて、アクティブマトリクス基板が構成され
ている。ソースバス配線５はゲートバス配線24の方向に
対して直角方向に並ぶそれぞれのTFT7のソース電極15
に、枝配線８を介して接続されている。
TFT7、絵素電極６等が形成された基板１の全面に、Si
NXから成る保護膜17が堆積され、保護膜17上には配向膜
19が形成されている。ガラス基板１に対向するガラス基
板20上に、カラーフィルタ21、対向電極22、及び配向膜
23が順次形成されている。２つの基板１及び20の間に液
晶18が封入され、アクティブマトリクス表示装置が構成
されている。この表示装置では、走査信号がゲートバス
配線24に順次入力され、これに対応するソースバス配線
５に画像信号が入力され、絵素電極６が駆動される。
NXから成る保護膜17が堆積され、保護膜17上には配向膜
19が形成されている。ガラス基板１に対向するガラス基
板20上に、カラーフィルタ21、対向電極22、及び配向膜
23が順次形成されている。２つの基板１及び20の間に液
晶18が封入され、アクティブマトリクス表示装置が構成
されている。この表示装置では、走査信号がゲートバス
配線24に順次入力され、これに対応するソースバス配線
５に画像信号が入力され、絵素電極６が駆動される。
（発明が解決しようとする課題） このようなアクティブマトリクス表示装置に於いて、
高密度の表示を行うには非常に多数の絵素電極６とTFT7
とを配することが必要である。絵素電極６及びTFT7の数
が増加するに従い、ゲートバス配線24及びソースバス配
線５の数も増加することになる。精細な画像表示を行う
表示装置では、例えば400本以上のゲートバス配線24
と、600本以上のソースバス配線５とが設けられる。こ
のような高精細な表示を行う装置ではゲートバス配線１
本当りの書き込み時間は、数十マイクロ秒となる。ゲー
トバス配線24に比較的大きい比抵抗を有するTa、Ｗ等の
金属を用いた従来の表示装置では、このような短い時間
内に充分な電圧を全てのゲート電極９に印加することが
できない。即ち、ゲートバス配線24上の入力部近傍に比
べ、該入力部から遠い部分で信号遅延が生じることにな
る。この信号遅延により、上記の書き込み時間内に充分
な電圧が絵素電極６に印加されない。従って、同一ゲー
トバス配線24の入力部から遠い部分に接続された絵素に
表示不良が生じることとなる。
高密度の表示を行うには非常に多数の絵素電極６とTFT7
とを配することが必要である。絵素電極６及びTFT7の数
が増加するに従い、ゲートバス配線24及びソースバス配
線５の数も増加することになる。精細な画像表示を行う
表示装置では、例えば400本以上のゲートバス配線24
と、600本以上のソースバス配線５とが設けられる。こ
のような高精細な表示を行う装置ではゲートバス配線１
本当りの書き込み時間は、数十マイクロ秒となる。ゲー
トバス配線24に比較的大きい比抵抗を有するTa、Ｗ等の
金属を用いた従来の表示装置では、このような短い時間
内に充分な電圧を全てのゲート電極９に印加することが
できない。即ち、ゲートバス配線24上の入力部近傍に比
べ、該入力部から遠い部分で信号遅延が生じることにな
る。この信号遅延により、上記の書き込み時間内に充分
な電圧が絵素電極６に印加されない。従って、同一ゲー
トバス配線24の入力部から遠い部分に接続された絵素に
表示不良が生じることとなる。
この問題点を解決するため、ゲートバス配線24及びゲ
ート電極９をAl、Mo、Cu等の低抵抗の金属で形成するこ
とが行われている。しかし、このような金属材料でゲー
トバス配線24を形成すると、これらの金属材料は後の例
えばTFT7や絵素電極６の形成工程で用いられるエッチャ
ントに対する耐エッチャント性が低いため、欠陥の少な
いゲートバス配線24を得るのが困難となる。即ち、ゲー
ト絶縁膜11やその上に形成されるレジスト等に僅かなピ
ンホールが存在すると、その下に形成されたゲートバス
配線24がエチャントによって侵食されてしまうのであ
る。
ート電極９をAl、Mo、Cu等の低抵抗の金属で形成するこ
とが行われている。しかし、このような金属材料でゲー
トバス配線24を形成すると、これらの金属材料は後の例
えばTFT7や絵素電極６の形成工程で用いられるエッチャ
ントに対する耐エッチャント性が低いため、欠陥の少な
いゲートバス配線24を得るのが困難となる。即ち、ゲー
ト絶縁膜11やその上に形成されるレジスト等に僅かなピ
ンホールが存在すると、その下に形成されたゲートバス
配線24がエチャントによって侵食されてしまうのであ
る。
また、ゲートバス配線24を２層構造とし、下層を上述
のAl、Mo、Cu等の金属で形成し、上層をTa、Ｗ等の金属
で形成することが提案されている。Ta、Ｗ等の金属は前
述のように比較的耐エッチャント性に優れているので、
後のエッチング工程を経ても欠陥の少ないゲートバス配
線が得られる。しかし、このような２層の構成では上層
と下層とに生じる内部応力の違いにより、後工程で膜剥
がれが起こり易いという新たな問題点が生じる。
のAl、Mo、Cu等の金属で形成し、上層をTa、Ｗ等の金属
で形成することが提案されている。Ta、Ｗ等の金属は前
述のように比較的耐エッチャント性に優れているので、
後のエッチング工程を経ても欠陥の少ないゲートバス配
線が得られる。しかし、このような２層の構成では上層
と下層とに生じる内部応力の違いにより、後工程で膜剥
がれが起こり易いという新たな問題点が生じる。
本発明は上述の問題点を解決するものであり、本発明
の目的は、低抵抗で、しかも、後のエッチング工程に於
いても充分な耐エッチャント性を有する走査線を備えた
アクティブマトリクス表示装置を提供することである。
の目的は、低抵抗で、しかも、後のエッチング工程に於
いても充分な耐エッチャント性を有する走査線を備えた
アクティブマトリクス表示装置を提供することである。
（課題を解決するための手段） 本発明のアクティブマトリクス表示装置は、少なくと
も一方が透光性を有する一対の基板と、該基板間に封入
され印加電圧に応答して光学的特性が変調される表示媒
体と、該基板の何れか一方の基板内面にマトリクス状に
配された絵素電極と、該絵素電極に接続されたスイッチ
ング素子と、該スイッチング素子に接続された走査線
と、を有するアクティブマトリクス表示装置であって、
該走査線が、低抵抗金属からなる第１の配線と、耐エッ
チャント性の高い金属からなる第２の配線とを有し、該
第２の配線が該第１の配線の表裏両面及び両側面を囲繞
する形で被覆しており、そのことにより上記目的が達成
される。
も一方が透光性を有する一対の基板と、該基板間に封入
され印加電圧に応答して光学的特性が変調される表示媒
体と、該基板の何れか一方の基板内面にマトリクス状に
配された絵素電極と、該絵素電極に接続されたスイッチ
ング素子と、該スイッチング素子に接続された走査線
と、を有するアクティブマトリクス表示装置であって、
該走査線が、低抵抗金属からなる第１の配線と、耐エッ
チャント性の高い金属からなる第２の配線とを有し、該
第２の配線が該第１の配線の表裏両面及び両側面を囲繞
する形で被覆しており、そのことにより上記目的が達成
される。
（作用） 耐エッチャント性の高い金属からなる第２の配線が耐
エッチャント性の低い低抵抗金属からなる第１の配線を
被覆する２層構造の走査線としては、一般に、第２の配
線が第１の配線の表面（上面）及び両側面を被覆する構
造のものが用いられる。
エッチャント性の低い低抵抗金属からなる第１の配線を
被覆する２層構造の走査線としては、一般に、第２の配
線が第１の配線の表面（上面）及び両側面を被覆する構
造のものが用いられる。
ところで、製造工程中の熱処理工程において発生する
熱応力の相違に起因して、上層の第２の配線と下層の第
１の配線とに生じる内部応力は相違する。このため、こ
の内部応力の相違に起因して、上記被覆構造の走査線に
おいては、第２の配線の第１の配線の両側面部を覆う部
分の下面と基板面との間に隙間を生じ、この隙間を介し
てエッチング液が侵入し、耐エッチャント性の低い第１
の配線を侵食する。
熱応力の相違に起因して、上層の第２の配線と下層の第
１の配線とに生じる内部応力は相違する。このため、こ
の内部応力の相違に起因して、上記被覆構造の走査線に
おいては、第２の配線の第１の配線の両側面部を覆う部
分の下面と基板面との間に隙間を生じ、この隙間を介し
てエッチング液が侵入し、耐エッチャント性の低い第１
の配線を侵食する。
第１の配線が侵食されると、その表面形状が変形する
ため、第２の配線との接合面に隙間を生じる。この結
果、上記の被覆構造においては、膜剥がれを発生し易い
という欠点がある。
ため、第２の配線との接合面に隙間を生じる。この結
果、上記の被覆構造においては、膜剥がれを発生し易い
という欠点がある。
膜剥がれが発生すると、絵素欠陥を生じるため、アク
ティブマトリクス表示装置の歩留まりが低下する。
ティブマトリクス表示装置の歩留まりが低下する。
しかるに、本発明によれば、第１の配線の裏面、即ち
その下面も耐エッチャント性の高い金属からなる第２の
配線によって覆われている。この結果、本発明において
は、第１の配線は基板面から浮いた位置に配置されてい
る。このため、内部応力の相違に起因して、第２の配線
の第１の配線の両側面部を覆う部分の下面と基板面との
間に隙間を生じ、この隙間を介してエッチング液が侵入
してきても、エッチング液が第１の配線に接触すること
がない。
その下面も耐エッチャント性の高い金属からなる第２の
配線によって覆われている。この結果、本発明において
は、第１の配線は基板面から浮いた位置に配置されてい
る。このため、内部応力の相違に起因して、第２の配線
の第１の配線の両側面部を覆う部分の下面と基板面との
間に隙間を生じ、この隙間を介してエッチング液が侵入
してきても、エッチング液が第１の配線に接触すること
がない。
この結果、本発明によれば、第１の配線がエッチング
液に侵食されることがないので、走査線に膜剥がれを生
じることがない。
液に侵食されることがないので、走査線に膜剥がれを生
じることがない。
なお、第１の配線は、例えばAl、Mo、Cu等の金属で形
成され、第２の配線は、例えばTa、Ｗ等の金属で形成さ
れる。このような材料で形成することにより、低抵抗
で、しかも、後のエッチング工程においても充分な耐エ
ッチャント性を有する走査線を備えたアクティブマトリ
クス表示装置が得られる。
成され、第２の配線は、例えばTa、Ｗ等の金属で形成さ
れる。このような材料で形成することにより、低抵抗
で、しかも、後のエッチング工程においても充分な耐エ
ッチャント性を有する走査線を備えたアクティブマトリ
クス表示装置が得られる。
（実施例） 本発明は実施例について以下に説明する。第１図に、
本発明の表示装置に用いられるアクティブマトリクス基
板の平面図を示す。ゲートバス配線24に直交してソース
バス配線５が設けられ、ゲートバス配線24とソースバス
配線５との交差位置には、後述するゲート絶縁膜11が介
在している。ゲートバス配線24とソースバス配線５との
交差点近傍のゲートバス配線24上には、TFT27が設けら
れている。TFT27のソース電極15とソースバス配線５と
はソース枝配線８によって接続されている。TFT27のド
レイン電極16は絵素電極６に接続されている。
本発明の表示装置に用いられるアクティブマトリクス基
板の平面図を示す。ゲートバス配線24に直交してソース
バス配線５が設けられ、ゲートバス配線24とソースバス
配線５との交差位置には、後述するゲート絶縁膜11が介
在している。ゲートバス配線24とソースバス配線５との
交差点近傍のゲートバス配線24上には、TFT27が設けら
れている。TFT27のソース電極15とソースバス配線５と
はソース枝配線８によって接続されている。TFT27のド
レイン電極16は絵素電極６に接続されている。
第２図に、第１図の基板を用いた表示装置の第１図に
於けるII−II線に沿った断面図を示す。ガラス基板１上
の全面にベースコート膜２が3000Åの厚さに形成されて
いる。ベースコート膜２にはTa2O5、Al2O5、SiNX（例え
ばSi3N4）等が用いられるが、本実施例ではTa2O5を用い
た。ベースコート膜２上には走査信号を供給するゲート
バス配線24が形成されている。ゲート電極９はゲートバ
ス配線24の一部として形成されている。
於けるII−II線に沿った断面図を示す。ガラス基板１上
の全面にベースコート膜２が3000Åの厚さに形成されて
いる。ベースコート膜２にはTa2O5、Al2O5、SiNX（例え
ばSi3N4）等が用いられるが、本実施例ではTa2O5を用い
た。ベースコート膜２上には走査信号を供給するゲート
バス配線24が形成されている。ゲート電極９はゲートバ
ス配線24の一部として形成されている。
本実施例では、ゲートバス配線24は第１の配線25と、
第１の配線25を被覆する第２の配線26とを有している。
第２の配線26は第１の配線25を完全に被覆して形成され
ている。同様に、ゲートバス配線24の一部として形成さ
れたゲート電極９は、第１の電極３と、第１の電極３を
被覆する第２の電極４とを有している。第２の電極４は
第１の電極３を完全に被覆して形成されている。第１の
配線25及び第１の電極３はAl−Siから成り、1500Åの厚
さに形成されている。第２の配線26及び第２の電極４は
Taから成り、第１の配線25及び第１の電極３の上下に於
いて、それぞれ1000Åの厚さに形成されている。
第１の配線25を被覆する第２の配線26とを有している。
第２の配線26は第１の配線25を完全に被覆して形成され
ている。同様に、ゲートバス配線24の一部として形成さ
れたゲート電極９は、第１の電極３と、第１の電極３を
被覆する第２の電極４とを有している。第２の電極４は
第１の電極３を完全に被覆して形成されている。第１の
配線25及び第１の電極３はAl−Siから成り、1500Åの厚
さに形成されている。第２の配線26及び第２の電極４は
Taから成り、第１の配線25及び第１の電極３の上下に於
いて、それぞれ1000Åの厚さに形成されている。
第２の配線26及び第２の電極４上には、Ta2O5から成
る陽極酸化膜10が形成されている。陽極酸化膜10はゲー
ト絶縁膜として機能する。陽極酸化膜10上にはSiNXから
成るゲート絶縁膜11が、全面に堆積されている。ゲート
絶縁膜11の厚さとしては1500〜6000Åが適しているが、
本実施例では2000〜3500Åに設定した。
る陽極酸化膜10が形成されている。陽極酸化膜10はゲー
ト絶縁膜として機能する。陽極酸化膜10上にはSiNXから
成るゲート絶縁膜11が、全面に堆積されている。ゲート
絶縁膜11の厚さとしては1500〜6000Åが適しているが、
本実施例では2000〜3500Åに設定した。
ゲート電極９上方のゲート絶縁膜11上には、ａ−Siか
ら成る真性半導体層12が形成されている。更に真性半導
体層12の上には、真性半導体層12の上面を保護するため
に、SiNXから成る半導体層保護膜13が設けられている。
半導体層保護膜13は後のソース電極及びドレイン電極を
形成する工程で、エッチングストッパとして機能する。
真性半導体層12及び半導体層保護膜13の上には、ｎ型ａ
−Siから成るコンタクト層14、14が形成されている。コ
ンタクト層14、14はソース電極15及びドレイン電極16と
のオーミックコンタクトをとるために設けられている。
ら成る真性半導体層12が形成されている。更に真性半導
体層12の上には、真性半導体層12の上面を保護するため
に、SiNXから成る半導体層保護膜13が設けられている。
半導体層保護膜13は後のソース電極及びドレイン電極を
形成する工程で、エッチングストッパとして機能する。
真性半導体層12及び半導体層保護膜13の上には、ｎ型ａ
−Siから成るコンタクト層14、14が形成されている。コ
ンタクト層14、14はソース電極15及びドレイン電極16と
のオーミックコンタクトをとるために設けられている。
ソース電極15及びドレイン電極16には、Al、Mo、Ti、
Ni等の金属が用いられるが、本実施例ではTiが用いら
れ、その厚さは3000Åである。ドレイン電極16にはITO
から成る絵素電極６が接続されている。ソースバス配線
５及びソース支線８は、ソース電極15及びドレイン電極
16と同時に形成される。ソースバス配線５をゲートバス
配線24と同様に２層構造とすることも可能であるが、本
実施例では一層とした。
Ni等の金属が用いられるが、本実施例ではTiが用いら
れ、その厚さは3000Åである。ドレイン電極16にはITO
から成る絵素電極６が接続されている。ソースバス配線
５及びソース支線８は、ソース電極15及びドレイン電極
16と同時に形成される。ソースバス配線５をゲートバス
配線24と同様に２層構造とすることも可能であるが、本
実施例では一層とした。
TFT27、絵素電極６等が形成された基板１の全面に、S
iNXから成る保護膜17が堆積されている。保護膜17の厚
さとしては2000〜10000Åが適切であるが、本実施例で
は約5000Åとした。保護膜17上には配向膜19が形成され
ている。
iNXから成る保護膜17が堆積されている。保護膜17の厚
さとしては2000〜10000Åが適切であるが、本実施例で
は約5000Åとした。保護膜17上には配向膜19が形成され
ている。
ゲート絶縁膜11及び保護膜17に、上述のSiNX以外のSi
O2、Ta2O5、Al2O5、その他の酸化物、窒化物を用いるこ
ともできる。また、保護膜17は本実施例のように全面に
形成せずに、絵素電極６の中央部で除去した窓あき構造
としてもよい。
O2、Ta2O5、Al2O5、その他の酸化物、窒化物を用いるこ
ともできる。また、保護膜17は本実施例のように全面に
形成せずに、絵素電極６の中央部で除去した窓あき構造
としてもよい。
上述のガラス基板１に対向するガラス基板20上に、カ
ラーフィルタ21、対向電極22、及び配向膜23が順次形成
されている。２つの基板１及び20の間に液晶18が封入さ
れ、アクティブマトリクス表示装置が構成されている。
ラーフィルタ21、対向電極22、及び配向膜23が順次形成
されている。２つの基板１及び20の間に液晶18が封入さ
れ、アクティブマトリクス表示装置が構成されている。
本実施例の表示装置では、ゲートバス配線24がAl−Si
から成る第１の配線25を有しているので、ゲートバス配
線24の抵抗は低減されている。そのため、ゲートバス配
線24の１本当りの書き込み可能な時間内に、充分な電圧
を該ゲートバス配線24上の全てのゲート電極９に印加す
ることができ、前述の信号遅延の問題が解消される。
から成る第１の配線25を有しているので、ゲートバス配
線24の抵抗は低減されている。そのため、ゲートバス配
線24の１本当りの書き込み可能な時間内に、充分な電圧
を該ゲートバス配線24上の全てのゲート電極９に印加す
ることができ、前述の信号遅延の問題が解消される。
また、第１の配線25及び第１の電極３はゲートバス配
線24及びゲート電極９の芯となる部分に形成されてお
り、その周囲にはTa金属から成る第２の配線26及び第２
の電極４が形成されている。そのため、ゲートバス配線
24及びゲート電極９を形成した後の、例えばTFT27の形
成工程に於けるエッチャントによって、第１の配線25及
び第１の電極３がエッチャントに曝されることがない。
線24及びゲート電極９の芯となる部分に形成されてお
り、その周囲にはTa金属から成る第２の配線26及び第２
の電極４が形成されている。そのため、ゲートバス配線
24及びゲート電極９を形成した後の、例えばTFT27の形
成工程に於けるエッチャントによって、第１の配線25及
び第１の電極３がエッチャントに曝されることがない。
また、Ta金属は陽極酸化が可能なので、ゲートバス配
線24及びゲート電極９上に陽極酸化膜10を形成すること
ができる。陽極酸化膜10の形成により、第１の配線25及
び第１の電極３を、更に確実に後工程でのエッチャント
から保護することができる。
線24及びゲート電極９上に陽極酸化膜10を形成すること
ができる。陽極酸化膜10の形成により、第１の配線25及
び第１の電極３を、更に確実に後工程でのエッチャント
から保護することができる。
上記実施例ではアクティブマトリクス表示装置につい
て説明したが、本発明はこれに限定されるものではな
い。また、本実施例ではスイッチング素子としてTFTを
用いた場合について説明したが、本発明は他の例えば、
MIM素子、ダイオード、バリスタ等の素子を用いた表示
装置にも用いることができる。
て説明したが、本発明はこれに限定されるものではな
い。また、本実施例ではスイッチング素子としてTFTを
用いた場合について説明したが、本発明は他の例えば、
MIM素子、ダイオード、バリスタ等の素子を用いた表示
装置にも用いることができる。
（発明の効果） 以上の本発明アクティブマトリクス表示装置によれ
ば、走査線が、低抵抗金属からなる第１の配線と、耐エ
ッチャント性の高い金属からなる第２の配線とを有し、
第２の配線が第１の配線の表裏両面及び両側面を囲繞す
る形で被覆する構成になっているので、内部応力の相違
に起因して、第２の配線の第１の配線の両側面部を覆う
部分の下面と基板面との間に隙間を生じ、この隙間を介
してエッチング液が侵入してきても、エッチング液が第
１の配線に接触することがない。
ば、走査線が、低抵抗金属からなる第１の配線と、耐エ
ッチャント性の高い金属からなる第２の配線とを有し、
第２の配線が第１の配線の表裏両面及び両側面を囲繞す
る形で被覆する構成になっているので、内部応力の相違
に起因して、第２の配線の第１の配線の両側面部を覆う
部分の下面と基板面との間に隙間を生じ、この隙間を介
してエッチング液が侵入してきても、エッチング液が第
１の配線に接触することがない。
このため、第１の配線がエッチング液に侵食されるこ
とがないので、走査線に膜剥がれを生じることがない。
この結果、アクティブマトリクス表示装置の歩留まりを
向上できるので、表示装置のコストダウンが図れる。
とがないので、走査線に膜剥がれを生じることがない。
この結果、アクティブマトリクス表示装置の歩留まりを
向上できるので、表示装置のコストダウンが図れる。
また、低抵抗の走査線を実現できるので、表示装置の
大型化、高精細化に対処することができる。
大型化、高精細化に対処することができる。
第１図は本発明の表示装置に用いられるアクティブマト
リクス基板の平面図、第２図は第１図の基板を用いた表
示装置の第１図に於けるII−II線に沿った断面図、第３
図は従来の表示装置に用いられるアクティブマトリクス
基板の平面図、第４図は第３図の基板を用いた表示装置
の第３図に於けるIV−IV線に沿った断面図である。 1,20……ガラス基板、２……ベースコート膜、３……第
１の電極、４……第２の電極、５……ソースバス配線、
６……絵素電極、８……ソース枝配線、９……ゲート電
極、10……陽極酸化膜、11……ゲート絶縁膜、12……真
性半導体層、13……半導体層保護膜、14……コンタクト
層、15……ソース電極、16……ドレイン電極、17……保
護膜、18……液晶、19,23……配向膜、21……カラーフ
ィルタ、22……対向電極、24……ゲートバス配線、25…
…第１の配線、26……第２の配線、27……TFT。
リクス基板の平面図、第２図は第１図の基板を用いた表
示装置の第１図に於けるII−II線に沿った断面図、第３
図は従来の表示装置に用いられるアクティブマトリクス
基板の平面図、第４図は第３図の基板を用いた表示装置
の第３図に於けるIV−IV線に沿った断面図である。 1,20……ガラス基板、２……ベースコート膜、３……第
１の電極、４……第２の電極、５……ソースバス配線、
６……絵素電極、８……ソース枝配線、９……ゲート電
極、10……陽極酸化膜、11……ゲート絶縁膜、12……真
性半導体層、13……半導体層保護膜、14……コンタクト
層、15……ソース電極、16……ドレイン電極、17……保
護膜、18……液晶、19,23……配向膜、21……カラーフ
ィルタ、22……対向電極、24……ゲートバス配線、25…
…第１の配線、26……第２の配線、27……TFT。
フロントページの続き (72)発明者 宮後 誠 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 広部 俊彦 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平２−184824（ＪＰ，Ａ) 特開 昭60−43858（ＪＰ，Ａ) 特開 昭61−193128（ＪＰ，Ａ) 特開 昭61−173286（ＪＰ，Ａ)
Claims (1)
- 【請求項１】少なくとも一方が透光性を有する一対の基
板と、該基板間に封入され印加電圧に応答して光学的特
性が変調される表示媒体と、該基板の何れか一方の基板
内面にマトリクス状に配された絵素電極と、該絵素電極
に接続されたスイッチング素子と、該スイッチング素子
に接続された走査線と、を有するアクティブマトリクス
表示装置であって、 該走査線が、低抵抗金属からなる第１の配線と、耐エッ
チャント性の高い金属からなる第２の配線とを有し、該
第２の配線が該第１の配線の表裏両面及び両側面を囲繞
する形で被覆しているアクティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20940089A JP2552365B2 (ja) | 1989-08-11 | 1989-08-11 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20940089A JP2552365B2 (ja) | 1989-08-11 | 1989-08-11 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0372318A JPH0372318A (ja) | 1991-03-27 |
| JP2552365B2 true JP2552365B2 (ja) | 1996-11-13 |
Family
ID=16572268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20940089A Expired - Fee Related JP2552365B2 (ja) | 1989-08-11 | 1989-08-11 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552365B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043858A (ja) * | 1983-08-22 | 1985-03-08 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0812539B2 (ja) * | 1985-01-29 | 1996-02-07 | 株式会社東芝 | 表示装置及びその製造方法 |
| JPS61193128A (ja) * | 1985-02-21 | 1986-08-27 | Mitsubishi Electric Corp | マトリクス型表示装置 |
| JPH07113726B2 (ja) * | 1989-01-10 | 1995-12-06 | 富士通株式会社 | 薄膜トランジスタマトリクスの製造方法 |
-
1989
- 1989-08-11 JP JP20940089A patent/JP2552365B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0372318A (ja) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5036370A (en) | Thin film semiconductor array device | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6614500B2 (en) | Liquid crystal display having a dummy source pad and method for manufacturing the same | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US6190934B1 (en) | Liquid crystal display device and a method for manufacturing the same | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0426084B2 (ja) | ||
| JP3222762B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JP2552365B2 (ja) | アクティブマトリクス表示装置 | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0764109A (ja) | 液晶表示装置 | |
| JP3514997B2 (ja) | 液晶表示装置の製造方法およびアクティブマトリクス基板の製造方法 | |
| JPH03105325A (ja) | アクティブマトリクス表示装置 | |
| JPH08110528A (ja) | アクティブマトリックスパネルおよびその製造方法 | |
| JPH06268222A (ja) | 液晶表示装置及びその製造方法 | |
| JP2568654B2 (ja) | アクティブマトリクス基板 | |
| JP2895698B2 (ja) | アクティブマトリクス基板 | |
| JP2768590B2 (ja) | アクティブマトリクス基板 | |
| JPH03145627A (ja) | 薄膜トランジスタアレイ | |
| JPH06250224A (ja) | 液晶表示装置 | |
| JPS63202720A (ja) | 液晶表示装置の製造方法 | |
| JPH0338620A (ja) | アクティブマトリクス基板 | |
| KR100236614B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |