JP2550744B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2550744B2 JP2550744B2 JP2082770A JP8277090A JP2550744B2 JP 2550744 B2 JP2550744 B2 JP 2550744B2 JP 2082770 A JP2082770 A JP 2082770A JP 8277090 A JP8277090 A JP 8277090A JP 2550744 B2 JP2550744 B2 JP 2550744B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- semiconductor integrated
- ecl
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、拡散工程で形成された共通パターンである
複数のECL型論理回路セルと、個別品種ごとに形成され
る配線パターンとでなるマスタースライス方式の半導体
集積回路に関する。
複数のECL型論理回路セルと、個別品種ごとに形成され
る配線パターンとでなるマスタースライス方式の半導体
集積回路に関する。
従来、この種の半導体集積回路は、ECL型論理回路セ
ルに参照電圧すなわちリファレンス電圧を供給するのに
以下に述べる２通りの方法をとっていた。
ルに参照電圧すなわちリファレンス電圧を供給するのに
以下に述べる２通りの方法をとっていた。
１つはリファレンス電圧の発生回路を当該チップに搭
載し、内部発生とし、各論理回路に供給するものと、他
方は、リファレンス電圧の供給を外部端子から行うもの
であった。第３図は前者に属する従来例を示す回路図で
ある。
載し、内部発生とし、各論理回路に供給するものと、他
方は、リファレンス電圧の供給を外部端子から行うもの
であった。第３図は前者に属する従来例を示す回路図で
ある。
定電圧発生回路313はECL型論理回路セル311の定電圧
回路に基準電圧VCS1を供給する。参照電圧発生回路312
は基準電圧VCS1に基づいてリファレンス電圧VR1を生成
し、ECL型論理回路セル311の論理レベル判断用として供
給する。
回路に基準電圧VCS1を供給する。参照電圧発生回路312
は基準電圧VCS1に基づいてリファレンス電圧VR1を生成
し、ECL型論理回路セル311の論理レベル判断用として供
給する。
上述した従来の半導体装置は、前者すなわちチップ内
蔵方式では論理振幅の中心付近にリファレンス電圧発生
回路の出力が設計されており、製造上のバラツキにより
論理振幅がバラついたとしてもリファレンス電圧もそれ
に追従してほぼ論理振幅の中心になるように設計されて
いるので、その点ではチップ内でのノイズマージンが確
保されるという利点がある。しかしながら、当該チップ
と接続される他のチップのリファレンス電圧との間には
製造上のバラツキが存在することになるので、チップ間
ノイズマージンが減少するという欠点がある。さらに、
温度変動、電源変動に対して、チップ内のノイズマージ
ンが充分であるか否かのテストが充分に行なえないとい
う欠点があり、選別段階では良品となったチップであっ
ても装置実装時にノイズマージン不足のために不良とな
るチップも発生するという問題がある。
蔵方式では論理振幅の中心付近にリファレンス電圧発生
回路の出力が設計されており、製造上のバラツキにより
論理振幅がバラついたとしてもリファレンス電圧もそれ
に追従してほぼ論理振幅の中心になるように設計されて
いるので、その点ではチップ内でのノイズマージンが確
保されるという利点がある。しかしながら、当該チップ
と接続される他のチップのリファレンス電圧との間には
製造上のバラツキが存在することになるので、チップ間
ノイズマージンが減少するという欠点がある。さらに、
温度変動、電源変動に対して、チップ内のノイズマージ
ンが充分であるか否かのテストが充分に行なえないとい
う欠点があり、選別段階では良品となったチップであっ
ても装置実装時にノイズマージン不足のために不良とな
るチップも発生するという問題がある。
一方、後者、すなわち外部リファレンス電圧供給方式
では、製造バラツキと無関係にどのチップにも共通な外
部リファレンス電圧が供給されるので、チップ間のマー
ジンは、選別段階でのマージンテストにより充分確保で
きるという利点がある。しかしながら、そのためには論
理振幅の製造バラツキを無視してマージンテストを行な
う必要があり過剰品質の傾向となり良点歩留まりを低下
させるという欠点がある。
では、製造バラツキと無関係にどのチップにも共通な外
部リファレンス電圧が供給されるので、チップ間のマー
ジンは、選別段階でのマージンテストにより充分確保で
きるという利点がある。しかしながら、そのためには論
理振幅の製造バラツキを無視してマージンテストを行な
う必要があり過剰品質の傾向となり良点歩留まりを低下
させるという欠点がある。
本発明の目的は、チップ単体として論理振幅の製造バ
ラツキに対するノイズマージンに確保が容易な、リファ
レンス電圧発生回路内蔵方式をとりながら、チップ間に
最低必要なノイズマージンが確保されていることを確認
または選別できるマスタースライス方式の半導体集積回
路を提供することにある。
ラツキに対するノイズマージンに確保が容易な、リファ
レンス電圧発生回路内蔵方式をとりながら、チップ間に
最低必要なノイズマージンが確保されていることを確認
または選別できるマスタースライス方式の半導体集積回
路を提供することにある。
本発明の半導体集積回路は、各ECL型論理回路セルの
定電流回路にバイアスをそれぞれ供給する第１の基準電
圧発生回路と、 通常時実質的に第１の定電圧発生回路と等価な回路構
成を有し、前記各ECL型論理回路セルに論理判定の参照
電圧をそれぞれ供給する参照電圧発生回路に通常時参照
電圧の基準となる基準電圧を供給する第２の基準電圧発
生回路と、 試験時に第２の基準電圧発生回路の基準電圧を外部か
ら変更させる基準電圧制御手段と、 前記参照電圧発生回路の参照電圧に対応する電圧を外
部に導出する導出手段とを有する。
定電流回路にバイアスをそれぞれ供給する第１の基準電
圧発生回路と、 通常時実質的に第１の定電圧発生回路と等価な回路構
成を有し、前記各ECL型論理回路セルに論理判定の参照
電圧をそれぞれ供給する参照電圧発生回路に通常時参照
電圧の基準となる基準電圧を供給する第２の基準電圧発
生回路と、 試験時に第２の基準電圧発生回路の基準電圧を外部か
ら変更させる基準電圧制御手段と、 前記参照電圧発生回路の参照電圧に対応する電圧を外
部に導出する導出手段とを有する。
ECL型論理回路セルの定電流回路の駆動と、参照電圧
の供給とをそれぞれ別体である第1,第２の基準電圧発生
回路で行ない、試験時には基準電圧制御手段が第２の基
準電圧発生回路の出力である基準電圧を変更させる。
の供給とをそれぞれ別体である第1,第２の基準電圧発生
回路で行ない、試験時には基準電圧制御手段が第２の基
準電圧発生回路の出力である基準電圧を変更させる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の半導体集積回路の第１の実施例を示
す回路図である。
す回路図である。
基準電圧回路114はECL型論理回路セル111の定電流回
路にバイアスVCS2を供給する。基準電圧発生回路113は
基準電圧VCS1を参照電圧発生回路112は基準電圧VCS1に
基づいてリファレンス電圧VR1をECL型論理回路セル111
に供給する。基準電圧発生回路113の抵抗R1,R2はそれぞ
れ基準電圧発生回路114の抵抗R10の抵抗値の２倍の抵抗
値を有する。
路にバイアスVCS2を供給する。基準電圧発生回路113は
基準電圧VCS1を参照電圧発生回路112は基準電圧VCS1に
基づいてリファレンス電圧VR1をECL型論理回路セル111
に供給する。基準電圧発生回路113の抵抗R1,R2はそれぞ
れ基準電圧発生回路114の抵抗R10の抵抗値の２倍の抵抗
値を有する。
次に本実施例の動作について説明する。
制御端子VRCの電位を上げたり下げたりすると参照電
圧検出端子VREFの電位が下がったり、上がったりする。
そのことは、論理回路セル111のゲートのリファレンス
電圧VR1を変化させていることになる。また、その動き
は端子VREFをモニターすることにより確認することがで
きる。
圧検出端子VREFの電位が下がったり、上がったりする。
そのことは、論理回路セル111のゲートのリファレンス
電圧VR1を変化させていることになる。また、その動き
は端子VREFをモニターすることにより確認することがで
きる。
この動きを利用して、ECL論理回路セルのリファレン
ス電圧VR1に対するマージンテストを行なえることによ
り、評価・選別段階でマージン不良のLSIを不良として
取り除けることになる。また、本実施例ではテスト以外
のときは端子VRCをグランドGNDに接続することにより、
基準電圧発生回路113,114は等価になり電圧VCS1とVCS2
のレベルは基本的に同電位となるため、ECL論理回路セ
ル111のリファレンス電圧VR1は製造バラツキに関係なく
論理振幅の中央となるので、チップ内のノイズマージン
に関して最適の状態とすることができる。
ス電圧VR1に対するマージンテストを行なえることによ
り、評価・選別段階でマージン不良のLSIを不良として
取り除けることになる。また、本実施例ではテスト以外
のときは端子VRCをグランドGNDに接続することにより、
基準電圧発生回路113,114は等価になり電圧VCS1とVCS2
のレベルは基本的に同電位となるため、ECL論理回路セ
ル111のリファレンス電圧VR1は製造バラツキに関係なく
論理振幅の中央となるので、チップ内のノイズマージン
に関して最適の状態とすることができる。
第２図は本発明の第２の実施例を示す回路図である。
本実施例は、制御端子VRCを基準電圧発生回路113と、
参照電圧発生回路112との接続点に接続したものであ
る。したがって、試験時、制御端子VRCに印加された電
圧と電圧VCS1との合成電圧が参照電圧発生回路212に供
給される。通常時は制御端子VRCは開放状態にしておけ
ばよいので、第１の実施例に比較し通常時のグランドGN
Dへの接続がないという利点がある。
参照電圧発生回路112との接続点に接続したものであ
る。したがって、試験時、制御端子VRCに印加された電
圧と電圧VCS1との合成電圧が参照電圧発生回路212に供
給される。通常時は制御端子VRCは開放状態にしておけ
ばよいので、第１の実施例に比較し通常時のグランドGN
Dへの接続がないという利点がある。
以上説明したように本発明は、ECL型論理回路セルの
定電流回路の駆動および基準電圧の供給をそれぞれ回路
構成が等価ではあるが別体の第1,第２の基準電圧発生回
路で行ない、基準電圧制御手段が外部から第２の基準電
圧発生回路を制御することにより、リファレンスマージ
ンテストを行なえるとともに、電源変動、温度変動を前
提とした装置実装段階以前に不良チップを取り除けると
いう効果がある。
定電流回路の駆動および基準電圧の供給をそれぞれ回路
構成が等価ではあるが別体の第1,第２の基準電圧発生回
路で行ない、基準電圧制御手段が外部から第２の基準電
圧発生回路を制御することにより、リファレンスマージ
ンテストを行なえるとともに、電源変動、温度変動を前
提とした装置実装段階以前に不良チップを取り除けると
いう効果がある。
第１図は本発明の半導体集積回路の第１の実施例を示す
回路図、第２図は本発明の第２の実施例を示す回路図、
第３図は従来例を示す回路図である。 111,211,311……ECL論理回路セル、 112,212,312……参照電圧発生回路、 113,114,213,214,313……基準電圧発生回路。
回路図、第２図は本発明の第２の実施例を示す回路図、
第３図は従来例を示す回路図である。 111,211,311……ECL論理回路セル、 112,212,312……参照電圧発生回路、 113,114,213,214,313……基準電圧発生回路。
Claims (1)
- 【請求項１】拡散工程で形成された共通パターンである
複数のECL型論理回路セルと、個別品種ごとに形成され
る配線パターンとでなるマスタースライス方式の半導体
集積回路において、 前記各ECL型論理回路セルの定電流回路にバイアスをそ
れぞれ供給する第１の基準電圧発生回路と、 通常時実質的に第１の定電圧発生回路と等価な回路構成
を有し、前記各ECL型論理回路セルに論理判定の参照電
圧をそれぞれ供給する参照電圧発生回路に通常時参照電
圧の基準となる基準電圧を供給する第２の基準電圧発生
回路と、 試験時に第２の基準電圧発生回路の基準電圧を外部から
変更させる基準電圧制御手段と、 前記参照電圧発生回路の参照電圧に対応する電圧を外部
に導出する導出手段とを有することを特徴とする半導体
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082770A JP2550744B2 (ja) | 1990-03-29 | 1990-03-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082770A JP2550744B2 (ja) | 1990-03-29 | 1990-03-29 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283463A JPH03283463A (ja) | 1991-12-13 |
| JP2550744B2 true JP2550744B2 (ja) | 1996-11-06 |
Family
ID=13783669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082770A Expired - Fee Related JP2550744B2 (ja) | 1990-03-29 | 1990-03-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550744B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013150672A1 (ja) | 2012-04-04 | 2013-10-10 | 豊田鉄工株式会社 | 連結ピン組付補助具 |
-
1990
- 1990-03-29 JP JP2082770A patent/JP2550744B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013150672A1 (ja) | 2012-04-04 | 2013-10-10 | 豊田鉄工株式会社 | 連結ピン組付補助具 |
| US9499138B2 (en) | 2012-04-04 | 2016-11-22 | Toyoda Iron Works Co., Ltd. | Connecting pin assembly support fixture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03283463A (ja) | 1991-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630857B2 (en) | Semiconductor integrated circuit apparatus | |
| KR940008286B1 (ko) | 내부전원발생회로 | |
| US5396113A (en) | Electrically programmable internal power voltage generating circuit | |
| KR100248846B1 (ko) | 온-칩전원조절장치를갖는집적회로 | |
| JP2727921B2 (ja) | 半導体集積回路装置 | |
| US7639033B2 (en) | On-chip voltage regulator using feedback on process/product parameters | |
| US5313158A (en) | Test system integrated on a substrate and a method for using such a test system | |
| US4716323A (en) | Power voltage drop detecting circuit | |
| EP1818676B1 (en) | Test apparatus and test method | |
| US5294883A (en) | Test detector/shutoff and method for BiCMOS integrated circuit | |
| US20050040841A1 (en) | Method and circuit for testing a regulated power supply in an integrated circuit | |
| JP2549236B2 (ja) | 切換可能電圧発生回路 | |
| JP2550744B2 (ja) | 半導体集積回路 | |
| JP2003329735A (ja) | 内部電圧制御回路 | |
| JP2000357962A (ja) | 半導体集積回路装置 | |
| JP3206502B2 (ja) | 半導体集積回路のテスト方法 | |
| US4947105A (en) | Method and circuit for testing integrated circuit modules | |
| JP2545318B2 (ja) | 集積ロジック・アナログ回路 | |
| JP2679977B2 (ja) | 半導体集積回路 | |
| JP2002043736A (ja) | Ｉｃチップ温度変化によるｉｃリード半田付けの不良検出方法 | |
| US20050099742A1 (en) | Semiconductor integrated circuit device | |
| JPH09260595A (ja) | 半導体集積回路装置およびその設計方法 | |
| KR19980066731A (ko) | 더미 비트라인의 전압을 제어할 수 있는 반도체 장치 | |
| JP2002033436A (ja) | 半導体装置 | |
| US7839208B2 (en) | Integrated circuit and method for operating |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |