JP2550734B2 - Video signal clamp device - Google Patents
Video signal clamp deviceInfo
- Publication number
- JP2550734B2 JP2550734B2 JP2014661A JP1466190A JP2550734B2 JP 2550734 B2 JP2550734 B2 JP 2550734B2 JP 2014661 A JP2014661 A JP 2014661A JP 1466190 A JP1466190 A JP 1466190A JP 2550734 B2 JP2550734 B2 JP 2550734B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- clamp
- video signal
- sync
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、映像機器，放送受信機器にかかるものであ
り、特にゴースト等の波形歪を受けたテレビジョン映像
信号の同期先端のクランプに好適な映像信号のクランプ
装置に関するものである。TECHNICAL FIELD The present invention relates to a video device and a broadcast receiving device, and is particularly suitable for clamping a synchronous front end of a television video signal that has undergone waveform distortion such as ghost. The present invention relates to a clamp device for various video signals.
［従来の技術］ 従来、テレビジョン受信機などで通常用いられている
映像信号のクランプ装置としては、例えば第４図に示す
ものがある。同図において、テレビション映像信号は、
端子10に入力されるようになっている。この端子10は、
増幅器12,同期分離回路14の入力側に各々接続されてい
る。増幅器12の出力側はやや長い放電時定数回路をもつ
クランプ回路16の一方の入力側に接続されており、同期
分離回路14の出力側は水平同期パルス再生回路18の入力
側に接続されている。この水平同期パルス再生回路18の
出力側は、クランプ回路16の他方の入力側に接続されて
おり、このクランプ回路16からクランプ後の映像信号が
出力されるようになっている。[Prior Art] Conventionally, as a clamp device for a video signal which is usually used in a television receiver or the like, for example, there is one shown in FIG. In the figure, the television image signal is
It is designed to be input to terminal 10. This terminal 10
They are connected to the input sides of the amplifier 12 and the sync separation circuit 14, respectively. The output side of the amplifier 12 is connected to one input side of a clamp circuit 16 having a rather long discharge time constant circuit, and the output side of the sync separation circuit 14 is connected to the input side of a horizontal sync pulse regeneration circuit 18. . The output side of the horizontal sync pulse reproducing circuit 18 is connected to the other input side of the clamp circuit 16, and the clamped video signal is output from the clamp circuit 16.
以上の各部のうち、増幅器12は、単なるバッファ機能
をもつものとして構成される場合もあるし、また帯域制
限用のローパスフィルタ（LPF）を機能として持つ場合
もある。同期分離回路14は周知の回路で、これによって
複合同期信号が分離されるようになっている。Of the above units, the amplifier 12 may be configured to have a simple buffer function, or may have a low-pass filter (LPF) for band limitation as a function. The sync separation circuit 14 is a well-known circuit, by which the composite sync signal is separated.
また、水平同期パルス再生回路18では、最も単純な方
法として、入力パルスの前縁部のタイミングを微分によ
って捕まえるとともに、入力パルスの周期性をとらえて
等化パルス部分を取り除くことによって、水平同期パル
スが再生されるようになっている。なお、PLL回路を用
いて水平同期パルスを再生するように構成される場合も
ある。この例では、再生水平同期パルスの使用目的がク
ランプであることから、本来の水平同期信号のパルス巾
よりやや狭い等化パルスのパルス巾程度のパルス列とし
て、その取り出しが行なわれることが多い。Further, in the horizontal synchronizing pulse reproducing circuit 18, as the simplest method, the timing of the leading edge of the input pulse is captured by differentiation, and the equalizing pulse portion is removed by capturing the periodicity of the input pulse to remove the horizontal synchronizing pulse. Is to be played. The PLL circuit may be used to reproduce the horizontal sync pulse. In this example, since the purpose of use of the reproduced horizontal synchronizing pulse is a clamp, it is often taken out as a pulse train having a pulse width that is slightly narrower than the pulse width of the original horizontal synchronizing signal.
次に、クランプ回路16は、例えば第５図に示すよう
に、NPN型のトランジスタQ1,…Q5、抵抗R1,…R5、コン
デンサC1、クランプの基準電圧源V8によって構成されて
いる。また、端子20には駆動用の直流電圧Vccが印加さ
れており、端子22,24には増幅器12,水平同期パルス再生
回路18の出力側が各々接続されている。Next, the clamp circuit 16 is composed of NPN type transistors Q 1 , ... Q 5 , resistors R 1 , ... R 5 , a capacitor C 1 , and a clamp reference voltage source V 8 as shown in FIG. 5, for example. ing. A DC voltage V cc for driving is applied to the terminal 20, and an amplifier 12 and an output side of the horizontal synchronizing pulse regenerating circuit 18 are connected to the terminals 22 and 24, respectively.
以上の各部のうち、トランジスタQ1及び抵抗R1によっ
て、低インピーダンス出力のバッファが構成されてい
る。また、トランジスタQ5の抵抗R5によって、高インピ
ーダンス入力，低インピーダンス出力のバッファが構成
されている。トランジスタQ3,Q4は、ベースが共通に接
続されてアナログスイッチを構成している。このアナロ
グスイッチの駆動は、トランジスタQ2,抵抗R2,R3,R4に
よって構成されたドライブ回路から出力されるクランプ
パルスによって行なわれるようになっている。Of the above parts, the transistor Q 1 and the resistor R 1 constitute a low impedance output buffer. Further, the resistance R 5 of the transistor Q 5, a high impedance input buffer of low-impedance output is configured. The bases of the transistors Q 3 and Q 4 are commonly connected to form an analog switch. This analog switch is driven by a clamp pulse output from a drive circuit formed by a transistor Q 2 and resistors R 2 , R 3 , R 4 .
次に、以上のように構成された従来例の動作につい
て、第６図のタイムチャートを参照しながら説明する。
なお、第６図には、映像信号のうち、本発明で着目する
部分である垂直同期信号近傍の波形が示されている。Next, the operation of the conventional example configured as described above will be described with reference to the time chart of FIG.
It should be noted that FIG. 6 shows a waveform in the vicinity of the vertical synchronizing signal, which is a portion of interest in the present invention, of the video signal.
端子10には、第６図（Ａ）に示すテレビジョン映像信
号が印加される。このテレビジョン映像信号は、増幅器
12で増幅されてクランプ回路16の端子22（第５図参照）
に入力される。このテレビジョン映像信号は、同期分離
回路14にも加えられ、ここで複合同期信号の分離が行な
われる。分離された複合同期信号は、水平同期パルス再
生回路18に入力され、ここで水平同期パルス（同図
（Ｂ）参照）の再生が行なわれる。この水平同期パルス
は、クランプパルスとしてクランプ回路16の端子24に供
給される。The television video signal shown in FIG. 6 (A) is applied to the terminal 10. This television video signal is an amplifier
Terminal 22 of clamp circuit 16 amplified by 12 (see FIG. 5)
Is input to This television video signal is also applied to the sync separation circuit 14, where the composite sync signal is separated. The separated composite sync signal is input to the horizontal sync pulse reproducing circuit 18, where the horizontal sync pulse (see FIG. 7B) is reproduced. This horizontal sync pulse is supplied to the terminal 24 of the clamp circuit 16 as a clamp pulse.
次に、クランプ回路16では、端子22に供給されたテレ
ビジョン映像信号（同図（Ａ）とほぼ同様）がトランジ
スタQ1のエミッタから出力され、更にコンデンサC1で直
流分がカットされて、トランジスタQ3,Q4で構成された
アナログスイッチ側に出力される。このアナログスイッ
チには、端子24に入力されたクランプパルスがトランジ
スタQ2を経由して負極性のクランプパルスとして入力さ
れる。これによって、トランジスタQ3,ないしQ4が「O
N」となって、テレビジョン映像信号が基準電圧VBにク
ランプされることとなる。クランプされるポイントは、
水平同期信号、垂直同期信号、等化パルスの先端部であ
る。クランプが行なわれた映像信号は、トランジスタQ5
を経由して外部に出力される。Next, in the clamp circuit 16, the television video signal (substantially the same as in FIG. 7A) supplied to the terminal 22 is output from the emitter of the transistor Q 1 , and the direct current component is cut by the capacitor C 1 , It is output to the analog switch side composed of the transistors Q 3 and Q 4 . The clamp pulse input to the terminal 24 is input to the analog switch as a negative polarity clamp pulse via the transistor Q 2 . By this, the transistor Q 3, to Q 4 is "O
It becomes N ", so that the television video signal is clamped to the reference voltage V B. The point to be clamped is
It is the tip of the horizontal sync signal, the vertical sync signal, and the equalization pulse. The clamped video signal is the transistor Q 5
Is output to the outside via.
［発明が解決しようとする課題］ 以上のように、テレビジョン映像信号が第６図（Ａ）
に示すような正常な信号の場合には、従来技術において
も何の障害もなく所望のクランプ動作が行なわれる。し
かしながら、建造物による反射など伝送系のマルチパス
によって生ずるゴーストが同図（Ｃ）に示すように映像
信号に入っているような場合には、問題が発生する。[Problems to be Solved by the Invention] As described above, the television image signal is shown in FIG.
In the case of a normal signal as shown in (1), the desired clamping operation is performed without any trouble in the conventional technique. However, a problem occurs when a ghost caused by multipath of the transmission system such as a reflection from a building is included in the video signal as shown in FIG.
すなわち、この場合には、等価パルスの先端部の電圧
と垂直同期信号の先端部の電位に段差ΔＶが生ずる。な
お、図には表示されていないが、水平同期信号の先端部
の電位は等化パルスと同じになっている。このような映
像信号が上述した第５図のクランプ回路による信号処理
を受けると、クランプ後の映像信号は第６図（Ｄ）のよ
うになり、垂直同期信号及びその周辺部のザグ状の低周
波歪が生ずる。この波形歪の形は、コンデンサC1に充電
された電荷の放電径路や放電時定数に関連するが、大体
このような波形になる。この歪はいわゆる非線形歪であ
り、一旦このようになった波形を元の第６図（Ｃ）の形
に戻すことはほとんど不可能に近い。That is, in this case, a step ΔV occurs between the voltage at the tip of the equivalent pulse and the potential at the tip of the vertical synchronizing signal. Although not shown in the figure, the potential at the tip of the horizontal synchronizing signal is the same as that of the equalizing pulse. When such a video signal is subjected to the signal processing by the clamp circuit of FIG. 5 described above, the video signal after being clamped becomes as shown in FIG. 6 (D), and the vertical synchronizing signal and the zag-shaped low signal of the peripheral portion thereof. Frequency distortion occurs. The shape of this waveform distortion is related to the discharge path and the discharge time constant of the charges charged in the capacitor C 1 , but it is generally such a waveform. This distortion is a so-called non-linear distortion, and it is almost impossible to restore the waveform once changed to the original shape shown in FIG. 6 (C).
このような同図（Ｄ）の映像信号をテレビジョン受像
機やモニターテレビなどに供給すると、垂直同期が良好
にかかりにくくなって、同期はずれを起こすことがある
などの不都合が生ずる。また、かかる映像信号に対しゴ
ースト除去装置等でゴースト除去を行なった場合には、
更に垂直同期がかかりにくくなる。When such a video signal of FIG. 3D is supplied to a television receiver, a monitor television, or the like, vertical synchronization is difficult to be applied well, and there is a problem in that synchronization may be lost. Also, when ghost removal is performed on such a video signal by a ghost removal device or the like,
Furthermore, vertical synchronization is less likely to occur.
なお、クランプ用のパルスとして、同図（Ｂ）の水平
同期パルス（ないしこれよりやや巾の狭いパルス）の代
りに、同図（Ｅ）に示す複合同期信号そのもの、すなわ
ち同期分離回路14の出力波形そのものを使う場合があ
る。しかし、この場合であっても、上記の問題点は解決
されず同様の現象が生じる。As a clamping pulse, instead of the horizontal synchronizing pulse (or a pulse having a slightly narrower width) shown in FIG. 7B, the composite synchronizing signal itself shown in FIG. The waveform itself may be used. However, even in this case, the above problem is not solved and the same phenomenon occurs.
このように、従来技術によれば、映像信号にゴースト
等の波形歪が含まれている場合には、ゴースト等の振
巾，位相，遅延時間にもよるが、一般に垂直同期信号部
分にザグ状の低周波非線形歪が発生するという不都合が
ある。As described above, according to the conventional technique, when the video signal includes a waveform distortion such as a ghost, it generally depends on the amplitude, phase, and delay time of the ghost, etc. However, there is an inconvenience that low frequency non-linear distortion occurs.
本発明は、かかる点に鑑みてなされたもので、入力映
像信号にゴーストが含まれている場合に垂直同期信号部
分で発生するザグ状の低周波非線形歪を、良好に低減す
ることができる映像信号のクランプ装置を提供すること
を、その目的とするものである。The present invention has been made in view of the above points, and it is possible to favorably reduce the zag-shaped low-frequency nonlinear distortion that occurs in the vertical synchronization signal portion when the input video signal includes a ghost. It is an object of the invention to provide a signal clamping device.
［課題を解決するための手段］ 本発明の一つは、クランプの対象となる映像信号から
分離再生した水平同期パルスをクランプパルスとして用
いて、前記映像信号における水平同期パルスの先端を所
定レベルにクランプするクランプ回路を有する映像信号
のクランプ装置において、前記映像信号から垂直同期パ
ルスを分離再生する垂直同期パルス再生手段と、これに
よって再生された垂直同期パルスと前記水平同期パルス
とを合成して、垂直同期パルス期間中に含まれる水平同
期パルスを除いたクランプパルスを生成して前記クラン
プ回路に供給するパルス合成手段とを備えたことを特徴
とする。[Means for Solving the Problem] According to one aspect of the present invention, a horizontal sync pulse separated and reproduced from a video signal to be clamped is used as a clamp pulse, and a tip of the horizontal sync pulse in the video signal is set to a predetermined level. In a video signal clamp device having a clamp circuit for clamping, a vertical sync pulse reproducing means for separating and reproducing a vertical sync pulse from the video signal, and a vertical sync pulse and a horizontal sync pulse reproduced thereby are synthesized, And a pulse synthesizing means for generating a clamp pulse excluding the horizontal sync pulse included in the vertical sync pulse period and supplying the clamp pulse to the clamp circuit.
他の発明は、クランプの対象となる映像信号から分離
再生した複合同期信号をクランプパルスとして用いて、
前記映像信号における水平同期パルス，垂直同期パル
ス，等化パルスの先端を所定レベルにクランプするクラ
ンプ回路を有する映像信号のクランプ装置において、前
記映像信号から垂直同期パルスを分離再生する垂直同期
パルス再生手段と、これによって再生された垂直同期パ
ルスと前記複合同期信号とを合成して、垂直同期パルス
期間中に含まれる複合同期信号を除いたクランプパルス
を生成して前記クランプ回路に供給するパルス合成手段
とを備えたことを特徴とする。Another invention is to use a composite sync signal separated and reproduced from a video signal to be clamped as a clamp pulse,
A vertical sync pulse reproducing means for separating and reproducing a vertical sync pulse from the video signal in a video signal clamp device having a clamp circuit for clamping the tips of horizontal sync pulse, vertical sync pulse and equalization pulse in the video signal to a predetermined level. And a pulse synthesizing means for synthesizing the vertical sync pulse reproduced thereby and the composite sync signal to generate a clamp pulse excluding the composite sync signal included in the vertical sync pulse period and supplying the clamp pulse to the clamp circuit. It is characterized by having and.
［作用］ 本発明によれば、クランプ回路に供給されるクランプ
パルスとして、垂直同期パルス期間中に含まれる水平同
期パルス又は複合同期信号を除いたものが合成される。
これにより、垂直同期信号期間ではクランプが行なわれ
ず、ほぼ一定電位でバイアスされたような形となる。映
像信号レベルは、垂直同期信号期間前にクランプが行な
われたレベルが維持され、不要な低域歪の発生は低減さ
れる。[Operation] According to the present invention, as the clamp pulse supplied to the clamp circuit, the clamp pulse excluding the horizontal sync pulse or the composite sync signal included in the vertical sync pulse period is combined.
As a result, clamping is not performed during the vertical synchronizing signal period, and the state is such that it is biased at a substantially constant potential. The video signal level is maintained at the level clamped before the vertical synchronizing signal period, and unnecessary low-frequency distortion is reduced.
［実施例］ 以下、本発明にかかる映像信号のクランプ装置の実施
例について、添付図面を参照しながら説明する。なお、
上述した従来例と同様の構成部分については、同一の符
号を用いることとする。[Embodiment] An embodiment of a video signal clamping device according to the present invention will be described below with reference to the accompanying drawings. In addition,
The same reference numerals will be used for the same components as those of the above-described conventional example.
＜第１実施例＞ 最初に、第１図及び第２図を参照しながら、本発明の
第１実施例について説明する。第１図において、上述し
た同期分離回路14の出力側は、水平同期パルス再生回路
18の他に垂直同期パルス再生回路30の入力側にも接続さ
れている。これらの同期パルス再生回路18,30の各出力
側は、合成回路32の入力側に各々接続されている。そし
て、この合成回路32の出力側が前記クランプ回路16のク
ランプパルス力側に接続されている。<First Embodiment> First, a first embodiment of the present invention will be described with reference to FIGS. 1 and 2. In FIG. 1, the output side of the sync separation circuit 14 is the horizontal sync pulse regeneration circuit.
Other than 18, it is also connected to the input side of the vertical sync pulse regeneration circuit 30. The output sides of the sync pulse reproducing circuits 18 and 30 are connected to the input side of the synthesizing circuit 32, respectively. The output side of the synthesis circuit 32 is connected to the clamp pulse force side of the clamp circuit 16.
以上の各部のうち、垂直同期パルス再生回路30は、同
期分離回路14から供給される複合同期信号に対して水平
同期信号及び等化パルスを十分に抑圧できるローパスフ
ィルタをかけ、残った3H（水平走査周期）巾の垂直同期
信号パルスに対し比較器等を使ってその分離再生を行な
うものである。次に、合成回路32は、垂直同期パルス再
生回路30から供給された垂直同期パルスVSと、水平同期
パルス再生回路18から供給される水平同期パルスHSとに
基づいて、次の（１）式による演算を行なってクランプ
パルスCPを再生するものである。Of the above parts, the vertical sync pulse reproducing circuit 30 applies a low pass filter capable of sufficiently suppressing the horizontal sync signal and the equalized pulse to the composite sync signal supplied from the sync separation circuit 14, and the remaining 3H (horizontal A vertical synchronizing signal pulse having a scanning period) width is separated and reproduced by using a comparator or the like. Next, the synthesizing circuit 32 uses the following equation (1) based on the vertical synchronizing pulse VS supplied from the vertical synchronizing pulse reproducing circuit 30 and the horizontal synchronizing pulse HS supplied from the horizontal synchronizing pulse reproducing circuit 18. The calculation is performed to regenerate the clamp pulse CP.
▲▼＝VS・▲▼ ……（１） この（１）式によれば、水平同期パルスHSが論理値の
「Ｌ」のときで垂直同期パルスVSが論理値の「Ｈ」のと
きに、クランプパルスCPとして論理値の「Ｌ」のパルス
が得られることになる。このような演算を行なう合成回
路32は、インバータとANDゲートによって構成されるゲ
ート回路である。▲ ▼ = VS ・ ▲ ▼ (1) According to this equation (1), when the horizontal synchronizing pulse HS is the logical value “L” and the vertical synchronizing pulse VS is the logical value “H”, A pulse of logical value "L" is obtained as the clamp pulse CP. The synthesizing circuit 32 for performing such an operation is a gate circuit composed of an inverter and an AND gate.
次に、以上のような第１実施例の動作について、第２
図を参照しながら説明する。まず、水平同期パルス再生
回路18の再生同期パルスは、上述したように、同図
（Ａ）に示すようになる。また、垂直同期パルス再生回
路30によって再生された垂直同期パルスは、同図（Ｂ）
に示すようになる。合成回路32では、これらの入力パル
スに対して（１）式の演算が行なわれ、同図（Ｃ）に示
す合成信号がクランプパルスとして出力されることとな
る。クランプ回路16では、かかるクランプパルスに基づ
いて、同図（Ｄ）に示すゴーストを含む映像信号のクラ
ンプが行なわれることとなる。Next, regarding the operation of the first embodiment as described above,
This will be described with reference to the drawings. First, the reproduction synchronization pulse of the horizontal synchronization pulse reproduction circuit 18 is as shown in FIG. The vertical sync pulse reproduced by the vertical sync pulse reproducing circuit 30 is shown in FIG.
It becomes as shown in. In the synthesizing circuit 32, the arithmetic operation of the equation (1) is performed on these input pulses, and the synthetic signal shown in FIG. 7C is output as a clamp pulse. The clamp circuit 16 clamps the video signal including the ghost shown in FIG. 7D based on the clamp pulse.
ここで、同図（Ａ）に示す従来例で用いたクランプパ
ルスと、本実施例における同図（Ｃ）のクランプパルス
とを比較すると、垂直同期信号が存在する部分において
従来存在していたクランプパルスが本実施例ではなくな
っていることがわかる。Here, comparing the clamp pulse used in the conventional example shown in FIG. 7A with the clamp pulse shown in FIG. 6C in the present embodiment, the clamp pulse existing in the portion where the vertical synchronizing signal exists is compared. It can be seen that the pulse is gone in this example.
このようなクランプパルスがクランプ回路16に入力さ
れると、クランプパルスのない期間，特に垂直同期信号
が存在する期間はクランプが行なわれず、それ以前にク
ランプされた電位が映像信号として出力されることにな
る。このため、同図（Ｄ）に示すように、入力映像信号
中にゴーストが含まれている場合で等化パルス（又は水
平同期信号）と垂直同期信号の先端部に電位差ΔＶがあ
るような場合でも、その形を崩すことなく映像信号のク
ランプ出力を得ることができる。When such a clamp pulse is input to the clamp circuit 16, the clamp is not performed during the period without the clamp pulse, especially during the period when the vertical synchronizing signal exists, and the potential clamped before that is output as the video signal. become. Therefore, as shown in FIG. 7D, when the ghost is included in the input video signal and there is a potential difference ΔV between the equalization pulse (or horizontal sync signal) and the vertical sync signal at the tip. However, the clamp output of the video signal can be obtained without losing its shape.
＜第２実施例＞ 次に、本発明の第２実施例について説明する。この実
施例は、上述した従来例でクランプパルスとして複合同
期信号を用いる場合に対応するものである。構成は、第
３図に示すようになっており、上述した第１実施例と比
較して水平同期パルス再生回路18を省略し、同期分離回
路14の出力側を直接合成回路32の他方の入力側に接続し
た構成となっている。Second Embodiment Next, a second embodiment of the present invention will be described. This embodiment corresponds to the case where a composite synchronizing signal is used as a clamp pulse in the above-mentioned conventional example. The configuration is as shown in FIG. 3, in which the horizontal synchronizing pulse reproducing circuit 18 is omitted and the output side of the sync separating circuit 14 is directly connected to the other input of the synthesizing circuit 32 as compared with the first embodiment. It is connected to the side.
この実施例によれば、第２図（Ａ）の水平同期パルス
の代りに同図（Ｅ）に示す複合同期信号CSが用いられ、
これが同図（Ｂ）に示す垂直同期パルスVSと合成されて
クランプCPとなる。これを式で示すと、前記（１）式と
同様に、 ▲▼＝VS・▲▼ ……（２） となる。According to this embodiment, the composite synchronizing signal CS shown in FIG. 2 (E) is used in place of the horizontal synchronizing pulse shown in FIG. 2 (A),
This is combined with the vertical synchronizing pulse VS shown in FIG. If this is expressed by an equation, ▲ ▼ = VS · ▲ ▼ (2) as in the above equation (1).
この第２実施例におけるクランプパルスは第２図
（Ｆ）に示すようになり、第１実施例と同様に、垂直同
期信号が存在する部分ではクランプパルスは存在しな
い。従って、クランプパルスのない期間，特に垂直同期
信号が存在する期間はクランプが行なわれず、それ以前
にクランプされた電位が映像信号として出力されること
になる。これによって、大幅にザグ等の低域歪の発生が
回避される。The clamp pulse in the second embodiment is as shown in FIG. 2 (F), and like the first embodiment, the clamp pulse does not exist in the portion where the vertical synchronizing signal exists. Therefore, the clamp is not performed during the period without the clamp pulse, particularly during the period when the vertical synchronizing signal exists, and the potential clamped before that is output as the video signal. This largely avoids the occurrence of low-frequency distortion such as zag.
なお、本発明は、何ら上記実施例に限定されるもので
はなく、例えば回路構成は、同様の作用を奏するように
種々設計変更可能である。It should be noted that the present invention is not limited to the above-described embodiments at all, and, for example, the circuit configuration can be variously modified in design so as to achieve the same operation.
［発明の効果］ 以上説明したように、本発明によれば、水平同期パル
ス又は複合同期信号のうち、映像信号の垂直同期信号部
分に含まれるパルスをクランプに使用しないようにした
ので、ゴーストの付加時等に垂直同期信号部分で発生す
るザグ状の低周波非線形歪を良好に低減することができ
るという効果がある。[Effects of the Invention] As described above, according to the present invention, the pulse included in the vertical synchronizing signal portion of the video signal of the horizontal synchronizing pulse or the composite synchronizing signal is not used for the clamp, so that the ghost There is an effect that it is possible to favorably reduce the zag-shaped low frequency non-linear distortion that occurs in the vertical synchronizing signal portion at the time of addition.
第１図は本発明にかかる映像信号のクランプ装置の第１
実施例を示す構成図、第２図は本発明の実施例の作用を
示すタイムチャート、第３図は本発明の第２実施例を示
す構成図、第４図及び第５図は従来例を示す構成図、第
６図は前記従来例の作用を示すタイムチャートである。 12……増幅器、14……同期分離回路、16……クランプ回
路、18……水平同期パルス再生回路、30……垂直同期パ
ルス再生回路、32……合成回路。FIG. 1 is a first diagram of a video signal clamping device according to the present invention.
FIG. 2 is a configuration diagram showing an embodiment, FIG. 2 is a time chart showing the operation of the embodiment of the present invention, FIG. 3 is a configuration diagram showing the second embodiment of the present invention, and FIGS. 4 and 5 are conventional examples. 6 is a time chart showing the operation of the conventional example. 12 …… Amplifier, 14 …… Sync separation circuit, 16 …… Clamp circuit, 18 …… Horizontal sync pulse regeneration circuit, 30 …… Vertical synchronization pulse regeneration circuit, 32 …… Synthesis circuit.
フロントページの続き (72)発明者 西 裕司 神奈川県横浜市神奈川区守屋町３丁目12 番地 日本ビクター株式会社内 (56)参考文献 特開 昭61−163775（ＪＰ，Ａ) 特開 昭59−171268（ＪＰ，Ａ) 特開 昭54−96918（ＪＰ，Ａ)Front page continuation (72) Inventor Yuji Nishi 3-12 Moriya-cho, Kanagawa-ku, Yokohama, Kanagawa Japan Victor Company of Japan (56) Reference JP-A-61-163775 (JP, A) JP-A-59-171268 (JP, A) JP-A-54-96918 (JP, A)
Claims (2)
生した水平同期パルスをクランプパルスとして用いて、
前記映像信号における水平同期パルスの先端を所定レベ
ルにクランプするクランプ回路を有する映像信号のクラ
ンプ装置において、 前記映像信号から垂直同期パルスを分離再生する垂直同
期パルス再生手段と、これによって再生された垂直同期
パルスと前記水平同期パルスとを合成して、垂直同期パ
ルス期間中に含まれる水平同期パルスを除いたクランプ
パルスを生成して前記クランプ回路に供給するパルス合
成手段とを備えたことを特徴とする映像信号のクランプ
装置。1. A horizontal synchronizing pulse separated and reproduced from a video signal to be clamped is used as a clamp pulse,
In a video signal clamping device having a clamp circuit for clamping the tip of a horizontal synchronization pulse in the video signal to a predetermined level, a vertical synchronization pulse reproduction means for separating and reproducing a vertical synchronization pulse from the video signal, and a vertical synchronization pulse reproduced thereby. Pulse synthesizing means for synthesizing a sync pulse and the horizontal sync pulse to generate a clamp pulse excluding a horizontal sync pulse included in a vertical sync pulse period and supplying the clamp pulse to the clamp circuit. Video signal clamp device.
生した複合同期信号をクランプパルスとして用いて、前
記映像信号における水平同期パルス，垂直同期パルス，
等化パルスの先端を所定レベルにクランプするクランプ
回路を有する映像信号のクランプ装置において、 前記映像信号から垂直同期パルスを分離再生する垂直同
期パルス再生手段と、これによって再生された垂直同期
パルスと前記複合同期信号とを合成して、垂直同期パル
ス期間中に含まれる複合同期信号を除いたクランプパル
スを生成して前記クランプ回路に供給するパルス合成手
段とを備えたことを特徴とする映像信号のクランプ装
置。2. A horizontal synchronizing pulse, a vertical synchronizing pulse in the video signal, wherein a composite synchronizing signal separated and reproduced from a video signal to be clamped is used as a clamp pulse.
In a video signal clamp device having a clamp circuit for clamping the tip of an equalization pulse to a predetermined level, vertical sync pulse reproducing means for separating and reproducing a vertical sync pulse from the video signal, and a vertical sync pulse reproduced by the vertical sync pulse and the A pulse synthesizing means for synthesizing the composite sync signal to generate a clamp pulse excluding the composite sync signal included in the vertical sync pulse period and supplying the clamp pulse to the clamp circuit. Clamp device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014661A JP2550734B2 (en) | 1990-01-23 | 1990-01-23 | Video signal clamp device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014661A JP2550734B2 (en) | 1990-01-23 | 1990-01-23 | Video signal clamp device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03218177A JPH03218177A (en) | 1991-09-25 |
| JP2550734B2 true JP2550734B2 (en) | 1996-11-06 |
Family
ID=11867400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014661A Expired - Lifetime JP2550734B2 (en) | 1990-01-23 | 1990-01-23 | Video signal clamp device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550734B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61163775A (en) * | 1985-01-12 | 1986-07-24 | Mitsubishi Electric Corp | Clamping circuit |
-
1990
- 1990-01-23 JP JP2014661A patent/JP2550734B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03218177A (en) | 1991-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550734B2 (en) | Video signal clamp device | |
| US4509078A (en) | Dropout compensation circuit | |
| US5260790A (en) | Synchronizing signal separation device | |
| JP2870999B2 (en) | Audio signal playback circuit | |
| JPH0213514B2 (en) | ||
| JP2979556B2 (en) | No signal detection device | |
| JPH0441659Y2 (en) | ||
| JPS59167801A (en) | Device for recording or recording and reproducing video signal | |
| KR970009067B1 (en) | Color burst signal gain compensation method and circuit of television | |
| JP3097691B2 (en) | Comb filter device | |
| JP2702250B2 (en) | Magnetic recording / reproducing device | |
| JPS6268370A (en) | Pseudo synchronizing signal generating circuit | |
| JPH065940B2 (en) | Noise reduction circuit | |
| JP2508819B2 (en) | Video signal circuit | |
| JP2775801B2 (en) | Video signal processing circuit | |
| KR950005041B1 (en) | Image signal wave form set-form circuit | |
| WO1990002463A1 (en) | Synchronizing signal separator | |
| JPH06103931B2 (en) | Video signal processing circuit | |
| JPH01144880A (en) | Device eliminating noise from video signal of video floppy system | |
| JPH04107073A (en) | Synchronizing signal separator | |
| JPS6245284A (en) | Dc restoration circuit for television signal | |
| JPH0319578A (en) | Video signal processing unit | |
| JPH0380391B2 (en) | ||
| JPH0265592A (en) | Picture reproducing device | |
| JPH074000B2 (en) | Vertical sync signal separation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 14 |