JP2547226B2 - 電子内視鏡装置 - Google Patents
電子内視鏡装置Info
- Publication number
- JP2547226B2 JP2547226B2 JP62266059A JP26605987A JP2547226B2 JP 2547226 B2 JP2547226 B2 JP 2547226B2 JP 62266059 A JP62266059 A JP 62266059A JP 26605987 A JP26605987 A JP 26605987A JP 2547226 B2 JP2547226 B2 JP 2547226B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixels
- output
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Instruments For Viewing The Inside Of Hollow Bodies (AREA)
- Endoscopes (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は異る画素数の固体撮像素子を用いた電子スコ
ープでも使用可能とする電子内視鏡装置に関する。
ープでも使用可能とする電子内視鏡装置に関する。
[従来の技術] 近年、電荷結合素子(以下CCDと記す。)等の固体撮
像素子を撮像手段に用いた撮像装置が広く用いられるよ
うになった。
像素子を撮像手段に用いた撮像装置が広く用いられるよ
うになった。
又、内視鏡の分野においても、光学像を伝送するイメ
ージガイドを用いた光学式の内視鏡(ファイバスコープ
と記す。)の代りに、イメージガイドを用いることな
く、CCDを用いた電子式の内視鏡(電子スコープと記
す。)が実用化されるようになった。
ージガイドを用いた光学式の内視鏡(ファイバスコープ
と記す。)の代りに、イメージガイドを用いることな
く、CCDを用いた電子式の内視鏡(電子スコープと記
す。)が実用化されるようになった。
上記電子スコープを用いると、撮像した画像の記録と
か再生が容易であるという利点を有する。
か再生が容易であるという利点を有する。
上記電子スコープはCCDの大きさによって、挿入部の
外径が制約されてしまうので、挿入される部位に応じて
大きさの異るCCDが用いられる。
外径が制約されてしまうので、挿入される部位に応じて
大きさの異るCCDが用いられる。
[発明が解決しようとする問題点] 上記のCCDの大きさによって、その画素数が異るた
め、従来例では電子スコープが接続される装置本体部
は、少くとも信号処理回路部が固定化され、同一品種の
同一仕様のCCDを用いた電子スコープに対してしか使用
できないという欠点があった。
め、従来例では電子スコープが接続される装置本体部
は、少くとも信号処理回路部が固定化され、同一品種の
同一仕様のCCDを用いた電子スコープに対してしか使用
できないという欠点があった。
尚、本出願人は本願に関連する技術として特願昭61−
7472号において、スコープ内に発振器及び駆動パルス発
生回路を内蔵して共通の装置本体で使用できるようにし
たものを提案した。この関連技術例は各電子スコープに
上記発振器等をそれぞれ内蔵するため、コスト高となっ
たり、大きくなってしまう可能性があり改善の余地があ
る。
7472号において、スコープ内に発振器及び駆動パルス発
生回路を内蔵して共通の装置本体で使用できるようにし
たものを提案した。この関連技術例は各電子スコープに
上記発振器等をそれぞれ内蔵するため、コスト高となっ
たり、大きくなってしまう可能性があり改善の余地があ
る。
又、本出願人は特願昭61−55512号において、ビデオ
プロセッサを収納する装置本体部に着脱できる駆動パル
ス発生回路をユニット化したものを提案した。この関連
技術例ではスコープに対応したユニットをペアとして用
いる必要があり、多品種の場合操作が複雑となり、誤操
作の可能性があり、改善の余地がある。
プロセッサを収納する装置本体部に着脱できる駆動パル
ス発生回路をユニット化したものを提案した。この関連
技術例ではスコープに対応したユニットをペアとして用
いる必要があり、多品種の場合操作が複雑となり、誤操
作の可能性があり、改善の余地がある。
本発明は上述した点にかんがみてなされたもので、異
った画素数を有する電子スコープに対し、一台の装置本
体で簡単な操作で使用できる電子内視鏡装置を提供する
ことを目的とする。
った画素数を有する電子スコープに対し、一台の装置本
体で簡単な操作で使用できる電子内視鏡装置を提供する
ことを目的とする。
[問題点を解決する手段及び作用] 本発明では画素数の異る複数の電子スコープと、該電
子スコープを接続可能とする本体装置とからなる電子内
視鏡装置において、前記電子スコープに内蔵される固体
撮像素子の画素数を自動検出する画素数検出手段を設
け、この検出手段の出力に応答して画素数に対応した周
波数特性に設定される信号処理手段とを設け、接続され
る電子スコープの画素数に適した信号処理を行えるよう
にしている。
子スコープを接続可能とする本体装置とからなる電子内
視鏡装置において、前記電子スコープに内蔵される固体
撮像素子の画素数を自動検出する画素数検出手段を設
け、この検出手段の出力に応答して画素数に対応した周
波数特性に設定される信号処理手段とを設け、接続され
る電子スコープの画素数に適した信号処理を行えるよう
にしている。
[実施例] 以下、図面を参照して本発明を具体的に説明する。
第1図ないし第9図は本発明の1実施例に係り、第1
図は1実施例の構成を示すブロック図、第2図は画素数
自動検出回路の構成図、第3図はCCDとして3種類の画
素数のものがあることを示す説明図、第4図は画素数自
動検出回路の動作説明図、第5図はダブルサンプリング
回路の動作説明用タイミングチャート図、第6図はロー
パスフィルタの構成を示す構成図、第7図はメモリ制御
回路の構成を示すブロック図、第8図は水平輪郭補正回
路の構成図、第9図は第8図の動作説明用の波形図であ
る。
図は1実施例の構成を示すブロック図、第2図は画素数
自動検出回路の構成図、第3図はCCDとして3種類の画
素数のものがあることを示す説明図、第4図は画素数自
動検出回路の動作説明図、第5図はダブルサンプリング
回路の動作説明用タイミングチャート図、第6図はロー
パスフィルタの構成を示す構成図、第7図はメモリ制御
回路の構成を示すブロック図、第8図は水平輪郭補正回
路の構成図、第9図は第8図の動作説明用の波形図であ
る。
第1図に示すように1実施例の電子内視鏡装置(電子
スコープ装置)1は、撮像手段が組込まれた電子内視鏡
(電子スコープ)2と、この電子スコープ2(及び画素
数が異る電子スコープ)に照明光を供給する光源部3、
電子スコープ2で撮像された信号を表示装置に表示でき
る映像信号に変換する信号処理部4、装着された電子ス
コープ2の画素数を判別して、装着された電子スコープ
2に対応した信号処理を行わせる制御手段を収納された
本体装置6とからなる。
スコープ装置)1は、撮像手段が組込まれた電子内視鏡
(電子スコープ)2と、この電子スコープ2(及び画素
数が異る電子スコープ)に照明光を供給する光源部3、
電子スコープ2で撮像された信号を表示装置に表示でき
る映像信号に変換する信号処理部4、装着された電子ス
コープ2の画素数を判別して、装着された電子スコープ
2に対応した信号処理を行わせる制御手段を収納された
本体装置6とからなる。
上記電子スコープ2は、体腔内に挿入し易い様に細長
の挿入部7が形成され、この挿入部7の先端側に対物レ
ンズ8と固体撮像素子としてのCCD9とを配置して撮像手
段が組込まれている。
の挿入部7が形成され、この挿入部7の先端側に対物レ
ンズ8と固体撮像素子としてのCCD9とを配置して撮像手
段が組込まれている。
又、上記挿入部7内には照明光を伝送するライトガイ
ド11が挿通され、光源部3から供給された照明光を伝送
して、先端面から出射し、この出射された照明光は配光
レンズ12で拡開されて被写体13側を照明する。
ド11が挿通され、光源部3から供給された照明光を伝送
して、先端面から出射し、この出射された照明光は配光
レンズ12で拡開されて被写体13側を照明する。
上記ライトガイド11の手元側端面に照明光を供給する
光源部3は、光源ランプ4と、この光源ランプ14の照明
光をライトガイド11の端面に集光照射するレンズ15と、
このレンズ15及びライトガイド11の端面の間の光路中に
介装される回転フィルタ16と、この回転フィルタ16を回
転駆動するモータ17とからなる。
光源部3は、光源ランプ4と、この光源ランプ14の照明
光をライトガイド11の端面に集光照射するレンズ15と、
このレンズ15及びライトガイド11の端面の間の光路中に
介装される回転フィルタ16と、この回転フィルタ16を回
転駆動するモータ17とからなる。
上記光源ランプ14はキセノンランプ等の白色光源であ
り、一方、上記回転フィルタ16は、赤、緑、青の各波長
域の光、つまり、R,G,Bをそれぞれ透過する赤、緑、青
の各透過フィルタ16R,16G,16Bが扇状に形成してあり、
回転フィルタ16を回転することによって、これらR,G,B3
原色の各光で面順次で照明することにしてある。この回
転フィルタ16を回転するモータ17は、回転サーボ回路19
でその回転が制御される。尚、このモータ17には回転数
検出用のパルス発生器及び回転位相検出用のパルス発生
器とを含む。この回転サーボ回路19によって、モータ17
の回転はビデオ信号のフレーム周波数(NTSC方式の場合
には29.97Hz)に位相同期したものとなる。
り、一方、上記回転フィルタ16は、赤、緑、青の各波長
域の光、つまり、R,G,Bをそれぞれ透過する赤、緑、青
の各透過フィルタ16R,16G,16Bが扇状に形成してあり、
回転フィルタ16を回転することによって、これらR,G,B3
原色の各光で面順次で照明することにしてある。この回
転フィルタ16を回転するモータ17は、回転サーボ回路19
でその回転が制御される。尚、このモータ17には回転数
検出用のパルス発生器及び回転位相検出用のパルス発生
器とを含む。この回転サーボ回路19によって、モータ17
の回転はビデオ信号のフレーム周波数(NTSC方式の場合
には29.97Hz)に位相同期したものとなる。
上記R,G,Bの各光で面順次に照明された被写体13は対
物レンズ8でCCD9の撮像面に結像され、CCDドライブ回
路21による転送して読出しを行うための駆動パルスの印
加によって光電変換された信号が読出される。尚、この
駆動パルスと回転サーボ回路19は同期信号発生器22より
供給される基準信号に同期して動作する。
物レンズ8でCCD9の撮像面に結像され、CCDドライブ回
路21による転送して読出しを行うための駆動パルスの印
加によって光電変換された信号が読出される。尚、この
駆動パルスと回転サーボ回路19は同期信号発生器22より
供給される基準信号に同期して動作する。
上記CCD9の出力信号は、信号処理部4を形成するプリ
アンプ23で増幅され、患者に対する感電等から保護する
アイソレーション回路24を経てダブルサンプリング回路
25に入力される。このダブルサンプリング回路25はCCD
出力信号に含まれる1/f及びリセットノイズを除去する
ためにダブルサンプリングを行い、キャリア信号からベ
ースバンドの信号をえると共に、その際ノイズ成分を除
去してS/Nを改善したビデオ信号にする。この信号は、
ローパスフィルタ(LPF)26を経てCCDキャリア等の不要
高調波が除去されたベースバンド信号にされる。尚、上
記ダブルサンプリング回路25の出力信号は、基本的にク
ランプ手段を用いた信号処理を行っているので、DC成分
も再現され、LPF26を通した出力でもこのDC成分が再現
された信号である。このLPF26を通した信号は、γ補正
回路27に入力されγ補正される。つまり表示管で表示す
る場合の電気・光変換系の非直線性(通常γ=2.2)補
正が行われて、A/Dコンバータ28に入力される。このA/D
コンバータ28によって、ディジタル信号に変換され、面
順次の照明のもとで撮像した信号がフレームメモリ29R,
29G,29Bに、CCD9から読出された信号が1フレーム分づ
つ書込まれる。つまり、例えば赤透過フィルタ16Rを通
して赤の光で照明したもとで撮像し、読出された信号は
フレームメモリ29Rに書込まれる。しかして、各フレー
ムメモリ29R,29G,29Bに1フレーム分の画像データが書
込まれると、これらは同時に読出され、それぞれD/Aコ
ンバータ31でアナログ信号に変換され、さらにLPF32で
不要高周波が除去されて、それぞれ水平輪郭補正回路33
に入力される。上記A/Dコンバータ28の変換速度及び各
フレームメモリ29R,29G,29Bへのデータの書込み及び読
出しはメモリ制御回路34による出力信号で制御される。
このメモリ制御回路34の出力信号は、上記同期信号発生
器22の同期信号と同期して生成される。
アンプ23で増幅され、患者に対する感電等から保護する
アイソレーション回路24を経てダブルサンプリング回路
25に入力される。このダブルサンプリング回路25はCCD
出力信号に含まれる1/f及びリセットノイズを除去する
ためにダブルサンプリングを行い、キャリア信号からベ
ースバンドの信号をえると共に、その際ノイズ成分を除
去してS/Nを改善したビデオ信号にする。この信号は、
ローパスフィルタ(LPF)26を経てCCDキャリア等の不要
高調波が除去されたベースバンド信号にされる。尚、上
記ダブルサンプリング回路25の出力信号は、基本的にク
ランプ手段を用いた信号処理を行っているので、DC成分
も再現され、LPF26を通した出力でもこのDC成分が再現
された信号である。このLPF26を通した信号は、γ補正
回路27に入力されγ補正される。つまり表示管で表示す
る場合の電気・光変換系の非直線性(通常γ=2.2)補
正が行われて、A/Dコンバータ28に入力される。このA/D
コンバータ28によって、ディジタル信号に変換され、面
順次の照明のもとで撮像した信号がフレームメモリ29R,
29G,29Bに、CCD9から読出された信号が1フレーム分づ
つ書込まれる。つまり、例えば赤透過フィルタ16Rを通
して赤の光で照明したもとで撮像し、読出された信号は
フレームメモリ29Rに書込まれる。しかして、各フレー
ムメモリ29R,29G,29Bに1フレーム分の画像データが書
込まれると、これらは同時に読出され、それぞれD/Aコ
ンバータ31でアナログ信号に変換され、さらにLPF32で
不要高周波が除去されて、それぞれ水平輪郭補正回路33
に入力される。上記A/Dコンバータ28の変換速度及び各
フレームメモリ29R,29G,29Bへのデータの書込み及び読
出しはメモリ制御回路34による出力信号で制御される。
このメモリ制御回路34の出力信号は、上記同期信号発生
器22の同期信号と同期して生成される。
上記水平輪郭補正回路33でそれぞれ水平方向の輪郭補
正が行われた信号は、それぞれ出力アンプ35で増幅さ
れ、例えば75Ωの出力インピーダンスのR,G,B3原色信号
として出力端から出力できるようにしてある。又、同期
信号発生器22の複合同期信号も出力アンプ36を通して同
期信号出力端から出力される。
正が行われた信号は、それぞれ出力アンプ35で増幅さ
れ、例えば75Ωの出力インピーダンスのR,G,B3原色信号
として出力端から出力できるようにしてある。又、同期
信号発生器22の複合同期信号も出力アンプ36を通して同
期信号出力端から出力される。
上記各出力アンプ35を通したR,G,B出力と、出力アン
プ36を通した同期信号出力はRGB対応モニタに入力する
ことによって被写体像をカラー表示できる。
プ36を通した同期信号出力はRGB対応モニタに入力する
ことによって被写体像をカラー表示できる。
ところで各電子スコープ2は、本体装置6に装着(接
続)した場合、接続される電子スコープ2の画素数に対
応した信号処理を行う必要があり、この1実施例では本
体装置6内に画素数自動検出回路40が設けてあり、LPF2
6を通した信号が入力される。
続)した場合、接続される電子スコープ2の画素数に対
応した信号処理を行う必要があり、この1実施例では本
体装置6内に画素数自動検出回路40が設けてあり、LPF2
6を通した信号が入力される。
この画素数自動検出回路40によって、接続された電子
スコープ2内のCCD9の画素数を検出し、その検出した出
力信号により、LPF32及び水平輪郭補正回路33の周波数
特性の切換えとかメモリ制御回路34の制御を行い、検出
された画素数に最適な特性に設定する制御を行う。
スコープ2内のCCD9の画素数を検出し、その検出した出
力信号により、LPF32及び水平輪郭補正回路33の周波数
特性の切換えとかメモリ制御回路34の制御を行い、検出
された画素数に最適な特性に設定する制御を行う。
上記画素数自動検出回路40は、基本的には同一クロッ
ク周波数によってCCD9を駆動し、その際のCCD9の出力信
号の水平方向の幅(画素数)または水平ライン数(垂直
方向の幅(画素数))を検知すれば良く、この1実施例
では検出精度を向上させるため、水平方向及び垂直方向
の両画素数の識別を行っている。
ク周波数によってCCD9を駆動し、その際のCCD9の出力信
号の水平方向の幅(画素数)または水平ライン数(垂直
方向の幅(画素数))を検知すれば良く、この1実施例
では検出精度を向上させるため、水平方向及び垂直方向
の両画素数の識別を行っている。
尚、上記CCD9を駆動する場合被写体としては「全面
“白”」がベストであるが、この1実施例では最大値検
出を行うようにしているので、これに限定されないもの
となる。又、「全面“白”」の被写体の場合には、例え
ば使用に際してのホワイトバランス調整を行なうように
構成された電子内視鏡装置においては、その動作と同時
に行うことができることになる。
“白”」がベストであるが、この1実施例では最大値検
出を行うようにしているので、これに限定されないもの
となる。又、「全面“白”」の被写体の場合には、例え
ば使用に際してのホワイトバランス調整を行なうように
構成された電子内視鏡装置においては、その動作と同時
に行うことができることになる。
上記画素数自動検出回路40の具体的構成を第2図に示
す。
す。
ここで、この実施例では例えば第3図に示すように3
種類の異る画素数9A,9B,9C(9A<9B<9Cとする。)であ
るCCD(を備えた3つの電子スコープ)がある場合に対
して説明する。
種類の異る画素数9A,9B,9C(9A<9B<9Cとする。)であ
るCCD(を備えた3つの電子スコープ)がある場合に対
して説明する。
第2図に示すようにLPF26を通したビデオ信号Vは、
比較器41の一方の(非反転)入力端子に印加され、この
比較器41の他方の入力端に印加される基準電圧レベルV
REFと比較され、入力されるビデオ信号Vを後段で処理
のし易いTTLレベル等に変換する。(尚、パルス幅は入
力ビデオ信号と同じ。)この比較器41で波形整形された
パルス状信号は、水平カウンタ42のカウントイネーブル
端子と積分回路43を介して垂直カウンタ44のカウントイ
ネーブル端子に印加され、前記パルス状信号が“1"の期
間、それぞれクロック入力端に印加される周波数fのク
ロックCf及び水平同期信号HD′を計数して、出力端から
その計数値を出力する。
比較器41の一方の(非反転)入力端子に印加され、この
比較器41の他方の入力端に印加される基準電圧レベルV
REFと比較され、入力されるビデオ信号Vを後段で処理
のし易いTTLレベル等に変換する。(尚、パルス幅は入
力ビデオ信号と同じ。)この比較器41で波形整形された
パルス状信号は、水平カウンタ42のカウントイネーブル
端子と積分回路43を介して垂直カウンタ44のカウントイ
ネーブル端子に印加され、前記パルス状信号が“1"の期
間、それぞれクロック入力端に印加される周波数fのク
ロックCf及び水平同期信号HD′を計数して、出力端から
その計数値を出力する。
上記水平カウンタ42には、第4図(A)で示すタイミ
グにより水平同期信号HDがリセット端子に印加され、こ
のHDの間の期間内で入力されるクロックCfをカウントす
る。
グにより水平同期信号HDがリセット端子に印加され、こ
のHDの間の期間内で入力されるクロックCfをカウントす
る。
尚、このクロックCfは、この実施例では例えばCCD読
出し信号を用いているが、その他例えば同期信号発生器
22によって発生されるHDの周波数≪fの条件にある同期
したクロック(例えばサブキャリアf=3.57945MHz)等
でも良い。しかして、このクロックCfを水平カウンタ42
はビデオ信号Vのパルス幅分だけカウントして出力す
る。同様に、垂直カウンタ44も、リセット端子に印加さ
れる垂直同期信号VDでリセット後から次にリセットされ
るまでの期間、ビデオ信号の垂直方向のパルス幅分だ
け、水平同期信号HD′を計数してその計数出力、つまり
垂直方向のHライン数を検出する。尚、この垂直カウン
タ44の前段の積分回路43は、その積分の時定数が1H程度
であり、各水平期間内にビデオ信号が存在すると、水平
期間を越えて連結した(“1"レベルの)ビデオ信号にな
り、Hライン数の検出用パルスとして用いられる。
出し信号を用いているが、その他例えば同期信号発生器
22によって発生されるHDの周波数≪fの条件にある同期
したクロック(例えばサブキャリアf=3.57945MHz)等
でも良い。しかして、このクロックCfを水平カウンタ42
はビデオ信号Vのパルス幅分だけカウントして出力す
る。同様に、垂直カウンタ44も、リセット端子に印加さ
れる垂直同期信号VDでリセット後から次にリセットされ
るまでの期間、ビデオ信号の垂直方向のパルス幅分だ
け、水平同期信号HD′を計数してその計数出力、つまり
垂直方向のHライン数を検出する。尚、この垂直カウン
タ44の前段の積分回路43は、その積分の時定数が1H程度
であり、各水平期間内にビデオ信号が存在すると、水平
期間を越えて連結した(“1"レベルの)ビデオ信号にな
り、Hライン数の検出用パルスとして用いられる。
又、上記水平同期信号HD′は、水平方向の最小画素数
の中央付近に設定してある。(この設定は、観察される
被写体が、画面中央部に一般的に表示される様に、電子
スコープ2を操作する為に、検出が確実となる様に考慮
したものであるが、必ずしもこれに限定されるものでな
い。) しかして、上記水平及び垂直カウンタ42,44の計数出
力は、それぞれ1対の水平ディジタルコンパレータ45,4
6と1対の垂直ディジタルコンパレータ47,48に入力さ
れ、第3図に示す画素数9A,9B,9Cのいずれであるかが判
別される。
の中央付近に設定してある。(この設定は、観察される
被写体が、画面中央部に一般的に表示される様に、電子
スコープ2を操作する為に、検出が確実となる様に考慮
したものであるが、必ずしもこれに限定されるものでな
い。) しかして、上記水平及び垂直カウンタ42,44の計数出
力は、それぞれ1対の水平ディジタルコンパレータ45,4
6と1対の垂直ディジタルコンパレータ47,48に入力さ
れ、第3図に示す画素数9A,9B,9Cのいずれであるかが判
別される。
上記コンパレータ43,44と45,46とにおける参照用入力
端に印加されるディジタル値をAH,BHとAV,BVとは以下の
ように設定されている。
端に印加されるディジタル値をAH,BHとAV,BVとは以下の
ように設定されている。
(1)AH及びAV:最低画素数9A(の水平及び垂直方向の
値)よりも大で、次の画素数9Bまでの間の値をとる水平
及び垂直設定値。
値)よりも大で、次の画素数9Bまでの間の値をとる水平
及び垂直設定値。
(2)BH及びBV:画素数9Bよりも大で、画素数9Cまでの
値となる水平及び垂直設定値。
値となる水平及び垂直設定値。
上記水平ディジタルコンパレータ45,46の出力端は、
それぞれフリップフロップ(FF)51,52の入力端に接続
され、コンパレータ45,46の出力値を保持し(CCD)に対
する)複数回の読出しによって、コンパレータ45,46の
各出力x1,x2がx1>AH又はx2>BHとなることが1度でも
あるとその判断、つまりx1>AH又はx2>BHの値を優先し
て取込めるようにしてある。
それぞれフリップフロップ(FF)51,52の入力端に接続
され、コンパレータ45,46の出力値を保持し(CCD)に対
する)複数回の読出しによって、コンパレータ45,46の
各出力x1,x2がx1>AH又はx2>BHとなることが1度でも
あるとその判断、つまりx1>AH又はx2>BHの値を優先し
て取込めるようにしてある。
上記フリップフロップ45,46を設けたことにより配光
特性が低かったり、低温度下での読取りによる誤差を低
減化する手段が設けてある。
特性が低かったり、低温度下での読取りによる誤差を低
減化する手段が設けてある。
上記水平方向については、フリップフロップ45,46を
用いて画素数の判別を行っているが、さらに垂直方向で
も、垂直ディジタルコンパレータ47,48を用い(フリッ
プフロップを用いることなく)、画素数の判別を行う。
つまりコンパレータ47の出力y1はy1>AVか否かを判別
し、コンパレータ48の出力y2はy2>BVか否かを判別して
いる。
用いて画素数の判別を行っているが、さらに垂直方向で
も、垂直ディジタルコンパレータ47,48を用い(フリッ
プフロップを用いることなく)、画素数の判別を行う。
つまりコンパレータ47の出力y1はy1>AVか否かを判別
し、コンパレータ48の出力y2はy2>BVか否かを判別して
いる。
上記フリップフロップ51の出力とコンパレータ47の出
力はオア回路53により、水平及び垂直方向における最も
大きいと判断した方の画素数の値を優先するように選択
し、この手段によっても上記配光が狭いとか低照度時で
も検出誤りがより小さくなるようにしている。
力はオア回路53により、水平及び垂直方向における最も
大きいと判断した方の画素数の値を優先するように選択
し、この手段によっても上記配光が狭いとか低照度時で
も検出誤りがより小さくなるようにしている。
又、同様にフリップフロップ52の出力とコンパレータ
48の出力もオア回路54により、水平方向及び垂直方向で
の画素数判断結果に対し、最も大きいと判断した画素数
の値を優先する判断を行うようにしている。
48の出力もオア回路54により、水平方向及び垂直方向で
の画素数判断結果に対し、最も大きいと判断した画素数
の値を優先する判断を行うようにしている。
第4図(A)は3つの画素数の場合における水平カウ
ンタ42に入力される信号と、水平同期信号HD,HD′の関
係を示している。
ンタ42に入力される信号と、水平同期信号HD,HD′の関
係を示している。
最小の画素数9Aの場合には、水平カウンタ42で計数さ
れたその計数値NAは、設定値AHよりも小さく(勿論BHよ
りも小さい)なる。つまり、NA<AH,NA<BHとなり、コ
ンパレータ45,46の出力は“0",“0"となる。又、画素数
9Bの場合には、水平カウンタ42で計数されたその計数値
NBは、設定値AHより大きく、且つ設定値BHより小さくな
る。つまり、NB>AH,NB<BHであり、コンパレータ45,46
の出力は“0",“1"となる。
れたその計数値NAは、設定値AHよりも小さく(勿論BHよ
りも小さい)なる。つまり、NA<AH,NA<BHとなり、コ
ンパレータ45,46の出力は“0",“0"となる。又、画素数
9Bの場合には、水平カウンタ42で計数されたその計数値
NBは、設定値AHより大きく、且つ設定値BHより小さくな
る。つまり、NB>AH,NB<BHであり、コンパレータ45,46
の出力は“0",“1"となる。
同様に画素数9Cの場合には、水平カウンタ42の計数値
NCは、両設定値AH,BHよりも大となる。つまり、コンパ
レータ45,46の出力は“1",“1"となる。
NCは、両設定値AH,BHよりも大となる。つまり、コンパ
レータ45,46の出力は“1",“1"となる。
尚、第4図(a)には、(分り易くするため)最小画
素数9Aのほぼ中央付近に設定した水平同期信号HD′も示
している。
素数9Aのほぼ中央付近に設定した水平同期信号HD′も示
している。
一方、第4図(B)は、垂直方向についても同様に画
素数の判別が行えることを示すものであり、第4図
(A)で説明したものと同様に画素数の判別が行われる
のでその説明を省略する。(つまり、コンパレータ47,4
8,、画素数が9A,9B,9Cの場合にはそれぞれ“0",“0";
“1",“0";“1",“1"を出力する。
素数の判別が行えることを示すものであり、第4図
(A)で説明したものと同様に画素数の判別が行われる
のでその説明を省略する。(つまり、コンパレータ47,4
8,、画素数が9A,9B,9Cの場合にはそれぞれ“0",“0";
“1",“0";“1",“1"を出力する。
従って、オア回路53,54の出力は画素数9A,9B,9Cの場
合には“0",“0";“1",“0";“1",“1"を出力すること
になる。従って、この両オア回路53,54の出力によって
画素数が異る場合、その画素数に適した特性に切換が必
要となる部分を切換える切換信号に用いるようにしてい
る。尚、第2図における積分回路43の代りに、再トリガ
方式のモノステーブルマルチバイブレータを用いてビデ
オ信号を1H期間を越えて連続する信号に変えるようにし
ても良い。(ビデオ信号が出力されない期間以降はもち
ろん0になる。) ところで、この実施例では画素数が異る場合でも、CC
D9へのドライブ信号のクロック周波数は同一であり、同
一のクロックで読出すようにしている。このドライブ信
号により、CCD9から読出された信号は、クランプパルス
・サンプリングパルス発生回路56のパルスにより、ダブ
ルサンプリング回路25でダブルサンプリングされて出力
される。この様子を第5図に示す。
合には“0",“0";“1",“0";“1",“1"を出力すること
になる。従って、この両オア回路53,54の出力によって
画素数が異る場合、その画素数に適した特性に切換が必
要となる部分を切換える切換信号に用いるようにしてい
る。尚、第2図における積分回路43の代りに、再トリガ
方式のモノステーブルマルチバイブレータを用いてビデ
オ信号を1H期間を越えて連続する信号に変えるようにし
ても良い。(ビデオ信号が出力されない期間以降はもち
ろん0になる。) ところで、この実施例では画素数が異る場合でも、CC
D9へのドライブ信号のクロック周波数は同一であり、同
一のクロックで読出すようにしている。このドライブ信
号により、CCD9から読出された信号は、クランプパルス
・サンプリングパルス発生回路56のパルスにより、ダブ
ルサンプリング回路25でダブルサンプリングされて出力
される。この様子を第5図に示す。
CCDドライブ回路21は、第5図(a)に示すようなリ
セットパルス及び同図(b)に示す水平転送パルスφH1
等を出力し、同図(c)に示すようなCCD出力信号をCCD
9から出力させる。一方同期信号発生器22からのクロッ
クが入力され、クランプパルス・サンプリングパルス発
生回路56を形成する波形発生回路は、第5図(d)及び
(e)に示すようにクランプパルス及びサンプリングパ
ルスを出力する。
セットパルス及び同図(b)に示す水平転送パルスφH1
等を出力し、同図(c)に示すようなCCD出力信号をCCD
9から出力させる。一方同期信号発生器22からのクロッ
クが入力され、クランプパルス・サンプリングパルス発
生回路56を形成する波形発生回路は、第5図(d)及び
(e)に示すようにクランプパルス及びサンプリングパ
ルスを出力する。
つまり、リセットパルス及び水平転送パルスを用いて
CCD9から読出した出力信号は第5図(c)に示すよう
に、リセットパルス部分及びフィードスルー部分が信号
部分に混入したものとなる。このため、上記リセットパ
ルスより若干位相の遅れたクランプパルス及びこのクラ
ンプパルスからさらに位相が遅れた信号部分に同期した
サンプリングパルスを生成し、これらクランプパルス及
びサンプリングパルスをダブルサンプリング回路25に印
加して、リセットパルス等のノイズ成分を除去してS/N
を改善している。
CCD9から読出した出力信号は第5図(c)に示すよう
に、リセットパルス部分及びフィードスルー部分が信号
部分に混入したものとなる。このため、上記リセットパ
ルスより若干位相の遅れたクランプパルス及びこのクラ
ンプパルスからさらに位相が遅れた信号部分に同期した
サンプリングパルスを生成し、これらクランプパルス及
びサンプリングパルスをダブルサンプリング回路25に印
加して、リセットパルス等のノイズ成分を除去してS/N
を改善している。
尚、上記第5図(b)に示すクロックは、分周器等を
介して分周することにより垂直転送パルスが生成され
る。
介して分周することにより垂直転送パルスが生成され
る。
しかして、上記ダブルサンプリング回路25、LPF26、
γ補正回路27、A/Dコンバータ28等を経て、R,G,Bメモリ
29R,29G,29Bに書き込まれる。このR,G,Bメモリ29R,29G,
29Bは、メモリ制御回路34で制御されるが、このメモリ
制御回路34は、画素数自動検出回路40の出力信号によ
り、読出し時は画素数に応じてその読出しクロックの周
波数を変化する。しかして、これらR,G,Bメモリ29R,29
G,29Bは同時に読出され、それぞれD/AコンバDタ31でア
ナログ信号に変換され、それぞれローパスフィルタ32で
不要高調波が除去される。各ローパスフィルタ32は、第
6図に示すような構成をしている。D/Aコンバータ31を
経て入力端から入力される信号はバッファアンプ61を経
た後、それぞれ抵抗Ra,Rb,Rcとそれぞれ直列に接続され
た第1,第2,第3ローパスフィルタ62a,62b,62cに入力さ
れる。各ローパスフィルタ62a,62b,62cの出力端は整合
用抵抗Ra,Rb,Rcを介して接地されると共に、アナログス
イッチ63の各接点63a,63b,63cに接続される。このアナ
ログスイッチ63の各接点63a,63b,63cは画素数自動検出
回路40の切換信号によって、切換接点63dと導通され、
バッファアンプ64を経て次段に信号を導く。
γ補正回路27、A/Dコンバータ28等を経て、R,G,Bメモリ
29R,29G,29Bに書き込まれる。このR,G,Bメモリ29R,29G,
29Bは、メモリ制御回路34で制御されるが、このメモリ
制御回路34は、画素数自動検出回路40の出力信号によ
り、読出し時は画素数に応じてその読出しクロックの周
波数を変化する。しかして、これらR,G,Bメモリ29R,29
G,29Bは同時に読出され、それぞれD/AコンバDタ31でア
ナログ信号に変換され、それぞれローパスフィルタ32で
不要高調波が除去される。各ローパスフィルタ32は、第
6図に示すような構成をしている。D/Aコンバータ31を
経て入力端から入力される信号はバッファアンプ61を経
た後、それぞれ抵抗Ra,Rb,Rcとそれぞれ直列に接続され
た第1,第2,第3ローパスフィルタ62a,62b,62cに入力さ
れる。各ローパスフィルタ62a,62b,62cの出力端は整合
用抵抗Ra,Rb,Rcを介して接地されると共に、アナログス
イッチ63の各接点63a,63b,63cに接続される。このアナ
ログスイッチ63の各接点63a,63b,63cは画素数自動検出
回路40の切換信号によって、切換接点63dと導通され、
バッファアンプ64を経て次段に信号を導く。
上記第1,第2,第3のローパスフィルタ62a,62b,62c
は、画素数の異るものに対し、サンプリング定理により
読出しに用いた駆動パルスによって決定される信号に含
まれる最高周波数成分より高い周波数をカットオフして
不要な高調波を除去している。
は、画素数の異るものに対し、サンプリング定理により
読出しに用いた駆動パルスによって決定される信号に含
まれる最高周波数成分より高い周波数をカットオフして
不要な高調波を除去している。
又、上記画素数検出回路40から出力される切換信号
は、第7図に示すメモリ制御回路34R,34G,34Bに入力さ
れ、それぞれR,G,Bメモリ29R,29G,29Bに書込んだ信号デ
ータの読出しのタイミングを画素数に対応したものに切
換える。尚、第7図では例えばRメモリ29Rを制御する
メモリ制御回路34Rについて説明するが、他のメモリ29
G,29Bの構成及びこれらをそれぞれ制御するメモリ制御
回路34G,34Bは同様の構成である。
は、第7図に示すメモリ制御回路34R,34G,34Bに入力さ
れ、それぞれR,G,Bメモリ29R,29G,29Bに書込んだ信号デ
ータの読出しのタイミングを画素数に対応したものに切
換える。尚、第7図では例えばRメモリ29Rを制御する
メモリ制御回路34Rについて説明するが、他のメモリ29
G,29Bの構成及びこれらをそれぞれ制御するメモリ制御
回路34G,34Bは同様の構成である。
同期信号発生器22内の基準クロック発生器のマスタク
ロックはRメモリ制御回路34Rを形成する第1,第2,第3
リードパルス発生器71a,71b,71cに入力されると共に、
ライトパルス発生器72及びライト/リードコントロール
回路73に入力される。
ロックはRメモリ制御回路34Rを形成する第1,第2,第3
リードパルス発生器71a,71b,71cに入力されると共に、
ライトパルス発生器72及びライト/リードコントロール
回路73に入力される。
上記第1,第2,第3リードパルス発生器71a,71b,71c
は、各画素数に対応したリードパルスを発生し、それぞ
れリードパルス切換回路74に入力される。このリードパ
ルス切換回路74は、画素数自動検出回路40からの切換信
号によって、出力されるリードパルスが選択され、選択
されたリードパルスはリード/ライト切換回路75に入力
される。このリード/ライト切換回路75は2つのディジ
タル入力端と2つのディジタル出力端(それぞれ複数ビ
ット構成である)とを有し、ライト/リードコントロー
ル回路73の出力信号によって、リードパルス切換回路74
側から入力されるリードパルスと、ライトパルス発生器
72側から入力されるライトパルスを2つの出力端から切
換えして出力できるようにしている。例えば、A/Dコン
バータ28を経て、R照明のもとで撮像された信号データ
が入力されると、その信号データは例えばR第1メモリ
77aに書込まれるように、R第1メモリ77aに対し、(例
えばライト/リードコントロール回路73からライトモー
ド信号が印加されて)ライトパルス発生器72を経たライ
トパルスがそのアドレス端に印加される。この状態で
は、他方のR第2メモリ77bはリードパルス切換回路74
で選択されたリードパルス発生器71i(i=a,b,cのいず
れか)からのリードパルスが印加できる状態であり、所
定のタイミングでリードパルスが印加され、(R第1メ
モリ77aがライトモードの際にリードモードにされて)
書込まれた信号データが読出される。各メモリ77a,77b
はダイナミックRAMとかスタティックRAM等のICで構成さ
れる。
は、各画素数に対応したリードパルスを発生し、それぞ
れリードパルス切換回路74に入力される。このリードパ
ルス切換回路74は、画素数自動検出回路40からの切換信
号によって、出力されるリードパルスが選択され、選択
されたリードパルスはリード/ライト切換回路75に入力
される。このリード/ライト切換回路75は2つのディジ
タル入力端と2つのディジタル出力端(それぞれ複数ビ
ット構成である)とを有し、ライト/リードコントロー
ル回路73の出力信号によって、リードパルス切換回路74
側から入力されるリードパルスと、ライトパルス発生器
72側から入力されるライトパルスを2つの出力端から切
換えして出力できるようにしている。例えば、A/Dコン
バータ28を経て、R照明のもとで撮像された信号データ
が入力されると、その信号データは例えばR第1メモリ
77aに書込まれるように、R第1メモリ77aに対し、(例
えばライト/リードコントロール回路73からライトモー
ド信号が印加されて)ライトパルス発生器72を経たライ
トパルスがそのアドレス端に印加される。この状態で
は、他方のR第2メモリ77bはリードパルス切換回路74
で選択されたリードパルス発生器71i(i=a,b,cのいず
れか)からのリードパルスが印加できる状態であり、所
定のタイミングでリードパルスが印加され、(R第1メ
モリ77aがライトモードの際にリードモードにされて)
書込まれた信号データが読出される。各メモリ77a,77b
はダイナミックRAMとかスタティックRAM等のICで構成さ
れる。
R第1,R第2メモリ77a,77bのデータ出力端にはそれぞ
れ出力選択回路78a,78bが設けてあり、ライト/リード
コントロール回路73からの例えば“H"又は“L"でオン,
オフが制御される。これら出力選択回路78a,78bは、ラ
イトモードにされた後のリードモード時にオンされ、読
出された信号データは、出力選択回路78a又は78bを経て
次段のD/Aコンバータ31側に出力される。
れ出力選択回路78a,78bが設けてあり、ライト/リード
コントロール回路73からの例えば“H"又は“L"でオン,
オフが制御される。これら出力選択回路78a,78bは、ラ
イトモードにされた後のリードモード時にオンされ、読
出された信号データは、出力選択回路78a又は78bを経て
次段のD/Aコンバータ31側に出力される。
尚、R第1,第2メモリ77a,77bのメモリ容量は、最大
画素数の場合にも不足しないものが用いてあり、少い画
素数の場合にはそのメモリ容量の一部が用いられる。
画素数の場合にも不足しないものが用いてあり、少い画
素数の場合にはそのメモリ容量の一部が用いられる。
尚、ライトパルス発生器72は、Gメモリ及びBメモリ
制御回路34G,34Bに対しても共通のものをR,G,Bメモリ29
R,29G,29Bへの書込みに応じてマルチプレクサ等を介し
て切換えて使用するようにしても良い。
制御回路34G,34Bに対しても共通のものをR,G,Bメモリ29
R,29G,29Bへの書込みに応じてマルチプレクサ等を介し
て切換えて使用するようにしても良い。
尚、上述のように各メモリ29I(I=R,G,B)とも1対
のメモリを設けてあるので、ライト動作及びリード動作
を独立して行えるようにしている。
のメモリを設けてあるので、ライト動作及びリード動作
を独立して行えるようにしている。
尚、上記リードモードはR,G,Bメモリ29R,29G,29Bに対
し、同時に行われるので、上記リードパルス発生器71a,
71b,71c及びリードパルス切換回路74を3組設けること
なく、1つを共通して使用しても良い。
し、同時に行われるので、上記リードパルス発生器71a,
71b,71c及びリードパルス切換回路74を3組設けること
なく、1つを共通して使用しても良い。
各メモリ29R,29G,29Bから同時に読出された信号デー
タは上記メモリ制御回路34でその変換クロック周波数が
制御されるD/Aコンバータ31によってアナログ信号にさ
れ、それぞれLPF32に入力され、画素数に対応した帯域
に帯域制御されてそれぞれ水平輪郭補正回路33に入力さ
れる。各水平輪郭補正回路33も、画素数に応じて適切な
輪郭補正を行うようにしてあり、その構成を第8図に示
す。LPF32を経て入力端から入力される信号は、第1の
遅延線81で例えばTaだけ遅延された後、第2の遅延線82
でもTaだけ遅延される。従って入力端に印加される信号
が例えば第9図(a)に示すものであると、遅延線81,8
2を経た信号はそれぞれ同図(b),(c)に示すもの
となる。上記遅延線81,82は、タップ付きのものが用い
てあり、各タップはアナログスイッチ83,84の接点にそ
れぞれ接続されていて、両アナログスイッチ83,84には
画素数自動検出回路40の切換信号が印加され、この切換
信号を制御信号として選択されるタップが決定される。
この制御信号によって選択されるタップ、つまり遅延量
は、画素数に応じて予め適切な値となるように設定され
ている。
タは上記メモリ制御回路34でその変換クロック周波数が
制御されるD/Aコンバータ31によってアナログ信号にさ
れ、それぞれLPF32に入力され、画素数に対応した帯域
に帯域制御されてそれぞれ水平輪郭補正回路33に入力さ
れる。各水平輪郭補正回路33も、画素数に応じて適切な
輪郭補正を行うようにしてあり、その構成を第8図に示
す。LPF32を経て入力端から入力される信号は、第1の
遅延線81で例えばTaだけ遅延された後、第2の遅延線82
でもTaだけ遅延される。従って入力端に印加される信号
が例えば第9図(a)に示すものであると、遅延線81,8
2を経た信号はそれぞれ同図(b),(c)に示すもの
となる。上記遅延線81,82は、タップ付きのものが用い
てあり、各タップはアナログスイッチ83,84の接点にそ
れぞれ接続されていて、両アナログスイッチ83,84には
画素数自動検出回路40の切換信号が印加され、この切換
信号を制御信号として選択されるタップが決定される。
この制御信号によって選択されるタップ、つまり遅延量
は、画素数に応じて予め適切な値となるように設定され
ている。
上記入力端から入力された信号及び第2の遅延線82で
遅延された信号とは第1の加算器85で加算され、第9図
(d)に示す信号になり、この信号は−1/2にする係数
器86を経て同図(e)に示す信号となり、その後第2の
加算器87に入力される。この加算器87には第1の遅延線
81を経て信号も入力され、これらは加算されて第9図
(f)に示す信号となり、この信号は印各補正量調整用
可変抵抗88を経て第3の加算器89に入力される。この加
算器89には第1の遅延線81を経た信号も入力され、これ
らは加算されて、第9図(g)に示すように水平輪郭補
正された信号となり、出力端から次段側に出力される。
遅延された信号とは第1の加算器85で加算され、第9図
(d)に示す信号になり、この信号は−1/2にする係数
器86を経て同図(e)に示す信号となり、その後第2の
加算器87に入力される。この加算器87には第1の遅延線
81を経て信号も入力され、これらは加算されて第9図
(f)に示す信号となり、この信号は印各補正量調整用
可変抵抗88を経て第3の加算器89に入力される。この加
算器89には第1の遅延線81を経た信号も入力され、これ
らは加算されて、第9図(g)に示すように水平輪郭補
正された信号となり、出力端から次段側に出力される。
尚、上記遅延に用いたタップ式の遅延線81,82の代り
に、電圧によって遅延量を可変抵抗できるものを用いて
も良い。
に、電圧によって遅延量を可変抵抗できるものを用いて
も良い。
上記第1実施例では画素数が異るものが3つとして説
明したが、2つあるいは4つ以上でも同様にして構成で
きる。より多くの異る画素数の場合には、第2図におけ
る2つのディジタルコンパレータ45,46及び47,48をそれ
ぞれ3つ以上(一方のみで検出を行う場合にはその一方
のみのコンパレータを3つ以上)にすれば良い。
明したが、2つあるいは4つ以上でも同様にして構成で
きる。より多くの異る画素数の場合には、第2図におけ
る2つのディジタルコンパレータ45,46及び47,48をそれ
ぞれ3つ以上(一方のみで検出を行う場合にはその一方
のみのコンパレータを3つ以上)にすれば良い。
ところで上記1実施例では面順次撮像方式の電子スコ
ープを装着して使用できるものを説明したが本発明は白
色照明のもとで、CCD9の撮像面の前にモザイクフィルタ
等を配置したフィルタ内蔵方式の電子スコープの場合に
もその画素数が異るものに対しては同様に適用できる。
尚、この場合には読出したドライブ信号を画素数が異る
場合にも同一の周波数のクロックを用いる場合には、一
旦メモリに格納する。一方、メモリを用いない場合に
は、ドライブ周波数を画素数に応じて変更し、所定の映
像信号にすることが望ましい。
ープを装着して使用できるものを説明したが本発明は白
色照明のもとで、CCD9の撮像面の前にモザイクフィルタ
等を配置したフィルタ内蔵方式の電子スコープの場合に
もその画素数が異るものに対しては同様に適用できる。
尚、この場合には読出したドライブ信号を画素数が異る
場合にも同一の周波数のクロックを用いる場合には、一
旦メモリに格納する。一方、メモリを用いない場合に
は、ドライブ周波数を画素数に応じて変更し、所定の映
像信号にすることが望ましい。
尚、上記1実施例では、CCDの読出し周波数は、画素
数が異る場合でも、一定(同一)にしたが、本発明はこ
れに限定されるものでなく、本出願人による先の出願
(特願昭62−17982号)に記載したように、CCDの読出し
周波数を画素数に応じて変更するようにしても良い。
数が異る場合でも、一定(同一)にしたが、本発明はこ
れに限定されるものでなく、本出願人による先の出願
(特願昭62−17982号)に記載したように、CCDの読出し
周波数を画素数に応じて変更するようにしても良い。
又、上記実施例において、水平輪郭等の調整を必要と
しない場合には画素数に応じて切換えることを省いた
り、輪郭補正回路を設けるのを省略しても良い。又、LP
F32に対しても、画質の劣化が大きくない場合には固定
周波数でカットオフするようにすることもできる。
しない場合には画素数に応じて切換えることを省いた
り、輪郭補正回路を設けるのを省略しても良い。又、LP
F32に対しても、画質の劣化が大きくない場合には固定
周波数でカットオフするようにすることもできる。
又、面順次方式の電子スコープとモザイクフィルタを
用いた電子スコープとのいずれが接続されたかを自動的
に検知する手段を設け、この手段により接続された電子
スコープに適した信号処理を行えるように信号処理部の
一部を切換えて対処できるようにすることもできる。こ
れは、例えば面順次光と、白色光とを切換えて出力でき
る光源を用い、最初面順次照明光のもとで“白”の被写
体を撮像し、その際出力されるビデオ信号が、1H期間内
で規則的に“O"レベルになれば、モザイクフィルタを用
いた電子スコープであると判定する。又、連続したビデ
オ信号の場合には面順次方式の電子スコープであると判
定できる。(尚、ストライプ状のフィルタ配列の場合に
は隣接する水平期間でのレベルを検出する必要がある
が、同様に検出できる。) 上記モザイクフィルタ内蔵式か否かは上記画素数自動
検出と同時に行うようにしても良い。
用いた電子スコープとのいずれが接続されたかを自動的
に検知する手段を設け、この手段により接続された電子
スコープに適した信号処理を行えるように信号処理部の
一部を切換えて対処できるようにすることもできる。こ
れは、例えば面順次光と、白色光とを切換えて出力でき
る光源を用い、最初面順次照明光のもとで“白”の被写
体を撮像し、その際出力されるビデオ信号が、1H期間内
で規則的に“O"レベルになれば、モザイクフィルタを用
いた電子スコープであると判定する。又、連続したビデ
オ信号の場合には面順次方式の電子スコープであると判
定できる。(尚、ストライプ状のフィルタ配列の場合に
は隣接する水平期間でのレベルを検出する必要がある
が、同様に検出できる。) 上記モザイクフィルタ内蔵式か否かは上記画素数自動
検出と同時に行うようにしても良い。
尚、本発明は、イメージガイドを有する光学式の内視
鏡の接眼部に、CCD等の固体撮像素子を内蔵したTVカメ
ラを外付けした内視鏡装置にも適用できる。
鏡の接眼部に、CCD等の固体撮像素子を内蔵したTVカメ
ラを外付けした内視鏡装置にも適用できる。
[発明の効果] 以上述べたように本発明によれば、固体撮像素子を撮
像手段に用いた内視鏡における前記固体撮像素子の画素
数の自動検出手段を設けてあるので、異る画素数の場合
でも、切換操作等を必要とすることなく、共通して使用
できる。
像手段に用いた内視鏡における前記固体撮像素子の画素
数の自動検出手段を設けてあるので、異る画素数の場合
でも、切換操作等を必要とすることなく、共通して使用
できる。
第1図ないし第9図は本発明の1実施例に係り、第1図
は1実施例の構成を示すブロック図、第2図は画素数自
動検出回路の構成図、第3図はCCDとして3種類の画素
数のものがあることを示す説明図、第4図は画素数自動
検出回路の動作説明図、第5図はダブルサンプリング回
路の動作説明用タイミングチャート図、第6図はローパ
スフィルタの構成を示す構成図、第7図はメモリ制御回
路の構成を示すブロック図、第8図は水平輪郭補正回路
の構成図、第9図は第8図の動作説明用の波形図であ
る。 1……電子内視鏡装置、2……電子スコープ 3……光源部、4……信号処理部 6……本体装置 21……CCDドライブ回路 25……ダブルサンプリング回路 26……ローパスフィルタ 28……A/Dコンバータ 29R,29G,29B……メモリ 31……D/Aコンバータ 32……ローパスフィルタ 33……水平輪郭回路 40……画素数自動検出回路 42,44……カウンタ 45,46,47,48……ディジタルコンパレータ 51,52……フリップフロップ 53,54……オア回路
は1実施例の構成を示すブロック図、第2図は画素数自
動検出回路の構成図、第3図はCCDとして3種類の画素
数のものがあることを示す説明図、第4図は画素数自動
検出回路の動作説明図、第5図はダブルサンプリング回
路の動作説明用タイミングチャート図、第6図はローパ
スフィルタの構成を示す構成図、第7図はメモリ制御回
路の構成を示すブロック図、第8図は水平輪郭補正回路
の構成図、第9図は第8図の動作説明用の波形図であ
る。 1……電子内視鏡装置、2……電子スコープ 3……光源部、4……信号処理部 6……本体装置 21……CCDドライブ回路 25……ダブルサンプリング回路 26……ローパスフィルタ 28……A/Dコンバータ 29R,29G,29B……メモリ 31……D/Aコンバータ 32……ローパスフィルタ 33……水平輪郭回路 40……画素数自動検出回路 42,44……カウンタ 45,46,47,48……ディジタルコンパレータ 51,52……フリップフロップ 53,54……オア回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 雅彦 東京都渋谷区幡ケ谷2丁目43番2号 オ リンパス光学工業株式会社内 (72)発明者 長谷川 潤 東京都渋谷区幡ケ谷2丁目43番2号 オ リンパス光学工業株式会社内 (72)発明者 笹川 克義 東京都渋谷区幡ケ谷2丁目43番2号 オ リンパス光学工業株式会社内 (72)発明者 山下 真司 東京都渋谷区幡ケ谷2丁目43番2号 オ リンパス光学工業株式会社内 (56)参考文献 特開 昭61−61583(JP,A) 特開 昭61−179129(JP,A)
Claims (1)
- 【請求項1】異なる画素数の固体撮像素子を撮像手段に
用いた電子内視鏡を装着可能とし、前記撮像手段の出力
信号を信号処理装置により信号処理してモニタ装置に表
示可能とする電子内視鏡装置に於て、 前記固体撮像素子を同一クロック周波数によって駆動
し、その出力信号の幅から画素数を特定する検出手段を
設け、該検出手段の制御によって前記信号処理装置内の
画素数に応じた信号処理を行うことを特徴とする電子内
視鏡装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62266059A JP2547226B2 (ja) | 1987-10-20 | 1987-10-20 | 電子内視鏡装置 |
US07/134,627 US4816909A (en) | 1986-12-17 | 1987-12-16 | Video endoscope system for use with different sizes of solid state devices |
DE19873742900 DE3742900A1 (de) | 1986-12-17 | 1987-12-17 | Videoendoskopsystem |
US07/241,729 US4887153A (en) | 1986-12-17 | 1988-09-08 | Electronic endoscope apparatus using horizontal transfer clock of fixed frequency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62266059A JP2547226B2 (ja) | 1987-10-20 | 1987-10-20 | 電子内視鏡装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01107730A JPH01107730A (ja) | 1989-04-25 |
JP2547226B2 true JP2547226B2 (ja) | 1996-10-23 |
Family
ID=17425809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62266059A Expired - Fee Related JP2547226B2 (ja) | 1986-12-17 | 1987-10-20 | 電子内視鏡装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2547226B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4615204B2 (ja) * | 2003-10-29 | 2011-01-19 | 富士フイルム株式会社 | 電子内視鏡装置 |
JP5132419B2 (ja) * | 2008-05-20 | 2013-01-30 | 富士フイルム株式会社 | 内視鏡システム及びオプション基板 |
CN109310281B (zh) * | 2016-08-02 | 2021-03-12 | 奥林巴斯株式会社 | 内窥镜***和信号处理装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0822272B2 (ja) * | 1984-09-14 | 1996-03-06 | オリンパス光学工業株式会社 | 内視鏡装置 |
-
1987
- 1987-10-20 JP JP62266059A patent/JP2547226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01107730A (ja) | 1989-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2693978B2 (ja) | 電子式内視鏡装置 | |
JP3041099B2 (ja) | 電子内視鏡装置 | |
JP3382973B2 (ja) | 電子内視鏡装置 | |
JP2594627B2 (ja) | 電子内視鏡装置 | |
US4562831A (en) | Endoscope system using solid state imaging device | |
JP3268891B2 (ja) | 内視鏡撮像装置 | |
JPH06327624A (ja) | 電子内視鏡装置 | |
JPH0524775B2 (ja) | ||
JP2643948B2 (ja) | 電子内視鏡装置 | |
JP2547226B2 (ja) | 電子内視鏡装置 | |
JPH07360A (ja) | 撮像システム | |
JP2005204741A (ja) | 電子内視鏡装置 | |
JP2624961B2 (ja) | 電子内視鏡装置 | |
JP2000139833A (ja) | 電子内視鏡装置 | |
JP6650969B2 (ja) | 内視鏡システム | |
JP2552344B2 (ja) | 電子内視鏡装置 | |
JP2547227B2 (ja) | 電子内視鏡装置 | |
JP2510384B2 (ja) | 面順次式内視鏡装置 | |
JPS63260527A (ja) | 内視鏡装置 | |
JP3235818B2 (ja) | 内視鏡撮像装置 | |
JP3110896B2 (ja) | 面順次内視鏡撮像装置 | |
JP2572776B2 (ja) | 内視鏡画像表示装置 | |
JPH08107878A (ja) | 電子内視鏡装置 | |
JP2894352B2 (ja) | 電子内視鏡装置 | |
JPH0145886B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |