JP2545999B2 - γ補正回路 - Google Patents
γ補正回路Info
- Publication number
- JP2545999B2 JP2545999B2 JP1311030A JP31103089A JP2545999B2 JP 2545999 B2 JP2545999 B2 JP 2545999B2 JP 1311030 A JP1311030 A JP 1311030A JP 31103089 A JP31103089 A JP 31103089A JP 2545999 B2 JP2545999 B2 JP 2545999B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- white
- clip
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョン撮像装置のγ補正回路に関す
る。
る。
γ補正回路は、テレビジョン撮像装置に用いられ、非
線形増幅回路として、撮像素子，受像管等の諧調特性を
補正するものである。
線形増幅回路として、撮像素子，受像管等の諧調特性を
補正するものである。
従来一般に用いられているγ補正回路は、第４図に示
すように、トランジスタTr抵抗Rf,RLからなる増幅回路
に、ダイオードD1〜D3と抵抗R1〜R3と電圧源E1〜E3とか
らなる直列素子を複数並列に配置した回路を接続し、入
力信号のレベルに応じて抵抗R1〜R3を切り換えて、利得
に非線形特性を与えるように構成されている。
すように、トランジスタTr抵抗Rf,RLからなる増幅回路
に、ダイオードD1〜D3と抵抗R1〜R3と電圧源E1〜E3とか
らなる直列素子を複数並列に配置した回路を接続し、入
力信号のレベルに応じて抵抗R1〜R3を切り換えて、利得
に非線形特性を与えるように構成されている。
上述した従来のγ補正回路は、増幅回路の負荷抵抗を
変化させて利得に非線形特性を与える構成をとっている
ので、この構成による回路ではインピーダンスが高いた
めに、トランジスタのコレクタ容量やダイオードの接合
容量等により周波数特性が劣化してしまうという欠点を
有している。
変化させて利得に非線形特性を与える構成をとっている
ので、この構成による回路ではインピーダンスが高いた
めに、トランジスタのコレクタ容量やダイオードの接合
容量等により周波数特性が劣化してしまうという欠点を
有している。
従って、本発明による目的は、上述した問題を解消
し、γ補正回路の周波数特性の向上を図ることにある。
し、γ補正回路の周波数特性の向上を図ることにある。
本発明のγ補正回路は、映像信号の黒レベルを所定の
第１の基準電位に固定するペデスタルレベルクランプ回
路と、前記ペデスタルレベルクランプ回路で固定された
映像信号の黒ペデスタルレベルを基準としてそれぞれ異
なった所定の白クリップレベルが設定された複数個の白
レベルクリップ回路と、前記複数個の白レベルクリップ
回路と並列に位置する定利得回路と、前記複数個の白レ
ベルクリップ回路と前記定利得回路によって与えられる
それぞれ異なった複数個の伝達特性を持った出力信号を
受けて合成する加算回路と、前記加算回路の出力を受け
その出力黒レベルを第２の基準電圧に固定する第２の黒
レベルクランプ回路とを有している。
第１の基準電位に固定するペデスタルレベルクランプ回
路と、前記ペデスタルレベルクランプ回路で固定された
映像信号の黒ペデスタルレベルを基準としてそれぞれ異
なった所定の白クリップレベルが設定された複数個の白
レベルクリップ回路と、前記複数個の白レベルクリップ
回路と並列に位置する定利得回路と、前記複数個の白レ
ベルクリップ回路と前記定利得回路によって与えられる
それぞれ異なった複数個の伝達特性を持った出力信号を
受けて合成する加算回路と、前記加算回路の出力を受け
その出力黒レベルを第２の基準電圧に固定する第２の黒
レベルクランプ回路とを有している。
この発明によれば、複数個の白レベルクリップ回路と
定利得回路が低インピーダンス入力、低インピーダンス
出力となり、浮遊容量、接続容量、配線容量、分布容量
等の影響を受けず周波数特性を劣化を防止することがで
きる。
定利得回路が低インピーダンス入力、低インピーダンス
出力となり、浮遊容量、接続容量、配線容量、分布容量
等の影響を受けず周波数特性を劣化を防止することがで
きる。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明によるγ補正回路の原理を示す
ブロック図、第１図（ｂ），（ｃ），（ｄ）はそれぞれ
第１図（ａ）に示すγ補正回路内の各回路の動作特性を
示す特性図である。
ブロック図、第１図（ｂ），（ｃ），（ｄ）はそれぞれ
第１図（ａ）に示すγ補正回路内の各回路の動作特性を
示す特性図である。
第１図（ａ）に示す本発明によるγ補正回路は白レベ
ルクリップ回路１〜３と、低利得回路４と、加算回路５
とを有して構成し、映像入力信号は、白レベルクリップ
回路１〜３と、定利得回路４に入力される。ここで白レ
ベルクリップ回路１は第１図（ｂ）の中の動作特性Saに
示されているように、ある所定の白クリップレベルV1が
設定されており、その出力レベルは入力信号の大きさが
i1の時、白クリップレベルV1に達し、一定になる。同様
に、白レベルクリップ回路２は第１図（ｂ）の中の動作
特性Sbに示すようにV2,白レベルクリップ回路３は第１
図（ｂ）の中の動作特性Scに示すようにV3に白クリップ
レベルが設定されており、それぞれ、入力i2において
V2、入力i3においてV3となり出力レベルが一定になる。
また、定利得回路は第１図（ｂ）の中の動作特性Sdに示
すように白クリップレベルが設定されておらず、常に、
所定のある一定の利得を後段に与える。そして、白レベ
ルクリップ回路１〜３と、定利得回路４の出力信号は、
後段の加算回路５においてある所定の比率α：β：γ：
δで加算される。この比率によって白レベルクリップ回
路１〜３と、定利得回路４の個々の利得が決定され、各
動作特性Sa〜Sdの傾きが決定される。
ルクリップ回路１〜３と、低利得回路４と、加算回路５
とを有して構成し、映像入力信号は、白レベルクリップ
回路１〜３と、定利得回路４に入力される。ここで白レ
ベルクリップ回路１は第１図（ｂ）の中の動作特性Saに
示されているように、ある所定の白クリップレベルV1が
設定されており、その出力レベルは入力信号の大きさが
i1の時、白クリップレベルV1に達し、一定になる。同様
に、白レベルクリップ回路２は第１図（ｂ）の中の動作
特性Sbに示すようにV2,白レベルクリップ回路３は第１
図（ｂ）の中の動作特性Scに示すようにV3に白クリップ
レベルが設定されており、それぞれ、入力i2において
V2、入力i3においてV3となり出力レベルが一定になる。
また、定利得回路は第１図（ｂ）の中の動作特性Sdに示
すように白クリップレベルが設定されておらず、常に、
所定のある一定の利得を後段に与える。そして、白レベ
ルクリップ回路１〜３と、定利得回路４の出力信号は、
後段の加算回路５においてある所定の比率α：β：γ：
δで加算される。この比率によって白レベルクリップ回
路１〜３と、定利得回路４の個々の利得が決定され、各
動作特性Sa〜Sdの傾きが決定される。
すなわち、第１図（ｄ）において動作特性Saの傾斜角
をθａとすると、利得Aa＝tanθａであり、同様に、動
作特性Sb,Sc,Sdの傾斜角をそれぞれθb,θc,θｄとする
と、利得Ab,Ac,Adはそれぞれtanθb,tanθc,tanθｄと
なり、それらの比tanθa:tanθb:tanθc:tanθｄがα：
β：γ：δとなる。
をθａとすると、利得Aa＝tanθａであり、同様に、動
作特性Sb,Sc,Sdの傾斜角をそれぞれθb,θc,θｄとする
と、利得Ab,Ac,Adはそれぞれtanθb,tanθc,tanθｄと
なり、それらの比tanθa:tanθb:tanθc:tanθｄがα：
β：γ：δとなる。
上述の動作特性を持った各信号Sa〜Sdを、加算回路５
で合成すると、第１図（ｃ）に示すようなγ補正曲線Se
が得られる。
で合成すると、第１図（ｃ）に示すようなγ補正曲線Se
が得られる。
γ補正曲線Seにおいて入力i1（出力レベルV I）まで
の利得A Iは第１図（ｂ）に示すSa〜Sdの全ての利得の
合計である。すなわち、Seの傾斜をθ Iとすると A I＝Aa＋Ab＋Ac＋Ad＝tanθ I＝tanθａ＋tanθｂ ＋tanθｃ＋tanθｄ となる。
の利得A Iは第１図（ｂ）に示すSa〜Sdの全ての利得の
合計である。すなわち、Seの傾斜をθ Iとすると A I＝Aa＋Ab＋Ac＋Ad＝tanθ I＝tanθａ＋tanθｂ ＋tanθｃ＋tanθｄ となる。
次に、入力i1で白レベルクリップ回路１が白クリップ
レベルに達し出力レベルが一定になると、傾斜がθ II
となり、利得A IIが A II＝Ab＋Ac＋Ad＝tanθ II＝tanθｂ＋tanθｃ＋tan
θｄ となってA Iに比して減少する。
レベルに達し出力レベルが一定になると、傾斜がθ II
となり、利得A IIが A II＝Ab＋Ac＋Ad＝tanθ II＝tanθｂ＋tanθｃ＋tan
θｄ となってA Iに比して減少する。
入力i2（出力レベルV II）で白レベルクリップ回路２
が出力レベルを一定に保つようになると利得A IIIは A III＝Ac＋Ad＝tanθ III＝tanθｃ＋tanθｄ となり、更に、入力i3（出力レベルV III）で白レベル
クリップ回路３が出力レベルを一定に保つようになる
と、それ以後の利得A IVは定利得回路４で決まるように
なる。すなわち、 A IV＝Ad＝tanθ IV＝tanθｄ である。
が出力レベルを一定に保つようになると利得A IIIは A III＝Ac＋Ad＝tanθ III＝tanθｃ＋tanθｄ となり、更に、入力i3（出力レベルV III）で白レベル
クリップ回路３が出力レベルを一定に保つようになる
と、それ以後の利得A IVは定利得回路４で決まるように
なる。すなわち、 A IV＝Ad＝tanθ IV＝tanθｄ である。
このようにして入力i1〜i3に折点を持つようなγ補正
曲線Seが得られる。
曲線Seが得られる。
第２図は本発明によるγ補正回路の一実施例を示す回
路図である。
路図である。
第２図において本実施例のγ補正回路は反転増幅回路
６と、ペテスタルレベルクランプ回路７と、白レベルウ
ランプ回路A,B,C及び定利得回路D8と、加算回路９と、
黒レベルクランプ回路10とを有して構成している。
６と、ペテスタルレベルクランプ回路７と、白レベルウ
ランプ回路A,B,C及び定利得回路D8と、加算回路９と、
黒レベルクランプ回路10とを有して構成している。
ペデスタルレベルクランプ回路７は反転増幅回路６と
相まって映像信号の黒（ペデスタル）レベルを固定す
る。
相まって映像信号の黒（ペデスタル）レベルを固定す
る。
反転増幅回路６の出力信号は、抵抗ｂを介して電源＋
Vccと−Vcc間に接続されたインピーダンス低減用エミッ
タホロワトランジスタT1のベースに抵抗ａを介して入力
され、低インピーダンス化されて出力される。次に、ペ
デスタルレベルクランプ回路７によって黒レベルが固定
される。
Vccと−Vcc間に接続されたインピーダンス低減用エミッ
タホロワトランジスタT1のベースに抵抗ａを介して入力
され、低インピーダンス化されて出力される。次に、ペ
デスタルレベルクランプ回路７によって黒レベルが固定
される。
白レベルクリップ回路A,B,C及び定利得回路D8は黒レ
ベルが固定されたトランジスタT1の出力信号を、抵抗ｃ
を介して、電源＋Vccと−Vcc間に抵抗ｇを介して接続さ
れたトランジスタT2のベースと、これと同様に、それぞ
れ抵抗d,e,fを介して、電源＋Vccと−Vcc間に抵抗h,i,j
を介して接続された白クリップ用トランジスタT3,T5,T7
のベースに入力する。
ベルが固定されたトランジスタT1の出力信号を、抵抗ｃ
を介して、電源＋Vccと−Vcc間に抵抗ｇを介して接続さ
れたトランジスタT2のベースと、これと同様に、それぞ
れ抵抗d,e,fを介して、電源＋Vccと−Vcc間に抵抗h,i,j
を介して接続された白クリップ用トランジスタT3,T5,T7
のベースに入力する。
ここでトランジスタT3には、エミッタとコレクタをト
ランジスタT3と共通にするトランジスタT4が接続されて
いる。このトランジスタT4のベースには抵抗ｋを介し
て、電源＋Vccを分圧する抵抗n,o,p,qの直列体の、抵抗
ｎと抵抗ｏの接続点の電圧V3aが印加されており、トラ
ンジスタT3の白クリップレベルを設定している。
ランジスタT3と共通にするトランジスタT4が接続されて
いる。このトランジスタT4のベースには抵抗ｋを介し
て、電源＋Vccを分圧する抵抗n,o,p,qの直列体の、抵抗
ｎと抵抗ｏの接続点の電圧V3aが印加されており、トラ
ンジスタT3の白クリップレベルを設定している。
同様に、トランジスタT5,T7には各々トランジスタT6,
T8が接続されており、トランジスタT6のベースには抵抗
ｌを介して、抵抗ｏと抵抗ｐの接続点の電圧V2a、トラ
ンジスタT8のベースには抵抗ｍを介して、抵抗ｐと抵抗
ｑの接続点の電圧V1aがそれぞれ印加され、トランジス
タT5、T7の白クリップレベルをそれぞれ設定している。
T8が接続されており、トランジスタT6のベースには抵抗
ｌを介して、抵抗ｏと抵抗ｐの接続点の電圧V2a、トラ
ンジスタT8のベースには抵抗ｍを介して、抵抗ｐと抵抗
ｑの接続点の電圧V1aがそれぞれ印加され、トランジス
タT5、T7の白クリップレベルをそれぞれ設定している。
そして、トランジスタT2、T3、T5、T7のエミッタから
出力された各信号は抵抗ｒ、ｓ、ｔ、ｕを介して、次段
の加算回路９に供給される。
出力された各信号は抵抗ｒ、ｓ、ｔ、ｕを介して、次段
の加算回路９に供給される。
加算回路９は白クリップ回路Ａ、Ｂ、Ｃ及び定利得回
路D8の出力信号を、抵抗ｒ、ｓ、ｔ、ｕによって前述の
所定のある比率α：β：γ：δ（第１図（ａ）参照）で
加算する。ここでα：β：γ：δ＝1/u:1/t:1/s:1/rで
ある。
路D8の出力信号を、抵抗ｒ、ｓ、ｔ、ｕによって前述の
所定のある比率α：β：γ：δ（第１図（ａ）参照）で
加算する。ここでα：β：γ：δ＝1/u:1/t:1/s:1/rで
ある。
黒レベルクランプ回路10はγ補正された映像信号の黒
レベルを固定する。構成はペデスタルレベルクランプ回
路７と同一である。
レベルを固定する。構成はペデスタルレベルクランプ回
路７と同一である。
第３図は本実施例の動作特性を示す特性図である。
上記の通り構成された本実施例のγ補正回路におい
て、映像入力信号Ａは、反転増幅回路６において反転増
幅される。そして、エミッタホロワトランジスタT1によ
ってインピーダンスが低減される。次にオフセットレベ
ルが、ペデスタルレベルクランプ回路７によってクラン
プされ、黒レベルが固定された映像信号が、抵抗ｃ、
ｄ、ｅ、ｆを介して白クリップ回路Ａ、Ｂ、Ｃ及び定利
得回路D8に供給される。
て、映像入力信号Ａは、反転増幅回路６において反転増
幅される。そして、エミッタホロワトランジスタT1によ
ってインピーダンスが低減される。次にオフセットレベ
ルが、ペデスタルレベルクランプ回路７によってクラン
プされ、黒レベルが固定された映像信号が、抵抗ｃ、
ｄ、ｅ、ｆを介して白クリップ回路Ａ、Ｂ、Ｃ及び定利
得回路D8に供給される。
ここで、トランジスタT7は前述のようにトランジスタ
T8と抵抗ｍ、及び、抵抗ｎ、ｏ、ｐ、ｑにより第３図の
動作点をV1aに設定されているので、ベースに印加され
る入力信号のレベルがV1aを越えるとカットオフする。
これと同様に、トランジスタT5はV2a、トランジスタT3
はV3aでそれぞれカットオフする。
T8と抵抗ｍ、及び、抵抗ｎ、ｏ、ｐ、ｑにより第３図の
動作点をV1aに設定されているので、ベースに印加され
る入力信号のレベルがV1aを越えるとカットオフする。
これと同様に、トランジスタT5はV2a、トランジスタT3
はV3aでそれぞれカットオフする。
信号レベルの黒レベルが〜V1aの時はトランジスタ
T2、T3、T5、T7が動作し、次段加算回路９の入力抵抗Ri
1は抵抗ｒ、ｓ、ｔ、ｕの並列の合成抵抗（ｒ‖ｓ‖ｔ
‖ｕ）となる。加算回路９の利得はRf2/Riであるので、
この場合の利得A1は A1＝Rf2/Ri1＝Rf2/（ｒ‖ｓ‖ｔ‖ｕ） …（１） である。
T2、T3、T5、T7が動作し、次段加算回路９の入力抵抗Ri
1は抵抗ｒ、ｓ、ｔ、ｕの並列の合成抵抗（ｒ‖ｓ‖ｔ
‖ｕ）となる。加算回路９の利得はRf2/Riであるので、
この場合の利得A1は A1＝Rf2/Ri1＝Rf2/（ｒ‖ｓ‖ｔ‖ｕ） …（１） である。
よって（１）を A1＝Rf2（1/r＋1/S＋1/t＋1/u）＝Rf2/r＋Rf2 /s＋Rf2/t＋Rf2/u …（1a） とすれば、式（1a）の右辺の各項はそれぞれ定利得回路
Ｄ、白レベルクリップ回路Ｃ、Ｂ、Ａ各々によるAD、
AC、AB、AAとなる。すなわち、 A1＝AD＋AC＋AB＋AA …（１） である。
Ｄ、白レベルクリップ回路Ｃ、Ｂ、Ａ各々によるAD、
AC、AB、AAとなる。すなわち、 A1＝AD＋AC＋AB＋AA …（１） である。
同様に、第３図に示すV1a〜V2aでは A2＝Rf2/Ri2＝Rf2/（ｒ‖ｓ‖ｔ）＝Rf2 /r＋Rf2/s＋Rf2/t＝AD＋AC＋AB …（２） V2a〜V3aでは A3＝Rf2/Ri3＝Rf2/（ｒ‖ｓ）＝Rf2/r＋Rf2/S＝AD＋AC
…（３） V3a〜では A4＝Rf2/Ri4＝Rf2/r＝AD …（４） となる。
…（３） V3a〜では A4＝Rf2/Ri4＝Rf2/r＝AD …（４） となる。
入力信号レベルが大きくなり各電圧V1a、V2a、V3aに
達する毎に、Riが段階的に大きくなり、その結果、利得
が減少し、映像信号のレベルに応じた非線形特性を与え
ることができ、第３図に示される所要の折線近似γ補正
曲線を得ることができる。
達する毎に、Riが段階的に大きくなり、その結果、利得
が減少し、映像信号のレベルに応じた非線形特性を与え
ることができ、第３図に示される所要の折線近似γ補正
曲線を得ることができる。
更に、γ補正された映像信号は黒レベルクランプ回路
10により、図示しない次段黒クリップ回路の基準電圧が
クランプされ、出力される。
10により、図示しない次段黒クリップ回路の基準電圧が
クランプされ、出力される。
以上説明したように本発明は、複数個の白クリップ回
路と定利得回路とをインピーダンスの低い加算回路の入
力回路として入力回路側で加算回路の利得に非線形特性
を与える構成とすることにより、簡単な構成でありなが
ら、回路のコレクタ容量や浮遊容量，接合容量，配線容
量，分布容量等による周波数特性が劣化することがな
く、テレビジョン撮像装置に要求される充分な周波数特
性を得ることができる効果がある。
路と定利得回路とをインピーダンスの低い加算回路の入
力回路として入力回路側で加算回路の利得に非線形特性
を与える構成とすることにより、簡単な構成でありなが
ら、回路のコレクタ容量や浮遊容量，接合容量，配線容
量，分布容量等による周波数特性が劣化することがな
く、テレビジョン撮像装置に要求される充分な周波数特
性を得ることができる効果がある。
第１図（ａ）は本発明による補正回路の原理を示すブロ
ック図、第１図（ｂ）は第１図（ａ）に示すγ補正回路
の各回路の動作特性を示す特性図、第１図（ｃ）は第１
図（ｂ）の各信号波形Sa〜Sdを合成して得られるγ補正
曲線を示す図、第１図（ｄ）は第１図（ｂ）の各動作特
性Sa〜Sdの立ち上がり部分の拡大図、第２図は本発明の
一実施例を示す回路図、第３図は第２図に示す本実施例
のγ補正回路の動作特性を示す特性図、第４図は従来の
γ補正回路の一例を示す回路図である。 １……白レベルクリップ回路１、２……白レベルクリッ
プ回路２、３……白レベルクリップ回路３、４……定利
得回路、５……加算回路、６……反転増幅回路、７……
ペデスタルレベルクランプ回路、８……白レベルクリッ
プ回路Ａ、Ｂ、Ｃ及び定利得回路Ｄ、９……加算回路、
10……黒レベルクランプ回路、ａ〜u,Ri,Rf1,Rf2……抵
抗、T1〜T8……トランジスタ、D1〜D3……ダイオード、
E1〜E3……電圧源、Tr……トランジスタ、R1〜R3,Rf,RL
……抵抗。
ック図、第１図（ｂ）は第１図（ａ）に示すγ補正回路
の各回路の動作特性を示す特性図、第１図（ｃ）は第１
図（ｂ）の各信号波形Sa〜Sdを合成して得られるγ補正
曲線を示す図、第１図（ｄ）は第１図（ｂ）の各動作特
性Sa〜Sdの立ち上がり部分の拡大図、第２図は本発明の
一実施例を示す回路図、第３図は第２図に示す本実施例
のγ補正回路の動作特性を示す特性図、第４図は従来の
γ補正回路の一例を示す回路図である。 １……白レベルクリップ回路１、２……白レベルクリッ
プ回路２、３……白レベルクリップ回路３、４……定利
得回路、５……加算回路、６……反転増幅回路、７……
ペデスタルレベルクランプ回路、８……白レベルクリッ
プ回路Ａ、Ｂ、Ｃ及び定利得回路Ｄ、９……加算回路、
10……黒レベルクランプ回路、ａ〜u,Ri,Rf1,Rf2……抵
抗、T1〜T8……トランジスタ、D1〜D3……ダイオード、
E1〜E3……電圧源、Tr……トランジスタ、R1〜R3,Rf,RL
……抵抗。
Claims (1)
- 【請求項１】映像信号の黒レベルを所定の第１の基準電
位に固定するペデスタルレベルクランプ回路と、前記ペ
デスタルレベルクランプ回路で固定された映像信号の黒
ペデスタルレベルを基準としてそれぞれ異なった所定の
白クリップレベルが設定された複数個の白レベルクリッ
プ回路と、前記複数個の白レベルクリップ回路と並列に
位置する定利得回路と、前記複数個の白レベルクリップ
回路と前記定利得回路によって与えられるそれぞれ異な
った複数個の伝達特性を持った出力信号を受けて合成す
る加算回路と、前記加算回路の出力を受けその出力黒レ
ベルを第２の基準電圧に固定する第２の黒レベルクラン
プ回路とを有して成り、前記複数個の白レベルクリップ
回路のそれぞれの白クリップレベルにより折点がまた前
記複数個の白レベルクリップ回路と前記定利得回路のそ
れぞれの伝達利得により各折線の傾斜が与えられるよう
にγ補正曲線が構成されることを特徴とするγ補正回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1311030A JP2545999B2 (ja) | 1989-11-29 | 1989-11-29 | γ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1311030A JP2545999B2 (ja) | 1989-11-29 | 1989-11-29 | γ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03171880A JPH03171880A (ja) | 1991-07-25 |
| JP2545999B2 true JP2545999B2 (ja) | 1996-10-23 |
Family
ID=18012268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1311030A Expired - Fee Related JP2545999B2 (ja) | 1989-11-29 | 1989-11-29 | γ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545999B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611882B1 (ko) | 2004-06-25 | 2006-08-11 | 삼성에스디아이 주식회사 | 영상 표시장치 및 방법 |
| JP6021465B2 (ja) * | 2011-07-11 | 2016-11-09 | キヤノン株式会社 | 画像処理装置及び画像処理装置の制御方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427720A (en) * | 1977-08-03 | 1979-03-02 | Nec Corp | Process amplifier of color pickup unit |
| JPS60117971A (ja) * | 1983-11-30 | 1985-06-25 | Canon Inc | クランプ回路 |
| JPS60257674A (ja) * | 1984-06-04 | 1985-12-19 | Olympus Optical Co Ltd | 広帯域ガンマ補正回路 |
-
1989
- 1989-11-29 JP JP1311030A patent/JP2545999B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03171880A (ja) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084461A (en) | Charge sensitive amplifier with high common mode signal rejection | |
| JP2545999B2 (ja) | γ補正回路 | |
| JP2554955B2 (ja) | 非線形処理回路 | |
| US4642690A (en) | Digital video signal processor with analog level control | |
| US5537071A (en) | Method and circuit for dividing an input signal into amplitude segment signals and for non-linearly processing the amplitude segment signals on the basis of the value of each amplitude segment signal | |
| JPS63287175A (ja) | 輪郭補償回路 | |
| JP2713193B2 (ja) | γ補正回路 | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| US6313884B1 (en) | Gamma correction | |
| US6091294A (en) | Amplifier circuit | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JP3524115B2 (ja) | 輪郭補正装置 | |
| JP2973910B2 (ja) | 信号のコアリング閾値を調整する回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH0537810A (ja) | 映像出力装置 | |
| JPH0713332Y2 (ja) | γ補正回路 | |
| JP3035929B2 (ja) | テレビジョンカメラの映像信号出力回路 | |
| US6175275B1 (en) | Preamplifier with an adjustable bandwidth | |
| JPH02218207A (ja) | 利得制御回路 | |
| JP2003046341A (ja) | Ｉｆアンプ回路およびｒｓｓｉ回路系 | |
| JP2831718B2 (ja) | ボルテージフォロワ回路 | |
| KR900003191Y1 (ko) | 칼라비데오 신호 조합회로 | |
| KR100189744B1 (ko) | 영상신호 처리회로 | |
| JP3199323B2 (ja) | 信号出力回路 | |
| JPS6311839B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |