JP2545590B2 - 液晶装置 - Google Patents

液晶装置

Info

Publication number
JP2545590B2
JP2545590B2 JP23402388A JP23402388A JP2545590B2 JP 2545590 B2 JP2545590 B2 JP 2545590B2 JP 23402388 A JP23402388 A JP 23402388A JP 23402388 A JP23402388 A JP 23402388A JP 2545590 B2 JP2545590 B2 JP 2545590B2
Authority
JP
Japan
Prior art keywords
conductor
liquid crystal
linear element
pixel electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23402388A
Other languages
English (en)
Other versions
JPH0281031A (ja
Inventor
士良 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP23402388A priority Critical patent/JP2545590B2/ja
Priority to GB8828610A priority patent/GB2213639B/en
Priority to DE3841384A priority patent/DE3841384C2/de
Priority to US07/282,239 priority patent/US4929059A/en
Publication of JPH0281031A publication Critical patent/JPH0281031A/ja
Application granted granted Critical
Publication of JP2545590B2 publication Critical patent/JP2545590B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、導電体−絶縁体−導電体構造、または導電
体−半導体−導電体構造の非線形素子を有する液晶装置
に関する。
〔従来の技術〕
従来の非線形素子の構造を第1図及び第2図に示す。
第1図は非線形素子を液晶表示装置の画素を駆動する用
途に用いた場合の非線形素子と画素の平面図で、第2図
は第1図bb′部の断面図である。従来の非線形素子の構
造は第1図または第2図に示されるように、第1の導電
体[1]と絶縁体[3]と第2の導電体[2]を積層し
たものが知られている。ここで第1図斜線部で示される
部分が非線形素子となっている。第1の導電体[1]は
絶縁体[3]と第2の導電体[2]を介して画素電極
[5]に接続されている。特に第1の導電体[1]がタ
ンタル(Ta)で、絶縁体[3]が酸化タンタル(TaOx)
で、第2の導電体[2]がクロム(Cr)で画素電極
[5]がITOの透明導電膜からなる非線形素子を用いた
液晶表示装置の画素構造は良く知られている。これらの
各膜は通常ガラス基板上に形成される。画素電極と画素
電極に特定の電荷を流入させるための非線形素子と、画
素間の配線用のパタンなどを形成したガラス基板と、液
晶をはさんで対向電極となるパタンを形成したガラス基
板を2枚適当な間隔(数ミクロンメートル)ではり合
せ、その2枚のガラス基板間に液晶を封入配向したもの
が液晶表示装置の概略である。液晶表示装置は光を透過
させ、透過光の光量を制御することで、表示体としての
機能を持たせるため、上記2枚の基板は無色透明である
ことが望ましい。透過光の光量の調節は以下のように行
なう。蛍光灯などを光源とした光は偏向板を通し直線偏
向光となる。この偏向光を液晶表示装置に入射し、液晶
の傾きを変えることによって偏向光の偏向方向を変え
る。この光を再度別の偏向板に通すことによって、2枚
目の偏向板を通過してくる光の量が変わり、表示を行な
うことができる。ここで液晶の傾きを変えるためには、
液晶の傾きを変える領域(この領域の最小単位が画素で
ある)の液晶に適当な電位差を印加する。印加する電位
差によって液晶の傾きを変えることができるため、結果
的に透過光の光量を、この画素に印加する電位差で制御
することができる。ここで一度印加された電位差を、次
に電位差が印加されるまで保持するために各画素に素子
が形成される。従って素子の特性としては、画素に電位
差を印加するときには素子抵抗がゼロとなり、電位差を
保持するときには素子抵抗が無限大となることが理想的
である。非線形素子を液晶表示装置に用いた場合に素子
の特性を理想に近づけるためには、一般的に素子の面積
を透明画素電極に比べて十分に小さくしなければならな
い。透明画素電極が例えば200μm角であるとするなら
ば非線形素子の大きさは例えば4μm角以下で設計され
る。非線形素子の大きさの決定には数多くのパラメータ
ーを含むが、その中で最も重要なパラメーターとして透
明画素電極の持つ容量や抵抗と、非線形素子の持つ容量
や抵抗のそれぞれの比率がある。また非線形素子を形成
するプロセスの能力も無視することはできない。一般的
には透明画素電極の面積に対する非線形素子の面積の比
は1/1500〜1/3000程度に設定される。さらに液晶表示装
置の場合には隣接する画素間で画素に印加されている電
位差に数パーセントの差が生じていれば目視で確認でき
る。従って非線形素子の面積にも同レベルの均一性が必
要となり非線形素子間の面積の均一性は1/10μm2レベル
が要求される。
〔発明が解決しようとする課題〕
しかし、前述の従来技術において第1図または第2図
で示される非線形素子部〔第1図の左下がりの斜線部〕
は極めて微細であるため、非線形素子を形成する手段で
あるホトエッチング時のバラツキ等によって広い領域に
渡って均一に数多くの(通常は10万画素分以上)非線形
素子を作ることが困難であり、非線形素子を集積してな
る液晶表示装置などの歩留りを上げることが困難であっ
た。
また第2の導電体[2]が基板[6]との密着が悪い
場合には、第2の導電体[2]が基板[6]上で剥れた
り切れたりする欠陥が多く、非線形素子を集積してなる
液晶表示装置などの歩留りを上げることが困難であっ
た。特に第1の導電体[1]がTaからなり、第2の導電
体[2]がCrからなり、基板[6]がガラスからなり、
第1の導電体[1]であるTaのエッチングをドライエッ
チングで行なう場合に、第2の導電体[2]であるCrと
基板[6]であるガラスとの密着性が悪く、第2の導電
体[2]の基板[6]上や第1の導電体[1]の段差部
の近傍での剥れや切れなどの欠陥が顕著であった。
まず、第1の導電体はドライエッチングでパターンを
形成しなければならない。これはウェットエッチングを
用いると第1の導電体のパターン端面の段差部が切り立
ってしまい、第2の導電体が段差部でステップカバレッ
ジができずに切れてしまうことによる。ドライエッチン
グを用いることにより、第1の導電体のパターン端面の
段差部にテーパーを付け、第二の導電体のステップカバ
レッジを良くすることができる。ところがドライエッチ
ングに用いるプラズマによって第1の導電体がエッチン
グされた後に基板もプラズマにさらされて、基板表面が
荒れてしまう。特にこの荒れは不純物の多いガラス、す
なわちコストの安いガラスに顕著で、結晶ガラス(石英
ガラス)などの場合にはほとんどない。この場合に第2
の導電体が剥れたり切れたりする不良を発生する。また
ドライエッチング時に1度エッチングされたTaやSiなど
が再度基板上にデポジションされてしまう場合もある。
このとき再度デポジションされるものはカーボンポリマ
ーの形をとり、エッチングに用いるプラズマでは除去さ
れなくなる。これらカーボンポリマーのデポジションは
第1の導電体のパターン端面の段差部から数μmの位置
に帯状にデポジションされることが多く、この部分に形
成される第2の導電体の密着性が悪くなり、切れや剥れ
などの不良が発生する。これらの切れや剥れの一例を第
6図や第7図に示す。切れや剥れによる第2の導電体の
パタン不良は数パーセントから数10パーセント発生し、
著しく歩留りを悪化させている。
従来技術は、以上のような問題点を有していた。そこ
で本発明はこのような問題点を解決するもので、その目
的とするところは広い領域に渡って数多くの非線形素子
を均一にしかも欠陥を少なく形成し、非線形素子を集積
してなる液晶表示装置などの歩留りを向上させることに
ある。
〔課題を解決するための手段〕
本発明はの液晶装置は、対向する一対の基板間に液晶
が挟持され、少なくとも一方の前記基板上には、信号電
極と画素電極とが形成され、前記信号電極と前記画素電
極とは、第1導電体−絶縁体−第2導電体、または第1
導電体−半導体−第2導電体がこの順に積層されてなる
非線形素子を介して電気的に接続されてなり、前記第1
導電体は前記信号電極と同一材料かつ同一工程により形
成され、かつ前記信号電極と電気的に接続され、前記第
2導電体が前記画素電極と電気的に接続されてなる液晶
装置であって、前記第2導電体は前記非線形素子部分か
ら延出され、その端部が前記画素電極と重なり合ってお
り、前記非線形素子部分から前記端部にかけて、前記第
2導電体の下部には、前記第1導電体と同一材料かつ同
一工程により複数の島状の保護部が形成されてなり、2
つの前記島状の保護部に挟まれた領域において、前記第
2導電体と前記画素電極とが重なり部分を有することを
特徴とする。
〔実施例〕
以下に本発明の実施例を図面にもとづいて説明する。
第3図は本発明による非線形素子の平面図で、非線形素
子を液晶表示装置の画素を駆動する用途に用いた場合の
非線形素子と画素の一部の平面図である。
以下、非線形素子として特に良く知られている素子構
造(以下、MIM素子という)をもとに実施例を説明す
る。すなわち、第1と導電体[1]がTa、絶縁体[3]
がTaの酸化物(以下、TaOxという)、第2の導電体
[2]がCrの場合に基づいて説明する。
第3図で左下がりの斜線部が非線形素子を形成してお
り、その面積は小さい方が素子特性上望ましい。非線形
素子は、その構造上容量でもある。応用面では素子容量
は小さいことが電気的効率性から求められる。また素子
の大きさのバラツキは直接素子の特性のバラツキとな
り、表示性能上の欠陥となってしまう。前述のように非
線形素子は小さく、均一に数多く形成しなければならな
い。このことは一般的に良く知られている。
第3図ではTa[1]とCr[2]の間にTaOx[3]をは
さみMIM素子を形成しているが、MIM素子を形成する部分
の第1導電体[1]のパターン幅は、通常数μm以下と
小さい。第1導電体[1]部分と同一工程で形成される
他の部分、例えば信号電極[1′]部分や端子部分は、
通常数10μmから数100μmである。よって、MIM素子の
第1導電体[1]と信号電極[1′]を同一フォトエッ
チング工程で形成しなければならない場合、パターンに
かなりの設計上の大きさのバラツキが生じる。バラツキ
の中で最も小さい部分であるMIM素子を形成する部分は
エッチングレートが最も早くなり、またエッチングのバ
ラツキも大きくなってしまう。このバラツキに関して
は、エッチング自体のバラツキと上記MIM素子を形成す
る部分が存在している場所に起因するバラツキがある。
前者の場合は例えば基板の周辺部のエッチングレートが
早い場合、逆に基板の中央部のエッチングレートが早い
場合などがある。ドライエッチングの場合にはエッチン
グにかかわるプラズマの密度が基板上で不均一な分布に
なっていることが、このバラツキの主原因となる。後者
の場合は例えば、そのMIM素子を形成する部分の周囲に
何らかのパターンが存在するか、または存在しないか、
存在するならば、その密度や大きさ等でもエッチングレ
ートは変わってくるなどがある。
一般的に残すパターン上にレジストを付けてエッチン
グを行なうが、このとき周辺に何もパターンを残さない
場合ではエッチングレートが早くなり、逆に周辺にベタ
のパターンを残す場合ではエッチングレートが遅くな
る。従って、液晶表示装置の場合では工程上のエッチン
グのバラツキは全く無いとしても、画面の中心付近に相
当する部分ではエッチングレートが早く、画面の周辺付
近に相当する部分ではエッチングレートが遅くなる。液
晶表示装置の場合は画面の中心付近には基本的に画素し
かなく、パターン密度(レジスト密度)は低い。一方画
素の周辺付近には外部との接続用の端子部などがあり、
パターン密度(レジスト密度)は最も高い。結果的にMI
M素子のバラツキが大きくなり特にMIM素子が微細化すれ
ばするほどその傾向は大きくなる。
そこでTa[1]のMIM素子を形成する部分(第3図の
左下がり斜線部)の近傍にTa[1]と同一材料かつ同一
工程で保護部[4]を形成すれば、TaのMIM素子部の近
傍には、そのMIM素子が基板上どこにあろうとも、保護
部[4]があるために、一様にエッチングレートは下が
り、また均一性も向上する。当然のことながら保護部
[4]がMIM素子部からどの程度の位置にあるかによっ
てエッチングレートは変わり、近くにあればあるほどエ
ッチングレートは遅くなることになる。特にTaのエッチ
ングをドライエッチングで行なう場合には上記傾向は大
きくなる。
従ってある程度自由に、MIM素子部を形成する部分のT
aのエッチングレートを設定することが可能であり、Ta
のパターン設計上及び工程上のエッチングレートのバラ
ツキを減少させることができる。
またCr[2]が基板[6]と密着性の悪い場合など、
Cr[2]が基板[6]から剥れたり、切れたりする欠陥
が生じるが、第3図の構造にすれば上記欠陥も減少す
る。これはCrと基板の密着が悪くてもCrとTaの密着性が
良い場合に有効である。特に基板がガラスで、Taのパタ
ニングをドライエッチングで行なった場合には顕著であ
る。上記理由を以下に示す。
Ta[1]のエッチングはドライエッチングで行うこと
が一般的である。このときエッチングガスであるプラズ
マ(例えばCOFラジカルなど)にさらされたガラス基板
は金属との密着性が悪くなる。従ってCr[2]は基板
[6]との密着性が悪い。ガラス基板に不純物が多く含
まれている場合(コストが安いガラスの場合)には密着
性の悪さが顕著である。またCrもMIM素子の微細化とい
う観点からMIM素子を形成する部分は数μmと極めて細
くしなければならない。さらにTaとのアライメント精度
の問題から素子を形成する部分のCrは、第3図に示され
るようにアライメント精度を考慮し余裕をもたせた分だ
けの長さが必要になる。従って従来の液晶表示装置は密
着の悪い基板上に形成しなければならないCr部分で特に
細い部分が剥れたり切れたりする欠陥が多い。第3図に
示すように保護部[4]をTaで形成してあれば、Crが細
く密度の悪い場所に形成しなければならない領域は狭
く、保護部[4]上でCrのパターンを広げて密着の悪い
部分ではCrを可能な限り広いパターンで形成することが
できる。これによってCrが剥れたり切れたりする領域を
狭くすることができ、それらの欠陥を減少させることに
なる。
またMIM素子部を形成しているTa[1]と保護部
[4]の間の部分には再デポジションもほとんど発生し
ないため、再デポジションによるCrのパターン不良も減
少する。
また、第3図に示す実施例は、第4図に示したような
構造においてIT[5]が保護部[4]の段差部でステ
ップカバレッジできずに断線してしまう場合を考慮した
ものである。本実施例の場合にはCr[2]とIT[5]
がコンタクトする部分[6]はMIM素子を形成している
部分と保護部[4]の間の状況と同じでありCrの密着性
を失っておらず、しかもIT[5]にとってTaの段着部
のステップカバレッジを必要としない。
第5図の例は基板[6]とTa[1]、さらにCr[2]
との密着性を高めるためにTa[1]を形成する前に基板
[6]上に下地として絶縁体の膜を形成したものであ
る。例えば絶縁体がTaの酸化物(TaOx)である場合など
がある。通常はTaのパターン形成時にTaOxもエッチング
される。エッチングが基板上全面にわたって均一に行な
われるならばTaのパターンだけをエッチングし、下地で
あるTaOxを残すことが可能である。これはCrの密着性を
高めることを意味する。一般的には工程上のバラツキや
Taパターンの影響を受けて、エッチングは均一には行な
われない。従って最もエッチングレートの遅い部分に合
せてエッチングを行なわなければならない。つまり通常
はMIM素子を形成する部分の近傍でCrの密着性を高めた
い部分に下地であるTaOxは残らない。下地のTaOxはTaと
基板との密着性を高めるために利用されているに過ぎな
いことになる。ここでMIM素子の近傍に保護部[4]をT
aのパタン形成時に同時に形成すれば、保護部[4]とM
IM素子部の間の領域はエッチングレートが遅くなり、Cr
が細く密着性を高めたい部分に下地の絶縁膜が残る。こ
れによってCrと基板の密着性を高めることができ、Crの
剥れや切れを減少させることになる。
また、絶縁体[3]としてTaOxを例に述べたが、絶縁
体[3]を半導体膜にした場合の非線形素子も同様の効
果を持つ。
〔発明の効果〕
以上述べたように本発明の液晶装置は、対向する一対
の基板間に液晶が挟持され、少なくとも一方の前記基板
上には、信号電極と画素電極とが形成され、前記信号電
極と前記画素電極とは、第1導電体−絶縁体−第2導電
体、または第1導電体−半導体−第2導電体がこの順に
積層されてなる非線形素子を介して電気的に接続されて
なり、前記第1導電体は前記信号電極と同一材料かつ同
一工程により形成され、かつ前記信号電極と電気的に接
続され、前記第2導電体が前記画素電極と電気的に接続
されてなる液晶装置であって、前記第2導電体は前記非
線形素子部分から延出され、その端部が前記画素電極と
重なり合っており、前記非線形素子部分から前記端部に
かけて、前記第2導電体の下部には、前記第1導電体と
同一材料かつ同一工程により複数の島状の保護部が形成
されてなり、2つの前記島状の保護部に挟まれた領域に
おいて、前記第2導電体と前記画素電極とが重なり部分
を有することにより、非線形素子を広い領域に渡って数
多く形成する場合に非線形素子の形状の不均一性に起因
する特性のバラツキや、第2導電体が非線形素子部分と
画素電極部分の間で断線してしまったりする欠陥を防ぐ
ことができ、また、この島状の保護部の段差部分におけ
る画素電極の断線による欠陥の発生を防ぐことができる
ため、生産上の歩留まりを向上させることができる。
また、島状の保護部は第1導電体と同一材料かつ同一
工程で形成することができるため、従来の液晶装置と比
べても工程の増加がなく、構造の変化によるコストアッ
プがないという量産上不可欠な要素も充足している。
【図面の簡単な説明】
第1図は従来の非線形素子の平面図。 第2図は従来の非線形素子の断面図。 第3図は本発明の実施例による非線形素子の平面図。 第4図は本発明の比較例による非線形素子の平面図。 第5図は本発明の実施例による非線形素子の断面図。 第6図は従来の非線形素子の平面図。 第7図は従来の非線形素子の平面図。 1……第1の導電体(Ta) 2……第2の導電体(Cr) 3……絶縁体(TaOx)又は半導体(図中右下り斜線で示
される) 4……保護部 5……画素電極(IT) 6……基板(ガラス) なお、非線形素子部は図中左下り斜線で示される。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】対向する一対の基板間に液晶が挟持され、 少なくとも一方の前記基板上には、信号電極と画素電極
    とが形成され、 前記信号電極と前記画素電極とは、第1導電体−絶縁体
    −第2導電体、または第1導電体−半導体−第2導電体
    がこの順に積層されてなる非線形素子を介して電気的に
    接続されてなり、 前記第1導電体は前記信号電極と同一材料かつ同一工程
    により形成され、かつ前記信号電極と電気的に接続さ
    れ、 前記第2導電体が前記画素電極と電気的に接続されてな
    る液晶装置であって、 前記第2導電体は前記非線形素子部分から延出され、そ
    の端部が前記画素電極と重なり合っており、 前記非線形素子部分から前記端部にかけて、前記第2導
    電体の下部には、前記第1導電体と同一材料かつ同一工
    程により複数の島状の保護部が形成されてなり、 2つの前記島状の保護部に挟まれた領域において、前記
    第2導電体と前記画素電極とが重なり部分を有すること
    を特徴とする液晶装置。
JP23402388A 1987-12-10 1988-09-19 液晶装置 Expired - Fee Related JP2545590B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23402388A JP2545590B2 (ja) 1988-09-19 1988-09-19 液晶装置
GB8828610A GB2213639B (en) 1987-12-10 1988-12-07 "non-linear device, e.g. for a liquid crystal display"
DE3841384A DE3841384C2 (de) 1987-12-10 1988-12-08 Anordnung mit einer Vielzahl von elektrischen Bauelementen mit nichtlinearer Strom-Spannungskennlinie sowie Verfahren zur Herstellung einer solchen Anordnung
US07/282,239 US4929059A (en) 1987-12-10 1988-12-09 Non-linear element for liquid crystal displays

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23402388A JP2545590B2 (ja) 1988-09-19 1988-09-19 液晶装置

Publications (2)

Publication Number Publication Date
JPH0281031A JPH0281031A (ja) 1990-03-22
JP2545590B2 true JP2545590B2 (ja) 1996-10-23

Family

ID=16964349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23402388A Expired - Fee Related JP2545590B2 (ja) 1987-12-10 1988-09-19 液晶装置

Country Status (1)

Country Link
JP (1) JP2545590B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2915732B2 (ja) * 1993-02-01 1999-07-05 シャープ株式会社 アクティブマトリクス基板
US5914758A (en) * 1995-03-10 1999-06-22 Sharp Kabushiki Kaisha Liquid crystal display with non-linear switching elements having electrode portion substantially surrounding upper electrode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115473A (ja) * 1981-12-28 1983-07-09 セイコーエプソン株式会社 表示装置の製造方法
JPS6138929A (ja) * 1984-07-30 1986-02-25 Seiko Epson Corp 液晶表示体

Also Published As

Publication number Publication date
JPH0281031A (ja) 1990-03-22

Similar Documents

Publication Publication Date Title
JP4199357B2 (ja) 液晶表示装置及びその製造方法
US6528357B2 (en) Method of manufacturing array substrate
US20020028411A1 (en) Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
JPH11305243A (ja) 液晶表示装置
JP2003107523A (ja) 液晶表示装置
WO2005078790A1 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
US5995174A (en) Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material
US4929059A (en) Non-linear element for liquid crystal displays
US6410211B1 (en) Method for manufacturing a liquid crystal display device
JP2545590B2 (ja) 液晶装置
US4723837A (en) Metal-insulating film-metal diode
JP2800958B2 (ja) アクティブマトリクス基板
JP3133676B2 (ja) 液晶表示装置
JP2004013003A (ja) 液晶表示装置
JPH04170519A (ja) 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子
JP2600731B2 (ja) 液晶装置
KR100381053B1 (ko) 액정표시장치
JPH03105325A (ja) アクティブマトリクス表示装置
KR100885014B1 (ko) 수직 배향형 액정 표시 장치 및 이에 사용되는 박막트랜지스터 기판
KR100909421B1 (ko) 액정표시장치
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
JPH11327465A (ja) 表示装置用アレイ基板
KR100349380B1 (ko) 박막 트랜지스터 어레이 기판
JPH04366923A (ja) 薄膜トランジスタアレイの製造方法
JPS63124034A (ja) 薄膜トランジスタ基板とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees