JP2541003B2 - サンプルホ―ルド回路 - Google Patents
サンプルホ―ルド回路Info
- Publication number
- JP2541003B2 JP2541003B2 JP2263398A JP26339890A JP2541003B2 JP 2541003 B2 JP2541003 B2 JP 2541003B2 JP 2263398 A JP2263398 A JP 2263398A JP 26339890 A JP26339890 A JP 26339890A JP 2541003 B2 JP2541003 B2 JP 2541003B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- current source
- constant current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、アナログ信号の瞬時値を標本化し保持する
サンプルホールド回路に関し、特に、高速のアナログ信
号を取り扱い、集積回路化に適したサンプルホールド回
路に関する。
サンプルホールド回路に関し、特に、高速のアナログ信
号を取り扱い、集積回路化に適したサンプルホールド回
路に関する。
従来の技術 従来、この種のサンプルホールド回路として、第３図
に示すような回路が知られているが、その動作を以下に
述べる。
に示すような回路が知られているが、その動作を以下に
述べる。
いま、第３図において、サンプルホールド制御入力端
子33及び34（通常、入力端子34は入力端子33に対して位
相が180°異なる矩形波の反転入力が入力される）の制
御入力信号がそれぞれハイレベル状態“H"、ロウレベル
状態“L"（以下、常に“H"および“L"と示す）にある場
合には差動トランジスタ対Q34、Q35および差動トランジ
スタ対Q36、Q37のうちトランジスタQ34、Q37が共に導通
状態、トランジスタQ35、Q36は共に遮断状態となり本回
路の状態はサンプルモードとなる。すなわち、入力端子
31から入力されるヌナログ信号VinはトランジスタQ31の
ベースに印加され、トランジスタQ31はエミッタフォロ
ワ動作をする。トランジスタQ31のエミッタに接続され
たダイオードD31ないしD33はレベルシフト回路として動
作し、その電流は定電流源I34により供給される。トラ
ンジスタQ31のベースエミッタ間電圧をVBE31、ダイオー
ドD31ないしD33の順方向電圧を全て等しいと仮定しVDと
おくと、トランジスタQ32のベースに印加される電圧はV
in−VBE31＋３VDとなる。定電流源I34の電流とトランジ
スタQ31の動作電流とを加え合わせた電流はトランジス
タQ34を介して定電流源I31の電流となる。エミッタにホ
ールド容量CHが接続されたエミッタフォロワ動作をする
トランジスタQ32は上記Vin−VBE31＋３VDの電圧をベー
スに受けホールド容量CHを充電する。この時のトランジ
スタQ32のベースエミッタ間電圧をVBE32とおくとホール
ド容量CHの電位はVin−（VBE31＋VBE32）＋３VDとな
り、アナログ入力信号Vinに対して電位が３VD−（VBE31
＋VBE32）レベルシフトされて追従する。さらに、第３
図に示すようにトランジスタQ32のエミッタにベースが
接続されたトランジスタQ38及び定電流源I33からなるエ
ミッタフォロワ回路を接続し、トランジスタQ38のエミ
ッタ即ち出力端子32より出力信号VOを取り出すようにし
た場合には、トランジスタQ38のベースエミッタ間電圧
がVBE38の時、VO＝Vin−（VBE31＋VBE32＋VBE38）＋３V
Dとなる。ここで、トランジスタQ31、Q32、Q38、ダイオ
ードD31ないしD33の各素子の電流密度が等しくなるよう
に設定するとVBE31＋VBE32＋VBE38≒３VDとおくことが
でき、その結果Vin≒VDとすることが可能となる。即ち
サンプルモードにおいては出力信号VOは入力信号Vinに
等しく追従することになる。
子33及び34（通常、入力端子34は入力端子33に対して位
相が180°異なる矩形波の反転入力が入力される）の制
御入力信号がそれぞれハイレベル状態“H"、ロウレベル
状態“L"（以下、常に“H"および“L"と示す）にある場
合には差動トランジスタ対Q34、Q35および差動トランジ
スタ対Q36、Q37のうちトランジスタQ34、Q37が共に導通
状態、トランジスタQ35、Q36は共に遮断状態となり本回
路の状態はサンプルモードとなる。すなわち、入力端子
31から入力されるヌナログ信号VinはトランジスタQ31の
ベースに印加され、トランジスタQ31はエミッタフォロ
ワ動作をする。トランジスタQ31のエミッタに接続され
たダイオードD31ないしD33はレベルシフト回路として動
作し、その電流は定電流源I34により供給される。トラ
ンジスタQ31のベースエミッタ間電圧をVBE31、ダイオー
ドD31ないしD33の順方向電圧を全て等しいと仮定しVDと
おくと、トランジスタQ32のベースに印加される電圧はV
in−VBE31＋３VDとなる。定電流源I34の電流とトランジ
スタQ31の動作電流とを加え合わせた電流はトランジス
タQ34を介して定電流源I31の電流となる。エミッタにホ
ールド容量CHが接続されたエミッタフォロワ動作をする
トランジスタQ32は上記Vin−VBE31＋３VDの電圧をベー
スに受けホールド容量CHを充電する。この時のトランジ
スタQ32のベースエミッタ間電圧をVBE32とおくとホール
ド容量CHの電位はVin−（VBE31＋VBE32）＋３VDとな
り、アナログ入力信号Vinに対して電位が３VD−（VBE31
＋VBE32）レベルシフトされて追従する。さらに、第３
図に示すようにトランジスタQ32のエミッタにベースが
接続されたトランジスタQ38及び定電流源I33からなるエ
ミッタフォロワ回路を接続し、トランジスタQ38のエミ
ッタ即ち出力端子32より出力信号VOを取り出すようにし
た場合には、トランジスタQ38のベースエミッタ間電圧
がVBE38の時、VO＝Vin−（VBE31＋VBE32＋VBE38）＋３V
Dとなる。ここで、トランジスタQ31、Q32、Q38、ダイオ
ードD31ないしD33の各素子の電流密度が等しくなるよう
に設定するとVBE31＋VBE32＋VBE38≒３VDとおくことが
でき、その結果Vin≒VDとすることが可能となる。即ち
サンプルモードにおいては出力信号VOは入力信号Vinに
等しく追従することになる。
次に、端子33、34の信号SH、SHがそれぞれ“L"、“H"
の場合には、トランジスタQ34、Q37が共に遮断状態、ト
ランジスタQ35、Q36が共に導通状態となり、本回路はホ
ールドモードとなる。即ちトランジスタQ37、Q32が遮断
状態となるためにホールド容量GHの充電動作は停止さ
れ、ベースがホールジ容量GHの接地側でない一端に接続
されたトランジスタQ33が動作を開始して、ホールド容
量GHの電位Vin＋VDの値は保持される。この時、定電流
源I31、I32の電流はダイオードD34およびトランジスタQ
35、Q36を介して定電流源I34からと、トランジスタQ33
およびトランジスタQ35、Q36を介して電源線35より供給
される。
の場合には、トランジスタQ34、Q37が共に遮断状態、ト
ランジスタQ35、Q36が共に導通状態となり、本回路はホ
ールドモードとなる。即ちトランジスタQ37、Q32が遮断
状態となるためにホールド容量GHの充電動作は停止さ
れ、ベースがホールジ容量GHの接地側でない一端に接続
されたトランジスタQ33が動作を開始して、ホールド容
量GHの電位Vin＋VDの値は保持される。この時、定電流
源I31、I32の電流はダイオードD34およびトランジスタQ
35、Q36を介して定電流源I34からと、トランジスタQ33
およびトランジスタQ35、Q36を介して電源線35より供給
される。
以上に述べたように、サンプルモードに於いては入力
信号Vinに出力信号VOが追従（VO＝Vin）し、ホールドモ
ードに状態が切り換わると入力信号Vinの瞬時値を保持
するというサンプルホールド回路の機能が実行される。
信号Vinに出力信号VOが追従（VO＝Vin）し、ホールドモ
ードに状態が切り換わると入力信号Vinの瞬時値を保持
するというサンプルホールド回路の機能が実行される。
発明が解決しようとする課題 しかしながら、上述した従来のサンプルホールド回路
においては、ホールドモードの際に、ホールド容量GHに
接続されたトランジスタのバイアス電流（ベース電流）
IBが原因で、出力信号VOがIB／CHなる率で漸時減少傾向
を呈する、いわゆるドループ特性を示す。
においては、ホールドモードの際に、ホールド容量GHに
接続されたトランジスタのバイアス電流（ベース電流）
IBが原因で、出力信号VOがIB／CHなる率で漸時減少傾向
を呈する、いわゆるドループ特性を示す。
これに対して、高速の入力信号を扱う場合には、一般
に素子の動作電流を大きく設定する必要があり、バイア
ス電流も大きくなるために第３図に示すような従来例に
おいてはドループが大きくなり過ぎ、サンプルホールド
回路本来の保持機能を失う。
に素子の動作電流を大きく設定する必要があり、バイア
ス電流も大きくなるために第３図に示すような従来例に
おいてはドループが大きくなり過ぎ、サンプルホールド
回路本来の保持機能を失う。
また、ドループほ小さくするために、バイアス電流IB
を小さくする意図でホールド容量CHに接続されるトラン
ジスタに接合形電界効果トランジスタあるいは電流増幅
率の大きなトランジスタが用いられることがしばしばあ
るが、集積回路化を考慮すると、標準的な集積回路製造
プロセスに加え上記の特殊なトランジスタを同時に作り
込むためのプロセスを要し、このドループの問題に対処
するためだけの理由でプロセスが複雑即ち高価なものに
なるという不都合が生ずる。
を小さくする意図でホールド容量CHに接続されるトラン
ジスタに接合形電界効果トランジスタあるいは電流増幅
率の大きなトランジスタが用いられることがしばしばあ
るが、集積回路化を考慮すると、標準的な集積回路製造
プロセスに加え上記の特殊なトランジスタを同時に作り
込むためのプロセスを要し、このドループの問題に対処
するためだけの理由でプロセスが複雑即ち高価なものに
なるという不都合が生ずる。
さらに、ホールド容量CHに接続されるトランジスタを
ダーリントン接続形式とすること、あるいはバイアス電
流補償回路を新たに設けること等の回路技術を用いる場
合あるいはホールド容量GHの値を大きくした場合のよう
に、複雑かつ高価な集積回路製造プロセスを必要としな
い場合を考慮しても、これらは本質的に高速化には適当
ではなく、サンプルモードにおける速い変化の入力信号
に回路の応答が追従できなくなるという問題を生ずる。
ダーリントン接続形式とすること、あるいはバイアス電
流補償回路を新たに設けること等の回路技術を用いる場
合あるいはホールド容量GHの値を大きくした場合のよう
に、複雑かつ高価な集積回路製造プロセスを必要としな
い場合を考慮しても、これらは本質的に高速化には適当
ではなく、サンプルモードにおける速い変化の入力信号
に回路の応答が追従できなくなるという問題を生ずる。
本発明は従来の上記実情に鑑みてなされたものであ
り、従って本発明の目的は、従来の技術に内在する上記
諸課題を解決することを可能とした新規なサンプルホー
ルド回路を提供することにある。
り、従って本発明の目的は、従来の技術に内在する上記
諸課題を解決することを可能とした新規なサンプルホー
ルド回路を提供することにある。
課題を解決するための手段 上記目的を達成する為に、本発明に係るサンプルホー
ルド回路は、定電流源と、コレクタが前記定電流源に接
続された一方のトランジスタと他方のトランジスタのベ
ースが一定電圧にバイアスされコレクタが電源に接続さ
れた該他方のトランジスタからなる第１の差動回路と、
ベースが前記定電流源に接続されコレクタが前記電源に
接続されエミッタにホールド容量が接続された第１のト
ランジスタと、アノード側が前記定電流源に接続された
単一もしくは複数のダイオードと、一方のトランジスタ
のコレクタが前記第１の差動回路の共通エミッタに接続
され他方のトランジスタのコレクタが前記定電流源に接
続された第２の差動回路と、一方のトランジスタのコレ
クタが電源に接続され他方のトランジスタのコレクタが
前記第１のトランジスタのエミッタに接続された第３の
差動回路と、ベースにホールド容量の電圧を受けて動作
するエミッタフォロワと、前記エミッタフォロワの出力
が前記第１の差動回路のコレクタが前記定電流源に接続
されたトランジスタのベースに帰還する手段とを具備し
て構成される。
ルド回路は、定電流源と、コレクタが前記定電流源に接
続された一方のトランジスタと他方のトランジスタのベ
ースが一定電圧にバイアスされコレクタが電源に接続さ
れた該他方のトランジスタからなる第１の差動回路と、
ベースが前記定電流源に接続されコレクタが前記電源に
接続されエミッタにホールド容量が接続された第１のト
ランジスタと、アノード側が前記定電流源に接続された
単一もしくは複数のダイオードと、一方のトランジスタ
のコレクタが前記第１の差動回路の共通エミッタに接続
され他方のトランジスタのコレクタが前記定電流源に接
続された第２の差動回路と、一方のトランジスタのコレ
クタが電源に接続され他方のトランジスタのコレクタが
前記第１のトランジスタのエミッタに接続された第３の
差動回路と、ベースにホールド容量の電圧を受けて動作
するエミッタフォロワと、前記エミッタフォロワの出力
が前記第１の差動回路のコレクタが前記定電流源に接続
されたトランジスタのベースに帰還する手段とを具備し
て構成される。
実施例 次に、本発明をその好ましい各実施例について図面を
参照して具体的に説明する。
参照して具体的に説明する。
第１図は本発明による第１の実施例を示す回路構成図
である。
である。
第１図を参照するに、いま、サンプルホールド制御入
力端子13およびその反転入力端子14の入力信号SH、▲
▼がそれぞれ“H"、“L"の状態、即ち本回路の状態が
サンプルモードの場合には、差動トランジスタ対Q14、Q
15および差動トランジスタ対Q16、Q17のうちトランジス
タQ14、Q17が共に導通状態、トランジスタQ15、Q16が共
に遮断状態となる。この場合本回路は、差動トランジス
タ対Q11、Q12と、トランジスタQ13、Q18、Q14、Q17と、
定電流源I11、I12、I13、I14と、抵抗Rf、Rsとにより反
転増幅器として動作する。入力信号Vin′と出力信号VO
との関係は、 となる。ここで、Rf＝Rsと仮定すれば、 VO＝−Vin ………（２） となり、利得−１の反転増幅器として動作する。
力端子13およびその反転入力端子14の入力信号SH、▲
▼がそれぞれ“H"、“L"の状態、即ち本回路の状態が
サンプルモードの場合には、差動トランジスタ対Q14、Q
15および差動トランジスタ対Q16、Q17のうちトランジス
タQ14、Q17が共に導通状態、トランジスタQ15、Q16が共
に遮断状態となる。この場合本回路は、差動トランジス
タ対Q11、Q12と、トランジスタQ13、Q18、Q14、Q17と、
定電流源I11、I12、I13、I14と、抵抗Rf、Rsとにより反
転増幅器として動作する。入力信号Vin′と出力信号VO
との関係は、 となる。ここで、Rf＝Rsと仮定すれば、 VO＝−Vin ………（２） となり、利得−１の反転増幅器として動作する。
入力制御信号SH、▲▼がそれぞれ“L"、“H"の場
合、即ちトランジスタQ14、Q17が共に遮断状態、トラン
ジスタQ15、Q16が共に導通状態になると、本回路はホー
ルドモードとなる。サンプルモードにおいてはエミッタ
フォロワ動作をし、ホールド容量GHの充放電動作を停止
し、ホールド容量GHの電位の瞬時値が保持される。この
とき、トランジスタQ13を遮断状態にするための条件
は、トランジスタQ11、Q13、Q18のベースエミッタ間電
圧をそれぞれVBE11、VBE13、VBE20とし、ダイオードD11
の順方向電圧をVDと仮定すると、 VO＋VBE18＋VBE13＞−VBE11−VD ………（３） となる。従って、 VBE11＋VBE13＋VBE18＋VD＞−VO＝Vin ………（４） であれば良い。
合、即ちトランジスタQ14、Q17が共に遮断状態、トラン
ジスタQ15、Q16が共に導通状態になると、本回路はホー
ルドモードとなる。サンプルモードにおいてはエミッタ
フォロワ動作をし、ホールド容量GHの充放電動作を停止
し、ホールド容量GHの電位の瞬時値が保持される。この
とき、トランジスタQ13を遮断状態にするための条件
は、トランジスタQ11、Q13、Q18のベースエミッタ間電
圧をそれぞれVBE11、VBE13、VBE20とし、ダイオードD11
の順方向電圧をVDと仮定すると、 VO＋VBE18＋VBE13＞−VBE11−VD ………（３） となる。従って、 VBE11＋VBE13＋VBE18＋VD＞−VO＝Vin ………（４） であれば良い。
ホールドモードにおいて、導通状態にあるトランジス
タQ15、Q16の動作電流は、トランジスタQ15に関しては
トランジスタQ11の電流がダイオードD11を介しておよび
定電流源I14の電流がその動作電流となり、またトラン
ジスタQ16に関しては電源線15より直接供給される。
タQ15、Q16の動作電流は、トランジスタQ15に関しては
トランジスタQ11の電流がダイオードD11を介しておよび
定電流源I14の電流がその動作電流となり、またトラン
ジスタQ16に関しては電源線15より直接供給される。
なお、以上の説明に於いて、Rf＝Rsと仮定したが、当
然のこと乍らRf≠Rsとしてサンプルモードにおける利得
を−１以外で使用することも考えられる。
然のこと乍らRf≠Rsとしてサンプルモードにおける利得
を−１以外で使用することも考えられる。
第１図に示された第１の実施例では、ホールド容量GH
の漏れ電流は無視し得るものとして、トランジスタQ18
の電流増幅率をhFEとおくと、ドループレイトdVO/dt
は、 となる。これに対して従来例においては、トランジスタ
Q3、Q8の電流増幅率をhFEと仮定すると となるために、各定電流源の値を仮にI1＝I2＝I3＝I13,
I1＝２・I4と設定すると となる。第１図の実施例のドループレイトは、ダイオー
ドD11の導通によりトランジスタQ13を遮断状態に出来る
ために従来例のトランジスタQ3を不要と出来るために、 となるから、ドループレイトを従来例の2/5と大幅に低
減させることが可能となる。
の漏れ電流は無視し得るものとして、トランジスタQ18
の電流増幅率をhFEとおくと、ドループレイトdVO/dt
は、 となる。これに対して従来例においては、トランジスタ
Q3、Q8の電流増幅率をhFEと仮定すると となるために、各定電流源の値を仮にI1＝I2＝I3＝I13,
I1＝２・I4と設定すると となる。第１図の実施例のドループレイトは、ダイオー
ドD11の導通によりトランジスタQ13を遮断状態に出来る
ために従来例のトランジスタQ3を不要と出来るために、 となるから、ドループレイトを従来例の2/5と大幅に低
減させることが可能となる。
第２図は本発明による第２の実施例を示す回路構成図
である。
である。
第２図を参照するに、第２の実施例は、第１図におけ
るダイオードD11のかわりに、トランジスタのコレクタ
とベースを接続した素子Q19をダイオードとして用いた
例である。第１の実施例と同一の部分の構成、動作の詳
細な説明については省略するが、ダイオードの代わりに
トランジスタをダイオード接続して用いることにより集
積回路化した場合の寄生容量を小さくすることができ、
サンプルホールド回路としてより高速性が得られる。
るダイオードD11のかわりに、トランジスタのコレクタ
とベースを接続した素子Q19をダイオードとして用いた
例である。第１の実施例と同一の部分の構成、動作の詳
細な説明については省略するが、ダイオードの代わりに
トランジスタをダイオード接続して用いることにより集
積回路化した場合の寄生容量を小さくすることができ、
サンプルホールド回路としてより高速性が得られる。
発明の効果 以上説明したように、本発明によれば、アナログ信号
の瞬時値を標本化し、さらにこれを保持するサンプルホ
ールド回路において、特に集積回路化を考慮した場合、
標本化時の追従速度を損なわずに、かつ接合形電界効果
トランジスタ等の特殊な素子を同時に作り込むための複
雑即ち高価な集積回路製造プロセスを要することがな
く、標準的な製造プロセスにより、その保持特性を従来
の回路に比較して２倍以上向上させることが可能となる
効果が得られる。
の瞬時値を標本化し、さらにこれを保持するサンプルホ
ールド回路において、特に集積回路化を考慮した場合、
標本化時の追従速度を損なわずに、かつ接合形電界効果
トランジスタ等の特殊な素子を同時に作り込むための複
雑即ち高価な集積回路製造プロセスを要することがな
く、標準的な製造プロセスにより、その保持特性を従来
の回路に比較して２倍以上向上させることが可能となる
効果が得られる。
第１図は本発明による第１の実施例を示す回路構成図、
第２図は本発明による第２の実施例を示す回路構成図、
第３図は従来例の回路図である。 １、11……入力端子、２、12……出力端子、３、４、1
3、14…制御入力端子、５、６、15、16……電源線、Q1
〜Q8、Q11〜Q19……トランジスタ、D1〜D4、D11……ダ
イオード、CH……ホールド容量、Rs、Rf……抵抗、I1〜
I4、I11〜I14……定電流源
第２図は本発明による第２の実施例を示す回路構成図、
第３図は従来例の回路図である。 １、11……入力端子、２、12……出力端子、３、４、1
3、14…制御入力端子、５、６、15、16……電源線、Q1
〜Q8、Q11〜Q19……トランジスタ、D1〜D4、D11……ダ
イオード、CH……ホールド容量、Rs、Rf……抵抗、I1〜
I4、I11〜I14……定電流源
Claims (1)
- 【請求項１】定電流源と、コレクタが前記定電流源に接
続された一方のトランジスタと他方のトランジスタのベ
ースが一定電圧にバイアスされコレクタが電源に接続さ
れた該他方のトランジスタからなる第１の差動回路と、
ベースが前記定電流源に接続されコレクタが前記電源に
接続されエミッタにホールド容量が接続された第１のト
ランジスタと、アノード側が前記第１の差動回路の共通
エミッタ部に接続されカソード側が前記定電流源に接続
された単一もしくは複数のダイオードと、一方のトラン
ジスタのコレクタが前記第１の差動回路の共通エミッタ
に接続され他方のトランジスタのコレクタが前記定電流
源に接続された第２の差動回路と、一方のトランジスタ
のコレクタが前記電源に接続され他方のトランジスタの
コレクタが前記第１のトランジスタのエミッタに接続さ
れた第３の差動回路と、ベースにホールド容量の電圧を
受けて動作するエミッタフォロワとを具備しており、前
記エミッタフォロワの出力が前記第１の差動回路のコレ
クタが前記定電流源に接続された前記トランジスタのベ
ースへ第１の抵抗を介して帰還されると共に、第２の抵
抗を介して前記定電流源に接続されたトランジスタのベ
ースへ信号が入力され、前記第２の差動回路のコレクタ
が前記定電流源に接続されたトランジスタのベースと、
前記第３の差動回路のコレクタが前記電源に接続された
トランジスタのベースとを制御入力端子とし、前記第
２、第３の差動回路のそれぞれ他方のトランジスタのベ
ースを反転制御入力端子とすることを特徴とするサンプ
ルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2263398A JP2541003B2 (ja) | 1990-09-30 | 1990-09-30 | サンプルホ―ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2263398A JP2541003B2 (ja) | 1990-09-30 | 1990-09-30 | サンプルホ―ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04195799A JPH04195799A (ja) | 1992-07-15 |
| JP2541003B2 true JP2541003B2 (ja) | 1996-10-09 |
Family
ID=17388947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2263398A Expired - Lifetime JP2541003B2 (ja) | 1990-09-30 | 1990-09-30 | サンプルホ―ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541003B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108964432B (zh) * | 2018-07-26 | 2023-09-29 | 深圳市蓝德汽车电源技术有限公司 | 一种燃料电池汽车的dcdc电流控制电路 |
-
1990
- 1990-09-30 JP JP2263398A patent/JP2541003B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04195799A (ja) | 1992-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574233A (en) | High impedance current source | |
| US4542305A (en) | Impedance buffer with reduced settling time | |
| JP2541003B2 (ja) | サンプルホ―ルド回路 | |
| US5844433A (en) | Sample/hold circuit with current mirror circuits | |
| US4808858A (en) | Dual limit programmable linear signal limiter | |
| EP0691656B1 (en) | Sample hold circuit | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| EP0566334A1 (en) | Sample and hold circuit with full signal modulation compensation using bipolar transistors of single conductivity type | |
| KR860000906B1 (ko) | 샘플회로 | |
| JP2522084B2 (ja) | サンプルホ―ルド回路 | |
| JP2522083B2 (ja) | サンプルホ―ルド回路 | |
| US4549145A (en) | Switching amplifier | |
| KR910009559B1 (ko) | 샘플 홀드 회로 | |
| US5506536A (en) | Differential amplifier with exponential gain characteristic | |
| JPH04222996A (ja) | サンプルホールド回路 | |
| JP3052344B2 (ja) | サンプルホールド回路 | |
| JPH0584599B2 (ja) | ||
| JPH061639B2 (ja) | サンプルホ−ルド回路 | |
| JPH0721959B2 (ja) | サンプルホールド回路 | |
| EP0486986B1 (en) | Buffer circuit | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JPH0584600B2 (ja) | ||
| JP2568690B2 (ja) | 定電流回路 | |
| JP2585285B2 (ja) | サンプル・ホ−ルド回路 | |
| JP2782350B2 (ja) | 低歪電流源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20130816 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140816 Year of fee payment: 12 |