JP2538299B2 - 電荷結合素子 - Google Patents
電荷結合素子Info
- Publication number
- JP2538299B2 JP2538299B2 JP63008163A JP816388A JP2538299B2 JP 2538299 B2 JP2538299 B2 JP 2538299B2 JP 63008163 A JP63008163 A JP 63008163A JP 816388 A JP816388 A JP 816388A JP 2538299 B2 JP2538299 B2 JP 2538299B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode group
- polycrystalline silicon
- film
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、電荷結合素子（Charge Coupled Device、
以下CCDと称す）に関する。
以下CCDと称す）に関する。
（ロ） 従来の技術 第２図（ａ）は特公昭59−47470号公報に見られるCCD
の断面図を示し、（20）はｐ型のシリコン基板、（21）
はシリコン基板（20）の表面に形成されたｎ型のチヤネ
ル領域、（22）はチヤネル領域（21）の表面に熱酸化に
より形成された第１の絶縁膜、（23）（23）…は第１の
絶縁膜（22）の表面に所定間隔で形成されたモリブデン
から成る第１の電極群、（24）は第１の絶縁膜（22）及
び第１の電極群（23）（23）…の表面に形成された第２
の絶縁膜、（25）（25）…は第２の絶縁膜（24）の表面
に第１の電極群（23）（23）…と交互に配列されるよう
に形成されたモリブデンから成る第２の電極群である。
なお、第１の絶縁膜（22）の第１の電極群（23）（23）
…が形成されていない部分は所定の深さにエツチング除
去され、第１の電極群（23）（23）…の下の第１の絶縁
膜（22）の厚みが第２の電極群（25）（25）…の下の第
１及び第２の絶縁膜（22）（24）のそれより大きくなっ
ている。
の断面図を示し、（20）はｐ型のシリコン基板、（21）
はシリコン基板（20）の表面に形成されたｎ型のチヤネ
ル領域、（22）はチヤネル領域（21）の表面に熱酸化に
より形成された第１の絶縁膜、（23）（23）…は第１の
絶縁膜（22）の表面に所定間隔で形成されたモリブデン
から成る第１の電極群、（24）は第１の絶縁膜（22）及
び第１の電極群（23）（23）…の表面に形成された第２
の絶縁膜、（25）（25）…は第２の絶縁膜（24）の表面
に第１の電極群（23）（23）…と交互に配列されるよう
に形成されたモリブデンから成る第２の電極群である。
なお、第１の絶縁膜（22）の第１の電極群（23）（23）
…が形成されていない部分は所定の深さにエツチング除
去され、第１の電極群（23）（23）…の下の第１の絶縁
膜（22）の厚みが第２の電極群（25）（25）…の下の第
１及び第２の絶縁膜（22）（24）のそれより大きくなっ
ている。
そして、これら第１及び第２の電極群（23）（23）…
（25）（25）…の隣接する１つづつの電極（23）（25）
は電気的に接続されて電極対を形成している。斯る状態
で、各電極対の１つおきには交互に２相のクロツクパル
スψ１、ψ２が印加され、第２図（ｂ）のようなポテン
シヤルを形成する。即ち、ψ１がハイレベル、ψ２がロ
ーレベルの状態の時に破線で示されるポテンシヤル井戸
Ｐが、ψ１がローレベル、ψ２がハイレベルの状態の時
に実線で示されるポテンシヤル井戸Ｐ′に変化し、井戸
Ｐに捕えられていた電荷が井戸Ｐ′に転送される。
（25）（25）…の隣接する１つづつの電極（23）（25）
は電気的に接続されて電極対を形成している。斯る状態
で、各電極対の１つおきには交互に２相のクロツクパル
スψ１、ψ２が印加され、第２図（ｂ）のようなポテン
シヤルを形成する。即ち、ψ１がハイレベル、ψ２がロ
ーレベルの状態の時に破線で示されるポテンシヤル井戸
Ｐが、ψ１がローレベル、ψ２がハイレベルの状態の時
に実線で示されるポテンシヤル井戸Ｐ′に変化し、井戸
Ｐに捕えられていた電荷が井戸Ｐ′に転送される。
斯るCCDでは、第１の電極群（23）（23）…の酸化を
防止するために、第２の絶縁膜（24）の形成はデポジシ
ヨンにより行なっている。この場合、第２の電極群（2
5）（25）…を形成する箇所において、第２の絶縁膜（2
4）からチヤネル領域（21）が露出していると、チヤネ
ル領域（21）と第２の絶縁膜（24）との界面に欠陥がで
きたり、またチヤネル領域（21）内に異質物が混入する
不都合が生じる。従って、この不都合を回避するため
に、第１の絶縁膜（22）における第２の電極群（25）
（25）…を形成する箇所を、一定の厚み分残してエツチ
ング除去しなければならず、この種の微細加工において
は、エツチング除去による厚み調整が非常に困難であっ
て、第１の絶縁膜（22）のエツチング箇所の厚みにばら
つきが生じるという第１の欠点を備えたものとなる。
防止するために、第２の絶縁膜（24）の形成はデポジシ
ヨンにより行なっている。この場合、第２の電極群（2
5）（25）…を形成する箇所において、第２の絶縁膜（2
4）からチヤネル領域（21）が露出していると、チヤネ
ル領域（21）と第２の絶縁膜（24）との界面に欠陥がで
きたり、またチヤネル領域（21）内に異質物が混入する
不都合が生じる。従って、この不都合を回避するため
に、第１の絶縁膜（22）における第２の電極群（25）
（25）…を形成する箇所を、一定の厚み分残してエツチ
ング除去しなければならず、この種の微細加工において
は、エツチング除去による厚み調整が非常に困難であっ
て、第１の絶縁膜（22）のエツチング箇所の厚みにばら
つきが生じるという第１の欠点を備えたものとなる。
更に、第１の絶縁膜（22）をエツチング除去して形成
された大きな段差部により、この部分で第２の絶縁膜
（24）の被覆不良が生じ、第１の電極群（23）（23）…
と第２の電極群（25）（25）…とが不所望に短絡した
り、あるいは上記段差部分で第２の電極群（25）（25）
…が切断された状態となる第２の欠点を備える。
された大きな段差部により、この部分で第２の絶縁膜
（24）の被覆不良が生じ、第１の電極群（23）（23）…
と第２の電極群（25）（25）…とが不所望に短絡した
り、あるいは上記段差部分で第２の電極群（25）（25）
…が切断された状態となる第２の欠点を備える。
このような欠点の中で、エツチング除去時の第１の絶
縁膜（22）の厚みのばらつきという第１の欠点を解決す
る方法は、上記公報に示されている。第３図は斯る問題
点を解決する改良型CCDの断面図（第２図と同一部分に
は同一番号を付している）であって、（30）はチヤネル
型領域（21）の表面に形成された第３の絶縁膜、（31）
は第３の絶縁膜（30）と異なるエツチヤントによつてエ
ツチングされる材料から成り、第３の絶縁膜（30）の表
面に形成された第４の絶縁膜である。
縁膜（22）の厚みのばらつきという第１の欠点を解決す
る方法は、上記公報に示されている。第３図は斯る問題
点を解決する改良型CCDの断面図（第２図と同一部分に
は同一番号を付している）であって、（30）はチヤネル
型領域（21）の表面に形成された第３の絶縁膜、（31）
は第３の絶縁膜（30）と異なるエツチヤントによつてエ
ツチングされる材料から成り、第３の絶縁膜（30）の表
面に形成された第４の絶縁膜である。
これによって、第４の絶縁膜（31）の第２の電極群
（25）（25）…を形成する箇所は、全てエツチング除去
してもよく、従って、エツチング除去時の第４の絶縁膜
（31）の膜厚調整を行なう必要がなくなる。
（25）（25）…を形成する箇所は、全てエツチング除去
してもよく、従って、エツチング除去時の第４の絶縁膜
（31）の膜厚調整を行なう必要がなくなる。
しかし乍ら、斯る構成によっても、上記第２の欠点は
依然として残る。
依然として残る。
（ハ） 発明が解決しようとする課題 本発明は上述の２つの欠点、即ち、絶縁膜のエツチン
グ除去により生じる絶縁膜の厚みのばらつき及びエツチ
ング箇所の段差部での絶縁不良、電極切れの生じない新
しい構造のCCDを提供するものである。
グ除去により生じる絶縁膜の厚みのばらつき及びエツチ
ング箇所の段差部での絶縁不良、電極切れの生じない新
しい構造のCCDを提供するものである。
（ニ） 課題を解決するための手段 本発明は一導電型半導体基板の表面に形成された第１
の絶縁膜と、この第１の絶縁膜の表面に形成された第１
の多結晶シリコン膜と、この第１の多結晶シリコン膜に
等間隔で不純物をドープすることにより形成された第１
の補助電極群と、上記第１の多結晶シリコン膜の表面に
形成された第２の多結晶シリコン膜と、この第２の多結
晶シリコン膜に上記等間隔で不純物をドープすることに
より上記第１の補助電極群に重畳して形成された第２の
補助電極群と、上記第２の多結晶シリコン膜に不純物を
ドープすることにより上記第２の補助電極群と交互に配
列されて形成された第１の電極群と、上記第２の多結晶
シリコン膜の表面に形成された第２の絶縁膜と、上記第
２の補助電極群と対向する上記第２の絶縁膜部分の少な
くとも一部を除去し、これによって露出した上記第２の
補助電極群の表面を含んで上記第２の絶縁膜表面に上記
第１の電極群と交互に配列されて形成されることによ
り、上記第１及び第２の補助電極群と電気的に連なる第
２の電極群とを備えたことを特徴とする。
の絶縁膜と、この第１の絶縁膜の表面に形成された第１
の多結晶シリコン膜と、この第１の多結晶シリコン膜に
等間隔で不純物をドープすることにより形成された第１
の補助電極群と、上記第１の多結晶シリコン膜の表面に
形成された第２の多結晶シリコン膜と、この第２の多結
晶シリコン膜に上記等間隔で不純物をドープすることに
より上記第１の補助電極群に重畳して形成された第２の
補助電極群と、上記第２の多結晶シリコン膜に不純物を
ドープすることにより上記第２の補助電極群と交互に配
列されて形成された第１の電極群と、上記第２の多結晶
シリコン膜の表面に形成された第２の絶縁膜と、上記第
２の補助電極群と対向する上記第２の絶縁膜部分の少な
くとも一部を除去し、これによって露出した上記第２の
補助電極群の表面を含んで上記第２の絶縁膜表面に上記
第１の電極群と交互に配列されて形成されることによ
り、上記第１及び第２の補助電極群と電気的に連なる第
２の電極群とを備えたことを特徴とする。
（ホ） 作用 本発明は、基板上に順次第１の絶縁膜、第１の多結晶
シリコン膜、第２の多結晶シリコン膜、第２の絶縁膜を
形成し、第２の多結晶シリコン膜中に第１の電極群を、
また第１及び第２の多結晶シリコン膜中に第２の電極群
を構成する第１及び第２の補助電極群を夫々形成するこ
とにより、従来のエッチング除去工程をなくするもので
ある。
シリコン膜、第２の多結晶シリコン膜、第２の絶縁膜を
形成し、第２の多結晶シリコン膜中に第１の電極群を、
また第１及び第２の多結晶シリコン膜中に第２の電極群
を構成する第１及び第２の補助電極群を夫々形成するこ
とにより、従来のエッチング除去工程をなくするもので
ある。
（ヘ） 実施例 第１図（ａ）乃至（ｄ）は本発明の一実施例のCCDを
製造工程順に示す断面図である。
製造工程順に示す断面図である。
第１図（ａ）において、ｐ型のシリコン基板（１）の
一表面側に燐をドープした深さ約１μｍのｎチヤネル領
域（２）を形成し、その表面に1000Åの熱酸化膜SiO
2（３）を形成する。
一表面側に燐をドープした深さ約１μｍのｎチヤネル領
域（２）を形成し、その表面に1000Åの熱酸化膜SiO
2（３）を形成する。
同図（ｂ）において、熱酸化膜SiO2（３）の表面に10
00Åの第１の多結晶シリコン膜（４）をCVD法によって
形成し、更にこの第１の多結晶シリコン膜（４）に等間
隔で燐をドープしてレーザ照射によるアニールを行なう
ことにより第１の補助電極群（５）（５）…を形成す
る。
00Åの第１の多結晶シリコン膜（４）をCVD法によって
形成し、更にこの第１の多結晶シリコン膜（４）に等間
隔で燐をドープしてレーザ照射によるアニールを行なう
ことにより第１の補助電極群（５）（５）…を形成す
る。
同図（ｃ）において、第１の多結晶シリコン膜（４）
の表面に3000Å〜5000Åの第２の多結晶シリコン膜
（６）をCVD法によって形成し、更に、この第２の多結
晶シリコン膜（６）に等間隔に及びこの間隔の間に燐を
ドープしてレーザ照射によるアニールを行なうことによ
り第１の補助電極群（５）（５）…と重畳する第２の補
助電極群（７）（７）…及び第２の補助電極群（７）
（７）…と交互に配列される第１の電極群（８）（８）
…か形成する。
の表面に3000Å〜5000Åの第２の多結晶シリコン膜
（６）をCVD法によって形成し、更に、この第２の多結
晶シリコン膜（６）に等間隔に及びこの間隔の間に燐を
ドープしてレーザ照射によるアニールを行なうことによ
り第１の補助電極群（５）（５）…と重畳する第２の補
助電極群（７）（７）…及び第２の補助電極群（７）
（７）…と交互に配列される第１の電極群（８）（８）
…か形成する。
最後に同図（ｄ）において、第２の多結晶シリコン膜
（６）の表面に約500Åのシリコン酸化膜（９）をCVD法
によって形成する。そして、このシリコン酸化膜（９）
から第２の補助電極群（７）（７）…が露出するように
シリコン酸化膜（９）を部分的にエッチング除去し、こ
れにより露出した第２の補助電極群（７）（７）…を含
んでシリコン酸化膜（９）の表面に、第１の電極群
（８）（８）…と交互に配列されるようにモリブデンの
電極群（10）（10）…を形成する。これにより、第１の
補助電極群（５）（５）…、第２の補助電極群（７）
（７）…及び電極群（10）（10）…から成る第２の電極
群（11）（11）…が第１の電極群（８）（８）…と交互
の配列で形成される。
（６）の表面に約500Åのシリコン酸化膜（９）をCVD法
によって形成する。そして、このシリコン酸化膜（９）
から第２の補助電極群（７）（７）…が露出するように
シリコン酸化膜（９）を部分的にエッチング除去し、こ
れにより露出した第２の補助電極群（７）（７）…を含
んでシリコン酸化膜（９）の表面に、第１の電極群
（８）（８）…と交互に配列されるようにモリブデンの
電極群（10）（10）…を形成する。これにより、第１の
補助電極群（５）（５）…、第２の補助電極群（７）
（７）…及び電極群（10）（10）…から成る第２の電極
群（11）（11）…が第１の電極群（８）（８）…と交互
の配列で形成される。
このようにして、チヤネル領域（２）上に、1000Å厚
の熱酸化膜SiO2（３）及び1000Å厚の第１の多結晶シリ
コン膜（４）からなる2000Å厚の絶縁層を介して第１の
電極群（８）（８）…が配列形成されると共に、1000Å
厚の熱酸化膜SiO2（３）を介して、第１の電極群（８）
（８）と交互に第２の電極群（11）（11）…が配列形成
されたCCDが得られる。
の熱酸化膜SiO2（３）及び1000Å厚の第１の多結晶シリ
コン膜（４）からなる2000Å厚の絶縁層を介して第１の
電極群（８）（８）…が配列形成されると共に、1000Å
厚の熱酸化膜SiO2（３）を介して、第１の電極群（８）
（８）と交互に第２の電極群（11）（11）…が配列形成
されたCCDが得られる。
なお、第１の電極群（８）（８）…上のシリコン酸化
膜（９）を部分的に除去してモリブデンを形成し、第１
の電極群（８）（８）…の低抵抗化を図っても良い。
膜（９）を部分的に除去してモリブデンを形成し、第１
の電極群（８）（８）…の低抵抗化を図っても良い。
（ト） 発明の効果 本発明によれば、チヤネル領域と各電極群との間に存
在する絶縁膜に対してエツチング除去を行なうことがな
いので、絶縁膜の厚みのばらつきが生じることはなく、
更にエツチング箇所の段差部での絶縁不良や電極切れが
発生することもない。
在する絶縁膜に対してエツチング除去を行なうことがな
いので、絶縁膜の厚みのばらつきが生じることはなく、
更にエツチング箇所の段差部での絶縁不良や電極切れが
発生することもない。
第１図（ａ）乃至（ｄ）は本発明の一実施例を製造工程
順に示す断面図、第２図（ａ）及び（ｂ）は従来のCCD
を示す断面図及びそのポテンシヤル形態図、第３図は従
来の改良型CCDを示す断面図である。 （１）……シリコン基板、（３）……熱酸化膜SiO2（第
１の絶縁膜）、（４）……第１の多結晶シリコン膜、
（５）……第１の補助電極群、（６）……第２の多結晶
シリコン膜、（７）……第２の補助電極群、（８）……
第１の電極群、（９）……シリコン酸化膜（第２の絶縁
膜）、（10）……電極群。
順に示す断面図、第２図（ａ）及び（ｂ）は従来のCCD
を示す断面図及びそのポテンシヤル形態図、第３図は従
来の改良型CCDを示す断面図である。 （１）……シリコン基板、（３）……熱酸化膜SiO2（第
１の絶縁膜）、（４）……第１の多結晶シリコン膜、
（５）……第１の補助電極群、（６）……第２の多結晶
シリコン膜、（７）……第２の補助電極群、（８）……
第１の電極群、（９）……シリコン酸化膜（第２の絶縁
膜）、（10）……電極群。
Claims (1)
- 【請求項１】一導電型半導体基板の表面に形成された第
１の絶縁膜と、この第１の絶縁膜の表面に形成された第
１の多結晶シリコン膜と、この第１の多結晶シリコン膜
に等間隔で不純物をドープすることにより形成された第
１の補助電極群と、上記第１の多結晶シリコン膜の表面
に形成された第２の多結晶シリコン膜と、この第２の多
結晶シリコン膜に上記等間隔で不純物をドープすること
により上記第１の補助電極群に重畳して形成された第２
の補助電極群と、上記第２の多結晶シリコン膜に不純物
をドープすることにより上記第２の補助電極群と交互に
配列されて形成された第１の電極群と、上記第２の多結
晶シリコン膜の表面に形成された第２の絶縁膜と、上記
第２の補助電極群と対向する上記第２の絶縁膜部分の少
なくとも一部を除去し、これによって露出した上記第２
の補助電極群の表面を含んで上記第２の絶縁膜表面に上
記第１の電極群と交互に配列されて形成されることによ
り、上記第１及び第２の補助電極群と電気的に連なる第
２の電極群とを備えたことを特徴とする電荷結合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008163A JP2538299B2 (ja) | 1988-01-18 | 1988-01-18 | 電荷結合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008163A JP2538299B2 (ja) | 1988-01-18 | 1988-01-18 | 電荷結合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01183157A JPH01183157A (ja) | 1989-07-20 |
| JP2538299B2 true JP2538299B2 (ja) | 1996-09-25 |
Family
ID=11685664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63008163A Expired - Lifetime JP2538299B2 (ja) | 1988-01-18 | 1988-01-18 | 電荷結合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538299B2 (ja) |
-
1988
- 1988-01-18 JP JP63008163A patent/JP2538299B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01183157A (ja) | 1989-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419142A (en) | Method of forming dielectric isolation of device regions | |
| JPH09289285A (ja) | 半導体装置およびその製造方法 | |
| JP2538299B2 (ja) | 電荷結合素子 | |
| JPH10125904A (ja) | 炭化珪素半導体装置 | |
| JPS5947470B2 (ja) | 電荷結合素子の製造方法 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| JPH1126736A (ja) | 個体撮像装置およびその製造方法 | |
| JPS5811753B2 (ja) | コタイサツゾウソウチノセイホウ | |
| JP2008078490A (ja) | Ｃｃｄイメージセンサ | |
| EP0194193B1 (fr) | Procédé de fabrication d'un circuit intégré à transistors MOS à électrodes en siliciure métallique | |
| JP3132228B2 (ja) | 固体撮像装置の製造方法 | |
| JPH02266545A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2603088B2 (ja) | 半導体装置 | |
| JPS6258667B2 (ja) | ||
| JPH0427693B2 (ja) | ||
| JPS61129858A (ja) | 半導体装置 | |
| JPS5815271A (ja) | 電荷結合素子 | |
| JP4759220B2 (ja) | 電荷転送装置およびその製造方法 | |
| JPH0444467B2 (ja) | ||
| JPS58202552A (ja) | 単結晶Ｓｉ−Ａｌ配線構造を有する半導体装置及びその製造法 | |
| JPS5936433B2 (ja) | サイリスタの製造方法 | |
| JPH05267355A (ja) | 電荷転送装置の製造方法 | |
| JPH04275157A (ja) | 傾斜面を有する絶縁膜の形成方法 | |
| JPH0341987B2 (ja) | ||
| JPH0296376A (ja) | 半導体装置 |