JP2538141B2 - Image communication device - Google Patents
Image communication deviceInfo
- Publication number
- JP2538141B2 JP2538141B2 JP3173718A JP17371891A JP2538141B2 JP 2538141 B2 JP2538141 B2 JP 2538141B2 JP 3173718 A JP3173718 A JP 3173718A JP 17371891 A JP17371891 A JP 17371891A JP 2538141 B2 JP2538141 B2 JP 2538141B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parallel
- serial
- modulation
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimiles In General (AREA)
- Facsimile Transmission Control (AREA)
- Computer And Data Communications (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ファクシミリ装置など
で使用されるモデムおよびその周辺回路が集積形成され
た半導体集積回路を備えた画像通信装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image communication apparatus provided with a semiconductor integrated circuit in which a modem used in a facsimile machine and its peripheral circuits are integrated.
【０００２】[0002]
【従来の技術】従来のこの種の装置は、図２に示すよう
に、シリアルデータから回線信号への変調および回線信
号からシリアルデータへの復調を行なう変復調回路２１
と、上記変復調回路２１を介して送受信されるシリアル
データをパラレルデータに変換するＰ／Ｓ（パラレル／
シリアル）変換回路２２と、このＰ／Ｓ変換回路に入出
力されるパラレルデータに対してＨＤＬＣフレームによ
る信号処理を行なうＨＤＬＣ制御回路２３と、このＨＤ
ＬＣ制御回路２３を外部のバスライン８に接続するパラ
レル・データＩ／Ｆ（インターフェイス）２４とが半導
体集積回路装置２として集積形成され、この半導体集積
回路装置２を、ＮＣＵ（回線制御ユニット）１、ＣＰＵ
（中央制御装置）４、ＲＡＭ５、ＲＯＭ６、画像記録装
置７１および画像読取装置７２が接続される外部機器Ｉ
／Ｆ７とともに、共通のバスライン８に接続してファク
シミリ装置の主要部分を構成することが行なわれていた
（たとえば、特開昭５９−２２１１６７号公報を参
照）。2. Description of the Related Art A conventional device of this type, as shown in FIG. 2, is a modulation / demodulation circuit 21 for modulating serial data into a line signal and demodulating a line signal into serial data.
And P / S (parallel / parallel) for converting serial data transmitted / received via the modulation / demodulation circuit 21 into parallel data.
(Serial) conversion circuit 22, an HDLC control circuit 23 for performing signal processing by an HDLC frame on parallel data input / output to / from this P / S conversion circuit, and this HD
A parallel data I / F (interface) 24 for connecting the LC control circuit 23 to the external bus line 8 is integrated and formed as a semiconductor integrated circuit device 2, and this semiconductor integrated circuit device 2 is connected to an NCU (line control unit) 1 , CPU
(Central control device) 4, RAM 5, ROM 6, external device I to which image recording device 71 and image reading device 72 are connected
In addition to / F7, a main part of a facsimile machine has been constructed by connecting to a common bus line 8 (for example, see Japanese Patent Laid-Open No. 59-221167).
【０００３】さらに、図２に示したファクシミリ装置で
は、秘匿装置９１によって、回線Ｌから送信および受信
されるファクシミリ信号の暗号化および解読を行なえる
ようにしてある。この秘匿装置９１を接続するために、
上述した構成に加えて、シリアル入出力Ｉ／Ｆ９２、Ｐ
／Ｓ変換回路９３、ＨＤＬＣ制御回路９４が別途設けら
れている。Further, in the facsimile device shown in FIG. 2, the concealment device 91 can encrypt and decrypt the facsimile signal transmitted and received from the line L. In order to connect this concealment device 91,
In addition to the above configuration, serial input / output I / F 92, P
The / S conversion circuit 93 and the HDLC control circuit 94 are separately provided.
【０００４】[0004]
【発明が解決しようとする課題】しかし、かかる構成に
よれば、秘匿装置を接続するために回路数が多くなっ
て、装置が複雑かつ高コスト化するという問題があっ
た。However, according to such a configuration, there is a problem in that the number of circuits for connecting the secret device is increased and the device is complicated and the cost is increased.
【０００５】上述の問題は以下の理由で生じる。すなわ
ち、秘匿装置９１は、暗号解読したシリアルデータが所
定のＨＤＬＣフレームとなるようにするために、単独で
使用することはできず、その使用に際してはＰ／Ｓ変換
回路９３とＨＤＬＣ制御回路９４が別途必要になる。こ
のため、秘匿装置９１が接続可能なファクシミリ装置
は、どうしても複雑かつ高コストにならざるを得なかっ
た。The above problem occurs for the following reasons. That is, the cipher device 91 cannot be used alone so that the decrypted serial data becomes a predetermined HDLC frame, and the P / S conversion circuit 93 and the HDLC control circuit 94 are used at the time of use. It will be required separately. For this reason, the facsimile apparatus to which the secret device 91 can be connected is inevitably complicated and expensive.
【０００６】本発明は、上述した課題に鑑みてなされた
もので、装置を複雑かつ高コスト化することなく、秘匿
装置の接続を可能にする画像通信装置を提供することを
目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide an image communication apparatus capable of connecting a secret device without making the device complicated and costly.
【０００７】[0007]
【課題を解決するための手段】本発明は上述の課題を解
決するため、シリアルデータと回線信号との間の変調お
よび復調を行なう変復調回路と、上記変復調回路を介し
て送受信されるシリアルデータをパラレルデータに変換
するＰ／Ｓ変換回路と、このＰ／Ｓ変換回路に入出力さ
れるパラレルデータに対してＨＤＬＣフレームによる信
号処理を行なうＨＤＬＣ制御回路と、このＨＤＬＣ制御
回路を外部のバスラインに接続するパラレル・データＩ
／Ｆを半導体集積回路装置として集積形成するととも
に、上記変復調回路と上記Ｐ／Ｓ変換回路の各シリアル
入出力を互いに切り離した状態でそれぞれに上記半導体
集積回路装置の外部端子へ導出させる、という構成を備
えたものである。In order to solve the above problems, the present invention provides a modulation / demodulation circuit for modulating and demodulating serial data and a line signal, and serial data transmitted / received through the modulation / demodulation circuit. A P / S conversion circuit for converting to parallel data, an HDLC control circuit for performing signal processing by an HDLC frame on parallel data input / output to / from the P / S conversion circuit, and the HDLC control circuit to an external bus line. Parallel data I to connect
/ F is integrated and formed as a semiconductor integrated circuit device, and each serial input / output of the modulation / demodulation circuit and the P / S conversion circuit is led to an external terminal of the semiconductor integrated circuit device in a state of being separated from each other. It is equipped with.
【０００８】[0008]
【作用】本発明は、上述の構成によって、半導体集積回
路装置内のＰ／Ｓ変換回路とＨＤＬＣ制御回路を秘匿装
置の接続に利用できるようになるため、装置を複雑かつ
高コスト化することなく、ファクシミリ装置などに秘匿
装置を接続することが可能となる。According to the present invention, since the P / S conversion circuit and the HDLC control circuit in the semiconductor integrated circuit device can be used to connect the secret device with the above-mentioned configuration, the device is not complicated and the cost is not increased. It is possible to connect a secret device to a facsimile device or the like.
【０００９】[0009]
【実施例】以下、本発明の実施例を図を参照しながら説
明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１０】なお、図において、同一符号は同一または
相当部分を示すものとする。図１は本発明の一実施例に
よる半導体集積回路装置およびこの半導体集積回路装置
を用いたファクシミリ装置の概略構成を示すものであっ
て、１は回線Ｌに接続されるＮＣＵ（回線制御ユニッ
ト）、２はファクシミリ信号の伝送制御を行なうための
主要な回路が集積形成された半導体集積回路装置、３は
データの圧縮伸張回路、４はマイクロ回路化された汎用
制御装置いわゆるマイクロ・コンピュータを用いたＣＰ
Ｕ（中央制御装置）、５は画情報などの可変データを記
憶するＲＡＭ、６はシステム・プログラムなどの固定デ
ータを記憶したＲＯＭ、７は画像記録装置７１および画
像読取装置（スキャナー）７２が接続する外部機器Ｉ／
Ｆ、８は上述した各部を互いに連結するためバスライ
ン、９１は秘匿装置、９２は秘匿装置９１のシリアル入
出力Ｉ／Ｆである。In the drawings, the same reference numerals indicate the same or corresponding parts. FIG. 1 shows a schematic configuration of a semiconductor integrated circuit device and a facsimile machine using this semiconductor integrated circuit device according to an embodiment of the present invention, in which 1 is an NCU (line control unit) connected to a line L, Reference numeral 2 is a semiconductor integrated circuit device in which main circuits for controlling transmission of facsimile signals are integrated and formed, 3 is a data compression / expansion circuit, and 4 is a general-purpose control device in which a microcircuit is formed, a CP using a so-called microcomputer.
U (central control unit), 5 is a RAM that stores variable data such as image information, 6 is a ROM that stores fixed data such as a system program, 7 is an image recording device 71 and an image reading device (scanner) 72 connected External device I /
F and 8 are bus lines for connecting the above-mentioned units to each other, 91 is a secret device, and 92 is a serial input / output I / F of the secret device 91.
【００１１】ここで、上記半導体集積回路装置２は、シ
リアルデータから回線信号への変調および回線信号から
シリアルデータへの復調を行なう変復調回路２１と、こ
の変復調回路２１を介して送受信されるシリアルデータ
をパラレルデータに変換するＰ／Ｓ変換回路２２と、こ
のＰ／Ｓ変換回路２２に入出力されるパラレルデータに
対してＨＤＬＣフレームによる信号処理を行なうＨＤＬ
Ｃ制御回路２３と、このＨＤＬＣ制御回路２３を外部の
バスライン８に接続するパラレル・データ・Ｉ／Ｆ（イ
ンターフェイス）２４が同一の半導体基板に集積形成さ
れている。これとともに、上記変復調回路２１と上記Ｐ
／Ｓ変換回路２２の各シリアル入出力が互いに切り離さ
れた状態で、それぞれに上記半導体集積回路装置２の外
部端子Ｐ１，Ｐ２へ導出されている。Here, the semiconductor integrated circuit device 2 includes a modulation / demodulation circuit 21 for modulating serial data to a line signal and demodulating the line signal to serial data, and serial data transmitted / received via the modulation / demodulation circuit 21. To parallel data, and HDL that performs signal processing by an HDLC frame on the parallel data input / output to / from the P / S conversion circuit 22.
The C control circuit 23 and the parallel data I / F (interface) 24 for connecting the HDLC control circuit 23 to the external bus line 8 are integrated and formed on the same semiconductor substrate. Along with this, the modulation / demodulation circuit 21 and the P
Each serial input / output of the / S conversion circuit 22 is led out to the external terminals P1 and P2 of the semiconductor integrated circuit device 2 in a state of being separated from each other.
【００１２】上記外部端子Ｐ１，Ｐ２は、シリアル入出
力Ｉ／Ｆ９２を介して秘匿装置９１に接続されるように
なっている。秘匿装置９１は、上記半導体集積回路装置
２内の変復調回路２１とＰ／Ｓ変換回路２２との間でや
り取りされるシリアルデータに対して秘匿処理を行な
う。秘匿装置９１を動作させない場合の上記外部端子Ｐ
１，Ｐ２の間は、秘匿装置９１を介して互いに直結（ス
ルー状態）されるようになっている。The external terminals P1 and P2 are connected to the secret device 91 via a serial input / output I / F 92. The concealment device 91 performs a concealment process on serial data exchanged between the modulation / demodulation circuit 21 and the P / S conversion circuit 22 in the semiconductor integrated circuit device 2. The external terminal P when the secret device 91 is not operated
1 and P2 are directly connected to each other (through state) via the concealment device 91.
【００１３】以上のように構成された半導体集積回路装
置およびファクシミリ装置について、以下その動作を説
明する。The operations of the semiconductor integrated circuit device and the facsimile device configured as described above will be described below.
【００１４】まず、秘匿装置９１が非動作状態にある場
合について説明する。この場合、半導体集積回路装置２
内の変復調回路２１とＰ／Ｓ変換回路２２は直接シリア
ルデータのやり取りを行なう。First, the case where the secret device 91 is in a non-operating state will be described. In this case, the semiconductor integrated circuit device 2
The internal modulation / demodulation circuit 21 and the P / S conversion circuit 22 directly exchange serial data.
【００１５】すなわち、受信時には、回線Ｌからの受信
画情報が半導体集積回路装置２内の回路２１，２２，２
３，２４によって受信処理された後、バスライン８を介
してデータ圧縮伸張回路３へ送られ、そこで元の画情報
に復元された後、画像記録装置７１で記録紙に印刷記録
される。That is, at the time of reception, the image information received from the line L is the circuits 21, 22, 2 in the semiconductor integrated circuit device 2.
After being received by 3 and 24, it is sent to the data compression / expansion circuit 3 via the bus line 8 and restored to the original image information there, and then printed and recorded on the recording paper by the image recording device 71.
【００１６】送信時には、画像読取装置７２からの読取
画情報がデータ圧縮伸張回路３で圧縮処理された後、半
導体集積回路装置２内の回路２４，２３，２２，２１に
よって送信処理されて回線Ｌへ送出される。At the time of transmission, the read image information from the image reading device 72 is compressed by the data compressing / expanding circuit 3 and then transmitted by the circuits 24, 23, 22, 21 in the semiconductor integrated circuit device 2 to obtain the line L. Sent to.
【００１７】次に、秘匿装置９１が動作状態にある場合
について説明する。この場合、半導体集積回路装置２内
の変復調回路２１とＰ／Ｓ変換回路２２は、外部端子Ｐ
１，Ｐ２を介して接続される秘匿装置９１を介して間接
的にデータのやり取りを行なう。Next, the case where the secret device 91 is in the operating state will be described. In this case, the modulation / demodulation circuit 21 and the P / S conversion circuit 22 in the semiconductor integrated circuit device 2 have the external terminal P
Data is indirectly exchanged via the concealment device 91 connected via 1, P2.
【００１８】すなわち、受信時には、半導体集積回路装
置２内の変復調回路２１によって受信信号から復調され
たシリアルデータが、外部端子Ｐ１を介して秘匿装置９
１に入力され、そこで暗号解読処理された後、外部端子
Ｐ２から半導体集積回路装置２内に戻される。半導体集
積回路装置２内に戻された解読データは、Ｐ／Ｓ変換回
路２２でパラレルデータに変換され、ＨＤＬＣ制御回路
２３でフレーム処理された後、パラレル・データＩ／Ｆ
２４から外部バスライン８を介してデータ圧縮伸張回路
３へ送られ、そこで記録のために伸張処理される。That is, at the time of reception, the serial data demodulated from the received signal by the modulation / demodulation circuit 21 in the semiconductor integrated circuit device 2 is transmitted via the external terminal P1 to the concealment device 9.
1, is decrypted there, and then returned to the semiconductor integrated circuit device 2 from the external terminal P2. The decoded data returned in the semiconductor integrated circuit device 2 is converted into parallel data by the P / S conversion circuit 22 and frame-processed by the HDLC control circuit 23, and then the parallel data I / F
24 is sent to the data compression / expansion circuit 3 via the external bus line 8 and is expanded there for recording.
【００１９】送信時には、半導体集積回路装置２内のＰ
／Ｓ変換回路２２によってシリアルデータに変換された
ＨＤＬＣフレーム信号が、外部端子Ｐ２を介して秘匿装
置９１に入力され、そこで暗号化処理された後、外部端
子Ｐ１を介して半導体集積回路装置２内に戻される。半
導体集積回路装置２内に戻された信号は、変復調回路２
１によって回線信号に変調された後、回線Ｌへ送出され
る。At the time of transmission, P in the semiconductor integrated circuit device 2
The HDLC frame signal converted into serial data by the / S conversion circuit 22 is input to the concealment device 91 via the external terminal P2, is encrypted there, and then is transferred to the inside of the semiconductor integrated circuit device 2 via the external terminal P1. Returned to. The signal returned to the semiconductor integrated circuit device 2 is the modulation / demodulation circuit 2
After being modulated into a line signal by 1, the signal is sent to the line L.
【００２０】以上のようにして、半導体集積回路装置２
内のＰ／Ｓ変換回路２２とＨＤＬＣ制御回路２３がファ
クシミリ信号の送受信処理と秘匿装置２の接続処理の両
方に利用される。これにより、装置を複雑かつ高コスト
化することなく、ファクシミリ装置などに秘匿装置を接
続して使用することができる。As described above, the semiconductor integrated circuit device 2
The P / S conversion circuit 22 and the HDLC control circuit 23 therein are used for both the transmission / reception processing of the facsimile signal and the connection processing of the secret device 2. As a result, the secret device can be connected to a facsimile device and used without increasing the complexity and cost of the device.
【００２１】[0021]
【発明の効果】以上の説明から明らかなように、本発明
は、シリアルデータと回線信号との間の変調および復調
を行なう変復調回路と、上記変復調回路を介して送受信
されるシリアルデータをパラレルデータに変換するＰ／
Ｓ変換回路と、このＰ／Ｓ変換回路に入出力されるパラ
レルデータに対してＨＤＬＣフレームによる信号処理を
行なうＨＤＬＣ制御回路と、このＨＤＬＣ制御回路を外
部のバスラインに接続するパラレル・データＩ／Ｆを半
導体集積回路装置として集積形成するとともに、上記変
復調回路と上記Ｐ／Ｓ変換回路の各シリアル入出力を互
いに切り離した状態でそれぞれに上記半導体集積回路装
置の外部端子へ導出させることによって、半導体集積回
路装置内のＰ／Ｓ変換回路とＨＤＬＣ制御回路を秘匿装
置の接続にも利用できるようになるため、装置を複雑か
つ高コスト化することなく、ファクシミリ装置などに秘
匿装置を接続して使用することが可能になる、という効
果を有するものである。As is apparent from the above description, according to the present invention, a modulation / demodulation circuit for performing modulation and demodulation between serial data and a line signal, and serial data transmitted / received through the modulation / demodulation circuit are converted into parallel data. Convert to P /
An S conversion circuit, an HDLC control circuit for performing signal processing by an HDLC frame on parallel data input / output to / from the P / S conversion circuit, and parallel data I / I connecting the HDLC control circuit to an external bus line. F is integrated and formed as a semiconductor integrated circuit device, and each of the serial input / output of the modulation / demodulation circuit and the P / S conversion circuit is led out to the external terminal of the semiconductor integrated circuit device in a state of being separated from each other. Since the P / S conversion circuit and the HDLC control circuit in the integrated circuit device can also be used for connecting the secret device, the secret device is used by connecting to the facsimile device without increasing the device complexity and cost. It has an effect that it becomes possible to do.
【図１】本発明の一実施例による半導体集積回路装置お
よびそれを用いたファクシミリ装置の概略構成図FIG. 1 is a schematic configuration diagram of a semiconductor integrated circuit device and a facsimile machine using the same according to an embodiment of the present invention.
【図２】従来の半導体集積回路装置およびそれを用いた
ファクシミリ装置の概略構成図FIG. 2 is a schematic configuration diagram of a conventional semiconductor integrated circuit device and a facsimile device using the same.
Ｌ 回線 １ ＮＣＵ（回線制御ユニット） ２ 半導体集積回路装置 ２１ 変復調回路 ２２ Ｐ／Ｓ（パラレル／シリアル）変換回路 ２３ ＨＤＬＣ制御回路 ２４ パラレルデータＩ／Ｆ Ｐ１，Ｐ２ 外部端子Ｐ１，Ｐ２ ３ データ圧縮伸張回路 ４ ＣＰＵ（中央制御装置） ５ ＲＡＭ ６ ＲＯＭ ７ 外部機器Ｉ／Ｆ（インターフェイス） ８ バスライン ９１ 秘匿装置 ９２ シリアル入出力Ｉ／Ｆ L line 1 NCU (line control unit) 2 semiconductor integrated circuit device 21 modulation / demodulation circuit 22 P / S (parallel / serial) conversion circuit 23 HDLC control circuit 24 parallel data I / F P1, P2 external terminals P1, P2 3 data compression / expansion Circuit 4 CPU (central control unit) 5 RAM 6 ROM 7 External device I / F (interface) 8 Bus line 91 Concealment device 92 Serial input / output I / F
Claims (2)
よび回線信号からシリアルデータへの復調を行なう変復
調回路と、この変復調回路を介して送受信されるシリア
ルデータをパラレルデータに変換するパラレル／シリア
ル変換回路と、このパラレル／シリアル変換回路に入出
力されるパラレルデータに対してＨＤＬＣフレームによ
る信号処理を行なうＨＤＬＣ制御回路と、このＨＤＬＣ
制御回路を外部のバスラインに接続するパラレル・デー
タ・インターフェイスとが半導体集積回路装置として集
積形成されるとともに、上記変復調回路と上記パラレル
／シリアル変換回路の各シリアル入出力が互いに切り離
し可能な状態でそれぞれに上記半導体集積回路装置の外
部端子へ導出されていることを特徴とする画像通信装
置。1. A modulation / demodulation circuit that modulates serial data into a line signal and demodulates a line signal into serial data, and a parallel / serial conversion circuit that converts serial data transmitted and received through the modulation / demodulation circuit into parallel data. And an HDLC control circuit for performing signal processing by an HDLC frame on parallel data input to and output from the parallel / serial conversion circuit, and the HDLC control circuit.
A parallel data interface for connecting the control circuit to an external bus line is formed integrally as a semiconductor integrated circuit device, and the serial input / output of the modulation / demodulation circuit and the parallel / serial conversion circuit can be separated from each other. An image communication device, each of which is led to an external terminal of the semiconductor integrated circuit device.
れるパラレルデータに対してＨＤＬＣフレームによるフ
ァクシミリ伝送制御を行なうＨＤＬＣ制御回路と、この
ＨＤＬＣ制御回路を外部のバスラインに接続するパラレ
ル・データ・インターフェイスと、変復調回路とパラレ
ル／シリアル変換回路との間でやり取りされるシリアル
データに対して秘匿処理を行なう秘匿装置とを備えた請
求項１記載の画像通信装置。2. An HDLC control circuit for performing facsimile transmission control by an HDLC frame on parallel data input / output to / from a parallel / serial conversion circuit, and a parallel data interface for connecting the HDLC control circuit to an external bus line. The image communication apparatus according to claim 1, further comprising: a secret device that performs a secret process on serial data exchanged between the modulation / demodulation circuit and the parallel / serial conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3173718A JP2538141B2 (en) | 1991-07-15 | 1991-07-15 | Image communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3173718A JP2538141B2 (en) | 1991-07-15 | 1991-07-15 | Image communication device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522614A JPH0522614A (en) | 1993-01-29 |
| JP2538141B2 true JP2538141B2 (en) | 1996-09-25 |
Family
ID=15965859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3173718A Expired - Fee Related JP2538141B2 (en) | 1991-07-15 | 1991-07-15 | Image communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538141B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4043422B2 (en) * | 2003-08-27 | 2008-02-06 | シャープ株式会社 | Image processing device |
-
1991
- 1991-07-15 JP JP3173718A patent/JP2538141B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522614A (en) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020051148A1 (en) | Image communication apparatus and method | |
| JP2538141B2 (en) | Image communication device | |
| JP2865937B2 (en) | Color still image transmission method | |
| JP3300375B2 (en) | Transmission device having encryption function | |
| JPH06253121A (en) | Picture processing method for picture transmission system | |
| JP3403033B2 (en) | Communication apparatus and method | |
| JP2793916B2 (en) | Image data transmission method and apparatus | |
| JP3733833B2 (en) | Data communication system | |
| JP3005412B2 (en) | Facsimile machine | |
| JP3343052B2 (en) | Facsimile machine | |
| JPH06112840A (en) | Coding decoding method and device therefor | |
| JPH0638053A (en) | Image transmitter and image processor | |
| JP3121981B2 (en) | Terminal device for encrypted communication | |
| JP3003602B2 (en) | Communication terminal device | |
| JPH03184477A (en) | Facsimile equipment | |
| JP2746288B2 (en) | Communication device | |
| JPH0295084A (en) | Confidential communication system of facsimile equipment | |
| JPH08163201A (en) | Adapter for communication | |
| JPS59127462A (en) | Facsimile equipment | |
| KR930002195B1 (en) | Facsimile telegraph | |
| JPH0219058A (en) | Facsimile equipment | |
| KR920009440B1 (en) | Information electrical transmission control method between facsimile and computer system | |
| JPH01181269A (en) | Facsimile equipment | |
| JPH0394565A (en) | Facsimile equipment | |
| JPS60111576A (en) | Facsimile transmission system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |