JP2538026Y2 - 両面基板の表裏接続構造 - Google Patents

両面基板の表裏接続構造

Info

Publication number
JP2538026Y2
JP2538026Y2 JP6327091U JP6327091U JP2538026Y2 JP 2538026 Y2 JP2538026 Y2 JP 2538026Y2 JP 6327091 U JP6327091 U JP 6327091U JP 6327091 U JP6327091 U JP 6327091U JP 2538026 Y2 JP2538026 Y2 JP 2538026Y2
Authority
JP
Japan
Prior art keywords
connector
double
circuit wiring
board
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6327091U
Other languages
English (en)
Other versions
JPH0518059U (ja
Inventor
博司 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP6327091U priority Critical patent/JP2538026Y2/ja
Publication of JPH0518059U publication Critical patent/JPH0518059U/ja
Application granted granted Critical
Publication of JP2538026Y2 publication Critical patent/JP2538026Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Multi-Conductor Connections (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、電子部品の実装密度向
上のために、両表面に回路配線が形成された両面基板の
表裏両表面間の回路配線を接続するための構造に関す
る。
【0002】
【従来の技術】図4は、典型的な従来技術の配線基板1
の斜視図である。配線基板1は、基板本体2の両表面2
a,2bに、それぞれ回路配線3,4;5,6が印刷な
どによって形成されて構成されている。回路配線3,5
は、それぞれランド7,8と接続されており、ランド
7,8には電子部品の端子などが半田付けされる。
【0003】一方、回路配線4,6は、基板本体2の一
方表面2aと他方表面2bとを接続するために設けられ
ており、これらの回路配線4,6は、スルーホール9の
外周に形成されたランド11,12とそれぞれ接続され
ている。前記回路配線3〜6およびランド7,8;1
1,12は、銅のエッチング処理などによって形成され
る。また、スルーホール9の内周面には、銅メッキ処理
などによって接続導体13が形成される。この接続導体
13によって前記ランド11,12は電気的に接続さ
れ、こうして回路配線4,6は電気的に接続される。
【0004】図5は他の従来技術の配線基板21の斜視
図であり、前述の配線基板1に対応する部分には同一の
参照符を付す。この配線基板21では、基板本体22の
一方表面22aと他方表面22bとを接続するための回
路配線4,6は、それぞれランド23,24に接続され
ている。ランド23は挿通孔25の外周に形成され、ラ
ンド24は挿通孔26の外周に形成されている。挿通孔
25,26は、相互に近接して配置される。前記挿通孔
25,26には、大略的にU字状の連結線27が挿通さ
れ、該連結線27が前記ランド23,24と半田付けさ
れることによって、回路配線4,6を電気的に接続する
ことができる。
【0005】
【考案が解決しようとする課題】上述の配線基板1で
は、スルーホール9は、たとえば数値制御のボール盤な
どで、たとえば前記一方表面2a側から1箇所ずつ穿孔
されてゆき、さらに他方表面2b側からバリなどを防止
するために再びドリルが当接されて形成される。したが
って、1箇所のスルーホール9を形成するために、両表
面2a,2b側からの2工程の穿孔作業が必要であり、
スルーホール9の数が増加すると、作業工程が飛躍的に
煩雑になる。また接続導体13を形成するためのメッキ
処理も必要になる。このようにスルーホール9を形成す
る配線基板1では、スルーホール9が形成されない配線
基板と比較して、コストが2倍程度にまで上昇してしま
う。
【0006】また配線基板21では、連結線27の半田
付けは手作業であり、したがってこの連結線27を用い
る接続箇所数が増加すると、工数がかかるとともに、作
業者が半田付けを忘れてしまい、不良が発生するおそれ
がある。
【0007】本考案の目的は、工数を削減して低コスト
化を図ることができる両面基板の表裏接続構造を提供す
ることである。
【0008】
【課題を解決するための手段】本考案は、一方表面に一
方回路配線が形成され、かつ他方表面に他方回路配線が
形成される両面基板の前記一方回路配線と他方回路配線
とを相互に電気的に接続する構造において、前記一方表
面に実装され、端子が一方回路配線にリフロー法によっ
て接続される第1コネクタと、前記一方表面に実装さ
れ、端子が両面基板を挿通して他方回路配線にディップ
法によって接続される第2コネクタと、前記第1および
第2コネクタ間を相互に電気的に接続する導体とを含む
ことを特徴とする両面基板の表裏接続構造である。
【0009】
【作用】本考案に従えば、両面基板の一方表面に形成さ
れた一方回路配線と他方表面に形成された他方回路配線
とを相互に電気的に接続するために、前記一方表面に第
1コネクタと第2コネクタとが実装される。第1コネク
タは、その端子が前記一方回路配線にリフロー法によっ
て半田付けされて接続されている。また第2コネクタ
は、その端子が両面基板を挿通して他方回路配線にディ
ップ法によって半田付けされて接続されている。
【0010】これらの第1および第2コネクタ間は、フ
レキシブルプリント基板や、フラットケーブルなどの導
体によって相互に電気的に接続される。前記第2コネク
タのための端子孔は、他の電子部品のための端子孔と同
時に形成することができ、また第1および第2コネクタ
は、他の電子部品とともに前記リフロー法およびディッ
プ法によって一括して半田付けが行われる。
【0011】したがって特別な加工を施すことなく、ま
た手作業によることなく、こうして低コストで両面基板
を形成することができる。
【0012】
【実施例】図1は、本考案の一実施例の配線基板31の
斜視図である。この配線基板31の基板本体32の一方
表面32aには、集積回路等の電子部品39などと電気
的に接続される複数の回路配線33が形成されるととも
に、基板本体32の他方表面32bと接続するために、
1または複数の回路配線34が形成されている。同様
に、前記他方表面32bには、電子部品40などと接続
される回路配線35が形成されるとともに、前記一方表
面32a側との接続用の回路配線36が形成されてい
る。
【0013】回路配線33はランド37に接続されてお
り、このランド37にはリフロー法によって前記一方表
面32aに実装された電子部品39の端子39aが半田
付けされて接続される。また、回路配線35はランド3
8に接続されており、このランド38には、前記一方表
面32a側に実装され、端子40aが端子孔41を挿通
して他方表面32b側に突出している電子部品40の前
記端子40aが、ディップ法によって半田付けされて接
続されている。
【0014】一方、前記各回路配線34は、ランド44
にそれぞれ接続されており、各ランド44には、第1コ
ネクタ51の各端子51aが、前記電子部品39の端子
39aとともに、リフロー法によって一括して半田56
(図2参照)によって半田付けされて接続される。ま
た、前記各回路配線36はそれぞれランド46と接続さ
れており、このランド46には、第2コネクタ61の各
端子61aが、前記電子部品40の端子40aととも
に、ディップ法によって一括して半田付けされて接続さ
れる。基板本体32の一方表面32aに実装される第2
コネクタ61の各端子61aは、前記端子孔41と同様
に、基板本体32の両表面32a,32b間を貫通して
形成されている端子孔65を挿通して、前述のように各
ランド46と半田66(図3参照)によって半田付けさ
れる。
【0015】上述のように形成される配線基板31にお
いて、まず基板本体32の両表面32a,32bに金属
メッキが行われ、次に前記回路配線33,34;35,
36およびランド37,44;38,46のためのエッ
チング処理が行われる。続いて端子孔41,65が数値
制御ボール盤などで形成され、こうして配線基板31が
完成する。
【0016】前記第1コネクタ51は、図2で示される
ように、電気絶縁性材料から成り、嵌合凹所52を有す
るコネクタ本体53と、前記コネクタ本体53に植設さ
れ、前記各端子51aと一体の導電性材料から成り、弾
発性を有する接点部材51bとを含んで構成されてい
る。同様に、前記第2コネクタ61は、図3で示すよう
に、電気絶縁性を有する材料から成り、嵌合凹所62を
有するコネクタ本体63と、導電性材料によって前記各
端子61aと一体で形成され、弾発性を有する接点部材
61bとを含んで構成されている。
【0017】コネクタ本体53の基板本体32側の表面
53aからは嵌合突起54が延設されており、この嵌合
突起54は前記基板本体32に形成された嵌合孔32c
内に嵌り込む。これによって第1コネクタ51の実装時
の位置決めが行われるとともに、後述するフレキシブル
基板71の着脱時において端子51aに過大な応力が加
わることを防止することができる。また第2コネクタ6
1の位置決めは、端子61aが前記端子孔65に嵌入す
ることによって行われる。
【0018】このように構成された第1および第2コネ
クタ51,61には、導体であるフレキシブル基板71
の両端部71a,71bがそれぞれ嵌入される。フレキ
シブル基板71は、可撓性の基板本体72上に、前記各
接点部材51b,61bに対応した導電パターン73が
形成され、さらに前記導電パターン73が被覆層74に
よって被覆されて形成されている。導電パターン73の
前記両端部71a,71b付近は被覆層74から露出し
ており、この露出部分73aが前記接点部材51b,6
1bに接触することによって、該導電パターン73を介
して接点部材51b,61b間が相互に電気的に接続さ
れる。
【0019】コネクタ51,61には、それぞれ把持部
材57,67が組込まれており、この把持部材57,6
7はフレキシブル基板71の両端部71a,71bの、
コネクタ51,61への着脱時に作業者によって把持さ
れる。
【0020】また、前記把持部材57,67と一体で案
内部材58,68が形成されており、この案内部材5
8,68は前記嵌合凹所52,62内に嵌り込む。この
案内部材58,68の一方表面58a,68aは前記基
板本体72と平行に形成され、また他方表面58b,6
8bはフレキシブル基板71の先端側になるにつれて、
基板本体72から離反してゆくように形成される。した
がって、フレキシブル基板71の端部71a,71bが
それぞれコネクタ51,61に嵌め込まれ、把持部材5
7,67を前記嵌合凹所52,62の方向へ移動させる
と、案内部材58,68の前記他方表面58b,68b
によって、接点部材51b,61bはその弾発力に抗し
て導電パターン73側に屈曲変位され、こうして導電パ
ターン73と接点部材51,61とが確実に電気的に接
続される。
【0021】このように本考案に従う配線基板31で
は、従来技術の項で述べたようなスルーホール9を形成
するなどの特別な加工を行うことなく、また連結線27
を半田付けするような煩雑な作業を行う必要もなく、電
子部品39,40とともに第1および第2コネクタ5
1,61を一括して半田付けすることによって、一方表
面32aの回路配線34と他方表面32bの回路配線3
6とを電気的に接続することができ、前記一方表面32
aと他方表面32bとの接続箇所数が多い場合でも、低
コストで配線基板31を作成することができる。
【0022】また、前記一方表面32aと他方表面32
bとの接続箇所は、任意の位置に設けることができ、配
線基板31の設計の自由度を向上することができる。
【0023】なお、第1および第2コネクタ51,61
間は、いわゆるフラットケーブルやワイヤハーネス等の
他の導体によって接続されてもよい。
【0024】
【考案の効果】以上のように本考案によれば、両面基板
の一方表面に第1および第2コネクタを実装し、前記一
方表面の一方回路配線と第1コネクタの端子とをリフロ
ー法によって半田付けして接続し、また他方表面の他方
回路配線と両面基板を挿通した第2コネクタの端子とを
ディップ法によって半田付けして接続し、さらに第1お
よび第2コネクタ間を導体によって接続するので、第2
コネクタのための端子孔は他の電子部品の端子孔と同時
に形成することができ、また第1および第2コネクタは
他の電子部品とともに一括して半田付けを行うことがで
きる。
【0025】したがって、特別な加工を施すことなく、
また手作業によることなく、こうして低コストで両面基
板を形成することができる。
【図面の簡単な説明】
【図1】本考案の一実施例の配線基板31の斜視図であ
る。
【図2】第1コネクタ51付近の断面図である。
【図3】第2コネクタ61付近の断面図である。
【図4】典型的な従来技術の配線基板1の斜視図であ
る。
【図5】他の従来技術の配線基板21の斜視図である。
【符号の説明】
31 配線基板 32 基板本体 33〜36 回路配線 37,38,44,46 ランド 39,40 電子部品 51 第1コネクタ 61 第2コネクタ 71 フレキシブル基板

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 一方表面に一方回路配線が形成され、か
    つ他方表面に他方回路配線が形成される両面基板の前記
    一方回路配線と他方回路配線とを相互に電気的に接続す
    る構造において、 前記一方表面に実装され、端子が一方回路配線にリフロ
    ー法によって接続される第1コネクタと、 前記一方表面に実装され、端子が両面基板を挿通して他
    方回路配線にディップ法によって接続される第2コネク
    タと、 前記第1および第2コネクタ間を相互に電気的に接続す
    る導体とを含むことを特徴とする両面基板の表裏接続構
    造。
JP6327091U 1991-08-09 1991-08-09 両面基板の表裏接続構造 Expired - Fee Related JP2538026Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6327091U JP2538026Y2 (ja) 1991-08-09 1991-08-09 両面基板の表裏接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6327091U JP2538026Y2 (ja) 1991-08-09 1991-08-09 両面基板の表裏接続構造

Publications (2)

Publication Number Publication Date
JPH0518059U JPH0518059U (ja) 1993-03-05
JP2538026Y2 true JP2538026Y2 (ja) 1997-06-04

Family

ID=13224442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6327091U Expired - Fee Related JP2538026Y2 (ja) 1991-08-09 1991-08-09 両面基板の表裏接続構造

Country Status (1)

Country Link
JP (1) JP2538026Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316509B2 (en) * 2004-06-30 2008-01-08 Intel Corporation Apparatus for electrical and optical interconnection

Also Published As

Publication number Publication date
JPH0518059U (ja) 1993-03-05

Similar Documents

Publication Publication Date Title
US5994648A (en) Three-dimensional molded sockets for mechanical and electrical component attachment
US6354871B1 (en) Connector-mounted substrate and method for assembling the same
JP2001230027A (ja) モジュラージャックコネクタ
JP2538026Y2 (ja) 両面基板の表裏接続構造
US10686267B2 (en) Mounting structure, structural component, and method for manufacturing mounting structure
JPH03252192A (ja) 混成集積回路部品及び組立方法
JPH0745977Y2 (ja) 基板接続構造
JP2007123165A (ja) コネクタ付回路基板
JPH09245859A (ja) コネクタの接続構造
JPH10189182A (ja) 表面実装型電気コネクタ
JPH0616426Y2 (ja) コネクタ
JPS58300Y2 (ja) プリント板
JPS598374Y2 (ja) プリント板
JP2020126725A (ja) プレスフィット端子、及び、端子付き基板
JPH07282873A (ja) 基板用コネクタ及びこれを用いた接続方法
JPH0755011Y2 (ja) プリント基板の接続装置
JPH04357682A (ja) コネクタリード
JPH0710969U (ja) プリント基板
JPH0680879B2 (ja) 印刷配線基板接続装置
JPH06350216A (ja) プリント基板
JPH07297542A (ja) フレキシブルプリント基板のハンダ接続方法
JPH0722277A (ja) チップ型電子部品
JPH0562067U (ja) 回路基板
JP2019016554A (ja) 端子金具
JP2000306626A (ja) コネクタ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970128

LAPS Cancellation because of no payment of annual fees