JP2536390B2 - 半導体レ―ザおよびその製造方法 - Google Patents
半導体レ―ザおよびその製造方法Info
- Publication number
- JP2536390B2 JP2536390B2 JP5093460A JP9346093A JP2536390B2 JP 2536390 B2 JP2536390 B2 JP 2536390B2 JP 5093460 A JP5093460 A JP 5093460A JP 9346093 A JP9346093 A JP 9346093A JP 2536390 B2 JP2536390 B2 JP 2536390B2
- Authority
- JP
- Japan
- Prior art keywords
- diffraction grating
- semiconductor laser
- face
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Diffracting Gratings Or Hologram Optical Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体レーザに関し、特
に相互変調歪特性に優れる半導体レーザに関する。
に相互変調歪特性に優れる半導体レーザに関する。
【０００２】
【従来の技術】サブキャリア多重光伝送方式などに用い
られるアナログ変調光源には、高効率で相互変調歪の小
さい単一軸モード半導体レーザが要求されている。例え
ば移動通信システム用では３次相互変調歪（３ｒｄ ｉ
ｎｔｅｒｍｏｄｕｌａｔｉｏｎｄｉｓｔｏｒｔｉｏｎ；
ＩＭＤ3 ）が十分に小さい素子が要求されている。
られるアナログ変調光源には、高効率で相互変調歪の小
さい単一軸モード半導体レーザが要求されている。例え
ば移動通信システム用では３次相互変調歪（３ｒｄ ｉ
ｎｔｅｒｍｏｄｕｌａｔｉｏｎｄｉｓｔｏｒｔｉｏｎ；
ＩＭＤ3 ）が十分に小さい素子が要求されている。
【０００３】分布帰還型半導体レーザ（ＤＦＢレーザ）
は単一モード性が良好であり、アナログ変調用光源に用
いられつつあるが、通常のＤＦＢレーザでは共振器方向
のキャリアおよび電界強度分布不均一のために電流−光
出力（Ｉ−Ｌ）特性の線形性が不十分で相互変調歪特性
も優れたものではなかった。
は単一モード性が良好であり、アナログ変調用光源に用
いられつつあるが、通常のＤＦＢレーザでは共振器方向
のキャリアおよび電界強度分布不均一のために電流−光
出力（Ｉ−Ｌ）特性の線形性が不十分で相互変調歪特性
も優れたものではなかった。
【０００４】ところで、特開昭６２−２１９６８４号公
報では共振器方向の前面側の一部に回折格子を形成した
分布帰還形半導体レーザが提案されている。これは、前
面に低反射膜、後面に高反射膜を施し、前面から共振器
内部に向かって回折格子を形成した構造である。
報では共振器方向の前面側の一部に回折格子を形成した
分布帰還形半導体レーザが提案されている。これは、前
面に低反射膜、後面に高反射膜を施し、前面から共振器
内部に向かって回折格子を形成した構造である。
【０００５】図１８に特開昭６２−２１９６８４号公報
の発明の半導体レーザの構造を示す。従来の半導体レー
ザは低反射率の端面１２０側から共振器の内部に向かっ
て部分的に回折格子１２２を形成した構造である。この
構造では低反射率の端面１２０における回折格子の位相
により素子特性のばらつきが生じ、歩留りがよくなかっ
た。
の発明の半導体レーザの構造を示す。従来の半導体レー
ザは低反射率の端面１２０側から共振器の内部に向かっ
て部分的に回折格子１２２を形成した構造である。この
構造では低反射率の端面１２０における回折格子の位相
により素子特性のばらつきが生じ、歩留りがよくなかっ
た。
【０００６】
【発明が解決しようとする課題】従来の半導体レーザは
アナログ変調を目的としたものではなく、相互変調歪特
性については何ら保障されていなかった。
アナログ変調を目的としたものではなく、相互変調歪特
性については何ら保障されていなかった。
【０００７】本発明の目的は、半導体レ−ザのアナログ
変調歪特性、および歪特性を考慮した歩留りを改善し、
低歪アナログ変調用半導体レ−ザを高歩留りで得ること
にある。
変調歪特性、および歪特性を考慮した歩留りを改善し、
低歪アナログ変調用半導体レ−ザを高歩留りで得ること
にある。
【０００８】
【課題を解決するための手段】本発明の半導体レーザ
は、共振器方向において一部にのみ回折格子が形成され
かつ共振器方向において全体にわたって活性層が形成さ
れ、光出射端面に低反射膜が形成され反対側端面に高反
射膜が形成されたアナログ変調用半導体レ−ザであっ
て、回折格子を形成する領域が光出射端面側にかたよ
り、前記回折格子形成領域が光出射端面から離れて設け
られ、かつ共振器方向の電界強度分布がほぼ均一である
ことを特徴とする。
は、共振器方向において一部にのみ回折格子が形成され
かつ共振器方向において全体にわたって活性層が形成さ
れ、光出射端面に低反射膜が形成され反対側端面に高反
射膜が形成されたアナログ変調用半導体レ−ザであっ
て、回折格子を形成する領域が光出射端面側にかたよ
り、前記回折格子形成領域が光出射端面から離れて設け
られ、かつ共振器方向の電界強度分布がほぼ均一である
ことを特徴とする。
【０００９】または、共振器方向において一部にのみ回
折格子が形成されかつ共振器方向において全体にわたっ
て活性層が形成され、光出射端面に低反射膜が形成され
反対側端面に高反射膜が形成されたアナログ変調用半導
体レ−ザであって、端面から回折格子形成領域の端まで
の距離が短い方の側、あるいは端面に接した側の回折格
子の結合係数が他方の側の回折格子の結合係数よりも大
きくし、共振器方向の電界強度分布がほぼ均一であるこ
とを特徴とする。
折格子が形成されかつ共振器方向において全体にわたっ
て活性層が形成され、光出射端面に低反射膜が形成され
反対側端面に高反射膜が形成されたアナログ変調用半導
体レ−ザであって、端面から回折格子形成領域の端まで
の距離が短い方の側、あるいは端面に接した側の回折格
子の結合係数が他方の側の回折格子の結合係数よりも大
きくし、共振器方向の電界強度分布がほぼ均一であるこ
とを特徴とする。
【００１０】または、共振器方向において一部にのみ回
折格子が形成されかつ共振器方向において全体にわたっ
て活性層が形成され、光出射端面に低反射膜が形成され
反対側端面に高反射膜が形成されたアナログ変調用半導
体レ−ザであって、回折格子を形成する領域内の少なく
とも一ヵ所に位相シフトを有し、共振器方向の電界強度
分布がほぼ均一であることを特徴とする。
折格子が形成されかつ共振器方向において全体にわたっ
て活性層が形成され、光出射端面に低反射膜が形成され
反対側端面に高反射膜が形成されたアナログ変調用半導
体レ−ザであって、回折格子を形成する領域内の少なく
とも一ヵ所に位相シフトを有し、共振器方向の電界強度
分布がほぼ均一であることを特徴とする。
【００１１】または光出射側端面に形成された分布反射
器領域と反対側に形成された活性領域を有するアナログ
変調用分布反射型半導体レ−ザであって、活性領域側の
端面に高反射率のコ−ティングが施されたことを特徴と
する。
器領域と反対側に形成された活性領域を有するアナログ
変調用分布反射型半導体レ−ザであって、活性領域側の
端面に高反射率のコ−ティングが施されたことを特徴と
する。
【００１２】また、本発明による前記の半導体レーザの
製造方法は、半導体基板上にホトレジストを均一に塗布
する工程と、二光束干渉法により、ホトレジスト上に回
折格子パターンを露光する工程と、回折格子を形成しな
い領域にのみ選択的に光を照射して露光する工程と、前
記レジストパターンをマスクとして半導体基板をエッチ
ングし回折格子を形成する工程と、前記回折格子を埋め
込み、さらにその上に活性層、クラッド層を成長する工
程とを備えることを特徴とする。
製造方法は、半導体基板上にホトレジストを均一に塗布
する工程と、二光束干渉法により、ホトレジスト上に回
折格子パターンを露光する工程と、回折格子を形成しな
い領域にのみ選択的に光を照射して露光する工程と、前
記レジストパターンをマスクとして半導体基板をエッチ
ングし回折格子を形成する工程と、前記回折格子を埋め
込み、さらにその上に活性層、クラッド層を成長する工
程とを備えることを特徴とする。
【００１３】または、半導体基板上にＳｉＯ2あるいは
Ｓｉ3Ｎ4 膜を形成する工程と、回折格子を形成しない領
域の前記ＳｉＯ2あるいはＳｉ3Ｎ4膜を残して前記Ｓｉ
Ｏ 2 あるいはＳｉ 3 Ｎ 4 膜を除去する工程と、その上にホ
トレジストを塗布する工程と、前記ホトレジストを二光
束干渉法により露光し、レジストパタ−ンを形成する工
程と、前記レジストパタ−ンをマスクとして半導体基板
をエッチングし回折格子を形成する工程と、前記ＳｉＯ
2あるいはＳｉ3Ｎ4膜を除去する工程と、前記回折格子
を埋め込み、さらにその上に活性層、クラッド層を成長
する工程とを備えることを特徴とする請求項１または２
または３または４記載の半導体レ−ザの製造方法。
Ｓｉ3Ｎ4 膜を形成する工程と、回折格子を形成しない領
域の前記ＳｉＯ2あるいはＳｉ3Ｎ4膜を残して前記Ｓｉ
Ｏ 2 あるいはＳｉ 3 Ｎ 4 膜を除去する工程と、その上にホ
トレジストを塗布する工程と、前記ホトレジストを二光
束干渉法により露光し、レジストパタ−ンを形成する工
程と、前記レジストパタ−ンをマスクとして半導体基板
をエッチングし回折格子を形成する工程と、前記ＳｉＯ
2あるいはＳｉ3Ｎ4膜を除去する工程と、前記回折格子
を埋め込み、さらにその上に活性層、クラッド層を成長
する工程とを備えることを特徴とする請求項１または２
または３または４記載の半導体レ−ザの製造方法。
【００１４】
【作用】以下に本発明の原理について説明する。
【００１５】図１に請求項１に基づく本発明の半導体レ
ーザの一構造を示す。この半導体レーザによれば劈開位
置に回折格子が存在しないので従来の図１８に示した半
導体レーザと比べ素子特性のばらつきが低減され歩留り
が改善される。
ーザの一構造を示す。この半導体レーザによれば劈開位
置に回折格子が存在しないので従来の図１８に示した半
導体レーザと比べ素子特性のばらつきが低減され歩留り
が改善される。
【００１６】図２に請求項２に基づく本発明の半導体レ
ーザの一構造を示す。端面側の回折格子の結合係数を大
きくしたものの一例である。図３にこの発明の半導体レ
ーザの共振器方向の電界強度分布を従来の半導体レーザ
と合わせて示す。図３から端面側の回折格子の結合係数
を大きく、共振器内部で小さくすることにより電界強度
分布が均一化されていることがわかる。したがって本発
明の半導体レーザにより電流−光出力特性の線形性が改
善され相互変調歪が低減される。
ーザの一構造を示す。端面側の回折格子の結合係数を大
きくしたものの一例である。図３にこの発明の半導体レ
ーザの共振器方向の電界強度分布を従来の半導体レーザ
と合わせて示す。図３から端面側の回折格子の結合係数
を大きく、共振器内部で小さくすることにより電界強度
分布が均一化されていることがわかる。したがって本発
明の半導体レーザにより電流−光出力特性の線形性が改
善され相互変調歪が低減される。
【００１７】図４に請求項３に基づく本発明の半導体レ
ーザの一構造を示す。また、図５にこの発明の半導体レ
ーザの共振器方向の電界強度分布を従来の半導体レーザ
と比較して示す。図５から図４において回折格子７を形
成した領域に位相シフト部６を形成することにより、こ
の部分で電界強度のピークが現れ、この結果、共振器方
向の電界強度分布の均一性が改善されていることがわか
る。また通常のλ／４位相シフト型分布帰還型レーザと
同様に、副モードの発振が抑制されるため、発振縦モー
ドの安定性を向上させることが可能である。また、複数
の位相シフト部を形成することにより、電界強度の均一
性はさらに改善される。
ーザの一構造を示す。また、図５にこの発明の半導体レ
ーザの共振器方向の電界強度分布を従来の半導体レーザ
と比較して示す。図５から図４において回折格子７を形
成した領域に位相シフト部６を形成することにより、こ
の部分で電界強度のピークが現れ、この結果、共振器方
向の電界強度分布の均一性が改善されていることがわか
る。また通常のλ／４位相シフト型分布帰還型レーザと
同様に、副モードの発振が抑制されるため、発振縦モー
ドの安定性を向上させることが可能である。また、複数
の位相シフト部を形成することにより、電界強度の均一
性はさらに改善される。
【００１８】図６に請求項４に基づく本発明の半導体レ
−ザの一構造を示す。これは分布反射型半導体レ−ザの
回折格子の形成された分布反射器領域８の反対側の端面
１０に高反射率膜１３を施し回折格子側の端面９から光
出力をとりだすようにした構造である。図７にこの発明
の半導体レ−ザと従来の半導体レ−ザについてＩＭＤ3
＜−８０ｄＢｃを満足する素子の割合を歩留り（ＹＩＥ
ＬＤ％）とし、結合係数Κを変化させて計算した結果を
示す。このようにすれば回折格子の形成された領域で電
流注入に伴う電界強度分布パタ−ンの変動が小さくなり
電流−光出力特性の線形性が改善される。また、図７か
ら本発明の半導体レ−ザにより歩留りが改善されている
ことがわかる。また、歩留りの結合係数に対する依存性
が小さく、結合係数の厳密な制御が不必要となることも
わかる。
−ザの一構造を示す。これは分布反射型半導体レ−ザの
回折格子の形成された分布反射器領域８の反対側の端面
１０に高反射率膜１３を施し回折格子側の端面９から光
出力をとりだすようにした構造である。図７にこの発明
の半導体レ−ザと従来の半導体レ−ザについてＩＭＤ3
＜−８０ｄＢｃを満足する素子の割合を歩留り（ＹＩＥ
ＬＤ％）とし、結合係数Κを変化させて計算した結果を
示す。このようにすれば回折格子の形成された領域で電
流注入に伴う電界強度分布パタ−ンの変動が小さくなり
電流−光出力特性の線形性が改善される。また、図７か
ら本発明の半導体レ−ザにより歩留りが改善されている
ことがわかる。また、歩留りの結合係数に対する依存性
が小さく、結合係数の厳密な制御が不必要となることも
わかる。
【００１９】
【実施例】以下に、本発明の１．３μｍ帯半導体レーザ
における実施例を図面を用いて説明する。 （実施例１）まず、第１の実施例について図８、図９、
図１０を用いて説明する。
における実施例を図面を用いて説明する。 （実施例１）まず、第１の実施例について図８、図９、
図１０を用いて説明する。
【００２０】図８に本発明の半導体レーザの製造工程を
示す。図８（ａ）に示すようにｎ型ＩｎＰ基板上２０に
ホトレジスト２１を塗布し、二光束干渉露光法により周
期２０２５オングストロ−ム（以下Ａとする）のレジス
トパターンを露光する。次いで図８（ｂ）に示すように
回折格子を形成しない領域にのみ露光するようなマスク
パターンのマスク２４を用いて密着露光し現像すること
により図８（ｃ）に示すように部分的に回折格子が形成
されたパターンが形成される。このようにして形成され
たレジストパターンをマスクとしてエッチングすると、
図８（ｄ）に示すように部分的に深さ４００Ａの回折格
子２５を形成することができる。この場合、回折格子の
結合係数は４０ｃｍ- 1 となる。
示す。図８（ａ）に示すようにｎ型ＩｎＰ基板上２０に
ホトレジスト２１を塗布し、二光束干渉露光法により周
期２０２５オングストロ−ム（以下Ａとする）のレジス
トパターンを露光する。次いで図８（ｂ）に示すように
回折格子を形成しない領域にのみ露光するようなマスク
パターンのマスク２４を用いて密着露光し現像すること
により図８（ｃ）に示すように部分的に回折格子が形成
されたパターンが形成される。このようにして形成され
たレジストパターンをマスクとしてエッチングすると、
図８（ｄ）に示すように部分的に深さ４００Ａの回折格
子２５を形成することができる。この場合、回折格子の
結合係数は４０ｃｍ- 1 となる。
【００２１】また、この工程ではウエハの端に劈開時の
目標となるパターンも同時に形成している。
目標となるパターンも同時に形成している。
【００２２】この回折格子上に、図８（ｅ）のようにｎ
−ＩｎＧａＡｓＰ光ガイド層２６を１０００Ａ、多重量
子井戸（ＭＱＷ）活性層２７、ｐ−ＩｎＰクラッド層２
８を約０．５μｍの膜厚でＭＯＶＰＥ法により形成す
る。
−ＩｎＧａＡｓＰ光ガイド層２６を１０００Ａ、多重量
子井戸（ＭＱＷ）活性層２７、ｐ−ＩｎＰクラッド層２
８を約０．５μｍの膜厚でＭＯＶＰＥ法により形成す
る。
【００２３】ＭＱＷ活性層について図９を用いて説明す
る。図９はＭＱＷのバンド構造の一実施例を示したもの
である。これは、量子井戸層３０が１．４μｍ波長組
成、厚さ６２Ａで障壁層３１が１．１３μｍ波長組成、
厚さ１００Ａにし、これを１０周期繰り返し、両側に
１．１３μｍ波長組成のＳＣＨ層３２、３３をｐ層側、
ｎ層側にそれぞれ６００Ａ、３００Ａの厚さで設けた構
造である。
る。図９はＭＱＷのバンド構造の一実施例を示したもの
である。これは、量子井戸層３０が１．４μｍ波長組
成、厚さ６２Ａで障壁層３１が１．１３μｍ波長組成、
厚さ１００Ａにし、これを１０周期繰り返し、両側に
１．１３μｍ波長組成のＳＣＨ層３２、３３をｐ層側、
ｎ層側にそれぞれ６００Ａ、３００Ａの厚さで設けた構
造である。
【００２４】これらの層を形成後、ポジ型ホトレジスト
を塗布し、露光、エッチングによりメサストライプを形
成する。
を塗布し、露光、エッチングによりメサストライプを形
成する。
【００２５】この後、ＬＰＥ法によりｐ−ＩｎＰ電流ブ
ロック層、ｎ−ＩｎＰ電流ブロック層、ｐ−ＩｎＰクラ
ッド層、波長１．４μｍ組成のｐ−ＩｎＧａＡｓＰキャ
ップ層を通常の埋め込み成長により形成する。次いで電
極を蒸着し、劈開によりバーに切り出す。劈開において
は回折格子パターン形成時に設けた目印を用い、回折格
子の端が前面から約２０μｍとなるように切り出した。
ロック層、ｎ−ＩｎＰ電流ブロック層、ｐ−ＩｎＰクラ
ッド層、波長１．４μｍ組成のｐ−ＩｎＧａＡｓＰキャ
ップ層を通常の埋め込み成長により形成する。次いで電
極を蒸着し、劈開によりバーに切り出す。劈開において
は回折格子パターン形成時に設けた目印を用い、回折格
子の端が前面から約２０μｍとなるように切り出した。
【００２６】次いで、前面低反射率膜４０及び、後面に
ＳｉＮ膜により後面に７５％の反射率の高反射率膜４１
を施し、チップに切り出す。このようにして作成された
素子の断面図を図１０に示す。
ＳｉＮ膜により後面に７５％の反射率の高反射率膜４１
を施し、チップに切り出す。このようにして作成された
素子の断面図を図１０に示す。
【００２７】この素子は１．３１μｍで発振し、試作し
た素子をモジュール化し、２信号で３次相互変調歪を測
定した結果、平均ファイバー出力５ｍＷ、変調度２０％
で−８５ｄＢｃと非常に良好な歪特性を得ることができ
た。比較として従来の構造の半導体レーザを作製したと
ころ３次相互変調歪ＩＭＤ3 は−７８ｄＢｃであった。
また、ＩＭＤ3 ＜−８０ｄＢｃを満足する素子の割合
（歩留り）は、従来の半導体レーザで１２％程度であっ
たのに対して、本発明の半導体レーザでは１８％であっ
た。 （実施例２）次に図１１〜図１３を用いて第２の実施例
について説明する。
た素子をモジュール化し、２信号で３次相互変調歪を測
定した結果、平均ファイバー出力５ｍＷ、変調度２０％
で−８５ｄＢｃと非常に良好な歪特性を得ることができ
た。比較として従来の構造の半導体レーザを作製したと
ころ３次相互変調歪ＩＭＤ3 は−７８ｄＢｃであった。
また、ＩＭＤ3 ＜−８０ｄＢｃを満足する素子の割合
（歩留り）は、従来の半導体レーザで１２％程度であっ
たのに対して、本発明の半導体レーザでは１８％であっ
た。 （実施例２）次に図１１〜図１３を用いて第２の実施例
について説明する。
【００２８】回折格子のパタンを形成する前に図１１
（ａ）に示すように、半導体基板５０上の回折格子を形
成しない領域にＳｉＯ2 膜５１を形成する。次いで、図
１１（ｂ）に示すようにホトレジスト５２を前面に塗布
し二光束干渉露光法により回折格子パターンを露光す
る。この後現像し、図１１（ｃ）に示すようにレジスト
パターンを形成し、これをマスクとしてエッチングする
ことにより図１１（ｂ）に示すように回折格子５３を形
成する。ここでは、回折格子の深さは結合係数が約３０
ｃｍ- 1 になるように形成した。この後、ホトレジスト
およびＳｉＯ2 膜５１を除去し、実施例１と同様に各層
を形成し、メサストライプ形成、埋め込み成長を経て作
製した。また、前面に１％、後面に９０％の反射率の反
射膜の反射膜コーティング６０、６１を施した。このよ
うにして作製した素子の断面図を図１２に示す。この場
合、歩留りは２０％となった。
（ａ）に示すように、半導体基板５０上の回折格子を形
成しない領域にＳｉＯ2 膜５１を形成する。次いで、図
１１（ｂ）に示すようにホトレジスト５２を前面に塗布
し二光束干渉露光法により回折格子パターンを露光す
る。この後現像し、図１１（ｃ）に示すようにレジスト
パターンを形成し、これをマスクとしてエッチングする
ことにより図１１（ｂ）に示すように回折格子５３を形
成する。ここでは、回折格子の深さは結合係数が約３０
ｃｍ- 1 になるように形成した。この後、ホトレジスト
およびＳｉＯ2 膜５１を除去し、実施例１と同様に各層
を形成し、メサストライプ形成、埋め込み成長を経て作
製した。また、前面に１％、後面に９０％の反射率の反
射膜の反射膜コーティング６０、６１を施した。このよ
うにして作製した素子の断面図を図１２に示す。この場
合、歩留りは２０％となった。
【００２９】また、別の例として図１３に示すように結
合係数７０ｃｍ-1の回折格子７２を６０μｍの長さで形
成し、前面に０．１％の低反射率７０、後面に９８％の
高反射率膜７１のコ−ティングを施した共振器長２２０
μｍの素子を同様に作製したところ、歩留りは約２２％
であった。
合係数７０ｃｍ-1の回折格子７２を６０μｍの長さで形
成し、前面に０．１％の低反射率７０、後面に９８％の
高反射率膜７１のコ−ティングを施した共振器長２２０
μｍの素子を同様に作製したところ、歩留りは約２２％
であった。
【００３０】なお、本実施例では多重量子井戸活性層を
用いたが、バルク活性層を用いた場合にでも同様の効果
が得られる。また１．５μｍ帯レーザの場合でも同様な
結果が得られる。 （実施例３）次いで第３の実施例について図１４、図１
５を用いて説明する。
用いたが、バルク活性層を用いた場合にでも同様の効果
が得られる。また１．５μｍ帯レーザの場合でも同様な
結果が得られる。 （実施例３）次いで第３の実施例について図１４、図１
５を用いて説明する。
【００３１】図１４に本発明の半導体レーザの製造工程
を示す。まず図１４（ａ）に示すようにＩｎＰ基板８０
に電子ビーム露光用レジスト８１を塗布する。ついで、
電子ビーム露光により図１４（ｂ）にしめすような回折
格子パターンを形成する。このパターンを拡大したもの
を図１４（ｃ）に示す。このパターンは周期が２０４８
Ａで、１周期内における露光部と非露光部の比が１：１
から１：１０まで除々に変化するパターンである。この
パターンを用いてエッチングにより図１４（ｄ）に示す
ようにＩｎＰ基板上に回折格子８２を形成する。また、
この工程で劈開位置の目印も同時に形成する。
を示す。まず図１４（ａ）に示すようにＩｎＰ基板８０
に電子ビーム露光用レジスト８１を塗布する。ついで、
電子ビーム露光により図１４（ｂ）にしめすような回折
格子パターンを形成する。このパターンを拡大したもの
を図１４（ｃ）に示す。このパターンは周期が２０４８
Ａで、１周期内における露光部と非露光部の比が１：１
から１：１０まで除々に変化するパターンである。この
パターンを用いてエッチングにより図１４（ｄ）に示す
ようにＩｎＰ基板上に回折格子８２を形成する。また、
この工程で劈開位置の目印も同時に形成する。
【００３２】この後、光ガイド層、活性層、ｐクラッド
層を成長後、メサエッチングし通常の埋め込み成長によ
り電流ブロック層、キャップ層を成長する。この後両面
に電極を蒸着し、劈開によりバーに切り出し前面、後面
にそれぞれコーティングを施し、チップに切り出した。
層を成長後、メサエッチングし通常の埋め込み成長によ
り電流ブロック層、キャップ層を成長する。この後両面
に電極を蒸着し、劈開によりバーに切り出し前面、後面
にそれぞれコーティングを施し、チップに切り出した。
【００３３】図１５に、このようにして作製した素子の
断面図を示す。本実施例では前面に１％の反射率、後面
に７５％のコ−ティングそれぞれ９０、９１を施し、前
面側から１００μｍの領域まで回折格子９２が形成さ
れ、結合係数は、前面側端面で７０ｃｍ-1、共振器内部
の端で３０ｃｍ-1になっている。
断面図を示す。本実施例では前面に１％の反射率、後面
に７５％のコ−ティングそれぞれ９０、９１を施し、前
面側から１００μｍの領域まで回折格子９２が形成さ
れ、結合係数は、前面側端面で７０ｃｍ-1、共振器内部
の端で３０ｃｍ-1になっている。
【００３４】このような素子の３次相互変調歪を評価し
たところ−８５ｄＢｃであった。これは、従来の半導体
レーザに対して７ｄＢｃの改善となっている。 （実施例４）次に第４の実施例について図１６を用いて
説明する。図１６は本発明の一実施例を示す図である。
本実施例では、前面１％、後面７５％コーティングをそ
れぞれ施し、前面から１００μｍの領域までＫ＝５０ｃ
ｍ- 1 の回折格子１０２を形成した構造で、回折格子形
成領域内の前面から７０μｍの位置にλ／４位相シフト
部１０４を設けた構造である。
たところ−８５ｄＢｃであった。これは、従来の半導体
レーザに対して７ｄＢｃの改善となっている。 （実施例４）次に第４の実施例について図１６を用いて
説明する。図１６は本発明の一実施例を示す図である。
本実施例では、前面１％、後面７５％コーティングをそ
れぞれ施し、前面から１００μｍの領域までＫ＝５０ｃ
ｍ- 1 の回折格子１０２を形成した構造で、回折格子形
成領域内の前面から７０μｍの位置にλ／４位相シフト
部１０４を設けた構造である。
【００３５】この素子の３次相互変調歪を評価したとこ
ろ、−８２ｄＢｃであった。また、発振主モードと副モ
ードの強度比（副モード抑圧比）を測定したところ、従
来の半導体レーザの場合３８ｄＢｃであったのに対し、
位相シフト部を設けた素子では３５ｄＢｃであり、発振
の単一モード性が改善された。
ろ、−８２ｄＢｃであった。また、発振主モードと副モ
ードの強度比（副モード抑圧比）を測定したところ、従
来の半導体レーザの場合３８ｄＢｃであったのに対し、
位相シフト部を設けた素子では３５ｄＢｃであり、発振
の単一モード性が改善された。
【００３６】また、位相シフト部における位相シフト量
はλ／８〜λ／２の範囲の場合において本実施例と同等
の効果が得られた。 （実施例５）次いで第５の実施例について図１７を用い
て説明する。
はλ／８〜λ／２の範囲の場合において本実施例と同等
の効果が得られた。 （実施例５）次いで第５の実施例について図１７を用い
て説明する。
【００３７】図１７は本発明の一実施例における素子の
断面図である。本実施例では、前面から１００μｍの領
域１１４を分布反射器とした分布反射型レ−ザの前面に
１％、後面に７５％のコ−ティングをそれぞれ施し、回
折格子１１２の結合係数を５０ｃｍ-1となるようにした
構造である。
断面図である。本実施例では、前面から１００μｍの領
域１１４を分布反射器とした分布反射型レ−ザの前面に
１％、後面に７５％のコ−ティングをそれぞれ施し、回
折格子１１２の結合係数を５０ｃｍ-1となるようにした
構造である。
【００３８】この素子の３次相互変調歪を評価したとろ
−８３ｄＢｃであった。また、ＩＭＤ3 ＜−８０ｄＢｃ
を満足する素子の割合は２５％であった。
−８３ｄＢｃであった。また、ＩＭＤ3 ＜−８０ｄＢｃ
を満足する素子の割合は２５％であった。
【００３９】また、後面に種々の反射率の高反射膜を施
して素子を作製し評価したところ、４０％〜９８％の反
射率の範囲で本実施例の場合と同等の効果が得られた。
して素子を作製し評価したところ、４０％〜９８％の反
射率の範囲で本実施例の場合と同等の効果が得られた。
【００４０】
【発明の効果】本発明の半導体レーザによれば、低価格
の低歪アナログ変調用半導体レーザを提供することが可
能となる。
の低歪アナログ変調用半導体レーザを提供することが可
能となる。
【図面の簡単な説明】
【図１】本発明の原理を示す図。
【図２】本発明の原理を示す図。
【図３】本発明の原理を示す図。
【図４】本発明の原理を示す図。
【図５】本発明の原理を示す図。
【図６】本発明の原理を示す図。
【図７】本発明の原理を示す図。
【図８】本発明の製造工程を説明するための図。
【図９】本発明の一実施例を説明するための図。
【図１０】本発明の一実施例を説明するための図。
【図１１】本発明の製造工程を説明するための図。
【図１２】本発明の一実施例を説明するための図。
【図１３】本発明の一実施例を説明するための図。
【図１４】本発明の製造工程を説明するための図。
【図１５】本発明の一実施例を説明するための図。
【図１６】本発明の一実施例を説明するための図。
【図１７】本発明の一実施例を説明するための図。
【図１８】従来例を説明するための図。
２，３ 活性領域 １，４ 回折格子 ５ 活性領域 ６ 位相シフト ７ 回折格子 ８ 分布反射器（ＤＢＲ）領域 ９ 端面 １０ 端面 １１ 回折格子 １２ 活性領域 １３ 高反射率膜 ２０ ｎ型ＩｎＰ基板 ２１ ホトレジスト ２２ ホトレジストの感光部分 ２３ ホトレジストの非感光部分 ２４ ホトマスク ２５ 回折格子 ２６ ｎ−ＩｎＧａＡｓＰ光ガイド層 ２７ 多重量子井戸（ＭＱＷ）活性層 ２８ ｐ−ＩｎＰクラッド層 ３０ 井戸層 ３１ 障壁層 ３２，３３ ＳＣＨ層 ４０ 低反射率膜 ４１ 高反射率膜 ４２ 回折格子 ４３ 活性領域 ５０ ｎ型ＩｎＰ基板 ５１ ＳｉＯ2 基板 ５２ ホトレジスト ５３ 回折格子 ６０ 低反射率膜 ６１ 高反射率膜 ６２ 回折格子 ６３ 活性領域 ７０ 低反射率膜 ７１ 高反射率膜 ７２ 回折格子 ７３ 活性領域 ８０ ｎ−ＩｎＰ基板 ８１ 電子ビーム露光用レジスト ８２ 回折格子 ９０ 低反射率膜 ９１ 高反射率膜 ９２ 回折格子 ９３ 活性領域 １００ 低反射率膜 １０１ 高反射率膜 １０２ 回折格子 １０３ 活性領域 １０４ λ／４位相シフト部 １１０ 低反射率膜 １１１ 高反射率膜 １１２ 回折格子 １１３ 活性領域 １１４ 分布反射器（ＤＢＲ）領域 １２０ 低反射率の端面 １２１ 高反射率の端面 １２２ 回折格子 １２３ 活性領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−274192（ＪＰ，Ａ) 特開 平３−192788（ＪＰ，Ａ) 特開 平１−224767（ＪＰ，Ａ) 特開 平１−225189（ＪＰ，Ａ) 特開 平５−121837（ＪＰ，Ａ)
Claims (6)
- 【請求項１】共振器方向において一部にのみ回折格子が
形成されかつ共振器方向において全体にわたって活性層
が形成され、光出射端面に低反射膜が形成され反対側端
面に高反射膜が形成されたアナログ変調用半導体レ−ザ
であって、回折格子を形成する領域が光出射端面側にか
たより、前記回折格子形成領域が光出射端面から離れて
設けられ、かつ共振器方向の電界強度分布がほぼ均一で
あることを特徴とする半導体レ−ザ。 - 【請求項２】共振器方向において一部にのみ回折格子が
形成されかつ共振器方向において全体にわたって活性層
が形成され、光出射端面に低反射膜が形成され反対側端
面に高反射膜が形成されたアナログ変調用半導体レ−ザ
であって、端面から回折格子形成領域の端までの距離が
短い方の側、あるいは端面に接した側の回折格子の結合
係数が他方の側の回折格子の結合係数よりも大きくし、
共振器方向の電界強度分布がほぼ均一であることを特徴
とする半導体レ−ザ。 - 【請求項３】共振器方向において一部にのみ回折格子が
形成されかつ共振器方向において全体にわたって活性層
が形成され、光出射端面に低反射膜が形成され反対側端
面に高反射膜が形成されたアナログ変調用半導体レ−ザ
であって、回折格子を形成する領域内の少なくとも一ヵ
所に位相シフトを有し、共振器方向の電界強度分布がほ
ぼ均一であることを特徴とする半導体レ−ザ。 - 【請求項４】光出射側端面に形成された分布反射器領域
と反対側に形成された活性領域を有するアナログ変調用
分布反射型半導体レ−ザであって、活性領域側の端面に
高反射率のコ−ティングが施されたことを特徴とする半
導体レ−ザ。 - 【請求項５】半導体基板上にホトレジストを均一に塗布
する工程と、二光束干渉法により、ホトレジスト上に回
折格子パタ−ンを露光する工程と、回折格子を形成しな
い領域にのみ選択的に光を照射して露光する工程と、前
記レジストパタ−ンをマスクとして半導体基板をエッチ
ングし回折格子を形成する工程と、前記回折格子を埋め
込み、さらにその上に活性層，クラッド層を成長する工
程とを備えることを特徴とする請求項１または２または
３または４記載の半導体レ−ザの製造方法。 - 【請求項６】半導体基板上にＳｉＯ2あるいはＳｉ3Ｎ4
膜を形成する工程と、回折格子を形成しない領域の前記
ＳｉＯ2あるいはＳｉ3Ｎ4膜を残して前記ＳｉＯ 2 あるい
はＳｉ 3 Ｎ 4 膜を除去する工程と、その上にホトレジスト
を塗布する工程と、前記ホトレジストを二光束干渉法に
より露光し、レジストパタ−ンを形成する工程と、前記
レジストパタ−ンをマスクとして半導体基板をエッチン
グし回折格子を形成する工程と、前記ＳｉＯ2あるいは
Ｓｉ3Ｎ4膜を除去する工程と、前記回折格子を埋め込
み、さらにその上に活性層、クラッド層を成長する工程
とを備えることを特徴とする請求項１または２または３
または４記載の半導体レ−ザの製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5093460A JP2536390B2 (ja) | 1993-04-21 | 1993-04-21 | 半導体レ―ザおよびその製造方法 |
| CA002113027A CA2113027C (en) | 1993-01-08 | 1994-01-07 | Laser diode element with excellent intermodulation distortion characteristic |
| US08/178,859 US5469459A (en) | 1993-01-08 | 1994-01-07 | Laser diode element with excellent intermodulation distortion characteristic |
| EP94100190A EP0606092A3 (en) | 1993-01-08 | 1994-01-07 | Diode laser element. |
| CA002210008A CA2210008C (en) | 1993-01-08 | 1994-01-07 | Laser diode element with excellent intermodulation distortion characteristic |
| EP96115482A EP0753914B1 (en) | 1993-01-08 | 1994-01-07 | Laser diode element with excellent intermodulation distortion characteristic |
| DE69425835T DE69425835T2 (de) | 1993-01-08 | 1994-01-07 | Laserdiodenelement mit hervorragender Intermodulationsverzerrungscharakteristik |
| US08/463,635 US5568505A (en) | 1993-01-08 | 1995-06-06 | Laser diode element with excellent intermodulation distortion characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5093460A JP2536390B2 (ja) | 1993-04-21 | 1993-04-21 | 半導体レ―ザおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310806A JPH06310806A (ja) | 1994-11-04 |
| JP2536390B2 true JP2536390B2 (ja) | 1996-09-18 |
Family
ID=14082951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5093460A Expired - Lifetime JP2536390B2 (ja) | 1993-01-08 | 1993-04-21 | 半導体レ―ザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536390B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279651A (ja) * | 1995-04-08 | 1996-10-22 | Nec Corp | 半導体レーザとその製造方法 |
| JP2827952B2 (ja) * | 1995-03-23 | 1998-11-25 | 日本電気株式会社 | 半導体レーザ |
| JP4231854B2 (ja) | 2005-03-17 | 2009-03-04 | アンリツ株式会社 | 半導体レーザ素子及びガス検知装置 |
| JP2011119312A (ja) * | 2009-12-01 | 2011-06-16 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ装置 |
| JP5803313B2 (ja) * | 2011-06-16 | 2015-11-04 | 三菱電機株式会社 | レーザ素子とその製造方法 |
| JP2013168513A (ja) * | 2012-02-15 | 2013-08-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザおよび光半導体装置 |
| US10592080B2 (en) | 2014-07-31 | 2020-03-17 | Microsoft Technology Licensing, Llc | Assisted presentation of application windows |
| US10254942B2 (en) | 2014-07-31 | 2019-04-09 | Microsoft Technology Licensing, Llc | Adaptive sizing and positioning of application windows |
| US10678412B2 (en) | 2014-07-31 | 2020-06-09 | Microsoft Technology Licensing, Llc | Dynamic joint dividers for application windows |
| US9827209B2 (en) * | 2015-02-09 | 2017-11-28 | Microsoft Technology Licensing, Llc | Display system |
| US10317677B2 (en) | 2015-02-09 | 2019-06-11 | Microsoft Technology Licensing, Llc | Display system |
| US11086216B2 (en) | 2015-02-09 | 2021-08-10 | Microsoft Technology Licensing, Llc | Generating electronic components |
| US10018844B2 (en) | 2015-02-09 | 2018-07-10 | Microsoft Technology Licensing, Llc | Wearable image display system |
| US9535253B2 (en) | 2015-02-09 | 2017-01-03 | Microsoft Technology Licensing, Llc | Display system |
| US9513480B2 (en) | 2015-02-09 | 2016-12-06 | Microsoft Technology Licensing, Llc | Waveguide |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63274192A (ja) * | 1987-05-02 | 1988-11-11 | Fujitsu Ltd | 半導体発光装置 |
| JPH01225189A (ja) * | 1988-03-03 | 1989-09-08 | Mitsubishi Electric Corp | 回折格子の製造方法 |
| JPH01224767A (ja) * | 1988-03-04 | 1989-09-07 | Nippon Telegr & Teleph Corp <Ntt> | レジストパターン形成方法 |
| JPH03192788A (ja) * | 1989-12-21 | 1991-08-22 | Nec Corp | 集積型光変調器 |
| JPH07118564B2 (ja) * | 1991-10-25 | 1995-12-18 | 光計測技術開発株式会社 | 半導体レーザ |
-
1993
- 1993-04-21 JP JP5093460A patent/JP2536390B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06310806A (ja) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2619057B2 (ja) | 半導体レーザの製造方法 | |
| US5436195A (en) | Method of fabricating an integrated semiconductor light modulator and laser | |
| JP2536390B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| US20110134955A1 (en) | Semiconductor laser diode device and method of fabrication thereof | |
| US6577660B1 (en) | Distributed feedback type semiconductor laser device having gradually-changed coupling coefficient | |
| US6301283B1 (en) | Distributed feedback semiconductor laser | |
| US5668047A (en) | Method for fabricating InP diffraction grating and distributed feedback laser | |
| US6678302B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6391671B2 (en) | Method of producing an optical semiconductor device having a waveguide layer buried in an InP current blocking layer | |
| JP2001156391A (ja) | 光半導体装置およびその製造方法 | |
| JP3450169B2 (ja) | 分布帰還型半導体レーザ | |
| JP2970578B2 (ja) | 分布帰還型半導体レーザ | |
| CA2113027C (en) | Laser diode element with excellent intermodulation distortion characteristic | |
| US6084901A (en) | Semiconductor laser device | |
| JP2000012963A (ja) | 光半導体装置の製造方法 | |
| US6228671B1 (en) | Process for production of semiconductor laser grating | |
| JP2004031402A (ja) | 分布帰還型半導体レーザ素子 | |
| JP2953449B2 (ja) | 光半導体素子及びその製造方法 | |
| JP3154244B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP3239387B2 (ja) | 半導体レーザおよびその製造方法 | |
| CA2210008C (en) | Laser diode element with excellent intermodulation distortion characteristic | |
| JP2669045B2 (ja) | 分布帰還型半導体レーザの製造方法 | |
| JPH07118568B2 (ja) | 分布帰還型半導体レーザ | |
| JP3166236B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2546134B2 (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070708 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |