JP2535909B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2535909B2 JP2535909B2 JP62124712A JP12471287A JP2535909B2 JP 2535909 B2 JP2535909 B2 JP 2535909B2 JP 62124712 A JP62124712 A JP 62124712A JP 12471287 A JP12471287 A JP 12471287A JP 2535909 B2 JP2535909 B2 JP 2535909B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- interlayer insulating
- reflow
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置における配線形成方法に関す
る。
る。
本発明は、半導体装置における配線の形成において、
まず、基体上に形成した不純物を含有したガラスからな
る絶縁膜を第１の温度でリフローし、次に絶縁膜の上層
部に不純物をイオン注入し、開口部を形成した後、第１
の温度より低い第２の温度で絶縁膜の被イオン注入部の
みを再度リフローし、しかる後開口部に配線を形成する
ことによって、微細化に伴って隣接する開口部間の距離
が縮まっても開口部形状を最適にし、信頼性のある配線
を形成できるようにしたものである。
まず、基体上に形成した不純物を含有したガラスからな
る絶縁膜を第１の温度でリフローし、次に絶縁膜の上層
部に不純物をイオン注入し、開口部を形成した後、第１
の温度より低い第２の温度で絶縁膜の被イオン注入部の
みを再度リフローし、しかる後開口部に配線を形成する
ことによって、微細化に伴って隣接する開口部間の距離
が縮まっても開口部形状を最適にし、信頼性のある配線
を形成できるようにしたものである。
従来、半導体装置においては、多層配線を形成する場
合、配線上の層間絶縁膜の平坦化及びコンタクトホール
のテーパ化を実現する一方法として、層間絶縁膜のリフ
ローが行われてきた。これは、層間絶縁膜をSiO2中にリ
ン（Ｐ）、ボロン（Ｂ）又は砒素（As）等を高濃度に含
有させて軟化点を下げたガラスにより形成し、比較的低
温で層間絶縁膜を流動させ、平坦化あるいはテーパ化を
実現する技術である。
合、配線上の層間絶縁膜の平坦化及びコンタクトホール
のテーパ化を実現する一方法として、層間絶縁膜のリフ
ローが行われてきた。これは、層間絶縁膜をSiO2中にリ
ン（Ｐ）、ボロン（Ｂ）又は砒素（As）等を高濃度に含
有させて軟化点を下げたガラスにより形成し、比較的低
温で層間絶縁膜を流動させ、平坦化あるいはテーパ化を
実現する技術である。
通常は、配線が形成された基板上に上述した不純物を
含有したSiO2からなる層間絶縁膜を形成し、層間絶縁膜
にコンタクトホールを形成して後、平坦化とコンタクト
ホールのテーパ化を同時に実現するためのリフロー処理
を行い、次いで上層配線を形成するようにしていた。
含有したSiO2からなる層間絶縁膜を形成し、層間絶縁膜
にコンタクトホールを形成して後、平坦化とコンタクト
ホールのテーパ化を同時に実現するためのリフロー処理
を行い、次いで上層配線を形成するようにしていた。
しかし乍ら、上述の方法でコンタクトホールのテーパ
化を実現するには限界がある。即ち、パターンルールが
微細化され、隣接するコンタクトホール間の距離が縮ま
るとリフロー処理によってコンタクトホールの断面形状
はむしろ第３図に示すようにオーバーハングになってし
まう。なお第３図において、（４）は層間絶縁膜、
（５）はコンタクトホールである。これは表面張力によ
り、層間絶縁膜（４）が丸まろうとするためである。コ
ンタクトホール（５）間の距離をＷとし、コンタクトホ
ール（５）の深さをＤとするとW/D＝1.6以下ではリフロ
ー処理したときにオーバーハングになることが示されて
いる（文献：ジャーナル・エレクトロケミカル・ソサィ
ティ，「ソリッド・ステート・サイエンス・アンド・テ
クノロジィ」July 1986 Vol 133,No7 PP1417〜1424参
照）。
化を実現するには限界がある。即ち、パターンルールが
微細化され、隣接するコンタクトホール間の距離が縮ま
るとリフロー処理によってコンタクトホールの断面形状
はむしろ第３図に示すようにオーバーハングになってし
まう。なお第３図において、（４）は層間絶縁膜、
（５）はコンタクトホールである。これは表面張力によ
り、層間絶縁膜（４）が丸まろうとするためである。コ
ンタクトホール（５）間の距離をＷとし、コンタクトホ
ール（５）の深さをＤとするとW/D＝1.6以下ではリフロ
ー処理したときにオーバーハングになることが示されて
いる（文献：ジャーナル・エレクトロケミカル・ソサィ
ティ，「ソリッド・ステート・サイエンス・アンド・テ
クノロジィ」July 1986 Vol 133,No7 PP1417〜1424参
照）。
本発明は、上述の点に鑑み、微細化においてもコンタ
クトホールの形状を良くし、信頼性よく配線を形成でき
るようにした配線形成方法を提供するものである。
クトホールの形状を良くし、信頼性よく配線を形成でき
るようにした配線形成方法を提供するものである。
本発明による配線形成方法は、段差を有する基体上に
不純物を含有したガラスからなる絶縁膜（４）を形成
し、この絶縁膜（４）を第１の温度で熱処理してリフロ
ーし、次に絶縁膜（４）の上層部に不純物をイオン注入
し、絶縁膜（４）に開口部（５）を形成して後、第１の
温度より低い第２の温度で熱処理して絶縁膜（４）の被
イオン注入部（４）のみをリフローし、次で開口部
（５）に配線（７）を形成することを特徴とする。
不純物を含有したガラスからなる絶縁膜（４）を形成
し、この絶縁膜（４）を第１の温度で熱処理してリフロ
ーし、次に絶縁膜（４）の上層部に不純物をイオン注入
し、絶縁膜（４）に開口部（５）を形成して後、第１の
温度より低い第２の温度で熱処理して絶縁膜（４）の被
イオン注入部（４）のみをリフローし、次で開口部
（５）に配線（７）を形成することを特徴とする。
絶縁膜（４）としては例えばAsSG（砒素シリケートガ
ラス）、PSG（リンシリケートガラス）、BSG（ボロンシ
リケートガラス）、BPSG（ボロン、リンシリケートガラ
ス）等を用いることができ、イオン注入する不純物とし
てはAs、Ｐ等を用いることができる。
ラス）、PSG（リンシリケートガラス）、BSG（ボロンシ
リケートガラス）、BPSG（ボロン、リンシリケートガラ
ス）等を用いることができ、イオン注入する不純物とし
てはAs、Ｐ等を用いることができる。
イオン注入する不純物としては、１×1017cm-2以上注
入し、絶縁膜（４）の上層部即ち膜厚の1/2以内の領域
にイオン注入するを可とする。
入し、絶縁膜（４）の上層部即ち膜厚の1/2以内の領域
にイオン注入するを可とする。
先ず、不純物を含有したガラスからなる絶縁膜（４）
を第１の温度でリフロー処理するので、絶縁膜（４）が
全体的に平坦化する。
を第１の温度でリフロー処理するので、絶縁膜（４）が
全体的に平坦化する。
次いで、絶縁膜（４）の上層部に軟化点を下げる不純
物をイオン注入し、開口部（５）を形成して後、第１の
温度より低い第２の温度でリフロー処理することによ
り、絶縁膜（４）の下層部はリフローせず、上層部のみ
がリフローする。すなわち、第２図に示すようにリフロ
ーする部分についてみると、見かけ上W/Dが大きくな
り、上層部のみをテーパ化した開口部（５）が得られ
る。従って、その後開口部（５）に配線（７）を形成し
た場合、信頼性のよい配線（７）を形成することができ
る。
物をイオン注入し、開口部（５）を形成して後、第１の
温度より低い第２の温度でリフロー処理することによ
り、絶縁膜（４）の下層部はリフローせず、上層部のみ
がリフローする。すなわち、第２図に示すようにリフロ
ーする部分についてみると、見かけ上W/Dが大きくな
り、上層部のみをテーパ化した開口部（５）が得られ
る。従って、その後開口部（５）に配線（７）を形成し
た場合、信頼性のよい配線（７）を形成することができ
る。
以下、第１図を参照して本発明による配線形成方法の
実施例を説明する。
実施例を説明する。
先ず、第１図Ａに示すようにシリコン基板（１）の一
主面に絶縁膜例えば熱酸化膜（２）を形成し、この熱酸
化膜（２）上にリン（Ｐ）を含んだ厚さ3000Å程度の多
結晶シリコンからなる配線パターン（３）を形成した
後、この段差を有した基板（１）上に例えばCVD（化学
気相成長）法により砒素シリケートガラスAsSG（As:21w
t％含有）からなる厚さ5000Åの層間絶縁膜（４）を形
成する。なお、熱酸化膜（２）上に形成される配線パタ
ーン（３）には多結晶シリコンからなるものの他、高融
点金属もしくはそのシリサイドからなるものもあり得
る。
主面に絶縁膜例えば熱酸化膜（２）を形成し、この熱酸
化膜（２）上にリン（Ｐ）を含んだ厚さ3000Å程度の多
結晶シリコンからなる配線パターン（３）を形成した
後、この段差を有した基板（１）上に例えばCVD（化学
気相成長）法により砒素シリケートガラスAsSG（As:21w
t％含有）からなる厚さ5000Åの層間絶縁膜（４）を形
成する。なお、熱酸化膜（２）上に形成される配線パタ
ーン（３）には多結晶シリコンからなるものの他、高融
点金属もしくはそのシリサイドからなるものもあり得
る。
次に、N2雰囲気中で900℃、10分の熱処理を施して第
１図Ｂに示すように層間絶縁膜（４）をリフローさせて
全体を平坦化する。
１図Ｂに示すように層間絶縁膜（４）をリフローさせて
全体を平坦化する。
次に、第１図Ｃに示すように層間絶縁膜（４）の上層
部（4a）のみにAs+をイオン注入する。このときのイオ
ン注入条件は打込みエネルギー150KeV、ドーズ量１×10
17cm-2である。
部（4a）のみにAs+をイオン注入する。このときのイオ
ン注入条件は打込みエネルギー150KeV、ドーズ量１×10
17cm-2である。
次に第１図Ｄに示すように反応性イオンエッチングに
より層間絶縁膜（４）にコンタクトホール（５）を形成
する。
より層間絶縁膜（４）にコンタクトホール（５）を形成
する。
次に、再度N2雰囲気中で850℃、10分の熱処理を施し
て層間絶縁膜（４）をリフローさせる。この熱処理で
は、層間絶縁膜（４）の下層部はリフローせずそのまま
の状態に保たれ、上層部（4a）のみがリフローする。従
って、第１図Ｅに示すように層間絶縁膜（４）の表面は
更に平坦化されると共に、コンタクトホール（５）の上
部（６）がテーパ化される。
て層間絶縁膜（４）をリフローさせる。この熱処理で
は、層間絶縁膜（４）の下層部はリフローせずそのまま
の状態に保たれ、上層部（4a）のみがリフローする。従
って、第１図Ｅに示すように層間絶縁膜（４）の表面は
更に平坦化されると共に、コンタクトホール（５）の上
部（６）がテーパ化される。
しかる後、第１図Ｆに示すようにコンタクトホール
（５）内を含んで上層配線（７）を形成する。
（５）内を含んで上層配線（７）を形成する。
このような電極形成方法によれば、層間絶縁膜（４）
として砒素Asを含んだ酸化膜であるAsSGを用い、先ず高
温のリフローを行って層間絶縁膜（４）の全体を平坦化
して後、層間絶縁膜（４）の上層部にAs+をイオン注入
し、コンタクトホール（５）を形成後、再度低温のリフ
ローを行うことにより、上層部（4a）のみがリフローさ
れ、テーパ化された最適形状のコンタクトホール（５）
が得られる。即ち、パターンルールが微細化されて隣接
するコンタクトホール（５）間の距離が縮まっても、コ
ンタクトホール（５）はオーバーハングにならず、上層
配線（７）のカバレージに有利な形状になる。従って、
その後コンタクトホール（５）を含んで上層配線（７）
を形成するとき、信頼性の高い上層配線（７）が得られ
る。
として砒素Asを含んだ酸化膜であるAsSGを用い、先ず高
温のリフローを行って層間絶縁膜（４）の全体を平坦化
して後、層間絶縁膜（４）の上層部にAs+をイオン注入
し、コンタクトホール（５）を形成後、再度低温のリフ
ローを行うことにより、上層部（4a）のみがリフローさ
れ、テーパ化された最適形状のコンタクトホール（５）
が得られる。即ち、パターンルールが微細化されて隣接
するコンタクトホール（５）間の距離が縮まっても、コ
ンタクトホール（５）はオーバーハングにならず、上層
配線（７）のカバレージに有利な形状になる。従って、
その後コンタクトホール（５）を含んで上層配線（７）
を形成するとき、信頼性の高い上層配線（７）が得られ
る。
尚、CVD法でAsSGからなる層間絶縁膜を形成して後、
層間絶縁膜の上層部のみにAs+をイオン注入し、次に第
１のリフロー処理（高温）し、コンタクトホールを形成
後、第２のリフロー処理（低温）する方法も考えられ
る。しかし、この場合には第１のリフロー処理でイオン
注入したAsが層間絶縁膜の厚み方向に均一化され、第２
のリフロー処理時に上層部のみをリフローすることが困
難である。
層間絶縁膜の上層部のみにAs+をイオン注入し、次に第
１のリフロー処理（高温）し、コンタクトホールを形成
後、第２のリフロー処理（低温）する方法も考えられ
る。しかし、この場合には第１のリフロー処理でイオン
注入したAsが層間絶縁膜の厚み方向に均一化され、第２
のリフロー処理時に上層部のみをリフローすることが困
難である。
又、AsSGからなる層間絶縁膜を形成し、第１のリフロ
ー処理（高温）して平坦化して後、このAsSG膜上にAsを
多く含むAsSG膜を被着し、コンタクトホールを形成した
後、第２のリフロー処理（低温）する方法も考えられ
る。しかし、層間絶縁膜としてはその上に配線を形成す
ることから全体の厚みには限度がある。従ってかかる方
法の場合、最初に形成するAsSG膜は膜厚が薄くなるた
め、第１のリフロー時の平坦化が不充分となる。これに
対し、本発明のように第１のリフロー処理後に、Asをイ
オン注入して第２のリフロー処理する場合には、平坦化
も充分得られ、且つコンタクトホールの上部のみをリフ
ローさせることができる。
ー処理（高温）して平坦化して後、このAsSG膜上にAsを
多く含むAsSG膜を被着し、コンタクトホールを形成した
後、第２のリフロー処理（低温）する方法も考えられ
る。しかし、層間絶縁膜としてはその上に配線を形成す
ることから全体の厚みには限度がある。従ってかかる方
法の場合、最初に形成するAsSG膜は膜厚が薄くなるた
め、第１のリフロー時の平坦化が不充分となる。これに
対し、本発明のように第１のリフロー処理後に、Asをイ
オン注入して第２のリフロー処理する場合には、平坦化
も充分得られ、且つコンタクトホールの上部のみをリフ
ローさせることができる。
上例では、層間絶縁膜（４）としてAsSG膜を用い、イ
オン注入不純物としてAsを用いたが、その他、層間絶縁
膜とイオン注入不純物の組合せとしては例えばPSG膜とA
s、BSGとAs、BPSGとAs、PSGとＢ等の組合せも可能であ
る。
オン注入不純物としてAsを用いたが、その他、層間絶縁
膜とイオン注入不純物の組合せとしては例えばPSG膜とA
s、BSGとAs、BPSGとAs、PSGとＢ等の組合せも可能であ
る。
上述したように本発明によれば、第１の温度によるリ
フローによって絶縁膜の全体的な平坦化を行い、次に絶
縁膜の上層部に不純物をイオン注入し、開口部を形成し
た後、第１の温度より低い第２の温度によるリフローに
よって絶縁膜の上層部のみをリフローするようにしてい
る。従って、半導体装置が微細化され隣接する開口部間
の距離が縮まった場合にも、開口部形状としてはオーバ
ーハングにならず、上層部がテーパ化された最適な形状
となり、その結果信頼性のよい上層配線を形成すること
ができる。
フローによって絶縁膜の全体的な平坦化を行い、次に絶
縁膜の上層部に不純物をイオン注入し、開口部を形成し
た後、第１の温度より低い第２の温度によるリフローに
よって絶縁膜の上層部のみをリフローするようにしてい
る。従って、半導体装置が微細化され隣接する開口部間
の距離が縮まった場合にも、開口部形状としてはオーバ
ーハングにならず、上層部がテーパ化された最適な形状
となり、その結果信頼性のよい上層配線を形成すること
ができる。
第１図Ａ〜Ｆは本発明による配線形成方法の実施例を示
す工程図、第２図は本発明に係る開口部形状を示す断面
図、第３図は従来例に係る開口部形状を示す断面図であ
る。 （１）はシリコン基板、（２）は熱酸化膜、（３）は配
線パターン、（４）は層間絶縁膜、（５）はコンタクト
ホール、（７）は上層配線である。
す工程図、第２図は本発明に係る開口部形状を示す断面
図、第３図は従来例に係る開口部形状を示す断面図であ
る。 （１）はシリコン基板、（２）は熱酸化膜、（３）は配
線パターン、（４）は層間絶縁膜、（５）はコンタクト
ホール、（７）は上層配線である。
Claims (1)
- 【請求項１】段差を有する基体上に不純物を含有したガ
ラスからなる絶縁膜を形成する工程と、 上記絶縁膜を第１の温度で熱処理してリフローする工程
と、 上記絶縁膜の上層部に不純物をイオン注入する工程と、 上記絶縁膜に開口部を形成する工程と、 上記第１の温度より低い第２の温度で熱処理して上記絶
縁膜の被イオン注入部のみをリフローする工程と、 上記開口部に配線を形成する工程とを有することを特徴
とする配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124712A JP2535909B2 (ja) | 1987-05-21 | 1987-05-21 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124712A JP2535909B2 (ja) | 1987-05-21 | 1987-05-21 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63289842A JPS63289842A (ja) | 1988-11-28 |
| JP2535909B2 true JP2535909B2 (ja) | 1996-09-18 |
Family
ID=14892240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124712A Expired - Fee Related JP2535909B2 (ja) | 1987-05-21 | 1987-05-21 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535909B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100329608B1 (ko) * | 1995-06-16 | 2002-10-31 | 주식회사 하이닉스반도체 | 반도체소자의평탄화층형성방법 |
| US5770469A (en) * | 1995-12-29 | 1998-06-23 | Lam Research Corporation | Method for forming semiconductor structure using modulation doped silicate glasses |
-
1987
- 1987-05-21 JP JP62124712A patent/JP2535909B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63289842A (ja) | 1988-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3020543B2 (ja) | タングステンコンタクトの製造方法および半導体デバイス | |
| US5902127A (en) | Methods for forming isolation trenches including doped silicon oxide | |
| US6407002B1 (en) | Partial resist free approach in contact etch to improve W-filling | |
| KR930008978B1 (ko) | 반도체장치의 제조방법 | |
| US5429990A (en) | Spin-on-glass planarization process with ion implantation | |
| US5006484A (en) | Making a semiconductor device with contact holes having different depths | |
| KR100892401B1 (ko) | Ｗ 플러그 내의 공극 제거방법 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JP2519837B2 (ja) | 半導体集積回路およびその製造方法 | |
| US6239017B1 (en) | Dual damascene CMP process with BPSG reflowed contact hole | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| JPH05206127A (ja) | Ｃｍｏｓ装置におけるコンタクトの構成体及び製造方法 | |
| JP2535909B2 (ja) | 配線形成方法 | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JPH04234149A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| KR100515723B1 (ko) | 집적회로와그제조방법 | |
| US5424247A (en) | Method for making contact holes in semiconductor devices | |
| KR100361536B1 (ko) | 반도체소자의층간절연막형성방법 | |
| JP4235783B2 (ja) | 大容量キャパシタの製造方法 | |
| US7402513B2 (en) | Method for forming interlayer insulation film | |
| JP2633573B2 (ja) | 半導体装置の製造方法 | |
| JP3456392B2 (ja) | 半導体装置の製造方法 | |
| JPH0682668B2 (ja) | 半導体装置の製造方法 | |
| JPH01109727A (ja) | 半導体装置およびその製造方法 | |
| KR100533646B1 (ko) | 피엠디막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |