JP2532932B2 - 直流再生回路 - Google Patents

直流再生回路

Info

Publication number
JP2532932B2
JP2532932B2 JP63293120A JP29312088A JP2532932B2 JP 2532932 B2 JP2532932 B2 JP 2532932B2 JP 63293120 A JP63293120 A JP 63293120A JP 29312088 A JP29312088 A JP 29312088A JP 2532932 B2 JP2532932 B2 JP 2532932B2
Authority
JP
Japan
Prior art keywords
level
transistor
video signal
input video
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63293120A
Other languages
English (en)
Other versions
JPH02140061A (ja
Inventor
一倫 野原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP63293120A priority Critical patent/JP2532932B2/ja
Priority to US07/436,590 priority patent/US4998170A/en
Priority to CA002003291A priority patent/CA2003291C/en
Priority to EP89121314A priority patent/EP0370406B1/en
Priority to DE68921427T priority patent/DE68921427T2/de
Priority to KR1019890016789A priority patent/KR0138998B1/ko
Publication of JPH02140061A publication Critical patent/JPH02140061A/ja
Application granted granted Critical
Publication of JP2532932B2 publication Critical patent/JP2532932B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号の直流再生回路に関する。
〔従来の技術〕 従来、テレビジョン受像機等においては、例えば特開
昭53−126817号公報(H04N 5/4)に記載されているよ
うに、ほぼ第7図に示す構成の直流再生回路により、テ
レビジョン信号,3原色信号等の映像信号の直流レベルを
シフトし、ペデスタルレベルを一定に制御している。
すなわち、入力端子1の第8図に示す映像信号がトラ
ンジスタ2,抵抗3を介して比較器4のトランジスタ5の
ベースに入力され、トランジスタ5とともに差動対を構
成するトランジスタ6のベースに抵抗7で設定された電
圧のペデスタルレベル設定用の基準信号が入力される。
そして、トランジスタ5,6の共通エミッタ路の定電流
源8がビデオ信号のクランプパルスに基づき、ペデスタ
ル期間毎にオンし、比較器4により映像信号のペデスタ
ルレベルと基準信号のレベルとが比較され、両信号のレ
ベル差にしたがってトランジスタ9がオンし、コンデン
サ10が前記両信号のレベル差に応じた電圧に充電され
る。
さらに、コンデンサ10の充電電圧に応じてトランジス
タ11がオンし、トランジスタ11のコレクタ,エミッタ間
の抵抗値にしたがって映像信号の直流レベルがシフトさ
れ、出力端子12にペデスタルレベルを一定にクランプし
た映像信号が出力される。
なお、第7図の13は電源端子を示し、14はバイアス用
の抵抗を示す。
ところで、液晶表示を行う液晶テレビジョン受像機等
の場合、液晶パネルを交流駆動するため、直流再生回路
に入力される映像信号がライン毎又はフィールド毎に反
転する。
そのため、液晶テレビジョン受像機等の液晶パネルの
駆動回路に設けられる直流再生回路においては、例えば
第9図に示すように極性反転する映像信号に基づき、そ
の極性反転に同期して前記基準信号のレベルを切換えて
可変する必要がある。
〔発明が解決しようとする課題〕
前記第7図の従来の直流再生回路の場合、ペデスタル
レベルの設定変更,映像信号の極性切換え等にしたがっ
て入力映像信号に対する基準信号自信のレベルが変わっ
ても、トランジスタ9の制御期間がペデスタル期間に制
限され、コンデンサ10の充電電圧が徐々に変化するた
め、入力映像信号の直流レベルのシフト量が基準信号の
変化に迅速に追従せず、出力端子12の映像信号のペデス
タルレベルの引込みが遅れ、安定な直流再生が行えなく
なる問題点がある。
そして、とくに入力映像信号の極性が反転する場合に
は、極性反転がライン毎又はフィールド毎に短い周期で
発生し、しかも、極性反転によって基準信号のレベルが
比較的大きく変化するため、ペデスタルレベルの安定な
調整が行えなくなり、液晶パネルの表示駆動特性等が劣
化する。
本発明は、基準信号が変化してもこの変化に迅速に追
従して入力映像信号のペデスタルレベルを基準信号のレ
ベルに引込み、安定な直流再生を行う直流再生回路を提
供することを目的とする。
〔課題を解決するための手段〕
前記の目的を達成するために、本発明の直流再生回路
は、第1図の基本構成に示すように、入力映像信号が供
給されるトランジスタ17,18の第1のカレントミラー回
路M1と、 入力映像信号のペデスタルレベル設定用の直流の基準
信号を発生する基準信号発生手段Sと、 第1のカレントミラー回路M1を介した入力映像信号が
対のトランジスタ23,28の一方のベースに供給され,基
準信号が前記対のトランジスタ23,28の他方のベースに
供給され,入力映像信号と基準信号とを入力映像信号の
ペデスタル期間毎に比較する比較器22と、 トランジスタ17,18とともに第2のカレントミラー回
路M2を形成し,対のトランジスタ23,28の他方のペデス
タル期間毎の通流電流の変化に応じてトランジスタ17,1
8のベース入力を制御し,対のトランジスタ23,28の一方
のベースの入力映像信号のペデスタルレベルを基準信号
のレベルに引込んで補正するトランジスタ33と、 基準信号の変化に追従した直流を第1のカレントミラ
ー回路M1に供給される入力映像信号に重畳し,該入力映
像信号の直流レベルを前記基準信号のレベル変化にした
がって補正する直流重畳手段としてのカレントミラー回
路構成の制御回路B1,B2又はB3とを備える。
〔作用〕
前記のように構成された本発明の直流再生回路におい
ては、第1,第2のカレントミラー回路M1,M2,比較器22及
び基準信号発生手段Sが形成する第1図の実線のルー
プ制御(フィードバック制御)により、入力映像信号の
ペデスタルレベルがペデスタル期間毎の比較にしたがっ
て、従来と同様、ペデスタル期間毎に基準信号のレベル
に引込まれる。
つぎに、基準信号自身のレベルが設定変更等で変わる
と、基準信号発生手段S,制御回路B1,B2又はB3,第1のカ
レントミラー回路M1が形成する第1図の破線のループ
制御により、基準信号の変化に応じた直流が第1のカレ
ントミラー回路M1に供給される入力映像信号に重畳され
る。
このとき、基準信号の直流レベルの変化に相当する直
流が、実線のループ制御(フィードバック制御)で補
正される前の入力映像信号に直接的に重畳されるため、
実線の本来の制御に影響を与えることなく、ブライト
調整等に基づく基準信号の変化に迅速に追従して入力映
像信号のペデスタルレベルが補正される。
〔実施例〕
実施例について、第2図ないし第6図を参照して以下
に説明する。
(第1の実施例) 第1の実施例について、第2図を参照して説明する。
第2図は入力ビデオ信号に極性反転が生じない場合の
構成を示し、例えば第8図の入力映像信号が入力端子15
を介してレベルシフト回路Aのトランジスタ16のベース
に入力されると、トランジスタ17,18及び抵抗19,20の第
1のカレントミラー回路M1,バッファアンプを形成する
トランジスタ21を介した入力映像信号が、比較器22の対
のトランジスタ23,28の一方,すなわち一方のトランジ
スタ23に入力される。
一方、基準信号発生手段Sとしての抵抗24で設定され
たペデスタルレベル設定用の基準信号が、バッファアン
プを形成するトランジスタ25,抵抗26及びバッファアン
プを形成するトランジスタ27を介して比較器22の対のト
ランジスタ22,28の他方,すなわち他方のトランジスタ2
8のベースに入力される。
そして、両トランジスタ23,28の共通エミッタ回路の
定電流源29が、入力映像信号のクランプパルスにしたが
ってオン,オフし、比較器22が入力映像信号のペデスタ
ル期間毎に動作する。
このとき、トランジスタ23のベースの入力映像信号の
直流レベル(ペデスタルレベル)が、トランジスタ28の
ベースの基準信号のレベルより低ければ、両信号のレベ
ル差に応じてトランジスタ30のベース電圧が低下し、ト
ランジスタ31のベース電圧が上昇する。
さらに、トランジスタ30のベース電圧の低下に基づ
き、コンデンサ32の充電電圧が上昇し、トランジスタ1
7,18とともに第2のカレントミラー回路M2を形成するト
ランジスタ33のベース電圧が上昇して第1のカレントミ
ラー回路M1の電流が減少し、トランジスタ21のベース回
路の抵抗34の電圧効果が減少しトランジスタ21のエミッ
タ電圧が上昇し、出力端子35に出力される映像信号の直
流レベルが上昇する。
一方、トランジスタ23のベースの入力映像信号のレベ
ルが、トランジスタ28のベースの基準信号のレベルより
高ければ、両信号のレベル差に応じて、トランジスタ30
のベース電圧が上昇し、トランジスタ31のベース電圧が
低下する。
さらに、トランジスタ31のベース電圧の低下に基づ
き、トランジスタ36,37,抵抗38,39のカレントミラー回
路の直流が減少し、抵抗34の電圧降下が大きくなり、ト
ランジスタ21のエミッタ電圧が低下し、出力端子35に出
力される映像信号の直流レベルが下がる。
そして、ペデスタル期間毎の比較器22の動作に基づく
第1図の実線のループ制御により、トランジスタ21の
エミッタ電圧が変化し、出力端子35の映像信号が入力端
子15の入力映像信号のペデスタルレベルを基準信号のレ
ベルにシフトした信号に引込まれる。
つぎに、基準信号自身のレベル変化が生じたときに、
このレベル変化に応じた直流を第1のカレントミラー回
路M1に供給される入力映像信号に重畳するため、トラン
ジスタ27のベースが直流重畳手段としてのカレントミラ
ー回路構成の制御回路B1のトランジスタ40のコレクタに
接続され、トランジスタ16のコレクタが制御回路B1のト
ランジスタ41のコレクタに接続されている。
そして、抵抗24の代わりに抵抗42を調整して基準信号
のレベルを可変すると、抵抗42の調整にしたがって定電
流源用のトランジスタ43を流れる電流が変化する。
さらに、トランジスタ43の電流変化に比例してカレン
トミラー回路を形成するトランジスタ41,44,45の電流が
変化する。
また、トランジスタ44の電流がトランジスタ46を流
れ、このとき、トランジスタ46,40のカレントミラー回
路により、トランジスタ40を流れる電流,すなわちトラ
ンジスタ27のベースから引込む電流がトランジスタ43の
通電電流に比例して変化する。
そして、トランジスタ40を流れる電流が増加すると、
抵抗26の電圧降下が大きくなってトランジスタ27のベー
ス電圧が低下し、トランジスタ28のベースの基準信号の
レベルは低下する。
一方、トランジスタ41を流れる電流,すなわち基準信
号のレベル変化に応じた直流がトランジスタ17,18の第
1のカレントミラー回路M1に供給される入力映像信号に
重畳される。
そして、基準信号の変化によりトランジスタ40を流れ
る電流が増加すると、トランジスタ41を流れる電流も増
加し、このトランジスタ41から重畳される直流の増加に
基づき、抵抗34の電圧降下が大きくなり、トランジスタ
21のベース電圧が低下し、トランジスタ23のベースの入
力映像信号の直流レベルが低下補正される。
なお、抵抗26,34の抵抗値又はトランジスタ41,44のエ
ミッタの抵抗47,48の抵抗値の調整に基づき、抵抗42の
可変による抵抗26,34の電圧降下が等しくなるように設
定されているため、入力映像信号の直流レベルは基準信
号のレベルと同一量だけ運動して変化する。
そして、制御回路B1の制御が連続的に行われ、第1図
の破線のループ制御により、基準信号のレベル変化に
相当する直流が第1のカレントミラー回路M1に供給され
る入力映像信号に、常時にかつ直接的に重畳されるた
め、基準信号のレベル変化に追従して入力映像信号の直
流レベルが迅速に変化し、このとき、第1図の実線の
ループ制御に基づくレベルシフト回路Aのペデスタル期
間毎のレベルシフト量は基準信号のレベル変化の影響を
受けることがない。
したがって、比較器22のペデスタル期間毎の比較に基
づく第1図の実線のループ制御により、入力映像信号
のペデスタルレベルが基準信号のレベルに引込まれ、し
かも、基準信号自身のレベルが変化したときは、この変
化に相当する直流が入力映像信号に直ちに直接重畳され
て入力映像信号の直流レベルが基準信号のレベル変化に
迅速に追従して変化し、出力端子35の映像信号は、基準
信号のレベル変化に追従してそのペデスタルレベルが安
定に基準信号のレベルに引込まれる。
なお、第1図の49は電源端子を示し、50,51は定電流
源を示し、52,…,61はバイアス用の抵抗を示す。
(第2の実施例) 第2の実施例について、第3図及び第4図を参照して
説明する。
第3図は入力映像信号の極性が周期的に反転するとき
の第1の構成を示し、入力端子15とトランジスタ16のベ
ースとの間に、入力映像信号の極性をライン毎に切換え
る極性反転回路62が設けられ、反転回路62のスイッチ63
の切換えに基づき、トランジスタ16のベースの入力信号
が入力端子15の映像信号とインバータ64の極性反転され
た映像信号とに交互に切換えられ、トランジスタ16のベ
ースの入力映像信号が例えば第9図の映像信号のよう
に、ライン毎に極性反転する。
一方、第2図の制御回路B1の代わりに設けられた制御
回路B2において、パルス発生器65により、差動対構成の
トランジスタ66,67がスイッチ63の切換えに同期して交
互にオンする。
また、トランジスタ66,67の共通エミッタ路には、定
電流源用のトランジスタ68が設けられ、抵抗69によって
トランジスタ68,抵抗70を流れる電流量が設定されてい
る。
そして、トランジスタ66がオンすると、第3図のトラ
ンジスタ41,44,45に相当するトランジスタ71,72,73のカ
レントミラー回路の電流が増加し、このとき、トランジ
スタ71の電流に基づく直流の重畳により、トランジスタ
21のエミッタ電圧が低下し、入力映像信号の直流レベル
が低下する。
また、トランジスタ72を流れる電流の増加により、第
2図のトランジスタ40,46に相当するトランジスタ74,75
のカレントミラー回路の電流が増加し、このとき、トラ
ンジスタ27のベース電圧が低下して基準信号のレベルも
低下する。
一方、トランジスタ67がオンすると、トランジスタ7
6,77,78のカレントミラー回路の電流が増加し、このと
き、トランジスタ78を流れる電流の増加に基づき、トラ
ンジスタ79,80のカレントミラー回路の電流が増加し、
トランジスタ1,18の第1のカレントミラー回路M1からト
ランジスタ80に電流が引込まれ、トランジスタ21のエミ
ッタ電圧が上昇し、入力映像信号の直流レベルが上昇す
る。
このとき、トランジスタ27を流れる電流の増加に基づ
き、トランジスタ27のベース電圧が上昇し、トランジス
タ27のエミッタ電圧が上昇して基準信号のレベルは上昇
する。
そして、制御回路B2のないときのトランジスタ28のベ
ース電圧を第4図(a)のVrefとし、トランジスタ68を
流れる電流,抵抗70の抵抗値をIo,Rとすると、トランジ
スタ66,67のスイッチングに基づき、トランジスタ28の
ベース電圧が同図(a)に示すように入力映像信号の極
性に同期して変化する。
また、基準信号のレベル変化にしたがって入力映像信
号に重畳される直流が変化し、入力映像信号の正,負の
ペデスタルレベルが基準信号のレベル変化量だけ補正さ
れるため、トランジスタ23のベース電圧が例えば第4図
(b)に示すように変化する。
そして、基準信号のレベル変化に基づき、第1のカレ
ントミラー回路M1に供給される入力映像信号のペデスタ
ルレベルが基準信号のレベル変化に相当する量だけ、第
1図の破線のループ制御による直流の重畳で補正され
るため、第2図の第1の実施例の場合と同様、レベルシ
フト回路Aのレベルシフト量は設定基準信号のレベル変
化の影響を受けることがない。
したがって、例えばライン毎に入力映像信号の極性が
変化しても、出力端子35の映像信号は、その直流レベル
が基準信号のレベルる変化に迅速に追従して変化し、ペ
デスタルレベルが迅速かつ安定に基準信号のレベルに引
込まれる。
なお、抵抗69の調整により出力端子35の映像信号のペ
デスタルレベルが可変調整され、いわゆるブライト調整
が行える。
また、第3図の81,…,90はバイアス用の抵抗を示す。
(第3図の実施例) 第3の実施例について、第5図及び第6図を参照して
説明する。
第5図は入力映像信号の極性が反転するときの第2の
構成を示し、第3図と異なる点は、制御回路B2の代わり
に設けられた制御回路B3に、トランジスタ66〜68と同一
構成のトランジスタ91,92,93及びトランジスタ68,93の
共通エミッタ路の定電流源94,トランジスタ68,93のベー
スのバイアス電源95,トランジスタ93のベースバイアス
の可変用の抵抗96を設け、例えば電極電圧の印加で光が
透過するノーマリーブラック型,電極電圧を印加しない
ときに光が透過するノーマリーホワイト型のいずれの液
晶パネルの駆動回路にも簡単な調整で切換えて用いるこ
とができるようにした点である。
そして、発生器65によってトランジスタ66,67とトラ
ンジスタ91,92とが入力映像信号の極性反転に同期して
連動して動作し、このとき、定電流源94の電流がIo'に
設定され、かつ、トランジスタ68,93のベース電圧が等
しいとすると、トランジスタ66,67及びトランジスタ91,
92のスイッチングによらず、トランジスタ68,93にはそ
れぞれIo'/2の電流が流れる。
さらに、トランジスタ66,92がオン,オフすると、ト
ランジスタ67,91がオン,オフするため、トランジスタ6
8,93の電流が共にIo'/2であれば、トランジスタ66,67及
びトランジスタ91,92のスイッチングによらず、トラン
ジスタ71〜73のカレントミラー回路及びトランジスタ76
〜78のカレントミラー回路の電流が共にIo'/2になる。
このとき、制御回路B3による基準信号のレベル変化及
び入力映像信号の直流レベルの変化は生じない。
つぎに、抵抗96の設定に基づき、トランジスタ93のベ
ース電圧がトランジスタ68のベース電圧より高く設定さ
れ、例えば、トランジスタ68に2/3・Io'の電流が流れ、
トランジスタ93に1/3・Io'の電流が流れるとすると、ト
ランジスタ66,92がオンするときは、トランジスタ71〜7
3のカレントミラー回路の電流が2/3・Io'になり、トラ
ンジスタ76〜78のカレントミラー回路の電流が1/3・Io'
になる。
そのため、トランジスタ71の1/3・Io'の電流がトラン
ジスタ17,18のカレントミラー回路に注入され,トラン
ジスタ27のベース電流が1/3・Io'だけトランジスタ75に
引込まれ、このとき、抵抗26,34の抵抗値をR'とする
と、基準信号,入力映像信号のレベルが共に1/3・Io'・
R'だけ低下する。
逆に、トランジスタ67,91がオンするときは、入力映
像信号,基準信号のレベルが共に1/3・Io'・R'だけ上昇
する。
一方、抵抗96の設定に基づき、トランジスタ96のベー
ス電圧がトランジスタ68のベース電圧より低く設定され
ると、トランジスタ66,92がオンするときに、入力映像
信号,基準信号のレベルが共に上昇し、トランジスタ6
7,93がオンするときに、基準信号,入力映像信号のレベ
ルが共に低下する。
すなわち、抵抗96の可変設定に基づき、トランジスタ
68,93のベース電圧の大,小関係を変えることにより、
入力映像信号の極性に対する基準信号,入力映像信号の
レベル変化の方向を簡単に変えることができる。
そして、出力端子35の映像信号の電圧を液晶パネルの
電極電圧とする場合、ノーマリーホワイト型のときは入
力映像信号の波形が第6図(a)に示すようになり、ノ
ーマリーブラック型のときは入力映像信号の波形が同図
(b)に示すようになり、液晶パネルの種類(型)に応
じて入力映像信号の極性反転が逆になる。
そこで、液晶パネルの種類に応じて抵抗96を調整し、
ノーマリーホワイト型のときはトランジスタ93のベース
電圧をトランジスタ68のベース電圧より高くし、ノーマ
リーブラック型のときはトランジスタ93のベース電圧を
トランジスタ68のベース電圧より高くする。
このとき、トランジスタ21のエミッタ電圧,すなわち
第2図のトランジスタ23のベースの入力映像信号の波形
が第6図(a),(b)それぞれに示すように、液晶パ
ネルの種類に応じて適切な直流を重畳した波形になる。
なお、トランジスタ68,93のベース電圧を等しくした
ときのトランジスタ23のベースの入力映像信号の波形
は、例えば第6図(c)に示すようになる。
また、第5図において、97,98はトランジスタ68,93の
ベース入力の抵抗を示す。
そして、この実施例の場合も、基準信号のレベル変化
に基づき、入力映像信号のペデスタルレベルが基準信号
のレベル変化に相当する量だけ、第1図の破線のルー
プ制御による直流の重畳で補正されるため、前記第1,第
2の実施例の場合と同様の効果が得られる。
しかも、抵抗96の調整に基づき、例えば液晶パネルの
種類に応じて基準信号,入力映像信号の変化特性を切換
えることができるため、ノーマリーホワイト型,ノーマ
リーブラック型のいずれの液晶パネルの駆動回路にも用
いることができる利点がある。
さらに、トランジスタ68,93のベース電圧の関係が変
わらない範囲で抵抗96を調整することにより、ブライト
レベルの調整も行える。
〔発明の効果〕
本発明は、以上説明したように構成されているため、
以下に記載する効果を奏する。
第1,第2のカレントミラー回路M1,M2,比較器22及び基
準信号発生手段Sが形成する第1図の実線のループ制
御(フィードバック制御)により、入力映像信号のペデ
スタルレベルをペデスタル期間毎の比較にしたがって、
従来と同様、ペデスタル期間毎に基準信号のレベルに引
込むことができる。
また、基準信号自身のレベルが設定変更等で変わる
と、基準信号発生手段S,制御回路B1,B2又はB3,第1のカ
レントミラー回路M1が形成する第1図の破線のループ
制御により、基準信号の変化に応じた直流を第1のカレ
ントミラー回路M1に供給される入力映像信号に重畳でき
る。
このとき、基準信号の直流レベルの変化に相当する直
流が、前記実線のループ制御で補正される前の入力映
像信号に、直接的に重畳されるため、実線の本来の制
御に影響を与えることなく、基準信号の変化に迅速に追
従して入力映像信号のペデスタルレベルを補正すること
ができる。
したがって、ペデスタル期間毎の入力映像信号と基準
信号との比較に基づく入力映像信号の直流レベルの基準
信号のレベルへのシフト量が、基準信号のレベルが変化
しても変わらず、基準信号のレベル変化によらず、入力
映像信号のペデスタルレベルを基準信号に追従してその
レベルに迅速かつ安定に引込むことができ、例えば入力
映像信号の極性が周期的に変化する液晶テレビジョン受
像機等の液晶パネルの駆動回路に適用することにより、
安定な直流再生を行うことができるものである。
【図面の簡単な説明】
第1図は本発明の基本構成の回路ブロック図、第2図な
いし第6図は本発明の実施例を示し、第2図は第1の実
施例の結線図、第3図は第2の実施例の結線図、第4図
(a),(b)は第3図の動作説明用の波形図、第5図
は第3の実施例の結線図、第6図(a)〜(c)は第5
図の動作説明用の波形図、第7図は従来例の結線図、第
8図,第9図はそれぞれ映像信号の波形図である。 A……レベルシフト回路、B1,B2,B3……制御回路、M1…
…第1のカレントミラー回路、M2……第2のカレントミ
ラー回路、S……基準信号発生手段、22……比較器、2
3,28,33……トランジスタ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】入力映像信号が供給されるトランジスタ
    (17),(18)の第1のカレントミラー回路(M1)と、 前記入力映像信号のペデスタルレベル設定用の直流の基
    準信号を発生する基準信号発生手段(S)と、 前記第1のカレントミラー回路(M1)を介した前記入力
    映像信号が対のトランジスタ(23),(28)の一方のベ
    ースに供給され,前記基準信号が前記対のトランジスタ
    (23),(28)の他方のベースに供給され,前記入力映
    像信号と前記基準信号とを前記入力映像信号のペデスタ
    ル期間毎に比較する比較器(22)と、 前記トランジスタ(17),(18)とともに第2のカレン
    トミラー回路(M2)を形成し,前記対のトランジスタ
    (23),(28)の他方の前記ベデスタル期間毎の通流電
    流の変化に応じて前記トランジスタ(17),(18)のベ
    ース入力を制御し,前記対のトランジスタ(23),(2
    8)の一方のベースの前記入力映像信号のペデスタルレ
    ベルを前記基準信号のレベルに引込んで補正するトラン
    ジスタ(33)と、 前記基準信号のレベル変化に応じた直流を前記第1のカ
    レントミラー回路(M1)に供給される前記入力映像信号
    に重畳し,該入力映像信号の直流レベルを前記基準信号
    のレベル変化にしたがって補正する直流重畳手段として
    のカレントミラー回路構成の制御回路(B1),(B2)又
    は(B3)と を備えたことを特徴とする直流再生回路。
JP63293120A 1988-11-19 1988-11-19 直流再生回路 Expired - Fee Related JP2532932B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63293120A JP2532932B2 (ja) 1988-11-19 1988-11-19 直流再生回路
US07/436,590 US4998170A (en) 1988-11-19 1989-11-15 Direct current restorer
CA002003291A CA2003291C (en) 1988-11-19 1989-11-17 Direct current restorer
EP89121314A EP0370406B1 (en) 1988-11-19 1989-11-17 Direct current restorer
DE68921427T DE68921427T2 (de) 1988-11-19 1989-11-17 Vorrichtung zur Wiederherstellung des Gleichstroms.
KR1019890016789A KR0138998B1 (ko) 1988-11-19 1989-11-18 직류 재생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63293120A JP2532932B2 (ja) 1988-11-19 1988-11-19 直流再生回路

Publications (2)

Publication Number Publication Date
JPH02140061A JPH02140061A (ja) 1990-05-29
JP2532932B2 true JP2532932B2 (ja) 1996-09-11

Family

ID=17790689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63293120A Expired - Fee Related JP2532932B2 (ja) 1988-11-19 1988-11-19 直流再生回路

Country Status (6)

Country Link
US (1) US4998170A (ja)
EP (1) EP0370406B1 (ja)
JP (1) JP2532932B2 (ja)
KR (1) KR0138998B1 (ja)
CA (1) CA2003291C (ja)
DE (1) DE68921427T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3278855B2 (ja) * 1991-02-14 2002-04-30 ソニー株式会社 ビデオ信号処理回路
US5426389A (en) * 1993-01-21 1995-06-20 Gennum Corporation System for DC restoration of serially transmitted binary signals
DE4426233A1 (de) * 1994-07-23 1996-01-25 Braun Ag Getränkekanne mit Haltering
GB9417418D0 (en) * 1994-08-30 1994-10-19 Plessey Semiconductors Ltd Semiconductor circuit arrangement
US7329181B2 (en) * 2002-11-20 2008-02-12 Aruze Corporation Gaming machine with multilayered liquid crystal display for displaying images based on a priority order
US7456885B2 (en) * 2003-08-22 2008-11-25 Micron Technology, Inc. Per column one-bit ADC for image sensors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53126817A (en) * 1977-04-12 1978-11-06 Mitsubishi Electric Corp Level controller of video signal
JPS5533365A (en) * 1978-08-30 1980-03-08 Sony Corp Direct current regeneration circuit
US4257065A (en) * 1979-12-17 1981-03-17 Pay Television Corporation Video clamp and inverter circuit
US4293874A (en) * 1980-02-04 1981-10-06 Zenith Radio Corporation DC Restoration circuit for television receiver
JPS59149467A (ja) * 1983-02-16 1984-08-27 Sony Corp 映像信号の白黒レベルの反転回路
JPS6043972A (ja) * 1983-08-22 1985-03-08 Sony Corp 映像の黒レベル再生回路
US4549214A (en) * 1983-11-07 1985-10-22 Rca Corporation Video signal DC restoration circuit
JPS60124184A (ja) * 1983-12-09 1985-07-03 Hitachi Ltd 表示駆動回路

Also Published As

Publication number Publication date
CA2003291A1 (en) 1990-05-19
JPH02140061A (ja) 1990-05-29
DE68921427D1 (de) 1995-04-06
KR900008840A (ko) 1990-06-04
CA2003291C (en) 1993-07-20
DE68921427T2 (de) 1995-11-09
KR0138998B1 (ko) 1998-05-15
EP0370406A3 (en) 1991-07-17
US4998170A (en) 1991-03-05
EP0370406A2 (en) 1990-05-30
EP0370406B1 (en) 1995-03-01

Similar Documents

Publication Publication Date Title
JP2532932B2 (ja) 直流再生回路
JPS63143887A (ja) 半導体レ−ザ駆動回路
JP2542722B2 (ja) 非対称信号生成回路
JP3203012B2 (ja) 映像信号処理回路
US4461962A (en) Square-wave symmetry corrector
JP2688853B2 (ja) コンバージェンス補正回路
JPS6184971A (ja) 水平偏向装置
JP2645231B2 (ja) モータ駆動装置
JPH07222030A (ja) 映像信号処理装置及び表示装置
JPH0139014Y2 (ja)
JP3118243B2 (ja) Lcd駆動回路
JPH0120836B2 (ja)
JP3035913B2 (ja) コンバーゼンス補正回路
JP2516105B2 (ja) 黒レベル補正回路
JP2600134B2 (ja) 偏向回路
US5670850A (en) Video circuit and video signal processing and control techniques for controlling the "tilt" of a video display that may be implemented with LinBiCMOS technology
JPH0744133Y2 (ja) 黒レベル設定回路
JP2540849B2 (ja) 映像信号処理回路
JPS6051372A (ja) クランプ回路
JPH079491Y2 (ja) ダイナミックコンバーゼンス回路
JP2969633B2 (ja) コンバーゼンス補正回路
JP2505821Y2 (ja) 映像出力回路
JP2573644B2 (ja) 映像信号切換装置
JP3326305B2 (ja) 輝度信号処理回路
JPH0413891Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees