JP2573644B2 - 映像信号切換装置 - Google Patents
映像信号切換装置Info
- Publication number
- JP2573644B2 JP2573644B2 JP63033230A JP3323088A JP2573644B2 JP 2573644 B2 JP2573644 B2 JP 2573644B2 JP 63033230 A JP63033230 A JP 63033230A JP 3323088 A JP3323088 A JP 3323088A JP 2573644 B2 JP2573644 B2 JP 2573644B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- input terminal
- input
- operational amplifier
- pedestal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デジタル特殊再生VTR等に用いられる映
像信号切換装置に関する。
像信号切換装置に関する。
第５図は従来からデジタル特殊再生VTR等に用いられ
ている２種類の映像信号を切換える映像信号切換装置を
示す回路図である。図において、1,2は映像信号入力端
子であり、各々に異なる映像信号が入力される。映像信
号入力端子1,2は各々コンデンサC1,C2にる容量結合によ
り、信号切換スイッチ回路３に接続されている。信号切
換スイッチ回路３は、スイッチSW1,SW2より成り、スイ
ッチSW1あるいはSW2がONすることにより映像信号入力端
子1,2に入力された映像信号を選択的に出力端子４に出
力する。出力端子４は、図示していないが、ペデスタル
クランプ回路に接続されている。
ている２種類の映像信号を切換える映像信号切換装置を
示す回路図である。図において、1,2は映像信号入力端
子であり、各々に異なる映像信号が入力される。映像信
号入力端子1,2は各々コンデンサC1,C2にる容量結合によ
り、信号切換スイッチ回路３に接続されている。信号切
換スイッチ回路３は、スイッチSW1,SW2より成り、スイ
ッチSW1あるいはSW2がONすることにより映像信号入力端
子1,2に入力された映像信号を選択的に出力端子４に出
力する。出力端子４は、図示していないが、ペデスタル
クランプ回路に接続されている。
NPNトランジスタQ1,Q2は映像信号に含まれる同期信号
のシンクチップ電位を一定電位にクランプするためのも
のであり、これらのトランジスタQ1,Q2のベースは電圧V
CLに、コレクタは電源電圧VCCに各々接続されている。
トランジスタQ1のエミッタはスイッチSW1に、トランジ
スタQ2のエミッタはスイッチSW2に各々接続されてい
る。
のシンクチップ電位を一定電位にクランプするためのも
のであり、これらのトランジスタQ1,Q2のベースは電圧V
CLに、コレクタは電源電圧VCCに各々接続されている。
トランジスタQ1のエミッタはスイッチSW1に、トランジ
スタQ2のエミッタはスイッチSW2に各々接続されてい
る。
次に動作について説明する。映像信号入力端子1,2に
第６図（ａ），（ｂ）に示すような２種類の映像信号a,
bが入力されているとする。今、映像信号ａの同期信号
振幅をＡ、ペデスタルレベルをP1とし、映像信号ｂの同
期信号振幅をＢ、ペデスタルレベルをP2とする。映像信
号a,bが入力されると、シンクチップ電位は、トランジ
スタQ1,Q2のベース・エミッタ間電位をVBEとすると、
（VCL−VBE）にクランプされる。この場合、 P1k＝（VCL−VBE）＋Ａ P2k＝（VCL−VBE）＋Ｂ P1k,P2k:シンクチップ電位クランプ後の映像信号ak,bk
のペデスタルレベル。
第６図（ａ），（ｂ）に示すような２種類の映像信号a,
bが入力されているとする。今、映像信号ａの同期信号
振幅をＡ、ペデスタルレベルをP1とし、映像信号ｂの同
期信号振幅をＢ、ペデスタルレベルをP2とする。映像信
号a,bが入力されると、シンクチップ電位は、トランジ
スタQ1,Q2のベース・エミッタ間電位をVBEとすると、
（VCL−VBE）にクランプされる。この場合、 P1k＝（VCL−VBE）＋Ａ P2k＝（VCL−VBE）＋Ｂ P1k,P2k:シンクチップ電位クランプ後の映像信号ak,bk
のペデスタルレベル。
の関係が成立する。今、スイッチSW1がONしているとす
ると、図示していないペデスタルクランプ回路には、ベ
デスタルレベルP1kがクランプされている。そして、一
般には同期信号振幅A,Bは等しいので、シンクチップ電
位クランプ後の映像信号ak,bkのペデスタルレベルP1k,P
2kは等しくなる（P1k＝P2k＝Ｐ）。これを示したのが第
７図（ａ），（ｂ）である。そして、スイッチSW1からS
W2に切り換わることにより出力端子４に映像信号bkが図
示しないペデスタルクランプ回路を介し出力される。こ
の場合、映像信号ak,bkの各々のペダルスタルレベルP1
k,P2kは等しいので、スイッチSW1,SW2により信号の切り
換えを行っても輝度の不自然な変動はない。
ると、図示していないペデスタルクランプ回路には、ベ
デスタルレベルP1kがクランプされている。そして、一
般には同期信号振幅A,Bは等しいので、シンクチップ電
位クランプ後の映像信号ak,bkのペデスタルレベルP1k,P
2kは等しくなる（P1k＝P2k＝Ｐ）。これを示したのが第
７図（ａ），（ｂ）である。そして、スイッチSW1からS
W2に切り換わることにより出力端子４に映像信号bkが図
示しないペデスタルクランプ回路を介し出力される。こ
の場合、映像信号ak,bkの各々のペダルスタルレベルP1
k,P2kは等しいので、スイッチSW1,SW2により信号の切り
換えを行っても輝度の不自然な変動はない。
従来の映像信号切換装置は以上の様に構成されている
ので、第８図（ａ）（ｂ）に示すように映像信号a,bの
同期信号振幅A,Bが異なった場合、同期信号のシンクチ
ップ電位を（VCL−VBE）にクランプすると、出力端子４
に出力される映像信号ak,bkのペデスタルレベルP1k,P2k
が第９図（ａ），（ｂ）に示すように異なる。従って以
下の様な問題点がある。例えば、スイッチSW1がONして
いたとする。この場合、図示していないペデスタルクラ
ンプ回路には映像信号akのペデスタルレベルP1kがクラ
ンプされている。そして、スイッチSW1からSW2に切り換
えたとする。そうすると、映像信号bkが図示しないペデ
スタルクランプ回路を介し出力されるのだが、今、図示
しないペデスタルクランプ回路にクランプされているペ
デスタルレベルはP1kであり、このレベルを基準として
輝度が決定される。そのため、スイッチSW1,SW2の切り
換えにより、白レベルが若干暗くなる等、輝度の不自然
な変動が生じるという問題点があった。
ので、第８図（ａ）（ｂ）に示すように映像信号a,bの
同期信号振幅A,Bが異なった場合、同期信号のシンクチ
ップ電位を（VCL−VBE）にクランプすると、出力端子４
に出力される映像信号ak,bkのペデスタルレベルP1k,P2k
が第９図（ａ），（ｂ）に示すように異なる。従って以
下の様な問題点がある。例えば、スイッチSW1がONして
いたとする。この場合、図示していないペデスタルクラ
ンプ回路には映像信号akのペデスタルレベルP1kがクラ
ンプされている。そして、スイッチSW1からSW2に切り換
えたとする。そうすると、映像信号bkが図示しないペデ
スタルクランプ回路を介し出力されるのだが、今、図示
しないペデスタルクランプ回路にクランプされているペ
デスタルレベルはP1kであり、このレベルを基準として
輝度が決定される。そのため、スイッチSW1,SW2の切り
換えにより、白レベルが若干暗くなる等、輝度の不自然
な変動が生じるという問題点があった。
この発明は上述の様な問題点を解決するためになされ
たもので、同期信号振幅が異なる複数の映像信号の切り
換えを行なう場合でも輝度の不自然な変動が生じない映
像信号切換装置を得ることを目的とする。
たもので、同期信号振幅が異なる複数の映像信号の切り
換えを行なう場合でも輝度の不自然な変動が生じない映
像信号切換装置を得ることを目的とする。
この発明に係る映像信号切換装置は、第１の映像信号
が入力される第１の入力端子と、第２の映像信号が入力
される第２の入力端子と、この第２の入力端子に一方の
電極が接続される容量性素子と、非反転入力端子が上記
第１の入力端子に接続されるとともに、反転入力端子及
び出力端子が上記容量性素子の他方の電極に接続される
演算増幅器と、第１及び第２の入力端ならびに出力端を
有し、第１の入力端が上記第１の入力端子に接続される
とともに第２の入力端が上記容量性素子の他方の電極に
接続される信号切換スイッチ回路とを備えた構成として
いる。
が入力される第１の入力端子と、第２の映像信号が入力
される第２の入力端子と、この第２の入力端子に一方の
電極が接続される容量性素子と、非反転入力端子が上記
第１の入力端子に接続されるとともに、反転入力端子及
び出力端子が上記容量性素子の他方の電極に接続される
演算増幅器と、第１及び第２の入力端ならびに出力端を
有し、第１の入力端が上記第１の入力端子に接続される
とともに第２の入力端が上記容量性素子の他方の電極に
接続される信号切換スイッチ回路とを備えた構成として
いる。
この発明における映像信号切換装置の演算増幅器は、
反転入力端子および出力端子が共通接続されている（と
もに容量性素子の他方の電極に接続されている）ので、
ボルテージホロワとして動作し、第１の映像信号に等し
い電位を容量性素子の他方の電極に与える。容量性素子
は、一方の電極に与えられる第２の映像信号の電位と他
方の電極に与えられる第１の映像信号に等しい電位との
電位差により充電される。これにより、第２の映像信号
のペデスタルレベルを容量性素子の充電電圧分だけ補正
し、第１の映像信号のペデスタルレベルと同一にする。
反転入力端子および出力端子が共通接続されている（と
もに容量性素子の他方の電極に接続されている）ので、
ボルテージホロワとして動作し、第１の映像信号に等し
い電位を容量性素子の他方の電極に与える。容量性素子
は、一方の電極に与えられる第２の映像信号の電位と他
方の電極に与えられる第１の映像信号に等しい電位との
電位差により充電される。これにより、第２の映像信号
のペデスタルレベルを容量性素子の充電電圧分だけ補正
し、第１の映像信号のペデスタルレベルと同一にする。
第１図はこの発明の一実施例を示す回路図である。図
において、第５図に示す従来回路との相違点は、トラン
ジスタQ1,Q2及びコンデンサC1をなくし、演算増幅器５
を設けたことである。演算増幅器５はボルテージホロワ
を構成し、正入力側が映像信号入力端子１に、負入力側
および出力側がスイッチSW2に各々接続されている。ま
た、演算増幅器５はゲートパルスGPが与えられた時にの
み作動し、ゲートパルスGPは１水平期間毎に演算増幅器
５に与えられる。第10図は演算増幅器５の具体的な回路
の一例を示す図であり、トランジスタQ3をゲートパルス
GPに応じてオン／オフすることにより演算増幅器５が能
動化／不能化される。ゲートパルスGPを１水平期間毎に
与えるのは、１水平期間毎に映像信号a,bのペデスタル
レベルP1,P2を等しくするためである。
において、第５図に示す従来回路との相違点は、トラン
ジスタQ1,Q2及びコンデンサC1をなくし、演算増幅器５
を設けたことである。演算増幅器５はボルテージホロワ
を構成し、正入力側が映像信号入力端子１に、負入力側
および出力側がスイッチSW2に各々接続されている。ま
た、演算増幅器５はゲートパルスGPが与えられた時にの
み作動し、ゲートパルスGPは１水平期間毎に演算増幅器
５に与えられる。第10図は演算増幅器５の具体的な回路
の一例を示す図であり、トランジスタQ3をゲートパルス
GPに応じてオン／オフすることにより演算増幅器５が能
動化／不能化される。ゲートパルスGPを１水平期間毎に
与えるのは、１水平期間毎に映像信号a,bのペデスタル
レベルP1,P2を等しくするためである。
次に動作について説明する。映像信号入力端子1,2に
各々第２図（ａ），（ｂ）に示すような映像信号a,bが
入力されたとする。今、スイッチSW1がONし、出力端子
４に接続されているペデスタルクランプ回路には、ペデ
スタルレベルP1がクランプされているとする。そして、
第２図（ｃ）に示すように映像信号a,bのペデスタル期
間中にパルス幅tpをもつゲートパルスGPが演算増幅器５
に入力され、それに応答して演算増幅器５は映像信号ａ
のペデスタルレベルP1をコンデンサC2の演算増幅器５側
に与える。また、コンデンサC2の映像信号入力端子２側
には映像信号ｂのペデスタルレベルP2が与えられてい
る。今、P1＞P2とすると、ペデスタルレベルP1とP2の電
位差に応じ、コンデンサC2の演算増幅器５側には正の電
荷がチャージされ、映像信号入力端子２側には負の電荷
がチャージされる。その結果、コンデンサC2の演算増幅
器５側の電位が映像信号入力端子２側の電位より高くな
る。その後ゲートパルスGPの供給をやめると、演算増幅
器５は作動しなくなる。そうすると、映像信号ａは、直
接スイッチSW1に入力され、一方映像信号ｂはそのペデ
スタルレベルP2がコンデンサC2の充電電圧により映像信
号ａのペデスタルレベルP1まで引き上げられてスイッチ
SW2に入力される。その結果を第３図（ａ），（ｂ）に
示す。この場合、スイッチSW1からSW2に切り換えても出
力端子４に出力される映像信号ｂのペデスタルレベルP2
は上述した様にP1に等しくなっており、図示しないペデ
スタルクランプ回路にクランプされているレベルP1と等
しいので、たとえ映像信号a,bの同期信号振幅A,Bが異な
ったとしても、輝度の不自然な変動は生じない。
各々第２図（ａ），（ｂ）に示すような映像信号a,bが
入力されたとする。今、スイッチSW1がONし、出力端子
４に接続されているペデスタルクランプ回路には、ペデ
スタルレベルP1がクランプされているとする。そして、
第２図（ｃ）に示すように映像信号a,bのペデスタル期
間中にパルス幅tpをもつゲートパルスGPが演算増幅器５
に入力され、それに応答して演算増幅器５は映像信号ａ
のペデスタルレベルP1をコンデンサC2の演算増幅器５側
に与える。また、コンデンサC2の映像信号入力端子２側
には映像信号ｂのペデスタルレベルP2が与えられてい
る。今、P1＞P2とすると、ペデスタルレベルP1とP2の電
位差に応じ、コンデンサC2の演算増幅器５側には正の電
荷がチャージされ、映像信号入力端子２側には負の電荷
がチャージされる。その結果、コンデンサC2の演算増幅
器５側の電位が映像信号入力端子２側の電位より高くな
る。その後ゲートパルスGPの供給をやめると、演算増幅
器５は作動しなくなる。そうすると、映像信号ａは、直
接スイッチSW1に入力され、一方映像信号ｂはそのペデ
スタルレベルP2がコンデンサC2の充電電圧により映像信
号ａのペデスタルレベルP1まで引き上げられてスイッチ
SW2に入力される。その結果を第３図（ａ），（ｂ）に
示す。この場合、スイッチSW1からSW2に切り換えても出
力端子４に出力される映像信号ｂのペデスタルレベルP2
は上述した様にP1に等しくなっており、図示しないペデ
スタルクランプ回路にクランプされているレベルP1と等
しいので、たとえ映像信号a,bの同期信号振幅A,Bが異な
ったとしても、輝度の不自然な変動は生じない。
一方、P1＞P2の場合は、コンデンサC2の演算増幅器５
側に負の電荷がチャージされ、映像信号入力端子２側に
は正の電荷がチャージされるので、演算増幅器５側の電
位が映像信号入力端子２側の電位より低くなる。そのた
め演算増幅器５にゲートパルスGPが供給されない期間に
おいて、映像信号ａは直接スイッチSW1に入力され、一
方映像信号ｂは、そのペデスタルレベルP2がコンデンサ
C2の充電電圧により映像信号ａのペデスタルレベルP1ま
で引き下げられてスイッチSW2に入力され、映像信号a,b
の関係は第３図（ａ），（ｂ）に示すのと同様になる。
この場合も、その後、スイッチSW1,SW2を切り換えて
も、前述したのと同様に輝度の不自然な変動は生じな
い。
側に負の電荷がチャージされ、映像信号入力端子２側に
は正の電荷がチャージされるので、演算増幅器５側の電
位が映像信号入力端子２側の電位より低くなる。そのた
め演算増幅器５にゲートパルスGPが供給されない期間に
おいて、映像信号ａは直接スイッチSW1に入力され、一
方映像信号ｂは、そのペデスタルレベルP2がコンデンサ
C2の充電電圧により映像信号ａのペデスタルレベルP1ま
で引き下げられてスイッチSW2に入力され、映像信号a,b
の関係は第３図（ａ），（ｂ）に示すのと同様になる。
この場合も、その後、スイッチSW1,SW2を切り換えて
も、前述したのと同様に輝度の不自然な変動は生じな
い。
なお、上記実施例では２種類の映像信号の切り換えに
ついて説明したが、第４図に示すような回路構成にすれ
ば３種類の映像信号の切り換えができ、上記実施例と同
様の効果が得られる。図において、5aは演算増幅器、６
は映像信号入力端子、C3はコンデンサ、SW3はスイッチ
である。
ついて説明したが、第４図に示すような回路構成にすれ
ば３種類の映像信号の切り換えができ、上記実施例と同
様の効果が得られる。図において、5aは演算増幅器、６
は映像信号入力端子、C3はコンデンサ、SW3はスイッチ
である。
また、第４図に示した回路構成を応用すると、４種類
以上の映像信号の切り換えができ、上記実施例と同様の
効果が得られる。
以上の映像信号の切り換えができ、上記実施例と同様の
効果が得られる。
以上のように、この発明によれば、第１の映像信号が
入力される第１の入力端子と、第２の映像信号が入力さ
れる第２の入力端子と、この第２の入力端子に一方の電
極が接続される容量性素子と、非反転入力端子が上記第
１の入力端子に接続されるとともに、反転入力端子及び
出力端子が上記容量性素子の他方の電極に接続される演
算増幅器と、第１及び第２の入力端ならびに出力端を有
し、第１の入力端が上記第１の入力端子に接続されると
ともに第２の入力端が上記容量性素子の他方の電極に接
続される信号切換スイッチ回路とを設けたので、同期信
号振幅が異なった第１および第２の映像信号を入力し、
それらを信号切換スイッチ回路で切り換えて出力して
も、輝度の不自然な変動が生じないという効果がある。
入力される第１の入力端子と、第２の映像信号が入力さ
れる第２の入力端子と、この第２の入力端子に一方の電
極が接続される容量性素子と、非反転入力端子が上記第
１の入力端子に接続されるとともに、反転入力端子及び
出力端子が上記容量性素子の他方の電極に接続される演
算増幅器と、第１及び第２の入力端ならびに出力端を有
し、第１の入力端が上記第１の入力端子に接続されると
ともに第２の入力端が上記容量性素子の他方の電極に接
続される信号切換スイッチ回路とを設けたので、同期信
号振幅が異なった第１および第２の映像信号を入力し、
それらを信号切換スイッチ回路で切り換えて出力して
も、輝度の不自然な変動が生じないという効果がある。
第１図はこの発明の一実施例を示す回路図、第２図及び
第３図は第１図に示す回路を説明するための波形図、第
４図はこの発明の他の実施例を示す回路図、第５図は従
来の映像信号切換装置を示す回路図、第６図ないし第９
図は第５図に示す従来回路を説明するための波形図、第
10図は演算増幅器の一具体例を示す回路図である。 図において、３は信号切換スイッチ回路、５は演算増幅
器、C2はコンデンサである。 なお、各図中同一符号は同一または相当部分を示す。
第３図は第１図に示す回路を説明するための波形図、第
４図はこの発明の他の実施例を示す回路図、第５図は従
来の映像信号切換装置を示す回路図、第６図ないし第９
図は第５図に示す従来回路を説明するための波形図、第
10図は演算増幅器の一具体例を示す回路図である。 図において、３は信号切換スイッチ回路、５は演算増幅
器、C2はコンデンサである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】第１の映像信号が入力される第１の入力端
子と、 第２の映像信号が入力される第２の入力端子と、 この第２の入力端子に一方の電極が接続される容量性素
子と、 非反転入力端子が上記第１の入力端子に接続されるとと
もに、反転入力端子及び出力端子が上記容量性素子の他
方の電極に接続される演算増幅器と、 第１及び第２の入力端ならびに出力端を有し、第１の入
力端が上記第１の入力端子に接続されるとともに第２の
入力端が上記容量性素子の他方の電極に接続される信号
切換スイッチ回路とを備えた映像信号切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033230A JP2573644B2 (ja) | 1988-02-15 | 1988-02-15 | 映像信号切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033230A JP2573644B2 (ja) | 1988-02-15 | 1988-02-15 | 映像信号切換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01208082A JPH01208082A (ja) | 1989-08-22 |
| JP2573644B2 true JP2573644B2 (ja) | 1997-01-22 |
Family
ID=12380658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63033230A Expired - Fee Related JP2573644B2 (ja) | 1988-02-15 | 1988-02-15 | 映像信号切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573644B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412684A (en) * | 1987-07-07 | 1989-01-17 | Toshiba Corp | Clamp system for multi-input single/output signal |
-
1988
- 1988-02-15 JP JP63033230A patent/JP2573644B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01208082A (ja) | 1989-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121011A (en) | Driver circuit for driving an analog device | |
| JP2573644B2 (ja) | 映像信号切換装置 | |
| JPS6285577A (ja) | 広帯域ビデオ信号処理装置 | |
| JPH039418Y2 (ja) | ||
| JPS61177019A (ja) | パルスストレツチ回路 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| JPH0139014Y2 (ja) | ||
| JPH0223089B2 (ja) | ||
| JPH023586B2 (ja) | ||
| JPH0533105Y2 (ja) | ||
| KR910004407Y1 (ko) | 음성 다중 모우드 제어회로 | |
| JPH0638492Y2 (ja) | アナログスイッチ回路 | |
| JPS61238180A (ja) | クランプ回路 | |
| JP3326305B2 (ja) | 輝度信号処理回路 | |
| JPH01241980A (ja) | クランプ回路 | |
| KR940006304Y1 (ko) | Vtr 다기능시 노이즈 방지회로 | |
| JPH02177768A (ja) | クランプ回路 | |
| JPH0410767B2 (ja) | ||
| JPS5951670A (ja) | 直流電圧再生装置 | |
| JPH0453147B2 (ja) | ||
| JPS61187468A (ja) | クランプ回路 | |
| JPH01112881A (ja) | ビデオ信号処理回路 | |
| JPS58161424A (ja) | スイツチング回路 | |
| JPH04275780A (ja) | クランプ装置 | |
| JPH02134982A (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |