JP2530008B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法Info
- Publication number
- JP2530008B2 JP2530008B2 JP20673688A JP20673688A JP2530008B2 JP 2530008 B2 JP2530008 B2 JP 2530008B2 JP 20673688 A JP20673688 A JP 20673688A JP 20673688 A JP20673688 A JP 20673688A JP 2530008 B2 JP2530008 B2 JP 2530008B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide
- polyimide film
- wiring pattern
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】 〔概 要〕 配線基板の製造方法に係り、特にポリイミド樹脂より
なる絶縁膜上に金属導体膜よりなる配線パターンを形成
する方法に関し、 ポリイミド膜上に金属導体膜を直接形成しても密着力
と絶縁抵抗が低下しない配線基板の製造方法を提供する
ことを目的とし、 基板上にポリイミド膜よりなる絶縁層と金属導体より
なる配線パターンとを順次形成するに際して、基板にポ
リイミド膜を塗着した後、該ポリイミド膜の全表面に逆
スパッタリングを行い、しかる後に金属導体膜を披着し
て所定の配線パターンに形成し、その後に表面に露呈し
たポリイミド膜に02プラズマアッシング処理を行う構成
である。
なる絶縁膜上に金属導体膜よりなる配線パターンを形成
する方法に関し、 ポリイミド膜上に金属導体膜を直接形成しても密着力
と絶縁抵抗が低下しない配線基板の製造方法を提供する
ことを目的とし、 基板上にポリイミド膜よりなる絶縁層と金属導体より
なる配線パターンとを順次形成するに際して、基板にポ
リイミド膜を塗着した後、該ポリイミド膜の全表面に逆
スパッタリングを行い、しかる後に金属導体膜を披着し
て所定の配線パターンに形成し、その後に表面に露呈し
たポリイミド膜に02プラズマアッシング処理を行う構成
である。
本発明は配線基板の製造方法に係り、特にポリイミド
樹脂よりなる絶縁膜上に金属導体膜よりなる配線パター
ンを密着性良く形成する方法に関する。
樹脂よりなる絶縁膜上に金属導体膜よりなる配線パター
ンを密着性良く形成する方法に関する。
電子装置の高密度化に伴い、配線基板の小型化が進
み、配線パターンの多層化が要求される。
み、配線パターンの多層化が要求される。
特に薄膜ハイブリット集積回路等においては、セラミ
ック基板上に多層に導体パターンを高密度に形成する必
要がある。これらの多層導体間の絶縁層として披着が容
易で優れた耐熱性を有するポリイミドが広く用いられる
ているが、上層の導体膜との密着性の向上が切望されて
いる。
ック基板上に多層に導体パターンを高密度に形成する必
要がある。これらの多層導体間の絶縁層として披着が容
易で優れた耐熱性を有するポリイミドが広く用いられる
ているが、上層の導体膜との密着性の向上が切望されて
いる。
従来、絶縁層としてポリイミド系樹脂を用いた多層配
線基板の形成方法においては、ポリイミド層とその上に
形成される金属の配線導体層（例えばCr/Cu,Ti/Cu膜
等）との密着力が低いため、ホリイミド層上に直接金属
導体層を形成せず、SiO2などの無機膜をコーティングし
た上に、金属導体層を披着せしめて密着力を向上させる
製造方法がとられている。
線基板の形成方法においては、ポリイミド層とその上に
形成される金属の配線導体層（例えばCr/Cu,Ti/Cu膜
等）との密着力が低いため、ホリイミド層上に直接金属
導体層を形成せず、SiO2などの無機膜をコーティングし
た上に、金属導体層を披着せしめて密着力を向上させる
製造方法がとられている。
上記従来の層構成を有する配線基板においては、多層
化された配線パターンの層間を接続するために、ポリイ
ミドの絶縁層のみならずその上のSiO2膜にも、ホトリソ
により窓を開けるためのパターン形成を行う必要があ
り、製造プロセスの複雑化によりコストアップするとい
う問題点があった。
化された配線パターンの層間を接続するために、ポリイ
ミドの絶縁層のみならずその上のSiO2膜にも、ホトリソ
により窓を開けるためのパターン形成を行う必要があ
り、製造プロセスの複雑化によりコストアップするとい
う問題点があった。
また有機材料であるポリイミド膜と無機材料であるSi
O2膜とでは熱膨張係数に大きな違いがあるため、上層の
脆いSiO2膜にクラックが発生するという問題点もあっ
た。
O2膜とでは熱膨張係数に大きな違いがあるため、上層の
脆いSiO2膜にクラックが発生するという問題点もあっ
た。
本発明は上記問題点に鑑み創出されたもので、ポリイ
ミド膜上に金属導体膜を直接形成しても密着力と絶縁抵
抗が低下しない配線基板の製造方法を提供することを目
的とする。
ミド膜上に金属導体膜を直接形成しても密着力と絶縁抵
抗が低下しない配線基板の製造方法を提供することを目
的とする。
上記問題点は、 基板上にポリイミド膜よりなる絶縁層と金属導体より
なる配線パターンとを順次形成するに際して、 基板にポリイミド膜を塗着した後、該ポリイミド膜の
全表面に逆スパッタリングを行い、しかる後に金属導体
膜を披着して所定の配線パターンに形成し、その後に表
面に露呈したポリミイド膜に02プラズマアッシング処理
を行うことを特徴とする本発明の配線基板の製造方法に
より解決される。
なる配線パターンとを順次形成するに際して、 基板にポリイミド膜を塗着した後、該ポリイミド膜の
全表面に逆スパッタリングを行い、しかる後に金属導体
膜を披着して所定の配線パターンに形成し、その後に表
面に露呈したポリミイド膜に02プラズマアッシング処理
を行うことを特徴とする本発明の配線基板の製造方法に
より解決される。
塗着されたポリイミド膜を逆スパッタすることによ
り、衝突イオンで表面が活性化されるので、その上に披
着される金属導体膜の密着度が向上する。
り、衝突イオンで表面が活性化されるので、その上に披
着される金属導体膜の密着度が向上する。
そしてこの導体膜をパターン形成することによって表
面に露呈するポリイミド膜の絶縁絶縁抵抗は本来のポリ
イミド樹脂のそれより低下するが、O2プラズマアッシン
グ処理によりポリイミド表面層を微小にエッチングする
ことにより、本来の値に回復して、密着性と絶縁抵抗が
良好な絶縁膜を得ることができる。
面に露呈するポリイミド膜の絶縁絶縁抵抗は本来のポリ
イミド樹脂のそれより低下するが、O2プラズマアッシン
グ処理によりポリイミド表面層を微小にエッチングする
ことにより、本来の値に回復して、密着性と絶縁抵抗が
良好な絶縁膜を得ることができる。
以下添付図により本発明の実施例を説明する。
第１図は本発明の実施例の工程を示す側断面図、第２
図はポリイミド膜の特性を示す図である。
図はポリイミド膜の特性を示す図である。
まず第１図（ａ）に示す如くグレーズドアルミナ等よ
りなる基板１上にCr（1000Å）/Cu（数μｍ）/Cr（1000
Å）の３層構造よりなる第１の導体膜をスパッタリング
により披着させたのち、ホトリソグラフィによりパター
ンニングして所望の第一配線パターン２を形成する。次
いでその上にポリイミドの液状プレポリマをスピンコー
タで10〜30μｍの厚さに塗布し所定にベーキングを行っ
てポリイミド膜３を全面に披着させ、必要に応じてホト
リソグラフィにより後から上層に披着される第二の配線
パターンとの接続箇所のポリイミド膜に窓開けして第一
配線パターンを露呈させる。
りなる基板１上にCr（1000Å）/Cu（数μｍ）/Cr（1000
Å）の３層構造よりなる第１の導体膜をスパッタリング
により披着させたのち、ホトリソグラフィによりパター
ンニングして所望の第一配線パターン２を形成する。次
いでその上にポリイミドの液状プレポリマをスピンコー
タで10〜30μｍの厚さに塗布し所定にベーキングを行っ
てポリイミド膜３を全面に披着させ、必要に応じてホト
リソグラフィにより後から上層に披着される第二の配線
パターンとの接続箇所のポリイミド膜に窓開けして第一
配線パターンを露呈させる。
（この部分は図示省略） 次に上記基板をスパッタ装置にセットし、第１図
（ｂ）に示す如く、ポリイミド膜３の表面３′にArイオ
ンによる逆スパッタリングを数分間、数百〜1KWで行い
ポリイミド膜の表面を清浄化すると共に若干粗面化す
る。そしてその後同一スパッタ装置によりCu（数μｍ）
/Cr（1000Å）よりなる第二の導体膜4Aをスパッタリン
グにより披着させる。
（ｂ）に示す如く、ポリイミド膜３の表面３′にArイオ
ンによる逆スパッタリングを数分間、数百〜1KWで行い
ポリイミド膜の表面を清浄化すると共に若干粗面化す
る。そしてその後同一スパッタ装置によりCu（数μｍ）
/Cr（1000Å）よりなる第二の導体膜4Aをスパッタリン
グにより披着させる。
そしてホトリソグラフィによりパターンニングして、
第１図（ｃ）に示す如く、所定の配線パターン以外の部
分を除去してポリイミド絶縁層３を露呈させて第二の配
線パターン４を形成する。
第１図（ｃ）に示す如く、所定の配線パターン以外の部
分を除去してポリイミド絶縁層３を露呈させて第二の配
線パターン４を形成する。
次いで、円筒形プラズマ装置などを用いて、上記露呈
されたボリイミド膜の表面を含む全表面を酸素ラジカル
に数分間曝してO2プラズマアッシング処理を行う。これ
により逆スパッタリングで粗されたポリイミド膜の表面
は数100Åの厚さにわたって灰化されて除去され、第二
の配線パターン４の隣接パターン間の絶縁性能が向上す
る。
されたボリイミド膜の表面を含む全表面を酸素ラジカル
に数分間曝してO2プラズマアッシング処理を行う。これ
により逆スパッタリングで粗されたポリイミド膜の表面
は数100Åの厚さにわたって灰化されて除去され、第二
の配線パターン４の隣接パターン間の絶縁性能が向上す
る。
そして第二の配線パターン４上のレジスト５をウエッ
ト処理で剥離して、本発明の配線基板が完成する。
ト処理で剥離して、本発明の配線基板が完成する。
第２図は、上記により形成されたポリイミド膜の特性
を示す図である。
を示す図である。
同図（ａ）はポリイミド絶縁膜上に形成された配線パ
ターンの密着強度を示すデータで、所定幅の配線パター
ンに半田付けしたリード線を表面に沿って引っ張り、配
線パターンがポリイミド膜から剥離した時の引剥し力を
測定して正規確率紙にプロットしたものである。直線Ａ
はポリイミド絶縁膜に逆スパッタリングを行た本発明の
製造方法によるもので中心値約400gを有し、逆スパッタ
リングなしの引剥が力Ｂの約200gに対して２倍に向上し
ていることを示している。
ターンの密着強度を示すデータで、所定幅の配線パター
ンに半田付けしたリード線を表面に沿って引っ張り、配
線パターンがポリイミド膜から剥離した時の引剥し力を
測定して正規確率紙にプロットしたものである。直線Ａ
はポリイミド絶縁膜に逆スパッタリングを行た本発明の
製造方法によるもので中心値約400gを有し、逆スパッタ
リングなしの引剥が力Ｂの約200gに対して２倍に向上し
ていることを示している。
また同図（ｂ）は導体膜を対向する櫛歯形パターンと
なるようポリイミド膜上に形成して、隣接パターン間の
絶縁抵抗を測定したもので、逆スパッタリングにより10
7Ωに低下した抵抗値Ｂがその後のO2プラズマアッシン
グ処理を行うことにより抵抗値Ａが1013Ωとなり、逆ス
パッタリングを行う前の抵抗値Ｃと同等の値まで回復す
ることを示している。
なるようポリイミド膜上に形成して、隣接パターン間の
絶縁抵抗を測定したもので、逆スパッタリングにより10
7Ωに低下した抵抗値Ｂがその後のO2プラズマアッシン
グ処理を行うことにより抵抗値Ａが1013Ωとなり、逆ス
パッタリングを行う前の抵抗値Ｃと同等の値まで回復す
ることを示している。
なおこのようにして形成されたポリイミド膜上の配線
パターンは、十分な密着強度を有するため、配線基板へ
の入出力端子としてのリードピンを直接半田付けする接
続パッドとして使用できることが確認されている。
パターンは、十分な密着強度を有するため、配線基板へ
の入出力端子としてのリードピンを直接半田付けする接
続パッドとして使用できることが確認されている。
以上説明した如く、本発明によればポリイミド絶縁膜
上に直接形成された導体パターンにおいて、パターン間
の絶縁特性を劣化させることなく、密着強度を向上させ
ることが可能となり、薄膜ハイブリッドIC等に用いる多
層配線基板の性能向上に顕著な効果がある。
上に直接形成された導体パターンにおいて、パターン間
の絶縁特性を劣化させることなく、密着強度を向上させ
ることが可能となり、薄膜ハイブリッドIC等に用いる多
層配線基板の性能向上に顕著な効果がある。
第１図は本発明の実施例の工程を示す側断面図、 第２図はポリイミド膜の特性を示す図、 である。 図において、 １……基板、２……第一の配線パターン、３……ポリイ
ミド膜、３′……ポリイミド膜の表面、４……第二の配
線パターン、4A……金属の導体膜、５……レジスト、 である。
ミド膜、３′……ポリイミド膜の表面、４……第二の配
線パターン、4A……金属の導体膜、５……レジスト、 である。
Claims (1)
- 【請求項１】基板（１）上にポリイミド膜（３）よりな
る絶縁層と金属導体よりなる配線パターン（４）とを順
次形成するに際して、 前記基板（１）にポリイミド膜（３）を塗着した後、該
ポリイミド膜（３）の全表面に逆スパッタリングを行
い、しかる後に金属導体膜（4A）を披着して所定の配線
パターン（４）に形成し、その後に表面に露呈したポリ
イミド膜（３）に02プラズマアッシング処理を行うこと
を特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20673688A JP2530008B2 (ja) | 1988-08-19 | 1988-08-19 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20673688A JP2530008B2 (ja) | 1988-08-19 | 1988-08-19 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0254993A JPH0254993A (ja) | 1990-02-23 |
| JP2530008B2 true JP2530008B2 (ja) | 1996-09-04 |
Family
ID=16528252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20673688A Expired - Lifetime JP2530008B2 (ja) | 1988-08-19 | 1988-08-19 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2530008B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365968B1 (en) * | 1998-08-07 | 2002-04-02 | Corning Lasertron, Inc. | Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device |
| GB2363268B (en) | 2000-06-08 | 2004-04-14 | Mitel Corp | Timing circuit with dual phase locked loops |
| JP4742577B2 (ja) * | 2004-12-14 | 2011-08-10 | 日産自動車株式会社 | 圧力センサおよびその製造方法 |
-
1988
- 1988-08-19 JP JP20673688A patent/JP2530008B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0254993A (ja) | 1990-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5254493A (en) | Method of fabricating integrated resistors in high density substrates | |
| US5120572A (en) | Method of fabricating electrical components in high density substrates | |
| JPS59197139A (ja) | 集積回路の製造方法 | |
| JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
| JP2530008B2 (ja) | 配線基板の製造方法 | |
| JPH07235768A (ja) | 薄膜多層配線基板の製造方法 | |
| US6150074A (en) | Method of forming electrically conductive wiring pattern | |
| JP2749461B2 (ja) | 多層回路基板及びその製造方法 | |
| JPH07131155A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JP3144596B2 (ja) | 薄膜電子部品及びその製造方法 | |
| JPH0151076B2 (ja) | ||
| JPH08250858A (ja) | 回路基板 | |
| JPH0240232B2 (ja) | ||
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JPH06224477A (ja) | 回路基板 | |
| JPH0621651A (ja) | 多層配線回路板及びその製造方法 | |
| JP2875029B2 (ja) | 多層薄膜基板の製造方法 | |
| JPH09270329A (ja) | 電子部品及びその製造方法 | |
| JPH06268377A (ja) | 多層配線基板の製造方法 | |
| JPH0744336B2 (ja) | 回路基板の製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH0613754A (ja) | 多層配線基板の製造方法 | |
| JPH04215495A (ja) | 多層回路基板の製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 |