JP2528133B2

JP2528133B2 - 双方向デジタル伝送システム

Info

Publication number: JP2528133B2
Application number: JP62179951A
Authority: JP
Inventors: 勢一大和; 節福田; 誠一山野
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1987-07-21
Filing date: 1987-07-21
Publication date: 1996-08-28
Anticipated expiration: 2011-08-28
Also published as: JPH01138833A

Description

【発明の詳細な説明】〔概要〕動作開始時に互いにタイミング調整を行う双方向デジ
タル伝送装置において、相手側のマスタクロックの周波
数誤差の検出時に、受信パルス中の片極側だけを用いた
引込を行い、トレーニングパターンに等パルス間隔を持
つ孤立波的パルスを使用して周波数検出誤りを抑えるシ
ステムである。

〔産業上の利用分野〕

本発明は双方向デジタル伝送システムに関し、特に、
デジタル総合通信網等の加入者伝送に用いる双方向デジ
タル伝送装置のタイミング再生回路の入力パルス制御装
置に関する。

双方向デジタル伝送装置は動作開始時には線路等化器
のトレーニングの為に数フレームのトレーニングパター
ンを流し、互いに伝送装置のタイミング調整を行うよう
にしている。

この双方向デジタル伝送装置において、最初に相手側
のマスタクロックとの周波数誤差を検出し、以後は強制
的にこの周波数誤差を低減する方向に制御し、且つ受信
信号系列中に周期的に配置されたパルスにて位相差の補
正を行うようにしたタイミング再生回路の周波数誤差検
出は検出誤りの少ないものが望ましい。そのため、周波
数誤差検出期間においてタイミングパルスは出来るだけ
符号間干渉と正負パルスの非対称性の影響を抑える必要
がある。

〔従来の技術〕

第６図は従来の双方向デジタル伝送装置の受信側にお
けるタイミング再生回路のブロック図、第７図は第６図
の動作を示すタイムチャートで、線路等化器出力EO,コ
ンパレータ出力CO,フレーム検出器出力FC,クロックウイ
ンドウパルスCW,フレームカウンタよりの位相補正位置
指示パルスCP,入力パルス制御器の出力A,スタート信号S
T,収束判定回路からの引き込み開始信号CS,収束判定器
からの収束信号RDはそれぞれ第５図中の同記号に対応し
ている。

第６図において、１は線路等化器、４はDPLL回路、５
はマスタクロック発生器、6,10は1/2分周器、７はセレ
クタ、８は補正回路、９は1/N分周器、11は位相比較
器、12は微分回路、13はコンパレータ、14は入力パルス
制御器、15はフレーム検出器、16は収束判定回路、17は
フレームカウンタ、18は周波数誤差検出カウンタを示し
ており、以後全図を通じて同一符号は同一機能のものを
示すものとする。

第６図において、最初に数フレーム分送られるトレー
ニングパルスは、線路等化器１にて等化され、第７図の
EOに示すバイポーラパルスでコンパレータ13に入力し、
COに示すユニポーラパルスに変換され、入力パルス制御
器14及びフレーム検出器15に入力する。

フレーム検出器15では前記パルスCOからフレームを検
出し、FCで示すフレーム検出信号をフレームカウンタ17
及び収束判定回路16に送る。

入力パルス制御器14には収束判定器回路16よりのクロ
ックウインドウパルスCWが送られており、このパルスCW
がローレベル“L"の時はコンパレータ13の出力COが禁止
されるようになっている。即ち、第７図にTPで示すトレ
ーニングパルス及びフレームパルスはこのウインドウ
（窓）を通ることにより作られる。またフレームカウン
タ17より１フレームの中で位相補正する位置を示すCPで
示すパルスが前記入力パルス制御器14に送られており、
このパルスCPは前記パルスTPと前記入力パルス制御器14
内でORをとられ、Ａで示すパルスがDPLL回路４に入力す
る。

DPLL回路４はSTで示すスタート信号で動作が開始さ
れ、第７図のΦで示す位相信号に符号イで示す如く、入
力するタイミングパルスと1/N分周器９からの再生クロ
ックとの位相を、収束判定器16及び位相比較器11にて比
較補正し、収束すれば収束判定器回路にてｃで示す収束
信号を発し、このフレームの最後まで位相補正を続ける
（第７図に示すT₁,T₂期間）。この次のフレーム（第７
図に期間T₃,波形Ｂで示す自走期間）はDPLL回路４には
入力が無いので、位相補正はされず、従ってマスタクロ
ックの周波数誤差により第７図の位相信号Φにθで示す
位相誤差がこのフレームの最後に発生する。次のフレー
ム（第７図に示すT₄期間）において引き込みを開始し、
トレーニングパルスにて位相誤差θを補正する補正が行
われる（第７図に示すN₁の期間）。

この引き込み開始時には、収束判定回路16よりCSで示
す引き込み開始信号が周波数誤差検出カウンタ18に送ら
れ、また、収束時にはRDで示す収束信号が周波数誤差検
出カウンタ18及びフレームカウンタ17に送られる。

周波数誤差検出カウンタ18では、これにより位相誤差
θを補正するのに必要なパルス数N₁がカウントされる。
これが例えば４つであったとすると、この値をフレーム
をカウントしているフレームカウンタ17に送る。以下の
フレーム（第７図に示すT₄,T₅…の期間）では前記パル
スＡに1,2,3,4で示すような１フレームを約（４＋１）
等分した位置でフレームカウンタ17が位相補正位置信号
パルスCPを位相比較器11及び入力パルス制御器14に送
り、強制的に収束判定回路16よりの進ませるか遅らせる
かの信号PLに従い、第７図の位相信号Φに示す如く、４
回に分けて位相誤差を補正する方向で位相補正が行われ
る。

なお、コンパレータ13より入力パルス制御器14に送ら
れるコンパレータ出力CO中のフレームパルスは、クロッ
クウインドパルスCWによって検出され、微分回路12を経
て位相比較器11で位相を比較し、この結果を補正回路８
に入力することにより、受信信号を基準とした位相補正
が行われる。

第８図は従来の入力パルス制御器14の回路構成を示す
ものであり、第９図はそのタイムチャートを示すもので
ある。図中、12は微分回路、21,22は比較器、23,25はOR
回路、24はAND回路をそれぞれ示している。

比較器21の＋入力および比較器22の−入力の各個には
第９図にEOで示す両極性の線路等化器１の出力〔受信パ
ルス〕EOが入力されており、また、比較器21の−入力お
よび比較器22の＋入力には、各パルスの50％位置でスラ
イスする基準信号（スライスレベル）が与えられてい
る。比較器21,22の出力はそれぞれOR回路23に入力さ
れ、OR回路23の出力COはAND回路24の一方の入力に入っ
ている。

このAND回路24のもう一方の入力にはクロックウイン
ドウパルスCWが入力しており、AND回路24の出力はOR回
路25に入力している。OR回路25のもう一方の入力には周
波数誤差を低減するための挿入パルスCPが入力してお
り、OR回路25の出力は微分回路12に入力している。この
微分回路12にはDPLL回路４のマスタクロックSCが入力す
るようになっている。

以上のように構成された入力パルス制御器14では、第
９図に示すように、比較器21,22に入力されたバイポー
ラの受信パルスEOは、OR回路23によりユニポーラのパル
スCOに変換された後にAND回路24に入力され、クロック
ウインドウパルスCWがハイレベル“H"の間だけ信号TPと
なってOR回路25に入力される。OR回路25ではこの信号TP
と周波数誤差を低減するための挿入パルスCPとのORをと
られ、そのパルスＡが微分回路12に入力される。

微分回路12では第９図（１）に示すように、このパル
スＡをマスタクロックSCで微分し、その微分パルスTCを
出力する。このように従来の回路では、パルスCOは両極
性の受信パルスEOを比較器21,22でスライスして得られ
た、両極性のパルス成分を含むパルス系列から構成され
ている。

〔発明が解決しようとする問題点〕

ところが、タイミング再生回路のトレーニングパター
ンとしては等間隔のパルス系列が必要とされるが、従来
の技術ではOR回路23の出力COが、受信パルスEOの＋極受
信パルスと−極受信パルスとがORをとられた両極性の受
信信号を含むパルス系列であり、線路等化器出力波形の
正負波形の非対称性や、コンパレータスライスレベルの
±絶対レベルの誤差により第10図に示すようにOR回路23
の出力信号COの＋極受信パルスと−極受信パルスが異な
ったパルスとして再生される為、相手側伝送装置の送信
クロック周波数成分を正確に抽出するための等間隔のパ
ルス系列を再生することが出来ず（第10図（３）でＭ≠
Ｎ）、周波数誤差検出が正確に行えないという問題を生
じていた。

又、この周波数誤差検出期間中において、送信側トレ
ーニングパターンの受信波形に符号間干渉が生じれば、
前記同様OR回路23の出力信号COの＋極受信パルスと−極
受信パルスが異なったパルスとして再生され問題とな
る。

本発明は前記従来のタイミング再生回路の入力パルス
制御器の有する問題点を解消し、タイミング再生回路の
周波数誤差検出期間には片極性の受信信号パルス列を入
力して、トレーニングパターンを常に等間隔のパルス系
列にすることにより、周波数誤差検出期間に符号間干渉
及び正負パルスによる周波数誤差検出の誤りの検出を抑
えることができる双方向デジタル伝送システムを提供す
ることを目的としている。

〔問題点を解決するための手段〕

前記問題点を解決する本発明のシステムの原理ブロッ
ク図が第１図に示される。

図中20は対向する双方向デジタル伝送装置からの両極
性の受信信号から片極性のパルスをそれぞれ検出し、こ
の検出結果をどちらか一方の極性に合わせて出力する片
極性パルス出力手段、23は前記それぞれの片極性パルス
のOR論理をとるOR論理手段、30は周波数誤差を検出する
期間を指示する信号が入力された時には前記片極性パル
ス出力手段（20）からの片極性パルスを出力し、入力さ
れない時には前記OR論理手段（23）からの両極性パルス
を出力する選択手段（30）、100は、等間隔のパルス間
隔をもつ孤立波的パターンを発生するトレーニングパタ
ーン発生手段、101は、トレーニングパターンと伝送デ
ータを切換えるセレクタである。送信側は、トレーニン
グパターン発生手段100の出力がセレクタ101へ入力さ
れ、トレーニングパターン送信開始信号とトレーニング
パターン送信終了信号により、周波数誤差検出期間中は
トレーニングパターン発生手段の出力を送信データと
し、トレーニングパターン送信終了時には伝送データを
送信データとする。この手段により、タイミング再生回
路は、周波数誤差を正確に検出し、正確なタイミング再
生が可能となる。

〔作用〕

片極性パルス出力手段20は両極性の受信信号を二つに
分岐し、それぞれから片極性のパルスを検出してどちら
か一方の極性に合わせて出力し、OR論理手段23は前記片
極性パルス出力手段20の出力の各個のOR論理をとり、選
択手段30は周波数誤差を検出する期間を指示する信号が
入力された時には前記片極性パルス出力手段20からの片
極性パルスを出力し、入力されない時には前記OR論理手
段23からの両極性パルスを出力する。送信側は、トレー
ニングパターン発生手段100の出力がセレクタ101へ入力
され、トレーニングパターン送信開始信号とトレーニン
グパターン送信終了信号により、周波数誤差検出期間中
はトレーニングパターン発生手段の出力を送信データと
し、トレーニングパターン送信終了時には伝送データを
送信データとする。この結果、周波数誤差検出期間中に
は片極性の等パルス間隔を有するトレーニングパターン
が得られ、送信側伝送装置の送信クロック周波数成分を
正確に抽出することができ、これを用いて再生クロック
との周波数誤差が検出され、検出結果によりこの周波数
誤差が低減する方向に制御される。そして、受信信号系
列中に周期的に配置されたパルスにて位相差の補正が行
われる。

〔実施例〕

以下添付図面を用いて本発明の実施例を詳細に説明す
る。

第２図は本発明のシステムの回路構成をブロックにて
示すものであり、第３図（ａ）はその動作を示すタイム
チャートである。第２図中、12は微分回路を示してお
り、片極性パルス取出手段20は比較器21,22を備え、OR
論理手段23はOR回路から構成され、選択手段30はNOT回
路31と３つのNAND回路32,33,34を備えている。24はAND
回路、25はOR回路である。これらは受信側の構成であ
り、送信側にはトレーニングパターン発生器100とセレ
クタ101とを備えている。この送信側におけるトレーニ
ングパターン発生手段100は、アドレスカウンタ55とト
レーニングパターンを書き込んだトレーニングパターン
ROM56から構成されている。

トレーニングパターンROM56には、第３図（１）の送
信データSDに示す孤立波的波形を生成する等間隔のパル
ス間隔（K₁＝K₂＝K₃＝K₄＝K₅＝K₆＝K₇）を持つ、第３図
（２）に示すような孤立波的パターンが書き込まれてい
る。アドレスカウンタ55では、フレーム周期信号と送信
クロックによりフレーム周期同期アドレスが発生され、
トレーニングパターンROM56に入力されトレーニングパ
ターンを発生する。トレーニングパターンは、トレーニ
ングパターンROM56からNAND57の入力の一方に送られ、
トレーニング期間信号TSTが“H"レベルの場合、NAND59
から出力される。又、トレーニング期間信号TSTが“L"
レベルの場合は、伝送データが選ばれNAND59より出力さ
れる。この様にして出力された送信データSDは送信部10
2へ送られ受信側伝送装置へ送信される。この送信信号
を受ける受信側伝送装置の受信部60では、線路等化器１
により第２図に示す受信パルスEOが作られ、これが比較
器21,22に入力される。

比較器21,22では、受信パルスEOの外に受信パルス振
幅の50％のスライスレベルが入力されており、第３図
（１）に示す通りに、受信パルスEOを50％のスライスレ
ベルでスライスしたパルスが出力される。

OR回路23ではこの比較器21,22の出力パルスが入力さ
れ、受信パルスEOの正負スライスパルスがNAND32に入力
される。又、NAND33には、片極側のスライスパルスが入
力されている。

第２図の30に示す選択手段では、入力されたOR回路23
の出力と比較器21の出力が周波数誤差検出期間を示す信
号RDにより、信号RDが“H"レベルの時に比較器21の出力
を、信号RDが“L"レベルの時にはOR23の出力が選択され
てNAND34より出力される様に構成されている。また特
に、信号RDが“H"レベルの周波数誤差検出期間において
は、送信側伝送装置のトレーニング期間信号TSTも“H"
レベルであり、等間隔のパルス間隔を持つ孤立波的パタ
ーン（第３図（２））による受信パルスEOが比較器20,2
1に入力される。

この様にして生成されたNAND出力34は、AND24に入力
され、クロックウインドウパルスCWとAND論理が取ら
れ、タイミングパルスTPとして出力される。

OR回路25では前記信号TPと周波数誤差を低減するため
の挿入パルスCPとがORをとられ、そのORをとられたパル
スＡが微分回路12に入力される。この挿入パルスCPは、
第６図に示したフレームカウンタ17より位相を自主補正
すべき位置を示すパルスで、周波数誤差検出期間中はロ
ーレベルとなっており、周波数誤差検出期間中のAND回
路24の出力に影響を与えない。この後微分回路12は第９
図（１）に示したように、このパルスＡをマスタクロッ
クSCで微分し、その微分パルスTCを出力する。

微分回路12の出力TCは第６図に示した位相比較器11、
収束判定回路16および周波数誤差検出カウンタ18に送ら
れる。

次に周波数判定回路16について説明する。第４図は収
束判定回路16の一例のブロック図、第５図は第４図のタ
イムチャートでST,FC,RD,CW,RC,TC,PL,a,b,c,d,eは第２
図の同記号に対応しており、それぞれ以下の信号波形を
示している。

ST:スタート信号 FC:フレーム検出パルス RD:収束信号 CW:クロックウインドウパルス RC:再生クロック TC:微分回路12の出力 a:FF42の出力 b:FF43の出力 c:FF49の出力 e:排他的論理和回路44の出力図中42,43,45,49〜51はFF（フリップフロップ）、44
は排他的論理和回路、46,48,52,54はAND回路、53はOR回
路、47はNOT回路を示している。

第４図の収束判定器16の各部には第５図に示したスタ
ート信号ST、フレーム検出パルスFC、再生クロックRC、
及び微分回路12の出力TCが入力している。

再生クロックRCはFF42に入力し、微分回路12の出力TC
にたたかれ、その出力ａは第５図（２）に示すように再
生クロックRCより微分回路12の出力TCが進むとハイレベ
ル“H"となり、また、遅れるとローレベル“L"となり、
FF43及び排他的論理和回路44に入力し、FF43で１ステッ
プ遅れた出力信号ｂとなり、排他的論理和回路44に入力
して排他的論理和がとられ、符号が異なる時ハイレベル
“H"となり、FF45,49に入力する。

FF45では、この信号を微分回路12の出力TCのNOT回路4
7にて反転された信号でたたくとｃで示す信号となり、
ローレベル“L"からハイレベル“H"に変化することで第
５図、第７図に波形ｃで示す引き込み収束信号を発し、
FF50に入力する。

FF29では、第６図の周波数誤差検出カウンタ18に、FF
51よりカウント開始の信号CSが出力されるまで〔第５図
の波形CWの二点〕はこの信号でクリアされており、それ
以後動作する。

この動作は第５図（３）に示す如く波形ａとｂに示す
信号の排他的論理和をとった排他的論理和回路44の出力
を、信号TCでたたき、RCで示す再生クロックが進むと収
束を示す収束信号RDを発し、第６図の周波数誤差検出カ
ウンタ18に出力してカウントを止める。

FF59の反転出力はAND回路52に入力すると共に、AND
回路46に入力し以後の微分回路12の出力TCを出力禁止に
する。

この場合、第４図の出力ａ、即ち信号PLは再生クロッ
クRCが遅れている間はローレベル“L"で、進むとハイレ
ベル“H"になるので、この信号PLを用い自主制御をする
時、位相を進ませるか遅らせるかの指示とする。

FF50に入力した波形ｃに示す信号は第５図（１）に示
すようにフレーム検出パルスFCのロにてたたかれてこの
出力はFF51に入力し、また、フレーム検出パルスFCのハ
にて叩かれてハイレベル“H"の信号CSとなり、第６図の
周波数カウンタ18のカウントを開始させる。

またこれはAND回路52に入力し、パルスCWのニのパル
スとなり、OR回路53に入力する。

OR回路53にはフレーム検出パルスFCおよびFF50の出力
が入力しており、これらはORをとられAND回路54に入
力する。AND回路54にはスタート信号STが入力してお
り、この出力は第５図（１）のクロックウインドウパル
スCWとなり、第６図の入力パルス制御器14に入力し、入
力パルスを制限する。

〔発明の効果〕本発明によれば、タイミング再生回路の周波数誤差検
出期間に片極性の受信信号パルス列を入力し、その周波
数誤差検出期間の受信信号パルス系列（トレーニングパ
ターン）においては等間隔のパルス間隔を有する孤立波
的パターンとすることにより、周波数誤差検出期間に符
号間干渉がなくなり、周波数誤差検出の誤り検出を抑え
ることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明のシ
ステムの一実施例の回路の構成を示すブロック図、第３
図（１）は第２図の動作を示すタイムチャート図、第３
図（２）は孤立波的パターンの説明図、第４図は収束判
定回路の一例のブロック図、第５図（１），（２），
（３）は第４図の動作を示すタイムチャート図、第６図
は従来のタイミング再生回路の一実施例のブロック図、
第７図は第６図の従来例の動作を示すタイムチャート、
第８図は従来の入力パルス制御器の回路構成図、第９図
は第８図の動作を示すタイムチャート図、第10図
（１），（２），（３）は従来の入力制御パルス装置の
動作波形図である。１……線路等化器、４……DPLL回路、５……マスタクロ
ック発生器、11……位相比較器、12……微分回路、 14……入力パルス制御器、15……フレーム検出器、16…
…収束判定器、17……フレームカウンタ、18……周波数
誤差検出カウンタ。

フロントページの続き (72)発明者山野誠一東京都武蔵野市緑町３丁目９番11号日本電信電話株式会社通信網第一研究所内 (56)参考文献特開昭61−224530（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】送信手段（102）を備えた伝送装置と受信
手段（60）を備えた伝送装置とを有する双方向デジタル
伝送装置において、対向する双方向デジタル伝送装置からの両極性の受信信
号から片極性のパルスをそれぞれ検出し、この検出結果
をどちらか一方の極性に合わせて出力する片極性パルス
出力手段（20）と、前記それぞれの片極性パルスのOR論理をとるOR論理手段
（23）と、周波数誤差を検出する期間を指示する信号が入力された
時には前記片極性パルス出力手段（20）からの片極性パ
ルスを出力し、入力されない時には前記OR論理手段（2
3）からの両極性パルスを出力する選択手段（30）とを
設け、周波数誤差検出を行う期間は、送信側の伝送装置がトレ
ーニングパターン発生手段（100）により等間隔のパル
ス間隔を持つ孤立波的パターンのパルスを送信すること
で選択手段（30）の出力と再生クロックとの周波数誤差
を検出し、この周波数誤差を低減する方向に制御し、且
つ受信信号系列中に周期的に配置されたパルスにて位相
差の補正を行うようにした双方向デジタル伝送システ
ム。