JP2527465Y2 - Digital audio tone control device - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案はPCMオーディオ信号等のデジタル・オーディ
オ信号について、所定の低域周波数帯域における信号レ
ベルの増強と減衰と、所定の高域周波数帯域における信
号レベルの増強と減衰とを行うことのできるデジタル・
オーディオ・トーン・コントロール装置に関する。[Detailed description of the invention] (Industrial application field) This invention is to enhance and attenuate the signal level of a digital audio signal such as a PCM audio signal in a predetermined low frequency band, and in a predetermined high frequency band. Digital signal that can enhance and attenuate signal levels
The present invention relates to an audio tone control device.

（従来の技術） オーディオ信号の高忠実度記録再生を実現するため
に、オーディオ信号の信号処理にデジタル技術を用いた
各種の方式が提案されており、また、実用化されている
各種方式のあることも周知のとおりである。(Prior Art) In order to realize high-fidelity recording and reproduction of an audio signal, various systems using digital technology for signal processing of the audio signal have been proposed, and there are various systems that have been put into practical use. This is also well known.

ところで、オーディオ信号の再生に当ってはプログラ
ム・ソースの違いやリスニング・ルームの状態などに応
じて、通常、トーン・コントロール手段の適用によりオ
ーディオ信号にそれぞれ適切な音質調整を施すことが行
われており、従来、オーディオ信号に対する音質調整は
アナログ信号の状態で行われるのが一般的であったが、
近年になってデジタル・オーディオ信号の状態でトーン
・コントロールを行うようにしたトーン・コントロール
装置についての試みも見受けられるようになった。By the way, when reproducing an audio signal, an appropriate sound quality adjustment is usually applied to the audio signal by applying tone control means according to a difference in a program source, a state of a listening room, and the like. Conventionally, sound quality adjustment for audio signals has generally been performed in the state of analog signals.
In recent years, attempts have been made on tone control devices that perform tone control in the state of digital audio signals.

さて、オーディオ信号に対するトーン・コントロール
は、トーン・コントロールの対象にされているオーディ
オ信号の周波数ー振幅特性を所要のように変化させるこ
とにより行われるが、トーン・コントロールによるオー
ディオ信号の周波数ー振幅特性の変更に伴ってオーディ
オ信号の位相に変化が生じる場合には、立体再生音場に
おける音像の定位がトーン・コントロールによるオーデ
ィオ信号の周波数ー振幅特性の変更に伴って変化するこ
とになるために、オーディオ信号の周波数ー振幅特性の
変更に際しても信号に位相の変化が生じないような構成
のトーン・コントロール装置が必要とされる。The tone control of an audio signal is performed by changing the frequency-amplitude characteristics of the audio signal targeted for tone control as required. If the phase of the audio signal changes with the change of the audio signal, the localization of the sound image in the stereoscopic sound field will change with the change of the frequency-amplitude characteristic of the audio signal by the tone control. There is a need for a tone control device having a configuration in which the phase of the signal does not change even when the frequency-amplitude characteristics of the audio signal are changed.

それで、前記のような条件を満たしうるようなデジタ
ル・オーディオ信号のトーン・コントロール装置として
は、リニアー・フェーズ特性を有するデジタル・フィル
タ、すなわち、周波数ー振幅特性の変化とは無関係に一
定な群遅延量を有する有限インパルス応答（FIR）デジ
タル・フィルタを用いた構成態様のものが着目された。Therefore, as a digital audio signal tone control device that can satisfy the above-mentioned conditions, a digital filter having a linear phase characteristic, that is, a constant group delay irrespective of a change in the frequency-amplitude characteristic is used. Attention was paid to a configuration using a finite impulse response (FIR) digital filter having a large amount.

そして、前記のよにFIRデジタル・フィルタを使用し
たトーン・コントロール装置としては、構成の簡単さの
面から１回のFIRデジタル・フィルタ演算を行うように
して、バス・コントロールとトレブル・コントロールと
の双方が実現できるようにした構成のものが考えられ
た。As described above, as a tone control device using an FIR digital filter, one FIR digital filter operation is performed from the viewpoint of simplicity of the configuration, so that the bus control and the treble control can be performed. A configuration that allows both to be realized was considered.

（考案が解決しようとする問題点） ところが、前記のように１回のFIRデジタル・フィル
タ演算により、バス・コントロールとトレブル・コント
ロールとの双方を行うことができるようにしたトーン・
コントロール装置には次のような問題点があって実施に
適しないことが判かった。(Problems to be solved by the present invention) However, as described above, the tone and the treble control can be performed by one FIR digital filter operation.
The control device was found to be unsuitable for implementation due to the following problems.

すなわち、１回のFIRデジタル・フィルタ演算により
バス・コントロール及びトレブル・コントロールのため
のFIRデジタル・フィルタ演算が行われる場合に、設定
されたバス・コントロール量とトレブル・コントロール
量とに対応してデジタル・シグナル・プロセッサで行わ
れるFIRデジタル・フィルタ演算に必要とされるFIRデジ
タル・フィルタのフィルタ係数が、その都度計算される
ようになされているときには、フィルタ係数の指定から
実際にフィルタ係数が切換わるまでに長い時間を要する
ために、リアル・タイムで装置を切換動作させるように
することが困難となるから、このようなやり方は実用的
でなく、また、前記のような問題点を解決するために、
例えば、それぞれ前以って用意しておいたバス・コント
ロールのためのフィルタ係数とトレブル・コントロール
のためのフィルタ係数とを組合わせて用いてフィルタ係
数の計算が省けるようにした場合には、バス・コントロ
ールのためのフィルタ係数とトレブル・コントロールの
ためのフィルタ係数とを前以って加算して行われる１個
のデジタル・シグナル・プロセッサによるバス・コント
ロール及びトレブル・コントロールのためのFIRデジタ
ル・フィルタ演算に際して、オーバーフローを生じさせ
るおそれがあったり、加算器、その他のハードの構成部
分や、ソフトの構成が複雑化するために、このような解
決策も実際には実施が困難である。That is, when the FIR digital filter calculation for the bus control and the treble control is performed by one FIR digital filter calculation, the digital value corresponding to the set bus control amount and the treble control amount is used. When the filter coefficients of the FIR digital filter required for the FIR digital filter operation performed by the signal processor are calculated each time, the filter coefficients are actually switched from the specified filter coefficients. It is difficult to switch the device in real time because it takes a long time to implement such a method. Therefore, such a method is not practical, and it is necessary to solve the above-mentioned problems. To
For example, if the filter coefficients for the bus control and the filter coefficients for the treble control prepared in advance are used in combination so that the calculation of the filter coefficients can be omitted, FIR digital filter for bus control and treble control by one digital signal processor performed by adding filter coefficients for control and treble control in advance Such a solution is actually difficult to implement because there is a possibility that an overflow may occur during the operation, and the configuration of the adder, other hardware components, and software is complicated.

（問題を解決するための手段） 本考案はフィルタ係数を書き換えることによって、ト
ーン・コントロールの対象にされているデジタル・オー
ディオ信号を全周波数帯域にわたって予め定められた基
準信号レベルまで減衰させてから所定の低周波数帯域の
信号レベルを増強または減衰させる第１のFIRデジタル
・フィルタ演算手段からなるバス・コントロール手段
と、フィルタ係数を書き換えることによって、前記デジ
タル・オーディオ信号を全周波数帯域にわたって前記基
準信号レベルまで減衰させてから所定の高周波数帯域の
信号レベルを増強または減衰させる第２のFIRデジタル
・フィルタ演算手段からなるトレブル・コントロール手
段と、並列して行われる前記バス・コントロール手段に
よる第１のFIRデジタル・フィルタ演算の結果と前記ト
レブル・コントロール手段による第２のFIRデジタル・
フィルタ演算の結果とを加算する加算手段と、この加算
手段によって加算されたデジタル・オーディオ信号の基
準信号レベルを前記バス・コントロール手段及び前記ト
レブル・コントロール手段に供給される前の信号レベル
に一致させるようにこの加算されたデジタル・オーディ
オ信号を全周波数帯域にわたって増強する演算手段とを
備え、前記デジタル・オーディオ信号を全周波数帯域に
わたって前記基準信号レベルまで減衰させてから前記第
１のFIRデジタル・フィルタ演算と前記第２のFIRデジタ
ル・フィルタ演算とを行うことによって各演算のオーバ
ーフローを防止し、前記デジタル・オーディオ信号の信
号レベルを元の値に戻してから出力するようにしたこと
を特徴とするデジタル・オーディオ・トーン・コントロ
ール装置を提供するものである。(Means for Solving the Problem) The present invention attenuates a digital audio signal targeted for tone control to a predetermined reference signal level over the entire frequency band by rewriting a filter coefficient, and then a predetermined level. Bus control means comprising first FIR digital filter computing means for enhancing or attenuating the signal level of the low frequency band of the digital audio signal, and by rewriting filter coefficients, the digital audio signal is converted to the reference signal level over the entire frequency band. Treble control means comprising second FIR digital filter operation means for increasing or attenuating the signal level in a predetermined high frequency band after attenuating the signal level, and first FIR by said bus control means performed in parallel Digital filter operation result and the above 2nd FIR digital by treble control means
Adding means for adding the result of the filter operation, and making the reference signal level of the digital audio signal added by the adding means coincide with the signal level before being supplied to the bus control means and the treble control means Computing means for enhancing the added digital audio signal over the entire frequency band, and attenuating the digital audio signal to the reference signal level over the entire frequency band before the first FIR digital filter. By performing the operation and the second FIR digital filter operation, overflow of each operation is prevented, and the digital audio signal is output after returning the signal level to the original value. Providing digital audio tone control equipment Than it is.

（実施例） 以下、添付図面を参照して本考案のデジタル・オーデ
ィオ・トーン・コントロール装置の具体的な内容を詳細
に説明する。第１図は本考案のデジタル・オーディオ・
トーン・コントロール装置の一実施例のブロック図、第
２図は特性入力部CIDと表示部DPAとの正面図、第３図乃
至第５図はデジタル・シグナル・プロセッサの動作によ
って得られるべきFIRデジタル・フィルタの構成を示す
ブロック図、第６図は本考案のデジタル・オーディオ・
トーン・コントロール装置の動作を説明するために用い
る周波数特性例図、第７図は本考案のデジタル・オーデ
ィオ・トーン・コントロール装置の構成を説明するため
のブロック図、第８図はデジタル・シグナル・プロセッ
サの一例構成を示すブロック図、第９図は動作説明用の
フローチャートである。(Embodiment) Hereinafter, the specific contents of the digital audio tone control device of the present invention will be described in detail with reference to the accompanying drawings. Fig. 1 shows the digital audio system of the present invention.
FIG. 2 is a front view of a characteristic input unit CID and a display unit DPA, and FIGS. 3 to 5 are FIR digital signals to be obtained by the operation of a digital signal processor. FIG. 6 is a block diagram showing the configuration of the filter, and FIG.
FIG. 7 is an example of frequency characteristics used to explain the operation of the tone control device, FIG. 7 is a block diagram for explaining the configuration of the digital audio tone control device of the present invention, and FIG. 8 is a digital signal signal. FIG. 9 is a block diagram showing an example configuration of the processor, and FIG. 9 is a flowchart for explaining the operation.

本考案のデジタル・オーディオ・トーン・コントロー
ル装置の一実施例のブロック図を示している第１図にお
いて、１はデジタル信号の入力端子であり、この入力端
子１にはデジタル・オーディオ・トーン・コントロール
装置において所定の周波数ー振幅特性が与えられるべき
所定のフォーマットのデジタル信号（例えばPCM信号）
となされたオーディオ信号（以下、単にデジタル信号と
記載する）が供給される。FIG. 1 is a block diagram showing an embodiment of a digital audio tone control device according to the present invention. In FIG. 1, reference numeral 1 denotes a digital signal input terminal. A digital signal (for example, PCM signal) of a predetermined format to be provided with a predetermined frequency-amplitude characteristic in the device.
(Hereinafter, simply referred to as a digital signal) is supplied.

前記した入力端子１に供給されたデジタル信号は受信
部RDで復調される。PLLはフェーズ・ロックド・ループ
であり、このフェーズ・ロックド・ループPLLは受信部R
Dで復調して得たデジタル・データ中のクロックと、受
信部RD中で発生されたクロックとの位相を同期させるた
めに用いられる。なお、装置の構成に応じて、入力信号
がシリアル信号となされたり、あるいはパラレル信号と
なされたりされるものであることはいうまでもない。The digital signal supplied to the input terminal 1 is demodulated by the receiving unit RD. The PLL is a phase locked loop, and this phase locked loop PLL
It is used to synchronize the phase of the clock in the digital data obtained by demodulation in D with the clock generated in the receiving unit RD. It goes without saying that the input signal is converted into a serial signal or a parallel signal depending on the configuration of the device.

前記の受信部RDで復調された信号、例えば、NRZ信号
は、デジタル・シグナル・プロセッサDSP_１，DSP_r1に
供給される。前記したデジタル・シグナル・プロセッサ
DSP_１，DSP_r1、及び後述されているデジタル・シグナ
ル・プロセッサDSPl2,DSPr2としては、例えば第８図に
示されているような構成態様のものを使用することがで
きる。A signal demodulated by the receiving unit RD, for example, an NRZ signal is supplied to digital signal processors DSP ₁ and DSP _r1 . Digital signal processor as described above
DSP _1, DSP _r1, and a digital signal processor DSPl2, DSPr2 to be described, it is possible to use those of the configuration form as shown for example in Figure 8.

なお、第１図中に示されているデジタル・シグナル・
プロセッサDSP_１，DSP_l2，DSP_r1，DSP_r2と、第８図に
具体的に示されているデジタル・シグナル・プロセッサ
（DSP_l，DSP_r）とは、両者の対応関係が明らかとなるよ
うに、両者における対応する入出力端子について、同一
の符号ａ〜ｈを付してある。The digital signal shown in FIG.
Processor _{DSP 1, DSP l2, DSP r1} , DSP r2, digital signal processor, which is specifically shown in FIG. 8 (DSP _l, DSP _r) and, as their correspondence relationship is apparent Corresponding input / output terminals are denoted by the same reference numerals a to h.

前記したデジタル・シグナル・プロセッサDSP_１，D
SP_l2は、ステレオ信号における左チャンネル信号に対し
て特性入力部CIDに設定された周波数ー振幅特性を実現
すべくFIRデジタル・フィルタ演算を行ってFIRデジタル
・フィルタ（有限インパルス応答デジタル・フィルタ）
として機能するような動作を行い、またデジタル・シグ
ナル・プロセッサDSP_r1，DSP_r2は、ステレオ信号におけ
る右チャンネル信号に対して特性入力部CIDに設定され
た周波数ー振幅特性を実現すべくFIRデジタル・フィル
タ演算を行ってFIRデジタル・フィルタ（有限インパル
ス応答デジタル・フィルタ）として機能するように動作
するものであるが、前記した各デジタル・シグナル・プ
ロセッサDSP_１，DSP_l2，DSP_r1，DSP_r2等は同じ構成
で、かつ、動作態様も同じものが使用されるから、以下
の説明において前記した各デジタル・シグナル・プロセ
ッサDSP_１，DSP_l2，DSP_r1，DSP_r2等に共通な事項につ
いて記述される場合に、それぞれのものの区別をしない
でデジタル・シグナル・プロセッサDSPのように添字の
_１，_l2，_r1，_r2を省いた状態で説明が行われている。The above-mentioned digital signal processor DSP ₁ , D
The SP _l2 performs a FIR digital filter operation on the left channel signal of the stereo signal to achieve the frequency-amplitude characteristics set in the characteristic input section CID, and performs an FIR digital filter (finite impulse response digital filter).
The digital signal processors DSP _r1 and DSP _r2 perform FIR digital processing to realize the frequency-amplitude characteristics set in the characteristic input section CID for the right channel signal in the stereo signal. While performing filter operation is to operate so as to function as a FIR digital filter (finite impulse response digital filter), the digital signal processor DSP ₁ mentioned _{above, DSP l2, DSP r1, DSP} r2 , etc. in the same configuration, and, since the operation mode is also the same as are used, as described for each of the following digital signal processors DSP ₁ mentioned above in the _description, DSP _l2, DSP _r1, common matters DSP _r2, etc. Suffixes like digital signal processor DSP
_The description has been made in a state where ₁ , _l2 , _r1 , and _r2 are omitted.

所望の周波数ー振幅特性を指定するための特性入力部
CIDには、第２図の（ａ）に示されているようにトーン
・コントロールの対象にされているオーディオ信号の低
周波数帯域における周波数ー振幅特性を可変に設定する
入力部として用いられている押釦スイッチS₁，S₂と、ト
ーン・コントロールの対象にされているオーディオ信号
の高周波数帯域における振幅を可変に設定する入力部と
して用いられている押釦スイッチS₃，S₄とが設けられて
いる。Characteristic input section for specifying desired frequency-amplitude characteristics
As shown in FIG. 2A, the CID is used as an input section for variably setting a frequency-amplitude characteristic in a low frequency band of an audio signal to be subjected to tone control. Push button switches S ₁ , S ₂ and push button switches S ₃ , S ₄ used as input sections for variably setting the amplitude in the high frequency band of the audio signal to be controlled by the tone are provided. I have.

そして、第２図の（ａ）において、各押釦スイッチS₁
〜S₄に表示されている矢印の内で上向きの矢印は増強、
下向きの矢印は減衰を、それぞれ示している。Then, in FIG. 2A, each push button switch S ₁
Up arrow among the arrows displayed in ~ S ₄ is strengthening,
Downward arrows indicate attenuation, respectively.

また、第２図の（ｂ）に示されている表示部DPAには
例えば図中に示されているように、トーン・コントロー
ルの対象にされているオーディオ信号の全周波数帯域に
おける振幅を表示するための複数個の表示素子（例え
ば、発光ダイオード）が配列されていて、前記した特性
入力部CIDで設定されたトーン・コントロールの対象に
されているオーディオ信号における低周波数帯域におけ
る振幅の増強および減衰の状態と、トーン・コントロー
ルの対象にされているオーディオ信号における高周波数
帯域における振幅の増強及び減衰の状態とが前記した表
示素子の動作状態の如何（例えば発光ダイオードの点滅
状態）によって容易に知ることができるようにされてい
る。The display unit DPA shown in FIG. 2 (b) displays, for example, as shown in the figure, the amplitude in the entire frequency band of the audio signal targeted for tone control. And a plurality of display elements (for example, light emitting diodes) are arranged for increasing and decreasing the amplitude in the low frequency band of the audio signal to be subjected to the tone control set by the characteristic input section CID. And the state of the increase and decrease of the amplitude in the high frequency band of the audio signal to be controlled by the tone control can be easily known from the operation state of the display element (for example, the blinking state of the light emitting diode). Have been able to.

第２図の（ｂ）において20,300,2.5K…20K等の表示
は、周波数値の代表値であり、また、図中で縦方向に並
べて図示している丸印は表示素子である。そして、第２
図の（ｂ）中では表示素子が発光ダイオードであったと
した場合に、黒丸印で示されているものは発光状態、白
丸印で示されているものは消灯状態をそれぞれ現わすと
いうような表示の態様で図示されているが、この表示部
DPAでは前記した特性入力部CIDに設定されたオーディオ
信号の周波数ー振幅特性の表示が、第２図の（ｂ）に例
示されているように可視的に行うことができる。In FIG. 2B, indications such as 20, 300, 2.5K... 20K are representative values of frequency values, and circles shown in the figure in the vertical direction are display elements. And the second
In FIG. 5B, when the display element is a light emitting diode, a display shown by a black circle indicates a light emitting state, and a display shown by a white circle indicates a light off state. Is shown in the form of
In the DPA, the display of the frequency-amplitude characteristic of the audio signal set in the characteristic input section CID can be visually performed as illustrated in FIG. 2B.

中央演算処理装置CPUはリード・オンリー・メモリROM
とランダム・アクセス・メモリRAMとを備えており、デ
ジタル・オーディオ・トーン・コントロール装置に供給
された入力デジタル信号に前記した特性入力部CIDに設
定された周波数ー振幅特性に従った振幅変化を生じさせ
うるように、前記したデジタル・シグナル・プロセッサ
DSPで所定のFIRデジタル・フィルタ演算が行われるよう
に制御したり、表示部DPAに所定の表示がなされるよう
にしたり、その他、デジタル・オーディオ・トーン・コ
ントロール装置の各部の動作の制御を行う。Central processing unit CPU is read-only memory ROM
And a random access memory RAM. The input digital signal supplied to the digital audio tone control device generates an amplitude change in accordance with the frequency-amplitude characteristic set in the characteristic input section CID. Digital signal processor as described above.
The DSP controls the FIR digital filter operation to be performed, the display section DPA displays a predetermined display, and controls the operation of each section of the digital audio tone control device. .

また、第１図においてSTDはシリアルコードの転送
部、SCGはクロック信号の発生回路、MPXはマルチプレク
サ、TDは送信部、２は出力端子である。In FIG. 1, STD is a serial code transfer unit, SCG is a clock signal generation circuit, MPX is a multiplexer, TD is a transmission unit, and 2 is an output terminal.

デジタル・シグナル・プロセッサDSPの具体的な構成
例を示している第８図において、SDIはシリアル・デー
タの入力回路、IBは入力バッフア、NC-RAMは係数RAM、T
Bは転送バッファ、PCDはパラメータ制御部、Ｐ−RAMは
プログラムRAM、SDOはシリアルデータの出力回路、SCI
はシリアルコード・インターフェース、Ｄ−RAMはデー
タRAMである。In FIG. 8, which shows a specific configuration example of the digital signal processor DSP, SDI is an input circuit for serial data, IB is an input buffer, NC-RAM is a coefficient RAM, T
B is a transfer buffer, PCD is a parameter control unit, P-RAM is a program RAM, SDO is a serial data output circuit, SCI
Is a serial code interface, and D-RAM is a data RAM.

また、FN-ROMは定数のメモリ用ROM、MULは乗算器、AC
Cはアキュムレータ、REGはシフタ付レジスタ、OBは出力
バッファである。FN-ROM is ROM for constant memory, MUL is multiplier, AC
C is an accumulator, REG is a register with a shifter, and OB is an output buffer.

前記した第８図示のデジタル・シグナル・プロセッサ
DSPにおける定数のメモリ用ROM（FN-ROM）と乗算器MUL
と、アキュムレータACCと、シフタ付レジスタREG、及び
出力バッファOBなどからなる構成部分は、良く知られた
回路構成であるとともに、本考案の説明には直接に関係
しないから、それの詳細な説明は省略する。The digital signal processor shown in FIG.
ROM for constant memory in DSP (FN-ROM) and multiplier MUL
, The accumulator ACC, the register REG with shifter, and the output buffer OB are well-known circuit configurations and are not directly related to the description of the present invention. Omitted.

前記したプログラムRAM（Ｐ−RAM）は、デジタル・シ
グナル・プロセッサDSPが実行すべきプログラムを予め
記憶していて、乗算係数a1〜al，b1〜bm等のデータを記
憶することにより係数メモリとして機能する係数RAM（N
C-RAM）から、これらのデータを乗算器MULに供給する。The program RAM (P-RAM) stores a program to be executed by the digital signal processor DSP in advance, and functions as a coefficient memory by storing data such as multiplication coefficients a1 to al and b1 to bm. Coefficient RAM (N
These data are supplied from the C-RAM) to the multiplier MUL.

シリアルコード・インターフェースSCIはシリアルコ
ード入力端子ｃおよびシリアルコード出力端子ｄを備え
ており、シリアルコードタイミング入力端子ｅから供給
されるクロック信号及び同期信号（LRCK,LRCKバー）に
よってシリアルコード入力端子ｃからデータ（SD,S
D′）を入力したシリアルコード出力端子ｄからデータ
（SD,SD′）を出力したりする。The serial code interface SCI has a serial code input terminal c and a serial code output terminal d. The serial code interface SCI receives a clock signal and a synchronizing signal (LRCK, LRCK bar) supplied from the serial code timing input terminal e. Data (SD, S
Data (SD, SD ') is output from the serial code output terminal d to which D') has been input.

前記したパラメータ制御部PCDは、シリアルコード・
インターフエースSCIからのデータをプログラムRAM（Ｐ
−RAM）および転送バッファTBに識別して送るととも
に、転送バッファTBから転送タイミングと転送数とを指
定する制御信号Ts,Twを出力する。ｇはパラメータ制御
部PCDのトリガ入力端子である。The parameter control unit PCD described above includes a serial code
The data from the interface SCI is stored in the program RAM (P
-RAM) and the transfer buffer TB, and outputs control signals Ts and Tw for specifying the transfer timing and the number of transfers from the transfer buffer TB. g is a trigger input terminal of the parameter control unit PCD.

前記のパラメータ制御部PCDは前記したトリガ入力端
子ｇに対して外部からトリガ（同期信号）入力が供給さ
れたときに、そのトリガ入力によって転送タイミングが
決定された制御信号Tsを発生することができるような構
成になされているが、パラメータ制御部PCDは前記した
端子ｇに対して外部からトリガ入力が供給されなくて
も、データ（SD,SD′）によってもトリガされうるよう
な機能を備えている。When an external trigger (synchronous signal) input is supplied to the trigger input terminal g, the parameter control unit PCD can generate a control signal Ts whose transfer timing is determined by the trigger input. With such a configuration, the parameter control unit PCD has a function that can be triggered by data (SD, SD ′) even if no trigger input is supplied to the terminal g from the outside. I have.

そして、第１図に示されているデジタル・オーディオ
・トーン・コントロール装置中で使用されている２つの
デジタル・シグナル・プロセッサDSPl,DSPrは、それの
パラメータ制御部PCDがデータ（SD,SD′）によってトリ
ガされて動作するようにされているので、前記した端子
ｇは使用されていない。The two digital signal processors DSP1 and DSPr used in the digital audio tone control device shown in FIG. 1 have parameter control units PCD whose data (SD, SD ') The terminal g is not used because it is triggered to operate.

シリアル・データの入力回路SDIはシリアルデータ入
力端子ａからのオーディオ入力データを直並列変換し
て、入力バッファIBを介してデータRAM（Ｄ−RAM）に供
給する。図中のｆはシリアル・データ入力およびシリア
ル・データ出力のタイミングをきめるために、シリアル
・データの入力回路SDIとシリアル・データの出力回路S
DOとに供給するデータ・クロック信号BCLKとチャンネル
識別信号LRCKとの入力端子である。The serial data input circuit SDI converts the audio input data from the serial data input terminal a into parallel data and supplies the data to the data RAM (D-RAM) via the input buffer IB. In the figure, f is a serial data input circuit SDI and a serial data output circuit S to determine the timing of serial data input and serial data output.
This is an input terminal for a data clock signal BCLK supplied to DO and a channel identification signal LRCK.

第３図乃至第５図は第１図に示されている本考案のデ
ジタル・オーディオ・トーン・コントロール装置におけ
るデジタル・シグナル・プロセッサDSP_１の演算動作
とデジタル・シグナル・プロセッサDSP_l2の演算動作と
により、それぞれ得ようとしているフィルタ特性が得ら
れるようなFIRデジタル・フィルタを具体的な回路構成
の形で表わした図（または、第１図に示されている本考
案のデジタル・オーディオ・トーン・コントロール装置
におけるデジタル・シグナル・プロセッサDSP_r1の演算
動作とデジタル・シグナル・プロセッサDSP_r2の演算動
作とにより、それぞれ得ようとしているフィルタ特性が
得られるようなFIRデジタル・フィルタを具体的な回路
構成の形で表わした図）であって、前記した第３図乃至
第５図において３は入力端子、４は単位遅延演算子、５
は乗算回路、６は加算回路、７は係数乗算回路、８は出
力端子である。Figure 3 through Figure 5 is a calculation operation of the arithmetic operation and the digital signal processor DSP _l2 of digital signal processors DSP ₁ in digital audio tone control apparatus of the present invention shown in Figure 1 FIG. 1 is a diagram showing a specific circuit configuration of an FIR digital filter which can obtain the filter characteristics to be obtained (or the digital audio tone filter of the present invention shown in FIG. 1). The arithmetic operation of the digital signal processor DSP _{r1 and} the arithmetic operation of the digital signal processor DSP _{r2 in} the control device make it possible to obtain an FIR digital filter capable of obtaining the filter characteristics to be obtained. 3 to 5 described above, 3 is an input terminal, and 4 is an input terminal. Unit delay operator, 5
Is a multiplication circuit, 6 is an addition circuit, 7 is a coefficient multiplication circuit, and 8 is an output terminal.

FIRデジタル・フィルタは良く知られているように、
直線位相で周波数ー振幅特性を可変制御することができ
る。FIRフィルタのデジタル・フィルタ係数a1〜an，b1
〜bmは予めリード・オンリー・メモリROM中に格納され
ていて、前記した特性入力部CIDにおける指定に応じて
変更されるのであるが、デジタル・フィルタ係数al〜a
n，b1〜bmが、al=an，a2=a(n-1)，a3=a(n-2)，a4=a(n-
3)…、b1=bm，b2=b(m-1)，b3=b(m-2)，b4=b(m-3)…のよ
うに対称性を有している対称係数形のデジタル・フィル
タが使用される場合には、デジタル・フィルタ演算に際
して使用されるべきデジタル・フィルタ係数の個数は、
本来、ｎ個のフィルタ・係数a1〜anの場合にはn/2個と
なり、また、本来、ｍ個のフィルタ、係数b1〜bmの場合
にはm/2個となって、デジタル・フィルタの係数設定に
要する時間の短縮が達成されうる。As is well known, FIR digital filters
The frequency-amplitude characteristics can be variably controlled with a linear phase. Digital filter coefficients a1 to an, b1 of FIR filter
To bm are stored in advance in the read-only memory ROM, and are changed in accordance with the specification in the above-described characteristic input unit CID.
n, b1 to bm are al = an, a2 = a (n-1), a3 = a (n-2), a4 = a (n-
3) Symmetric coefficient type digital with symmetry such as b1 = bm, b2 = b (m-1), b3 = b (m-2), b4 = b (m-3) If a filter is used, the number of digital filter coefficients to be used in the digital filter operation is
Originally, the number of filters / coefficients a1 to an is n / 2, and the number of filters is originally m, and the coefficient b1 to bm is m / 2. The time required for setting the coefficient can be reduced.

第４図及び第５図は対称係数形の第1,第２のFIRデジ
タル・フィルタを、係数の対称性を利用して演算を分割
することにより各デジタル・シグナル・プロセッサに設
定するフィルタ係数を減少できるようにして２個のデジ
タル・シグナル・プロセッサを用いて実現するようにし
た場合の構成例を示したものである。なお、図中でフィ
ルタ・係数についての添字の数字が省略されている部分
がある。FIGS. 4 and 5 show filter coefficients to be set in each digital signal processor by dividing the operation of the first and second FIR digital filters of the symmetric coefficient type using the symmetry of the coefficients. This is an example of a configuration in a case where two digital signal processors are used so as to be able to reduce the number. In addition, in the figure, there are portions where the subscript numbers for the filters and coefficients are omitted.

第７図は、対称係数形のFIRによる第1,第２のFIRデジ
タル・フィルタを、３個のデジタル・シグナル・プロセ
ッサを用いて構成する場合の構成例を示したものであ
り、第７図中において斜線が引いてある領域は、対称な
フィルタ係数が使用されている領域である。FIG. 7 shows an example of a configuration in which the first and second FIR digital filters based on the symmetric coefficient type FIR are configured using three digital signal processors. The shaded region in the drawing is a region where symmetric filter coefficients are used.

なお、第1,第２のFIRデジタル・フィルタ構成のため
に使用されるべきデジタル・シグナル・プロセッサの個
数は任意でよいのであり、第３図示の第1,第２のFIRデ
ジタル・フィルタは１個のデジタル・シグナル・プロセ
ッサによって構成されている場合の例である。Note that the number of digital signal processors to be used for the first and second FIR digital filter configurations may be arbitrary, and the first and second FIR digital filters shown in FIG. This is an example in a case where the digital signal processor is constituted by a plurality of digital signal processors.

そして、第３図示の第1,第２のFIRデジタル・フィル
タのように、それが１個のデジタル・シグナル・プロセ
ッサによって構成される場合には、第１図中のデジタル
・シグナル・プロセッサDSP_１，DSP_r1が各チャンネル
用の第1,第２のFIRデジタル・フィルタを構成するため
のデジタル・シグナル・プロセッサとして使用され、デ
ジタル・シグナル・プロセッサDSP_l2，DSP_r2は例えば圧
縮器（コンプレッサ）として使用されるなどする。When the digital filter is constituted by one digital signal processor like the first and second FIR digital filters shown in FIG. 3, the digital signal processor DSP ₁ shown in FIG. , DSP _r1 is used as a digital signal processor for forming first and second FIR digital filters for each channel, and the digital signal processors DSP _l2 and DSP _r2 are used, for example, as compressors (compressors). To be used.

また、第５図示の第1,第２のFIRデジタル・フィルタ
の場合には、第１図中のデジタル・シグナル・プロセッ
サDSP_１，DSP_l2における端子ａと、デジタル・シグナ
ル・プロセッサDSP_r1，DSP_r2における端子ａに受信部RD
で復調されたデジタル・データが与えられるようになさ
れる。The first fifth illustrated, in the case of the second FIR digital filter, a terminal a of the digital signal processors DSP _1, DSP _l2 in FIG. 1, a digital signal processor DSP _r1, DSP _The receiver RD is connected to terminal a of _r2 .
The demodulated digital data is provided.

本考案のデジタル・オーディオ・トーン・コントロー
ル装置において、信号の周波数ー振幅特性の調整は、デ
ジタル・シグナル・プロセッサDSPを実質上構成してい
るFIRデジタル・フィルタのプログラムを切換えたり、
あるいはデジタル・シグナル・プロセッサDSPを実質上
構成しているFIRデジタル・フィルタの係数al〜an、b1
〜bmと対応する係数データを切換えることによって行う
ことができるのであり、前記の信号の周波数ー振幅特性
の調整動作の制御は中央演算処理装置CPUによって行わ
れるが、以下の記述では信号の周波数−振幅特性の調整
が、デジタル・シグナル・プロセッサDSPを実質上構成
しているフィルタの係数al〜an、b1〜bmに対応した係数
データの切換えにより行われる場合を例に挙げて説明さ
れている。In the digital audio tone control device of the present invention, the adjustment of the frequency-amplitude characteristics of the signal is performed by switching the program of the FIR digital filter which substantially constitutes the digital signal processor DSP,
Alternatively, the coefficients al to an, b1 of the FIR digital filter that substantially constitutes the digital signal processor DSP
~ Bm can be performed by switching the coefficient data corresponding thereto, and the control of the adjustment operation of the frequency-amplitude characteristic of the signal is performed by the central processing unit CPU. The case where the adjustment of the amplitude characteristic is performed by switching the coefficient data corresponding to the coefficients al to an and b1 to bm of the filter substantially constituting the digital signal processor DSP is described as an example.

次に、第９図に示すフローチャートに従ってデジタル
・シグナル・プロセッサDSP_１，DSP_l2（またはDS
P_r1，DSP_r2）で行われるFIRデジタル・フィルタ演算に
よりFIRデジタル・フィルタを構成する場合の動作につ
いて説明すると次のとおりである。The digital signal processor DSP ₁ in accordance with the flow chart shown in FIG. _9, DSP _l2 (or DS
The operation when the FIR digital filter is constructed by the FIR digital filter operation performed in P _r1 and DSP _r2 ) will be described as follows.

まず、スタートするとステップ101で初期設定が行わ
れ、次いで、ステップ102で特性入力部CIDにおける押釦
スイッチS1がオンの状態になされているか否かをみて、
NOならばステップ103に進み、YESならばステップ106に
進む。First, when started, initial setting is performed in step 101, and then, in step 102, it is determined whether or not the push button switch S1 in the characteristic input unit CID is turned on,
If NO, proceed to Step 103, and if YES, proceed to Step 106.

ステップ106ではバス・コントロール量を単位レベル
（例えば1dB）だけ上げるためにランダム・アクセス・
メモリRAM内のソフトウエア・カウンタの設定値をイン
クリメントするとともにその設定値を読み、ステップ11
1でバス（BASS）の特性係数の選択を行った後に、ステ
ップ112で所定数のデジタル・シグナル・プロセッサの
係数設定部に書込む。次いで、ステップ113で切換パル
スを発生し、ステップ130で表示部DPAにデータを送り、
ステップ102にもどる。In step 106, random access control is performed to increase the bus control amount by a unit level (for example, 1 dB).
Increment the set value of the software counter in the memory RAM and read the set value.
After selecting the characteristic coefficient of the bus (BASS) in step 1, in step 112, the coefficient is written to a coefficient setting section of a predetermined number of digital signal processors. Next, in step 113, a switching pulse is generated, and in step 130, data is sent to the display unit DPA.
Return to step 102.

また、前記したステップ102で特性入力部CIDにおける
押釦スイッチS1がオンの状態になされているか否かをみ
た結果はNOでステップ103に進んだときは、ステップ103
で特性入力部CIDにおける押釦スイッチS2がオンの状態
になされているか否かをみて、NOならばステップ104に
進み、YESならばステップ107に進む。If it is determined in step 102 that the push button switch S1 in the characteristic input unit CID is in the ON state, the result is NO, and
Then, it is determined whether or not the push button switch S2 in the characteristic input unit CID is turned on. If NO, the process proceeds to step 104, and if YES, the process proceeds to step 107.

ステップ107ではバス・コントロール量を単位レベル
（例えば1dB）だけ下げるためにランダム・アクセス・
メモリRAM内のソフトウエア・カウンタの設定値をディ
クリメントするとともにその設定値を読み、ステップ11
1でバス（BASS）の特性係数の選択を行った後に、ステ
ップ112で所定数のデジタル・シグナル・プロセッサの
係数設定部に書込む。そして、ステップ113で切換パル
スを発生し、ステップ130で表示部DPAにデータを送り、
ステップ102にもどる。In step 107, random access control is performed to reduce the bus control amount by a unit level (for example, 1 dB).
Decrement the setting value of the software counter in the memory RAM and read the setting value.
After selecting the characteristic coefficient of the bus (BASS) in step 1, in step 112, the coefficient is written to a coefficient setting section of a predetermined number of digital signal processors. Then, in step 113, a switching pulse is generated, and in step 130, data is sent to the display unit DPA.
Return to step 102.

次に、前記したステップ103で特性入力部CIDにおける
押釦スイッチS2がオンの状態になされているか否かをみ
た結果がNOならばステップ104に進み、このステップ104
で特性入力部CIDにおける押釦スイッチS3がオンの状態
になされているか否かをみて、NOならばステップ105に
進み、YESならばステップ108に進む。Next, if it is determined in step 103 that the push button switch S2 in the characteristic input section CID is in the ON state, the result is NO, and the process proceeds to step 104.
Then, it is determined whether or not the push button switch S3 in the characteristic input unit CID is turned on. If NO, the process proceeds to step 105, and if YES, the process proceeds to step 108.

ステップ108ではトレブル・コントロール量を単位レ
ベル（例えば1dB）だけ上げるためにランダム・アクセ
ス・メモリRAM内のソフトウエア・カウンタの設定値を
インクリメンとするとともにその設定値を読み、ステッ
プ121でトレブル（TREBLE）の特性係数の選択を行った
後に、ステップ122で所定数のデジタル・シグナル・プ
ロセッサの係数設定部に書込む。そして、ステップ123
で切換パルスを発生し、ステップ130で表示部DPAにデー
タを送り、ステップ102にもどる。In step 108, the set value of the software counter in the random access memory RAM is incremented and the set value is read in order to increase the treble control amount by a unit level (for example, 1 dB). After the selection of the characteristic coefficients in step (1), in step 122, a predetermined number of digital signal processors are written into coefficient setting sections. And step 123
Generates a switching pulse, sends data to the display unit DPA in step 130, and returns to step 102.

次に、前記したステップ104で特性入力部CIDにおける
押釦スイッチS3がオンの状態になされているか否かをみ
た結果がNOならばステップ105に進み、このステップ105
で特性入力部CIDにおける押釦スイッチS4がオンの状態
になされているか否かをみて、NOならばステップ102に
戻り、YESならばステップ109に進む。Next, if the result of checking in step 104 whether the push button switch S3 in the characteristic input section CID has been turned on is NO, the process proceeds to step 105.
Then, it is determined whether or not the push button switch S4 in the characteristic input section CID is turned on. If NO, the process returns to step 102, and if YES, the process proceeds to step 109.

ステップ109ではトレブル・コントロール量を単位レ
ベル（例えば1dB）だけ下げるために、ランダム・アク
セス・メモリRAM内のソフトウエア・カウンタの設定値
をディクリメントするとともにその設置値を読み、ステ
ップ121でトレブル（TREBLE）の特性係数の選択を行っ
た後に、ステップ122で所定数のデジタル・シグナル・
プロセッサの係数設定部に書込む。そして、ステップ12
3で切換パルスを発生し、ステップ130で表示部DPAにデ
ータを送り、ステップ102にもどる。In step 109, the set value of the software counter in the random access memory RAM is decremented and its set value is read in order to lower the treble control amount by the unit level (for example, 1 dB). TREBLE), a predetermined number of digital signal
Write to the coefficient setting section of the processor. And step 12
A switching pulse is generated in step 3, data is sent to the display unit DPA in step 130, and the process returns to step 102.

第６図は本考案のデジタル・オーディオ・トーン・コ
ントロール装置の動作説明用の周波数特性例図であっ
て、中音域の信号レベルを基準の信号レベルとし、低周
波数帯域における最低の周波数の部分と高周波数帯域に
おける最高周波数の部分とが、前記の基準の信号レベル
に対してそれぞれ＋12dB〜−12dBの範囲内で増強あるい
は減衰されるようになされている場合の例が示されてい
る。FIG. 6 is a diagram showing an example of frequency characteristics for explaining the operation of the digital audio tone control device of the present invention, in which the signal level in the middle frequency range is used as a reference signal level, An example is shown in which the highest frequency portion in the high frequency band is enhanced or attenuated within the range of +12 dB to -12 dB with respect to the reference signal level.

第６図中におけるOdBは、トーン・コントロールの対
象にされているオーディオ信号の信号レベルであり、ま
た、第６図中の−12dBの信号レベルは、前記したトーン
・コントロールの対象にされているオーディオ信号を、
それの全周波数帯域にわたって予め定められた基準の信
号レベルまで減衰させた状態（第６図示の例では12dBだ
け減衰させた状態）と対応する信号レベルである。OdB in FIG. 6 is the signal level of the audio signal to be controlled by the tone control, and the signal level of −12 dB in FIG. 6 is the target of the tone control described above. Audio signal
The signal level corresponds to a state where the signal level is attenuated to a predetermined reference signal level (a state where the signal level is attenuated by 12 dB in the example shown in FIG. 6) over the entire frequency band.

本考案のデジタル・オーディオ・トーン・コントロー
ル装置において、トーン・コントロールの対象にされて
いるオーディオ信号を、それの全周波数帯域にわたって
予め定められた基準の信号レベルまで減衰させた状態
（第６図中における−12dBの信号レベル）から所定の低
周波数帯域の信号レベルを増強または減衰させるように
動作する第１のFIRデジタル・フィルタ演算手段による
バス・コントロール手段と、トーン・コントロールの対
象にされているオーディオ信号を、それの全周波数帯域
にわたって予め定められた基準の信号レベルまで減衰さ
せた状態（第６図中における−12dBの信号レベル）から
所定の高周波数帯域の信号レベルを増強または減衰させ
るように動作する第２のFIRデジタル・フィルタ演算手
段によるトレブル・コントロール手段とが並列的に設け
られるのであるが、前記のように並列的に設けられるバ
ス・コントロール手段とトレブル・コントロール手段と
の双方において、それぞれトーン・コントロールの対象
にされているオーディオ信号が、それの全周波数帯域に
わたって予め定められた基準の信号レベルまで減衰され
た状態（第６図中における−12dBの信号レベル）となる
ようになされている。In the digital audio tone control device of the present invention, the audio signal targeted for tone control is attenuated to a predetermined reference signal level over the entire frequency band (FIG. 6). (A signal level of -12 dB in FIG. 2) from the first FIR digital filter operation means operating to augment or attenuate the signal level in a predetermined low frequency band, and are subject to tone control. From a state where the audio signal is attenuated to a predetermined reference signal level over its entire frequency band (a signal level of -12 dB in FIG. 6), the signal level of a predetermined high frequency band is increased or attenuated. Control by the second FIR digital filter operation means operating at the same time Audio means, which are provided for tone control in both the bus control means and the treble control means provided in parallel as described above, The signal level is attenuated (a signal level of -12 dB in FIG. 6) to a predetermined reference signal level over the entire frequency band.

前記のように並列的なデジタル・フィルタによるバス
・コントロール手段とトレブル・コントロール手段とを
経た信号には、第３図乃至第５図中に示されている係数
乗算回路７において所定の係数cgが乗算されることによ
って、出力端子８から出力される信号は、それの基準レ
ベルが第６図中に示されている基準レベルとなるように
されるのである。そして、前記のように並列に行われる
２個のFIRデジタル・フィルタのデジタル演算におい
て、単位遅延演算子4,4…は共通に使用され、また、フ
ィルタ係数における一部のものが共通化できるから、係
数RAMの容量が半減できるなど構成が簡単化されること
になる。As described above, a predetermined coefficient cg is added to the signal that has passed through the bus control means and the treble control means using the parallel digital filter in the coefficient multiplying circuit 7 shown in FIGS. By the multiplication, the signal output from the output terminal 8 has its reference level set to the reference level shown in FIG. In the digital operation of the two FIR digital filters performed in parallel as described above, the unit delay operators 4, 4,... Are commonly used, and some of the filter coefficients can be shared. Therefore, the configuration can be simplified such that the capacity of the coefficient RAM can be reduced by half.

また、トーン・コントロールの対象にされているオー
ディオ信号を、それの全周波数帯域にわたって予め定め
られた基準の信号レベルまで減衰させた状態（第６図中
における−12dBの信号レベル）から所定の周波数帯域の
信号レベルを増強または減衰させるように動作するFIR
デジタル・フィルタ演算手段を用いても、その際のフィ
ルタ係数のビット長を充分に長くとれば、トーン・コン
トロールの対象にされているオーディオ信号を、それの
全周波数帯域にわたって予め定められた基準の信号レベ
ルまで減衰させた状態（第６図中における−12dBの信号
レベル）にすることによる精度落ちを問題にならないよ
うにすることができる。Further, the audio signal targeted for tone control is attenuated to a predetermined reference signal level over the entire frequency band thereof (a signal level of -12 dB in FIG. 6) to a predetermined frequency. FIR that operates to boost or attenuate signal levels in the band
Even if the digital filter operation means is used, if the bit length of the filter coefficient at that time is made sufficiently long, the audio signal targeted for tone control can be converted to a predetermined reference over the entire frequency band thereof. It is possible to prevent a problem of a decrease in accuracy due to the state where the signal level is attenuated to the signal level (the signal level of -12 dB in FIG. 6).

第３図〜第５図中に示されているフィルタ係数al〜a
n，b1〜bmにおけるn,mとして、ｎを241、ｍを11として
実験したところ、前記した精度落ちもなく優れたトーン
・コントロール特性を得ることができた。The filter coefficients al to a shown in FIGS.
When n and m in n and b1 to bm were set to 241 and m to 11, an excellent tone control characteristic could be obtained without the above-described loss of precision.

FIRデジタル・フィルタのフィルタ係数al〜an，b1〜b
mや、係数乗算回路７における係数cgなどは、前記した
入力部CIDで指定された情報に基づいて中央演算処理装
置CPUから供給されることはいうまでもない。FIR digital filter filter coefficients al to an, b1 to b
Needless to say, m and the coefficient cg in the coefficient multiplying circuit 7 are supplied from the central processing unit CPU based on the information specified by the input unit CID.

前記の中央演算処理装置CPUが例えばRS232Cのシリア
ルフォーマットにより第１図のシリアル転送部STDを介
してデジタル・シグナル・プロセッサDSP_l2のシリアル
コード入力端子ｃからデジタル・フィルタの係数データ
を送ると、そのデジタル・フィルタの係数データは第８
図中のシリアルコード・インターフェースSCIとパラメ
ータ制御部PCDとを介して転送バッファTBに送られる。When the central processing unit CPU sends coefficient data of the digital filter from the serial code input terminal c of the digital signal processor _DSP12 via the serial transfer unit STD of FIG. 1, for example, in the serial format of RS232C, The coefficient data of the digital filter is the eighth
It is sent to the transfer buffer TB via the serial code interface SCI and the parameter control unit PCD in the figure.

シリアルコードの転送開始を知らせるスタート信号CR
Sバーはシリアルコードの転送部STDからシリアルコード
・インターフェースSCIの入力端子ｈに印加される。ま
た、前記したFIR演算を行う左チャンネル用のデジタル
・シグナル・プロセッサDSP_１のシリアル・コード・
インターフェースSCIの出力端子ｄには、FIR演算を行う
右チャンネル用のデジタル・シグナル・プロセッサDSP
_r1のシリアル・コード・インターフェースSCIの入力端
子ｃが接続されており、また、第１図示の構成例におい
てはFIR演算を行う左チャンネル用のデジタル・シグナ
ル・プロセッサDSP_l2のシリアル・コード・インターフ
ェースSCIの出力端子ｄには、FIR演算を行う右チャンネ
ル用のデジタル・シグナル・プロセッサDSP_r2のシリア
ル・コード・インターフェースSCIの入力端子ｃが接続
されているから、FIR演算を行う右チャンネル用のデジ
タル・シグナル・プロセッサDSP_r1，DSP_r2にもフィルタ
係数データが送られる。Start signal CR that indicates the start of serial code transfer
The S bar is applied from the serial code transfer unit STD to the input terminal h of the serial code interface SCI. Also, the serial code of the digital signal processor DSP ₁ for the left channel for performing the FIR operation described above
The output terminal d of the interface SCI has a digital signal processor DSP for the right channel that performs FIR operation.
The input terminal c of the serial code interface SCI of _r1 is connected, and in the configuration example shown in FIG. 1, the serial code interface SCI of the digital signal processor DSP _l2 for the left channel for performing FIR operation. Is connected to the input terminal c of the serial signal interface SCI of the digital signal processor DSP _r2 for the right channel for performing the FIR operation, so that the digital signal for the right channel for performing the FIR operation is Filter coefficient data is also sent to the signal processors DSP _r1 and DSP _r2 .

なお、前記したデジタル・シグナル・プロセッサDSP
_１，DSP_l2，DSP_l2，DSP_r2のプログラム命令サイクル
を決定するクロック信号は、受信部RDにおける発生する
サンプリングパルスの周波数の256倍の周波数を有する
クロック信号が用いられ、そのクロック信号はデジタル
・シグナル・プロセッサDSP_１，DSP_l2，DSP_l2，DSP_r2
のクロック入力端子ｆに供給される。The digital signal processor DSP described above
₁ , a clock signal having a frequency 256 times the frequency of the sampling pulse generated in the receiver RD is used as a clock signal for determining the program instruction cycle of the DSP _l2 , DSP _l2 , and DSP _r2 , and the clock signal is a digital signal. signal processor _{DSP 1, DSP l2, DSP l2} , DSP r2
Is supplied to the clock input terminal f.

第１図中のSCGはシリアル転送部STDの転送速度に対応
した周波数のクロック信号を発生するクロック信号の発
生回路であり、前記したクロック信号の発生回路SCGで
発生されたクロック信号はデジタル・シグナル・プロセ
ッサDSPのシリアルコード・インターフェースSCIのシリ
アルコードタイミング信号の入力端子ｅに供給される。SCG in FIG. 1 is a clock signal generation circuit for generating a clock signal having a frequency corresponding to the transfer speed of the serial transfer unit STD. The clock signal generated by the clock signal generation circuit SCG is a digital signal. Supplied to the input terminal e of the serial code timing signal of the serial code interface SCI of the processor DSP.

第１図示のデジタル・オーディオ・トーン・コントロ
ール装置（システム）において、デジタル・シグナル・
プロセッサでデジタル・フィルタの係数データを取込む
と同時に、それ以前のデジタル・フィルタの係数データ
の演算結果を出力し、第１図中のマルチプレクサMPXで
左右２チャンネルの時分割信号とされた後に、送信部TD
においてオーディオデータ変調機能と、送信機能を有す
る送信部TDにおいてデジタル・オーディオ・インターフ
ェース・フォーマットに変換されてから出力端子２に送
出される。In the digital audio tone control device (system) shown in FIG.
At the same time as the coefficient data of the digital filter is taken in by the processor, the operation result of the coefficient data of the previous digital filter is output, and after being converted into a time-division signal of left and right two channels by the multiplexer MPX in FIG. Transmitter TD
In the transmission section TD having an audio data modulation function and a transmission function, the data is converted into a digital audio interface format and then transmitted to the output terminal 2.

なお、入力端子１からデジタル・オーディオ・インタ
ーフェース・フォーマットで伝送されてきたデジタルデ
ータは、受信部RDでNRZに復調されたシリアル・デジタ
ル・オーディオ・データとされて、FIR演算動作を行う
デジタル・シグナル・プロセッサの各入力端子ａに印加
され、また、前記した受信部RDにおいてはチャンネル識
別信号LRCK,ワード識別信号WCK等のタイミング信号を復
調して、それを各デジタル・シグナル・プロセッサDSP
_１，DSP_l2，DSP_r1，DSP_r2と送信部TDとに供給するこ
とにより、前記の各構成部分が相互に同期して動作でき
るようにする。Note that the digital data transmitted from the input terminal 1 in the digital audio interface format is converted into serial digital audio data demodulated to NRZ by the receiving unit RD, and is a digital signal for performing an FIR operation. A demodulation circuit for applying a timing signal such as a channel identification signal LRCK and a word identification signal WCK to each of the input terminals a of the processor;
₁ , DSP _l2 , DSP _r1 , DSP _r2, and the transmitting unit TD, so that the components can operate in synchronization with each other.

マルチプレクサMPXではチャンネル識別信号LRCKによ
って順次交互にオン，オフする切換スイッチによって左
チャンネルの信号と右チャンネルの信号とを時間軸上に
順次交互に送信部TDに供給する。In the multiplexer MPX, a left-channel signal and a right-channel signal are sequentially and alternately supplied to the transmission unit TD on the time axis by a changeover switch that is sequentially turned on and off sequentially by the channel identification signal LRCK.

なお、使用されるべきデジタル・シグナル・プロセッ
サDSPとしても、既述したような構成態様のものが限ら
れるものではなく、要するにデジタル・シグナル・プロ
セッサDSPはプログラマブルなデジタル信号演算手段の
一実施態様に過ぎないのである。また、これまでの実施
例においてはデジタル信号入力及びデジタル信号出力の
システムについて説明したが、本考案の実施はそのよう
なシステム形態のものに限定されるものではなく、例え
ば入力側にADコンバータ、出力側にADコンバータを用い
て、アナログ信号入力及びアナログ信号出力としたシス
テムについても本考案が適用できることは勿論である。The configuration of the digital signal processor DSP to be used is not limited to the one described above. In short, the digital signal processor DSP is an embodiment of programmable digital signal operation means. It's just that. In the above embodiments, the digital signal input and digital signal output systems have been described. However, the present invention is not limited to such a system form.For example, an AD converter, Of course, the present invention can be applied to a system in which an analog signal is input and an analog signal is output using an AD converter on the output side.

（考案の効果） 以上、詳細に説明したところから明らかなように、本
考案のデジタル・オーディオ・トーン・コントロール装
置は、フィルタ係数を書き換えることによって、トーン
・コントロールの対象にされているデジタル・オーディ
オ信号を全周波数帯域にわたって予め定められた基準信
号レベルまで減衰させてから所定の低周波数帯域の信号
レベルを増強または減衰させる第１のFIRデジタル・フ
ィルタ演算手段からなるバス・コントロール手段と、フ
ィルタ係数を書き換えることによって、前記デジタル・
オーディオ信号を全周波数帯域にわたって前記基準信号
レベルまで減衰させてから所定の高周波数帯域の信号レ
ベルを増強または減衰させる第２のFIRデジタル・フィ
ルタ演算手段からなるトレブル・コントロール手段と、
並列して行われる前記バス・コントロール手段による第
１のFIRデジタル・フィルタ演算の結果と前記トレブル
・コントロール手段による第２のFIRデジタル・フィル
タ演算の結果とを加算する加算手段と、この加算手段に
よって加算されたデジタル・オーディオ信号の基準信号
レベルを前記バス・コントロール手段及び前記トレブル
・コントロール手段に供給される前に信号レベルに一致
させるようにこの加算されたデジタル・オーディオ信号
を全周波数帯域にわたって増強する演算手段とを備え、
前記デジタル・オーディオ信号を全周波数帯域にわたっ
て前記基準信号レベルまで減衰させてから前記第１のFI
Rデジタル・フィルタ演算と前記第２のFIRデジタル・フ
ィルタ演算とを行うことによって各演算のオーバーフロ
ーを防止し、前記デジタル・オーディオ信号の信号レベ
ルを元の値に戻してから出力するようにしたことを特徴
とするデジタル・オーディオ・トーン・コントロール装
置であるので、例えば、それぞれ前以って用意しておい
たバス・コントロールのためのフィルタ係数とトレブル
・コントロールのためのフィルタ係数とを組合わせて用
いるようにしてフィルタ係数の計算が省けるようにした
場合には、それを実現するためにバス・コントロールの
ためのフィルタ係数とトレブル・コントロールのための
フィルタ係数とを前以って加算して、それを１個のデジ
タル・シグナル・プロセッサによってバス・コントロー
ル及びトレブル・コントロールのためのFIRデジタル・
フィルタ演算を行う場合に、演算に際してオーバーフロ
ーを生じさせるおそれがあったり、加算器、その他のハ
ードの構成部分や、ソフト構成が複雑化するなどの諸問
題点も生じることがないのであり、オーバーフローの心
配や、正規化の必要もない。(Effects of the Invention) As is apparent from the above description, the digital audio tone control device of the present invention rewrites the filter coefficients to thereby control the digital audio to be controlled by the digital audio tone control. Bus control means comprising first FIR digital filter computing means for attenuating a signal to a predetermined reference signal level over the entire frequency band and then enhancing or attenuating a signal level in a predetermined low frequency band, and a filter coefficient By rewriting the digital
Treble control means comprising second FIR digital filter operation means for attenuating the audio signal to the reference signal level over the entire frequency band and then enhancing or attenuating the signal level in a predetermined high frequency band;
Adding means for adding the result of the first FIR digital filter operation by the bus control means and the result of the second FIR digital filter operation by the treble control means performed in parallel; The added digital audio signal is enhanced over the entire frequency band so that the reference signal level of the added digital audio signal matches the signal level before being supplied to the bus control means and the treble control means. Computing means for performing
Attenuating the digital audio signal to the reference signal level over the entire frequency band before the first FI
By performing the R digital filter operation and the second FIR digital filter operation, each operation is prevented from overflowing, and the digital audio signal is output after returning the signal level to the original value. Digital audio tone control device, for example, by combining a filter coefficient for treble control with a filter coefficient for bus control prepared in advance, for example. In the case where the calculation of the filter coefficient is omitted by using the filter coefficient, the filter coefficient for the bus control and the filter coefficient for the treble control are added in advance to realize the calculation. It is controlled by one digital signal processor for bus control and treble code. Control for FIR digital
When performing the filter operation, there is no possibility that an overflow may occur at the time of the operation, and there are no problems such as an adder, other hardware components, and a complicated software configuration. No worries, no need for normalization.

そして、全周波数帯域にわたって予め定められた基準
信号レベルまで減衰させ（信号全体を圧縮し）てから低
域または高域部分を増減し、加算後に元の信号レベルに
戻しているので、加算後にも信号の歪みや雑音は生じな
いという効果がある。Then, the signal is attenuated to a predetermined reference signal level (compresses the entire signal) over the entire frequency band, and then the low or high frequency part is increased or decreased. After the addition, the signal level is returned to the original signal level. There is an effect that signal distortion and noise do not occur.

さらに、第１及び第２のFIRデジタル・フィルタ演算
手段を複数のデジタル・シグナル・プロセッサを用いた
対称係数形のFIRデジタル・フィルタにより構成し、フ
ィルタ係数の対称性を利用して演算を分割することによ
り、前記各デジタル・シグナル・プロセッサに設定する
前記フィルタ係数の数を減少させた場合には、フィルタ
係数を記憶するためのROM等の記憶容量を少なくするこ
とができると共に、切換時間を短縮することができより
素早い動作をさせることができるという効果がある。Further, the first and second FIR digital filter calculation means are constituted by symmetric coefficient type FIR digital filters using a plurality of digital signal processors, and the calculation is divided using the symmetry of the filter coefficients. Thereby, when the number of the filter coefficients set in each of the digital signal processors is reduced, the storage capacity of a ROM or the like for storing the filter coefficients can be reduced, and the switching time can be reduced. Thus, there is an effect that a quicker operation can be performed.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本考案のデジタル・オーディオ・トーン・コン
トロール装置の一実施例のブロック図、第２図は特性入
力部CIDと表示部DPAとの正面図、第３図乃至第５図はDS
Pの動作によって得られるべきFIRデジタル・フィルタの
構成を示すブロック図、第６図は本考案のデジタル・オ
ーディオ・トーン・コントロール装置の動作を説明する
ために用いる周波数特性例図、第７図は本考案のデジタ
ル・オーディオ・トーン・コントロール装置の構成を説
明するためのブロック図、第８図はデジタル・シグナル
・プロセッサDSPの一例構成を示すブロック図、第９図
は中央演算処理装置（CPU）の動作説明用のフローチャ
ートである。 １……デジタル信号の入力端子、２……出力端子、３…
…入力端子、４……単位遅延演算子、５……乗算回路、
６……加算回路、７……係数乗算回路、８……出力端
子、RD……受信部、PLL……フェーズ・ロックド・ルー
プ、DSP_１，DSP_l2，DSP_r1，DSP_r2……デジタル・シグ
ナル・プロセッサ、CID……特性入力部、DPA……表示
部、CPU……中央演算処理装置、ROM……リード・オンリ
ー・メモリ、RAM……ランダム・アクセス・メモリ、STD
……シリアル・コードの転送部、SCG……クロック信号
の発生回路、MPX……マルチプレクサ、TD……送信部、S
DI……シリアル・データの入力回路、IB……入力バッフ
ァ、NC-RAM……係数RAM、TB……転送バッファ、PCD……
パラメータ制御部、Ｐ−RAM……プログラムRAM、SDO…
…シリアル・データの出力回路、SCI……シリアル・コ
ード・インターフェース、Ｄ−RAM……データRAM、FN-R
OM……定数のメモリ用ROM、MUL……乗算器、ACC……ア
キュムレータ、REG……シフタ付レジスタ、OB……出力
バッファ、BCLK……データ・クロック信号、LRCK……チ
ャンネル識別信号、FIG. 1 is a block diagram of an embodiment of a digital audio tone control device according to the present invention, FIG. 2 is a front view of a characteristic input unit CID and a display unit DPA, and FIGS.
FIG. 6 is a block diagram showing the configuration of an FIR digital filter to be obtained by the operation of P, FIG. 6 is an example of frequency characteristics used to explain the operation of the digital audio tone control device of the present invention, and FIG. FIG. 8 is a block diagram for explaining the configuration of the digital audio tone control device of the present invention, FIG. 8 is a block diagram showing an example of the configuration of a digital signal processor DSP, and FIG. 9 is a central processing unit (CPU). 6 is a flowchart for explaining the operation of the first embodiment. 1 ... digital signal input terminal, 2 ... output terminal, 3 ...
... input terminal, 4 ... unit delay operator, 5 ... multiplier circuit,
6 ...... addition circuit, 7 ...... coefficient multiplying circuit, 8 ...... output terminal, RD ...... receiver, PLL ...... phase locked _{loop, DSP 1, DSP l2, DSP} r1, DSP r2 ...... Digital Signal -Processor, CID-Characteristic input unit, DPA-Display unit, CPU-Central processing unit, ROM-Read-only memory, RAM-Random access memory, STD
... Serial code transfer section, SCG ... Clock signal generation circuit, MPX ... Mux, TD ... Transmission section, S
DI: Input circuit for serial data, IB: Input buffer, NC-RAM: Coefficient RAM, TB: Transfer buffer, PCD ...
Parameter control unit, P-RAM ... Program RAM, SDO ...
... Serial data output circuit, SCI ... Serial code interface, D-RAM ... Data RAM, FN-R
OM: ROM for constant memory, MUL: Multiplier, ACC: Accumulator, REG: Register with shifter, OB: Output buffer, BCLK: Data clock signal, LRCK: Channel identification signal,

Claims (2)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項１】フィルタ係数を書き換えることによって、
トーン・コントロールの対象にされているデジタル・オ
ーディオ信号を全周波数帯域にわたって予め定められた
基準信号レベルまで減衰させてから所定の低周波数帯域
の信号レベルを増強または減衰させる第１のFIRデジタ
ル・フィルタ演算手段からなるバス・コントロール手段
と、 フィルタ係数を書き換えることによって、前記デジタル
・オーディオ信号を全周波数帯域にわたって前記基準信
号レベルまで減衰させてから所定の高周波数帯域の信号
レベルを増強または減衰させる第２のFIRデジタル・フ
ィルタ演算手段からなるトレブル・コントロール手段
と、 並列して行われる前記バス・コントロール手段による第
１のFIRデジタル・フィルタ演算の結果と前記トレブル
・コントロール手段による第２のFIRデジタル・フィル
タ演算の結果とを加算する加算手段と、 この加算手段によって加算されたデジタル・オーディオ
信号の基準信号レベルを前記バス・コントロール手段及
び前記トレブル・コントロール手段に供給される前の信
号レベルに一致させるようにこの加算されたデジタル・
オーディオ信号を全周波数帯域にわたって増強する演算
手段とを備え、 前記デジタル・オーディオ信号を全周波数帯域にわたっ
て前記基準信号レベルまで減衰させてから前記第１のFI
Rデジタル・フィルタ演算と前記第２のFIRデジタル・フ
ィルタ演算とを行うことによって各演算のオーバーフロ
ーを防止し、前記デジタル・オーディオ信号の信号レベ
ルを元の値に戻してから出力するようにしたことを特徴
とするデジタル・オーディオ・トーン・コントロール装
置。(1) By rewriting a filter coefficient,
A first FIR digital filter for attenuating a digital audio signal targeted for tone control to a predetermined reference signal level over the entire frequency band and then enhancing or attenuating a signal level in a predetermined low frequency band A bus control means comprising an arithmetic means, and a filter coefficient for rewriting the digital audio signal to attenuate the digital audio signal to the reference signal level over the entire frequency band and then enhance or attenuate the signal level in a predetermined high frequency band. Treble control means comprising two FIR digital filter operation means, a result of the first FIR digital filter operation performed by the bus control means performed in parallel, and a second FIR digital filter operation result by the treble control means. The result of the filter operation Adding means for calculating the digital audio signal, the reference signal level of the digital audio signal added by the adding means being equal to the signal level before being supplied to the bus control means and the treble control means. Digital·
Calculating means for enhancing an audio signal over the entire frequency band, wherein the digital audio signal is attenuated to the reference signal level over the entire frequency band before the first FI
By performing the R digital filter operation and the second FIR digital filter operation, each operation is prevented from overflowing, and the digital audio signal is output after returning the signal level to the original value. Digital audio tone control device. 【請求項２】第１及び第２のFIRデジタル・フィルタ演
算手段を複数のデジタル・シグナル・プロセッサを用い
た対称係数形のFIRデジタル・フィルタにより構成し、
フィルタ係数の対称性を利用して演算を分割することに
より、前記各デジタル・シグナル・プロセッサに設定す
る前記フィルタ係数の数を減少させたことを特徴とする
実用新案登録請求の範囲第１項に記載のデジタル・オー
ディオ・トーン・コントール装置。2. The method according to claim 1, wherein the first and second FIR digital filter operation means are constituted by symmetric coefficient type FIR digital filters using a plurality of digital signal processors.
The utility model registration according to claim 1, wherein the number of the filter coefficients set in each of the digital signal processors is reduced by dividing the operation using the symmetry of the filter coefficients. A digital audio tone control device as described.