JP2525143B2 - 太陽電池時計 - Google Patents
太陽電池時計Info
- Publication number
- JP2525143B2 JP2525143B2 JP60212948A JP21294885A JP2525143B2 JP 2525143 B2 JP2525143 B2 JP 2525143B2 JP 60212948 A JP60212948 A JP 60212948A JP 21294885 A JP21294885 A JP 21294885A JP 2525143 B2 JP2525143 B2 JP 2525143B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- switching
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C10/00—Arrangements of electric power supplies in time pieces
- G04C10/02—Arrangements of electric power supplies in time pieces the power supply being a radioactive or photovoltaic source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明はMOS集積回路を備えた電子時計に関する。
従来より、アナログ式電子時計の低消費電力化を目的
とし定電圧回路を付加する技術はあった。しかし、その
殆んどが銀電池、マンガン電池、リチウム電池等の安定
した電圧を供給できる一次電池駆動で行われていた。
とし定電圧回路を付加する技術はあった。しかし、その
殆んどが銀電池、マンガン電池、リチウム電池等の安定
した電圧を供給できる一次電池駆動で行われていた。
一方、太陽電池、電荷蓄積手段を有するアナログ式電
子時計から構成されるシステムに於いては、上記従来例
のように安定した電源は存在せず、常時、電圧変換を発
生する。
子時計から構成されるシステムに於いては、上記従来例
のように安定した電源は存在せず、常時、電圧変換を発
生する。
従って、従来例に見られるような電池電圧→定電圧へ
の切り換え方式では、上記太陽電池駆動システムへ応用
する際に問題を生じる。なぜなら、一次電池の駆動では
電池交換の際、電池電圧→定電圧の切り換えが行われ、
後は、安定動作に入るのが普通であるから、切り換え動
作そのものに対しては特別配慮する必要がなかった。と
ころが、電圧変動が激しく変動するシステムへ従来技術
そのものを持ち込むと、定電圧→電源電圧への切り換え
頻度が高まり、切り換え時の過渡的な定電圧出力変動が
時計精度を悪化させるという欠点を生じかねない。
の切り換え方式では、上記太陽電池駆動システムへ応用
する際に問題を生じる。なぜなら、一次電池の駆動では
電池交換の際、電池電圧→定電圧の切り換えが行われ、
後は、安定動作に入るのが普通であるから、切り換え動
作そのものに対しては特別配慮する必要がなかった。と
ころが、電圧変動が激しく変動するシステムへ従来技術
そのものを持ち込むと、定電圧→電源電圧への切り換え
頻度が高まり、切り換え時の過渡的な定電圧出力変動が
時計精度を悪化させるという欠点を生じかねない。
第２図は従来の電子時計の電源回路部の例である。図
中、１は基準電圧部、２はOPアンプ、３は出力制御トラ
ンジスタ、４は出力切り換え用トランジスタ、５は定電
圧出力端子、６は切り換え信号入力端子である。
中、１は基準電圧部、２はOPアンプ、３は出力制御トラ
ンジスタ、４は出力切り換え用トランジスタ、５は定電
圧出力端子、６は切り換え信号入力端子である。
第２図（ａ）に示すように、出力入り換え用トランジ
スタ４を制御用トランジスタ３と並列にし、４のトラン
ジスタのオン・オフで出力信号を切り換えると、切り換
え動作に伴う出力電圧の変化は、第２図（ｂ）のように
なる。第２図ではVddが接地電位であり、Vssはマイナス
電位である。従って、V0,V1はマイナス電位を示す。こ
こで200は出力電圧信号、201は出力切り換え信号を示
す。
スタ４を制御用トランジスタ３と並列にし、４のトラン
ジスタのオン・オフで出力信号を切り換えると、切り換
え動作に伴う出力電圧の変化は、第２図（ｂ）のように
なる。第２図ではVddが接地電位であり、Vssはマイナス
電位である。従って、V0,V1はマイナス電位を示す。こ
こで200は出力電圧信号、201は出力切り換え信号を示
す。
t1は切り換えトランジスタがオフした瞬間の時刻であ
り、切り換え直後のt2の時刻に至る間に、本来出力すべ
き出力電圧よりも絶対値の低い電圧領域を発生する。こ
の原因はOPアンプ２の反転入力部帰還路が、切り換え動
作直前まで電源電圧側へ引き下げられており、定電圧制
御ループがより出力を小さくする方向へ固定されている
からである。基本的には、OPアンプの立上り応答、制御
トランジスタのオン応答が十分である限り、t2−t1の過
渡領域は無視する程小さくなる。しかし、低消費電力を
狙うアナログ式電子時計では低電圧回路そのものの電流
を小さくする必要があり、OPアンプの応答は逆に緩やか
な特性となるのが普通である。それ故、過渡的電圧低下
の時間は無視することが出来なくなる。
り、切り換え直後のt2の時刻に至る間に、本来出力すべ
き出力電圧よりも絶対値の低い電圧領域を発生する。こ
の原因はOPアンプ２の反転入力部帰還路が、切り換え動
作直前まで電源電圧側へ引き下げられており、定電圧制
御ループがより出力を小さくする方向へ固定されている
からである。基本的には、OPアンプの立上り応答、制御
トランジスタのオン応答が十分である限り、t2−t1の過
渡領域は無視する程小さくなる。しかし、低消費電力を
狙うアナログ式電子時計では低電圧回路そのものの電流
を小さくする必要があり、OPアンプの応答は逆に緩やか
な特性となるのが普通である。それ故、過渡的電圧低下
の時間は無視することが出来なくなる。
定電圧回路は電子時計の心臓部にあたる発振回路を負
荷にしているため、このような切り換え方式では、切り
換え動作を行なう度に発振出力が不安定となり、致命的
となる。
荷にしているため、このような切り換え方式では、切り
換え動作を行なう度に発振出力が不安定となり、致命的
となる。
本発明は、かかる課題を解決するため、電子時計に於
いて、電源電圧←→定電圧の切り換え動作を基準電圧発
生部側にて行い、切り換え時の負荷への供給電圧を安定
化させることを目的とする。
いて、電源電圧←→定電圧の切り換え動作を基準電圧発
生部側にて行い、切り換え時の負荷への供給電圧を安定
化させることを目的とする。
本発明の電子時計は、 時計の負荷手段を駆動する出力電圧が発生される出力
端子と、 該出力端子と電源電位との間に接続され、導通状態に
より前記出力電位のレベルを変化させる制御用トランジ
スタと、 電圧発生手段と、 前記出力電圧を第１入力とし、前記電圧発生手段から
出力される電圧を第２入力として、出力により前記制御
用トランジスタの導通状態を制御するOPアンプとを有
し、 前記電圧発生手段は、基準電圧を発生するトランジス
タ群と、該トランジスタ群に電流を供給する電流源と、
前記トランジスタ群に基準電圧を発生させるか又は発生
させないかを制御する切り換えトランジスタとを備え、
前記OPアンプの第２入力は、前記トランジスタ群と前記
電流源との接続点の電圧を入力してなり、 前記出力端子には、前記切り換えトランジスタの制御
に応じて、前記基準電圧に基づく電圧又は前記電源電位
に基づく電圧が発生されてなる ことを特徴とする。
端子と、 該出力端子と電源電位との間に接続され、導通状態に
より前記出力電位のレベルを変化させる制御用トランジ
スタと、 電圧発生手段と、 前記出力電圧を第１入力とし、前記電圧発生手段から
出力される電圧を第２入力として、出力により前記制御
用トランジスタの導通状態を制御するOPアンプとを有
し、 前記電圧発生手段は、基準電圧を発生するトランジス
タ群と、該トランジスタ群に電流を供給する電流源と、
前記トランジスタ群に基準電圧を発生させるか又は発生
させないかを制御する切り換えトランジスタとを備え、
前記OPアンプの第２入力は、前記トランジスタ群と前記
電流源との接続点の電圧を入力してなり、 前記出力端子には、前記切り換えトランジスタの制御
に応じて、前記基準電圧に基づく電圧又は前記電源電位
に基づく電圧が発生されてなる ことを特徴とする。
以下、図面を参照して本発明の実施例を説明する。
第１図（ａ）は本発明の具体的な実施例、第１図
（ｂ）は本発明の実施例に於ける出力電圧特性を示す。
図中、１は基準電圧部、２はOPアンプ、３は制御用トラ
ンジスタ、４は切り換えトランジスタ、５は電圧出力端
子、６は切り換え信号入力端子、100は切り換え信号、1
01は基準電圧部からの出力電圧、102は時計の負荷手段
への出力電圧である。ここで本発明による基準電圧部１
側での電源切り換え効果について説明する。
（ｂ）は本発明の実施例に於ける出力電圧特性を示す。
図中、１は基準電圧部、２はOPアンプ、３は制御用トラ
ンジスタ、４は切り換えトランジスタ、５は電圧出力端
子、６は切り換え信号入力端子、100は切り換え信号、1
01は基準電圧部からの出力電圧、102は時計の負荷手段
への出力電圧である。ここで本発明による基準電圧部１
側での電源切り換え効果について説明する。
本実施例での基準電圧部１は、Ｐチャネルデプリーシ
ョンFET10、ＮチャネルエンハンスメントFET11と12で定
電流源を構成し、基準電圧として14のＰチャネルエンハ
ンスメントFET、13のＮチャネルエンハンスメントFETを
飽和接続（ゲート・ドレイン接続）し、ＰチャネルとＮ
チャネルのFETゲート閾値電圧和を、基準電圧出力端とF
ET14のソース（つまりVdd）との間に発生させる例であ
る。ここで切り換え信号が出るまでは４のＰチャネルFE
Tが非導通であるため、ＮチャネルFET12の電流源により
基準電圧出力端、すなわちOPアンプ２の非反転入力側は
電源電位Vss側へ引かれる。
ョンFET10、ＮチャネルエンハンスメントFET11と12で定
電流源を構成し、基準電圧として14のＰチャネルエンハ
ンスメントFET、13のＮチャネルエンハンスメントFETを
飽和接続（ゲート・ドレイン接続）し、ＰチャネルとＮ
チャネルのFETゲート閾値電圧和を、基準電圧出力端とF
ET14のソース（つまりVdd）との間に発生させる例であ
る。ここで切り換え信号が出るまでは４のＰチャネルFE
Tが非導通であるため、ＮチャネルFET12の電流源により
基準電圧出力端、すなわちOPアンプ２の非反転入力側は
電源電位Vss側へ引かれる。
逆に、切り換え信号が出てＰチャネルFET4が導通状態
となると、電源間への電流経路が形成され、本来必要と
する基準電圧（FET13,14の閾値電圧の和に基づく基準電
圧）が、OPアンプ２の非反転入力端子と電源電位Vddと
の間に発生する。
となると、電源間への電流経路が形成され、本来必要と
する基準電圧（FET13,14の閾値電圧の和に基づく基準電
圧）が、OPアンプ２の非反転入力端子と電源電位Vddと
の間に発生する。
第１図（ｂ）より明かなように、切り換え信号100が
レベル変化して、負荷への供給電圧が、電源電圧V0から
定電圧V1に切り換わっても、定電圧制御ループを利用し
て出力電圧を切り換えるため、従来例で示したような過
渡的電圧変動は現れなくなる。
レベル変化して、負荷への供給電圧が、電源電圧V0から
定電圧V1に切り換わっても、定電圧制御ループを利用し
て出力電圧を切り換えるため、従来例で示したような過
渡的電圧変動は現れなくなる。
〔発明の効果〕 本発明によれば、時計の負荷手段を駆動する供給電源
を電源電圧と定電圧の間で切り換える際の供給電圧変動
は安定化させることができ、時計の負荷手段の動作を安
定させることができる。また、従来例に比べて、時計の
負荷手段に対して電源電圧を供給する非常に大きなサイ
ズの出力切り換えトランジスタが不要となる。但し、基
準電圧部の基準電圧を発生するトランジスタに電流を供
給するか否かを切り換えるトランジスタが必要となる
が、このトランジスタは小さなサイズでよいため、電子
時計の回路を大幅に小さくすることができる。
を電源電圧と定電圧の間で切り換える際の供給電圧変動
は安定化させることができ、時計の負荷手段の動作を安
定させることができる。また、従来例に比べて、時計の
負荷手段に対して電源電圧を供給する非常に大きなサイ
ズの出力切り換えトランジスタが不要となる。但し、基
準電圧部の基準電圧を発生するトランジスタに電流を供
給するか否かを切り換えるトランジスタが必要となる
が、このトランジスタは小さなサイズでよいため、電子
時計の回路を大幅に小さくすることができる。
第１図（ａ）は本発明の実施例の回路図、第１図（ｂ）
は実施例に於ける出力信号図、第２図（ａ）は従来例の
回路図、第２図（ｂ）は従来の出力信号図。 １……基準電圧部 ２……OPアンプ ３……制御用トランジスタ ４……出力切り換えトランジスタ ５……出力端子 ６……切り換え信号入力端子
は実施例に於ける出力信号図、第２図（ａ）は従来例の
回路図、第２図（ｂ）は従来の出力信号図。 １……基準電圧部 ２……OPアンプ ３……制御用トランジスタ ４……出力切り換えトランジスタ ５……出力端子 ６……切り換え信号入力端子
Claims (1)
- 【請求項１】時計の負荷手段を駆動する出力電圧が発生
される出力端子と、 該出力端子と電源電位との間に接続され、導通状態によ
り前記出力電位のレベルを変化させる制御用トランジス
タと、 電圧発生手段と、 前記出力電圧を第１入力とし、前記電圧発生手段から出
力される電圧を第２入力として、出力により前記制御用
トランジスタの導通状態を制御するOPアンプとを有し、 前記電圧発生手段は、基準電圧を発生するトランジスタ
群と、該トランジスタ群に電流を供給する電流源と、前
記トランジスタ群に基準電圧を発生させるか又は発生さ
せないかを制御する切り換えトランジスタとを備え、前
記OPアンプの第２入力は、前記トランジスタ群と前記電
流源との接続点の電圧を入力してなり、 前記出力端子には、前記切り換えトランジスタの制御に
応じて、前記基準電圧に基づく電圧又は前記電源電位に
基づく電圧が発生されてなる ことを特徴とする電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212948A JP2525143B2 (ja) | 1985-09-26 | 1985-09-26 | 太陽電池時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212948A JP2525143B2 (ja) | 1985-09-26 | 1985-09-26 | 太陽電池時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6271887A JPS6271887A (ja) | 1987-04-02 |
| JP2525143B2 true JP2525143B2 (ja) | 1996-08-14 |
Family
ID=16630947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60212948A Expired - Lifetime JP2525143B2 (ja) | 1985-09-26 | 1985-09-26 | 太陽電池時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525143B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111782A (ja) * | 1981-12-25 | 1983-07-02 | Seiko Epson Corp | 電子時計 |
-
1985
- 1985-09-26 JP JP60212948A patent/JP2525143B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6271887A (ja) | 1987-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5193198A (en) | Method and apparatus for reduced power integrated circuit operation | |
| JP2003009515A (ja) | 電源システム | |
| US9071185B2 (en) | Constant voltage circuit and analog electronic clock | |
| EP0515182B1 (en) | Low-power crystal circuit | |
| JPS6232846B2 (ja) | ||
| EP0333405A3 (en) | Power supply potential rising detection circuit | |
| JP3130443B2 (ja) | スイッチングレギュレータ | |
| CN112600518A (zh) | 一种自动振幅控制型晶体振荡器 | |
| JP2003114727A (ja) | 電源回路 | |
| JP2525143B2 (ja) | 太陽電池時計 | |
| JP2718258B2 (ja) | 出力回路 | |
| JP3543509B2 (ja) | 電圧安定化回路 | |
| CN216904653U (zh) | 一种驱动电路、芯片及电子设备 | |
| JPH09130996A (ja) | 電源切り換え回路 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JPS6113248B2 (ja) | ||
| CN114337268A (zh) | 一种升压电路、芯片及电子设备 | |
| JP3890614B2 (ja) | 昇圧電圧供給回路 | |
| US11830557B2 (en) | Memory apparatus | |
| JP2771182B2 (ja) | 安定化電源回路 | |
| KR100273279B1 (ko) | 동기식메모리의클럭신호발생회로 | |
| JP2002010631A (ja) | 駆動回路 | |
| KR900001996B1 (ko) | 내부전원 발생기 | |
| JP3259658B2 (ja) | パワースイッチおよびそれを用いた電圧制御方法 | |
| JPH0437387B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |