JP2524129B2 - Ceramic wiring board - Google Patents

Ceramic wiring board

Info

Publication number
JP2524129B2
JP2524129B2 JP61224095A JP22409586A JP2524129B2 JP 2524129 B2 JP2524129 B2 JP 2524129B2 JP 61224095 A JP61224095 A JP 61224095A JP 22409586 A JP22409586 A JP 22409586A JP 2524129 B2 JP2524129 B2 JP 2524129B2
Authority
JP
Japan
Prior art keywords
metal
wiring pattern
layer
ceramic
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61224095A
Other languages
Japanese (ja)
Other versions
JPS6378591A (en
Inventor
祐司 藤中
茂俊 桑本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP61224095A priority Critical patent/JP2524129B2/en
Publication of JPS6378591A publication Critical patent/JPS6378591A/en
Application granted granted Critical
Publication of JP2524129B2 publication Critical patent/JP2524129B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はセラミック配線基板に関し、より詳細には、
高密度の回路基板、半導体素子収納用パッケージ等に用
いられるセラミック配線基板の改良に関するものであ
る。
TECHNICAL FIELD The present invention relates to a ceramic wiring board, and more specifically,
The present invention relates to improvement of a ceramic wiring board used for a high-density circuit board, a package for housing a semiconductor element, or the like.

[従来技術] 従来、セラミック配線基板における配線パターンの形
成にあたっては生セラミックシート(グリーンシート)
表面に高融点金属の導体ペーストをスクリーン印刷法に
より厚膜印刷した後に焼成する厚膜方法が採用されてい
る。
[Prior Art] Conventionally, when forming a wiring pattern on a ceramic wiring board, a raw ceramic sheet (green sheet) is used.
A thick film method is employed in which a conductor paste of a refractory metal is printed on the surface by a screen printing method and then baked.

また、このような配線基板に対し、リードピンやヒー
トシンク等の金具を取り付ける場合には、前記配線パタ
ーンに銀ロウ等のロウ材でロウ付けする方法が採用され
ている。
Further, in the case of attaching metal fittings such as lead pins and heat sinks to such a wiring board, a method of brazing with brazing material such as silver brazing to the wiring pattern is adopted.

近年に至り、セラミック配線基板はLSIなどの集積回
路素子等と同様に配線パターンの高密度化が要求されつ
つあることから、厚膜方法に代わりイオンプレーティン
グ法、スパッタ法等を用いた薄膜方法が提案されてい
る。
In recent years, ceramic wiring boards are required to have a high wiring pattern density, as is the case with integrated circuit elements such as LSI. Therefore, instead of the thick film method, a thin film method using an ion plating method, a sputtering method, or the like is used. Is proposed.

この薄膜方法は、具体的にはセラミック基板表面にT
i,Cr等の接着層、およびAg,Cu,Ni,Pd等のバリア層の薄
膜層をスパッタリング等によって設け、これらの層をフ
ォトリソグラフィによって配線パターンに形成したの
ち、主導体層としてAuメッキ層を施すことにより高密度
の配線パターンを形成するものである。
Specifically, this thin film method is applied to the surface of a ceramic substrate with T
An adhesion layer such as i, Cr and a thin film layer of a barrier layer such as Ag, Cu, Ni, Pd, etc. are provided by sputtering, etc., and after these layers are formed into a wiring pattern by photolithography, an Au plating layer as a main conductor layer. Is applied to form a high-density wiring pattern.

[発明が解決しようとする問題点] しかしながら、このような従来の技術で、薄膜から成
る高密度の配線パターンを有する配線基板に対し、リー
ドピン、ヒートシンク等の取付けを行う場合、種々の不
都合が生じる。即ち、上記の薄膜の配線パターンでは銀
ロウ等のロウ付け条件、例えば還元雰囲気、500〜1000
℃の条件において配線パターンを構成する各層間に熱膨
張率の差により歪みが生じ、また各層間で金属原子の相
互熱拡散によって、各層の物性が変化し配線パターンの
変色、ふくれ、はがれ等の欠陥が生じていた。
[Problems to be Solved by the Invention] However, according to such a conventional technique, when a lead pin, a heat sink, or the like is attached to a wiring board having a high-density wiring pattern made of a thin film, various problems occur. . That is, in the above thin film wiring pattern, brazing conditions such as silver brazing, for example, reducing atmosphere, 500 to 1000
Under the condition of ° C, distortion occurs due to the difference in the coefficient of thermal expansion between the layers that make up the wiring pattern, and the mutual thermal diffusion of metal atoms between the layers changes the physical properties of each layer, causing discoloration, swelling, peeling, etc. of the wiring pattern. There was a defect.

また、配線パターンを構成する接着層とバリア層の組
合せによっては熱拡散方向が一方向的となりどちらかの
層に空洞(カーケンドールボイド)が生成され、層強度
が低下する等の不都合が生じていた。
In addition, depending on the combination of the adhesive layer and the barrier layer forming the wiring pattern, the heat diffusion direction becomes unidirectional, and cavities (Kirkendall voids) are generated in either layer, which causes a problem such as a decrease in layer strength. It was

[発明の目的] 本発明者等は上記欠点に鑑み種々の実験の結果、リー
ドピン、ヒートシンク等の金具取付を必要とする配線基
板に対し、配線パターンの構造を基本的に下地の金属層
と主導体層の二層構造とし、下地の金属層を特定の材質
で構成することによってロウ付け熱処理条件に対しても
優れた耐熱性を有し、かつリードピン等の銀ロウ付けが
可能な優れた層強度を有する配線パターンを形成し得る
ことを知見した。
[Object of the Invention] As a result of various experiments in view of the above-mentioned drawbacks, the inventors of the present invention basically led the structure of the wiring pattern to the underlying metal layer with respect to the wiring board that requires mounting of metal fittings such as lead pins and heat sinks. An excellent layer that has a two-layer structure of a body layer and has excellent heat resistance even under brazing heat treatment conditions by configuring the underlying metal layer with a specific material, and is capable of silver brazing such as lead pins It was found that a wiring pattern having strength can be formed.

本発明は上記知見に基づき耐熱性に優れ、かつリード
ピン等のロウ付けが可能な配線パターンを有するセラミ
ック配線基板を提供することをその目的とするものであ
る。
An object of the present invention is to provide a ceramic wiring board having a wiring pattern which is excellent in heat resistance and which can be brazed such as lead pins based on the above findings.

[問題を解決するための手段] 本発明は、セラミック基板上に配線パターンを被着形
成して成るセラミック配線基板において、前記配線パタ
ーンを構成するニッケル、金、白金、パラジウムなどか
ら成る主導体層の下地にタングステン、モリブデンの少
なくとも1種から成る第1の金属と、銅、鉄、ジルコニ
ウムの少なくとも1種にタングステン及び/又はモリブ
デンを5乃至60重量%添加させたビッカース硬度が100
乃至200の金属材料から成る第2の金属とを合金化させ
て形成される金属層を配したことを特徴とするものであ
る。
[Means for Solving the Problem] The present invention relates to a ceramic wiring substrate formed by depositing a wiring pattern on a ceramic substrate, and a main conductor layer made of nickel, gold, platinum, palladium or the like that constitutes the wiring pattern. The first metal consisting of at least one of tungsten and molybdenum as an underlayer and 5 to 60 wt% of tungsten and / or molybdenum added to at least one of copper, iron and zirconium has a Vickers hardness of 100.
A metal layer formed by alloying with a second metal composed of 100 to 200 metal materials.

〔実施例〕〔Example〕

次に本発明を添付図面に示す実施例に基づき詳細に説
明する。
Next, the present invention will be described in detail based on embodiments shown in the accompanying drawings.

第1図は本発明のセラミック配線基板の一実施例を示
す断面図であり、1はアルミナセラミックス等から成る
セラミック基板である。
FIG. 1 is a cross-sectional view showing an embodiment of a ceramic wiring board of the present invention, and 1 is a ceramic board made of alumina ceramics or the like.

前記セラミック基板1は、例えばアルミナ(Al
2O3),シリカ(SiO2)等のセラミック原料粉末に適当
な溶剤、溶媒を添加混合して泥漿物を作り、これを従来
周知のドクターブレード法によりシート状と成すととも
に高温で焼成すことによって製作される。
The ceramic substrate 1 is made of, for example, alumina (Al
2 O 3 ), silica (SiO 2 ) and other ceramic raw material powders are mixed with an appropriate solvent to form a sludge, which is then formed into a sheet by the well-known doctor blade method and fired at high temperature. Produced by.

前記セラミック基板1の上面には金属層2及び主導体
層3が順次、従来周知のイオンプレーティング法、スパ
ッタリング法等の気相成長法によって形成されており、
該金属層2と主導体層3とで形成される二層構造の金属
層4は配線パターンを構成する。
A metal layer 2 and a main conductor layer 3 are sequentially formed on the upper surface of the ceramic substrate 1 by a vapor phase growth method such as a well-known ion plating method and a sputtering method.
The metal layer 4 having a two-layer structure formed by the metal layer 2 and the main conductor layer 3 constitutes a wiring pattern.

前記主導体層3はセラミック基板1上に所定の電気回
路を構成する電気配線を成形し、金属層2は主導体層3
をセラミック基板1に強固に接合するための下地層とし
て作用する。
The main conductor layer 3 is formed on the ceramic substrate 1 by forming an electric wiring forming a predetermined electric circuit, and the metal layer 2 is formed by the main conductor layer 3.
Acts as an underlayer for firmly bonding the to the ceramic substrate 1.

前記金属層2はタングステン(W)、モリブデン(M
o)の少なくとも一種から成る第1の金属と、ビッカー
ス硬度が100乃至200の金属材料、具体的には銅(Cu)や
ジルコニウム(Zr)、鉄(Fe)等にタングステン(W)
やモリブデン(Mo)を5乃至60重量%添加させた金属材
料から成る第2の金属とを合金化させて形成され、主導
体層3はニッケル(Ni)、金(Au)、白金(Pt)、パラ
ジウム(Pd)等から成る。
The metal layer 2 is made of tungsten (W), molybdenum (M).
o) a first metal of at least one of the above, and a metal material having a Vickers hardness of 100 to 200, specifically copper (Cu), zirconium (Zr), iron (Fe), etc., and tungsten (W).
Formed by alloying with a second metal made of a metal material containing 5 to 60% by weight of molybdenum (Mo), and the main conductor layer 3 is nickel (Ni), gold (Au), platinum (Pt). , Palladium (Pd), etc.

前記金属層2を形成する合金はセラミック基板1及び
主導体層3と密着性が良く、主導体層3をセラミック基
板1に強固に接合することができ、また軟質であること
から配線パターンにリードピン等の金具をロウ付けする
際等において金属層2と主導体層3の両者に熱が印加さ
れ、両者間に熱膨張率の差に起因する歪みが発生したと
しても該歪みを金属層2に良好に吸収させることがで
き、金属層2と主導体層3との間にふくれやはがれを発
生することもない。更には金属層2の合金は熱拡散が生
じ難い金属であることから金属層2と主導体層3との間
に相互熱拡散を生じることもなく、そのため配線パター
ンに変色や特性の変化を生じることもない。
The alloy forming the metal layer 2 has good adhesion to the ceramic substrate 1 and the main conductor layer 3 and can firmly bond the main conductor layer 3 to the ceramic substrate 1, and since it is soft, the lead pattern can be formed on the wiring pattern. Even when the metal layer 2 and the main conductor layer 3 are applied with heat during brazing of metal fittings such as the above, and the strain caused by the difference in the coefficient of thermal expansion occurs between the both, the strain is applied to the metal layer 2. It can be satisfactorily absorbed, and swelling or peeling does not occur between the metal layer 2 and the main conductor layer 3. Furthermore, since the alloy of the metal layer 2 is a metal which hardly causes thermal diffusion, mutual thermal diffusion does not occur between the metal layer 2 and the main conductor layer 3, so that discoloration or change in characteristics occurs in the wiring pattern. Nothing.

尚、本発明における金属層2と主導体層3の各層の厚
みは、各々の目的を十分に達成し得る程度に形成される
べきであって、例えば、金属層2は0.1〜5.0μm、好適
には0.5〜3.0μmの厚みにするのが望ましい。
In addition, the thickness of each layer of the metal layer 2 and the main conductor layer 3 in the present invention should be formed to such an extent that each purpose can be sufficiently achieved. For example, the metal layer 2 is 0.1 to 5.0 μm, preferably. It is desirable that the thickness be 0.5 to 3.0 μm.

次に本発明におけるセラミック配線基板の具体的な製
造方法の一例を説明する。
Next, an example of a specific method for manufacturing a ceramic wiring board according to the present invention will be described.

まずアルミナセラミックスから成る生セラミックシー
ト(グリーンシート)を焼成してセラミック基板1を準
備し、表面をアセトン等で洗浄する。
First, a raw ceramic sheet (green sheet) made of alumina ceramics is fired to prepare the ceramic substrate 1, and the surface is washed with acetone or the like.

次に、洗浄されたセラミック基板1の上面全面に、例
えば真空蒸着法、イオンプレーティングによりタングス
テン(W)、もしくはモリブデン(Mo)から成る第1の
金属の層と、銅(Cu)やジルコニウム(Zr)、鉄(Fe)
等にタングステン(W)やモリブデン(Mo)を所定量添
加させたビッカース硬度が100乃至200の金属材料から成
る第2の金属の層を順次、所定厚みに被着させ、その
後、フォトリソグラフィー等によって配線パターンを形
成し、還元雰囲気中、例えば湿式水素あるいは加湿フォ
ーミングガス(H2/N2)中で700〜1050℃で熱処理を行
う。この時、第2の金属の層に含まれる銅(Cu)が第1
の金属及び第2の金属の層のタングステン(W)もしく
はモリブデン(Mo)中に拡散し合金化して金属層2を形
成する。
Next, a first metal layer made of tungsten (W) or molybdenum (Mo) is formed on the entire upper surface of the cleaned ceramic substrate 1 by, for example, a vacuum deposition method or ion plating, and copper (Cu) or zirconium ( Zr), iron (Fe)
A second metal layer made of a metal material having a Vickers hardness of 100 to 200, in which a predetermined amount of tungsten (W) or molybdenum (Mo) is added, and the like, are sequentially deposited to a predetermined thickness, and then by photolithography or the like. A wiring pattern is formed, and heat treatment is performed at 700 to 1050 ° C. in a reducing atmosphere, for example, wet hydrogen or humidified forming gas (H 2 / N 2 ). At this time, the copper (Cu) contained in the second metal layer is the first
The metal layer 2 is formed by diffusing into tungsten (W) or molybdenum (Mo) of the metal and the second metal layer and alloying.

次に前記熱処理後の金属層2上にニッケル(Ni)、金
(Au)、白金(Pt)もしくはパラジウム(Pd)を従来周
知のメッキにより被着させ主導体層3を形成し、これに
よってセラミック配線基板が完成する。
Next, nickel (Ni), gold (Au), platinum (Pt) or palladium (Pd) is deposited on the metal layer 2 after the heat treatment by a conventionally well-known plating to form a main conductor layer 3, whereby a ceramic is formed. The wiring board is completed.

[実験例] 次に本発明の作用効果を以下に示す実験例に基づき説
明する。
[Experimental Example] Next, the operation and effect of the present invention will be described based on an experimental example shown below.

[試料の作成] 洗浄したアルミナ(Al2O3)質焼結体から成る基板表
面にイオンプレーティング法によって、該基板上に第1
表に示すタングステン(W)、モリブデン(Mo)のいず
れか一種から成る第1の金属と、銅(Cu)やジルコニウ
ム(Zr)、鉄(Fe)等にタングステン(W)やモリブデ
ン(Mo)を所定量添加させたビッカース硬度が100乃至2
00の金属材料から成る第2の金属を順次、被着させ、そ
の後、フォトリソグラフィーによって1×1mmのドット
パターン加工を行うとともに湿式アームガス(H2/N2
雰囲気で850℃の温度にて熱処理を行い、第2の金属の
層に含まれる銅(Cu)やジルコニウム(Zr)、鉄(Fe)
を第1の金属及び第2の金属の層のタングステン(W)
もしくはモリブデン(Mo)中に拡散させ合金化させて金
属層を形成した。
[Preparation of Sample] A substrate made of a cleaned alumina (Al 2 O 3 ) sintered body was first coated on the substrate by an ion plating method.
Tungsten (W) and molybdenum (Mo) are added to the first metal consisting of one kind of tungsten (W) and molybdenum (Mo) shown in the table and copper (Cu), zirconium (Zr), iron (Fe), etc. Vickers hardness of the specified amount is 100 to 2
Second metal consisting of 00 metal material is sequentially deposited, and then 1 × 1 mm dot pattern processing is performed by photolithography and wet arm gas (H 2 / N 2 ).
Heat treatment is performed at a temperature of 850 ° C in an atmosphere, and copper (Cu), zirconium (Zr), iron (Fe) contained in the second metal layer is included.
The first metal and the second metal layer of tungsten (W)
Alternatively, it was diffused in molybdenum (Mo) and alloyed to form a metal layer.

次に前記金属層表面に無電界メッキ法により第1表に
示す組成の金属から成る主導体層を設け、配線パターン
を形成した。
Next, a main conductor layer made of a metal having a composition shown in Table 1 was provided on the surface of the metal layer by electroless plating to form a wiring pattern.

[強度測定法] 配線パターンに対する金具の直接取付時の強度を測る
ため、得られた配線基板のドットパターンに対しKovor
製の金具を銀ロウ(BAg-8)によって熱処理(湿式アー
ムガス雰囲気、850℃)にてロウ付けを行い、該金具を
垂直方向に引張り、金具の配線層に対する引張強度を測
定した。
[Strength measurement method] To measure the strength when the metal fittings are directly attached to the wiring pattern, Kovor is applied to the dot pattern of the obtained wiring board.
The metal fittings were brazed with silver solder (BAg-8) by heat treatment (wet arm gas atmosphere, 850 ° C.), and the metal fittings were pulled in the vertical direction to measure the tensile strength of the metal fittings to the wiring layer.

また、配線自体の密着強度を測定するために主導体層
上に密着強度測定用の銅製金具を半田付けし、該金具を
垂直方向に引張り、配線パターンのセラミック基板に対
する密着強度を測定した。
Further, in order to measure the adhesion strength of the wiring itself, a copper fitting for measuring the adhesion strength was soldered on the main conductor layer, and the fitting was pulled in the vertical direction to measure the adhesion strength of the wiring pattern to the ceramic substrate.

更に配線パターン表面を顕微鏡により観察し、金属層
が主導体層に熱拡散して変色をしているものの数を調べ
た。
Further, the surface of the wiring pattern was observed with a microscope, and the number of those in which the metal layer was thermally diffused into the main conductor layer and discolored was examined.

その結果を第1表に示す。 The results are shown in Table 1.

尚、強度測定における測定結果は各々、20個測定し、
その平均値を示した。
In addition, each of the measurement results in the strength measurement measures 20 pieces,
The average value is shown.

また試料No.20乃至22は従来の配線パターンの組成を
示す。
Sample Nos. 20 to 22 show the composition of conventional wiring patterns.

第1表から明らかなように従来の組成から成る配線パ
ターンでは還元雰囲気下、850℃のロウ付条件における
耐熱性がなく、このロウ付条件での熱処理後では1Kg/m
m2以下の密着強度しか示さず実用に耐えないものであ
り、従来の配線パターンに対する金具の銀ロウ付けはで
きなかった。これらの従来品に対し、本発明品はいずれ
も優れた引張強度を示し、配線パターンに対し直接金具
を取付けた場合でも、2.0Kg/mm2以上の強度を示し、配
線層自体の密着強度も2.1Kg/mm2以上の強度を示した。
As is clear from Table 1, the wiring pattern of the conventional composition has no heat resistance under the brazing condition of 850 ° C. in the reducing atmosphere, and after the heat treatment under this brazing condition, it is 1 kg / m 2.
Since it showed only an adhesion strength of m 2 or less and could not be practically used, silver brazing of metal fittings to conventional wiring patterns could not be performed. Compared to these conventional products, the products of the present invention exhibit excellent tensile strength, and even when the metal fittings are directly attached to the wiring pattern, the strength is 2.0 Kg / mm 2 or more, and the adhesion strength of the wiring layer itself is also high. The strength was 2.1 Kg / mm 2 or more.

また従来品は配線パターンに金属層の主導体層への熱
拡散に起因する変色が発生するのに対し、本発明品では
配線パターンの変色はほとんどみられなかった。
Further, in the conventional product, discoloration occurs in the wiring pattern due to thermal diffusion of the metal layer to the main conductor layer, whereas in the product of the present invention, the discoloration of the wiring pattern was hardly observed.

[発明の効果] 以上詳述した通り、本発明のセラミック配線基板は配
線パターンを構成する主導体層の下地に前述した特定の
合金から成る金属層を配したことからセラミック製半導
体素子収納用パッケージ等のリードピン、ヒートシンク
等の金具の取付けを必要とされるような配線基板への適
用に際し、金具のロウ付時の過酷な熱処理工程、例えば
還元雰囲気での500〜1000℃の条件において、配線パタ
ーンの各層間での歪み発生、相互熱拡散が抑制されるこ
とにより、配線パターンの変色、ふくれ、はがれ等を防
止することができるとともにセラミック基板との密着性
を向上させることができる。これにより配線パターンへ
の直接リードピン等のロウ付が可能となるため、高密度
の半導体素子収納用パッケージを効率良く製造すること
ができる。
[Effects of the Invention] As described above in detail, the ceramic wiring board of the present invention has the metal layer made of the above-mentioned specific alloy disposed under the main conductor layer forming the wiring pattern. When applying to a wiring board that requires mounting of metal fittings such as lead pins, heat sinks, etc., wiring pattern under severe heat treatment process when brazing metal fittings, for example, in the condition of 500 to 1000 ° C in reducing atmosphere By suppressing the generation of strain and mutual heat diffusion between the respective layers, it is possible to prevent discoloration, blistering, peeling, etc. of the wiring pattern and improve the adhesion to the ceramic substrate. As a result, the lead pins or the like can be directly brazed to the wiring pattern, so that a high-density semiconductor element housing package can be efficiently manufactured.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明のセラミック配線基板の一部拡大断面図
である。 1……セラミック基板 2……金属層 3……主導体層
FIG. 1 is a partially enlarged sectional view of a ceramic wiring board of the present invention. 1 ... Ceramic substrate 2 ... Metal layer 3 ... Main conductor layer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】セラミック基板上に配線パターンを被着形
成して成るセラミック配線基板において、前記配線パタ
ーンを構成するニッケル、金、白金、パラジウムなどか
ら成る主導体層の下地にタングステン、モリブデンの少
なくとも1種から成る第1の金属と、銅、鉄、ジルコニ
ウムの少なくとも1種にタングステン及び/又はモリブ
デンを5乃至60重量%添加させたビッカース硬度が100
乃至200の金属材料から成る第2の金属とを合金化させ
て形成される金属層を配したことを特徴とするセラミッ
ク配線基板。
1. A ceramic wiring substrate formed by depositing a wiring pattern on a ceramic substrate, wherein at least tungsten or molybdenum is provided as an underlayer of a main conductor layer made of nickel, gold, platinum, palladium or the like constituting the wiring pattern. The first metal consisting of one kind and at least one kind of copper, iron and zirconium added with tungsten and / or molybdenum in an amount of 5 to 60% by weight has a Vickers hardness of 100.
A ceramic wiring board having a metal layer formed by alloying with a second metal made of 200 to 200 metal materials.
JP61224095A 1986-09-22 1986-09-22 Ceramic wiring board Expired - Fee Related JP2524129B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61224095A JP2524129B2 (en) 1986-09-22 1986-09-22 Ceramic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61224095A JP2524129B2 (en) 1986-09-22 1986-09-22 Ceramic wiring board

Publications (2)

Publication Number Publication Date
JPS6378591A JPS6378591A (en) 1988-04-08
JP2524129B2 true JP2524129B2 (en) 1996-08-14

Family

ID=16808464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61224095A Expired - Fee Related JP2524129B2 (en) 1986-09-22 1986-09-22 Ceramic wiring board

Country Status (1)

Country Link
JP (1) JP2524129B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009056663B4 (en) * 2009-12-02 2022-08-11 Tdk Electronics Ag Metallization with high power tolerance and high electrical conductivity and method of manufacture

Also Published As

Publication number Publication date
JPS6378591A (en) 1988-04-08

Similar Documents

Publication Publication Date Title
EP0061010B1 (en) Process for forming refractory metal layers on ceramic substrates
JPH0684546B2 (en) Electronic parts
US5326623A (en) Circuit board
US5442145A (en) Input/output terminal for electronic circuit device
JPH0957487A (en) Brazing filler metal
JP2524129B2 (en) Ceramic wiring board
JP2760107B2 (en) Surface structure of ceramic substrate and method of manufacturing the same
JPS6314877B2 (en)
JP2541823B2 (en) Ceramic wiring board
JP2762007B2 (en) Metal thin film laminated ceramic substrate
JPS62291154A (en) Ceramic circuit substrate
JPS62291153A (en) Ceramic circuit substrate
JPH08293654A (en) Formation of metal film on ceramic base material and metal-coated ceramic structure
JPH05148067A (en) Ceramic substrate and its production
JP3050528B2 (en) Method of manufacturing a wiring board for performing wire bonding
JPH0760882B2 (en) Brazing method
JP3430524B2 (en) Metal thin film laminated ceramics substrate and method of manufacturing the same
JP3005202B2 (en) Wiring board for brazing electronic components with Au-Si and method of manufacturing the same
JPS6196754A (en) Substrate provided with pin
JPS58107656A (en) Electronic part having gold layer
JPS58130590A (en) Ceramic circuit board and thick film hybrid ic using same board
JPH046896A (en) Ceramic wiring board
JPS60198761A (en) Soldering method
JPH02101131A (en) Metallizing composition on the surface of ceramics and metallizing method
JPS6181659A (en) Substrate with pin

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees