JP2523466Y2 - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JP2523466Y2 JP2523466Y2 JP1990077615U JP7761590U JP2523466Y2 JP 2523466 Y2 JP2523466 Y2 JP 2523466Y2 JP 1990077615 U JP1990077615 U JP 1990077615U JP 7761590 U JP7761590 U JP 7761590U JP 2523466 Y2 JP2523466 Y2 JP 2523466Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- base
- back gate
- serving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案はトランジスタに関し、バイポーラトランジス
タと電界効果トランジスタを複合した構造に関する。
タと電界効果トランジスタを複合した構造に関する。
従来の技術 従来、この種のトランジスタは、第３図（ａ）に示す
ように、第３図（ｂ）の等価回路図におけるバイポーラ
トランジスタQ0のエミッタとなるP+型の反導体基板11に
バイポーラトランジスタQ0のベース兼電界効果トランジ
スタQ1のドレインとなるN-型のエピタキシャル層12を成
長し、該エピタキシャル層12にバイポーラトランジスタ
Q0のコレクタ兼電界効果トランジスタQ1のバックゲート
となるＰ型の不純物を選択拡散して形成したコレクタ領
域13の中央にバイポーラトランジスタのコレクタ引出し
層となるＰ型の高濃度不純物を選択拡散してコレクタ引
出し層14を形成するとともに、上記コレクタ引出し層14
を取り囲むようにＮ型の高濃度不純物を選択拡散し、ソ
ース領域15を形成してコレクタ引出し層14とソース領域
15は配線16で短絡されている。
ように、第３図（ｂ）の等価回路図におけるバイポーラ
トランジスタQ0のエミッタとなるP+型の反導体基板11に
バイポーラトランジスタQ0のベース兼電界効果トランジ
スタQ1のドレインとなるN-型のエピタキシャル層12を成
長し、該エピタキシャル層12にバイポーラトランジスタ
Q0のコレクタ兼電界効果トランジスタQ1のバックゲート
となるＰ型の不純物を選択拡散して形成したコレクタ領
域13の中央にバイポーラトランジスタのコレクタ引出し
層となるＰ型の高濃度不純物を選択拡散してコレクタ引
出し層14を形成するとともに、上記コレクタ引出し層14
を取り囲むようにＮ型の高濃度不純物を選択拡散し、ソ
ース領域15を形成してコレクタ引出し層14とソース領域
15は配線16で短絡されている。
さらに、電界効果トランジスタQ1のドレイン領域12、
ソース領域15の間のバイポーラのコレクタ領域13の表面
に酸化膜17を介してゲート電極18を形成したものであ
る。
ソース領域15の間のバイポーラのコレクタ領域13の表面
に酸化膜17を介してゲート電極18を形成したものであ
る。
第３図（ｂ）は本トランジスタの等価回路図であり、
本図に基づきその動作を説明する。
本図に基づきその動作を説明する。
コレクタＣに対しゲートＧの電圧を上げていくと、ま
ず電界効果トランジスタQ1が導通し、バイポーラトラン
ジスタQ0のベースであり、電界効果トランジスタQ1のド
レインである領域12に電流が流れ、バイポーラトランジ
スタQ0が導通するのである。
ず電界効果トランジスタQ1が導通し、バイポーラトラン
ジスタQ0のベースであり、電界効果トランジスタQ1のド
レインである領域12に電流が流れ、バイポーラトランジ
スタQ0が導通するのである。
考案が解決しようとする課題 ところで、上記従来のトランジスタIGBTにおいては、
主トランジスタをバイポーラトランジスタQ0初段トラン
ジスタを電界効果トランジスタQ1としたダーリントン構
造であるため、主トランジスタの飽和時においても、0.
7〜1Vの飽和電圧が残る欠点を有していた。
主トランジスタをバイポーラトランジスタQ0初段トラン
ジスタを電界効果トランジスタQ1としたダーリントン構
造であるため、主トランジスタの飽和時においても、0.
7〜1Vの飽和電圧が残る欠点を有していた。
課題を解決するための手段 本考案は、電界効果トランジスタのドレイン領域基と
なる一導電型半導体基板に他導電型不純物を選択拡散し
て形成したバックゲート領域に、その中央部に一導電型
不純物を選択拡散してソース領域を形成するとともに、
上記ドレイン・ソース領域間のバックゲート領域表面に
酸化膜を介してゲート電極を形成したものにおいて、バ
ックゲート領域とソース領域を抵抗を介し接続するとと
もに、バックゲート領域とゲート電極を抵抗を介し接続
することを特徴とする。
なる一導電型半導体基板に他導電型不純物を選択拡散し
て形成したバックゲート領域に、その中央部に一導電型
不純物を選択拡散してソース領域を形成するとともに、
上記ドレイン・ソース領域間のバックゲート領域表面に
酸化膜を介してゲート電極を形成したものにおいて、バ
ックゲート領域とソース領域を抵抗を介し接続するとと
もに、バックゲート領域とゲート電極を抵抗を介し接続
することを特徴とする。
作用 上記構成によれば、電界効果トランジスタが導通しな
いゲート電圧が印加される領域では、ソース領域をエミ
ッタ，バックゲート領域をベース，ドレイン領域をコレ
クタとするバイポーラトランジスタが導通し、一方、前
記電界効果トランジスタが導通するゲート電圧が印加さ
れる領域では、前記バイポーラトランジスタと電界効果
トランジスタが並列的に導通し、飽和電圧を低くでき
る。
いゲート電圧が印加される領域では、ソース領域をエミ
ッタ，バックゲート領域をベース，ドレイン領域をコレ
クタとするバイポーラトランジスタが導通し、一方、前
記電界効果トランジスタが導通するゲート電圧が印加さ
れる領域では、前記バイポーラトランジスタと電界効果
トランジスタが並列的に導通し、飽和電圧を低くでき
る。
実施例 本考案にかかる第１の実施例を第１図（ａ），（ｂ）
を用いて説明する。第１図（ａ）はその断面構造を示し
（ｂ）はその等価回路図を示す。
を用いて説明する。第１図（ａ）はその断面構造を示し
（ｂ）はその等価回路図を示す。
第１図（ａ）において、２はバイポーラトランジスタ
Q0のコレクタおよび電界効果トランジスタQ1のドレイン
を形成する領域、３は各々のベースおよびバックゲート
となる領域、５は各々のエミッタおよびソースとなる領
域、７は酸化膜、８はゲート電極、９はトランジスタQ0
のベース抵抗を形成する領域である。
Q0のコレクタおよび電界効果トランジスタQ1のドレイン
を形成する領域、３は各々のベースおよびバックゲート
となる領域、５は各々のエミッタおよびソースとなる領
域、７は酸化膜、８はゲート電極、９はトランジスタQ0
のベース抵抗を形成する領域である。
上記のコレクタおよびドレインとなる領域２はN-型半
導体基板で、その裏面側に外部電極取出し用N+型半導体
層10が形成されている。ベースおよびバックゲートとな
る領域３は、コレクタおよびドレインとなる領域２にP-
型不純物を選択拡散して形成される。
導体基板で、その裏面側に外部電極取出し用N+型半導体
層10が形成されている。ベースおよびバックゲートとな
る領域３は、コレクタおよびドレインとなる領域２にP-
型不純物を選択拡散して形成される。
エミッタおよびソースとなる領域５は、ゲートおよび
バックゲートとなる領域３のほぼ中央にN+型不純物を選
択拡散し形成される。ベースおよびバックゲートとなる
領域３の一部からは、同型の不純物を帯状に選択拡散
し、ベース抵抗領域９を形成する。
バックゲートとなる領域３のほぼ中央にN+型不純物を選
択拡散し形成される。ベースおよびバックゲートとなる
領域３の一部からは、同型の不純物を帯状に選択拡散
し、ベース抵抗領域９を形成する。
コレクタおよびドレインとなる領域２とエミッタおよ
びソースとなる領域５の間のベースおよびバックゲート
となる領域３の全周またはベース抵抗領域９の延出部分
を除いた部分の表面に、ゲート酸化膜７を介してゲート
電極８が形成される。
びソースとなる領域５の間のベースおよびバックゲート
となる領域３の全周またはベース抵抗領域９の延出部分
を除いた部分の表面に、ゲート酸化膜７を介してゲート
電極８が形成される。
さらに、上記ゲート電極８はベース抵抗領域９の延長
端部の図示しない高濃度のＰ型層を介し、接続された構
造となっている。
端部の図示しない高濃度のＰ型層を介し、接続された構
造となっている。
上記構成に基づき、第１図（ｂ）の等価回路図を用い
て本考案の動作を次に説明する。
て本考案の動作を次に説明する。
まずゲート電極Ｇにエミッタ電極Ｅに対して正の制御
電圧を印加し、電圧を徐々に上げていき、その電圧がバ
イポーラトランジスタQ0のVBEに達すると、ベース抵抗
Ｒを介しベース電流が流れ、このトランジスタQ0が導通
する。
電圧を印加し、電圧を徐々に上げていき、その電圧がバ
イポーラトランジスタQ0のVBEに達すると、ベース抵抗
Ｒを介しベース電流が流れ、このトランジスタQ0が導通
する。
さらに、電圧を上げていくと、電界効果トランジスタ
Q1のオン電圧VTに達し、バイポーラトランジスタQ0の導
通に合わせ、電界効果トランジスタQ1が並列に導通す
る。
Q1のオン電圧VTに達し、バイポーラトランジスタQ0の導
通に合わせ、電界効果トランジスタQ1が並列に導通す
る。
なお、第１図（ｂ）の等価回路図において、図中点線
で示すように、バックゲートとソース領域間に、第２の
抵抗Ｒ′を接続してもよい。このような構成にすれば、
バイポーラトランジスタQ0および電界効果トランジスタ
Q1が導通するゲート電圧およびタイミングを変えられか
つ抵抗Ｒ′がバイポーラトランジスタQ0の導通時ベース
に蓄えられた電荷の放電用抵抗として作用し、スイッチ
ングスピードを良くするという利点がある。
で示すように、バックゲートとソース領域間に、第２の
抵抗Ｒ′を接続してもよい。このような構成にすれば、
バイポーラトランジスタQ0および電界効果トランジスタ
Q1が導通するゲート電圧およびタイミングを変えられか
つ抵抗Ｒ′がバイポーラトランジスタQ0の導通時ベース
に蓄えられた電荷の放電用抵抗として作用し、スイッチ
ングスピードを良くするという利点がある。
実施例２ 第２図は本考案の第２の実施例を示す素子断面図であ
り、等価回路は第１図（ｂ）と同一である。
り、等価回路は第１図（ｂ）と同一である。
この実施例では、ベース抵抗領域９の拡散による半導
体抵抗ではなく、素子表面の酸化膜７を介し、その上に
帯状のポリシリコンによるベース抵抗層11を形成したも
のである。
体抵抗ではなく、素子表面の酸化膜７を介し、その上に
帯状のポリシリコンによるベース抵抗層11を形成したも
のである。
上記構成を達成するために、本実施例ではバイポーラ
トランジスタQ0のベースおよび電界効果トランジスタQ1
のバックゲートとなる領域３の中央にベース抵抗層11へ
の配線のオーミック接触を達成するための高濃度のＰ型
不純物を選択拡散して、ベース引出し層４を形成し、そ
の周辺にバイポーラトランジスタQ0のエミッタおよび電
界効果トランジスタQ1のソースとなる高濃度のＮ型不純
物を選択拡散して、エミッタおよびソース領域５を形成
しているほかは、第１の実施例と同じてあるから、以降
の説明は省略する。
トランジスタQ0のベースおよび電界効果トランジスタQ1
のバックゲートとなる領域３の中央にベース抵抗層11へ
の配線のオーミック接触を達成するための高濃度のＰ型
不純物を選択拡散して、ベース引出し層４を形成し、そ
の周辺にバイポーラトランジスタQ0のエミッタおよび電
界効果トランジスタQ1のソースとなる高濃度のＮ型不純
物を選択拡散して、エミッタおよびソース領域５を形成
しているほかは、第１の実施例と同じてあるから、以降
の説明は省略する。
考案の効果 以上説明したように、この考案に基づくトランジスタ
においては、バイポーラトランジスタと電界効果トラン
ジスタが並列に作動するため、オン抵抗が下がり飽和電
圧が下がるだけでなく、オン電圧がバイポーラトランジ
スタのVBEで決まるため、電界効果トランジスタに比
し、立ち上がり応答性が速くなる。
においては、バイポーラトランジスタと電界効果トラン
ジスタが並列に作動するため、オン抵抗が下がり飽和電
圧が下がるだけでなく、オン電圧がバイポーラトランジ
スタのVBEで決まるため、電界効果トランジスタに比
し、立ち上がり応答性が速くなる。
さらに、従来の電界効果トランジスタの場合は、ペレ
ット表面のゲート直下の反転層に生じた水平方向のチャ
ンネルが電流の主経路であったが、本考案によれば、バ
イポーラトランジスタが並列作動し、垂直方向にも電流
が流れるため、ペレットの単位面積当りの電流駆動能力
も高まり、ペレットの小型化にも効果大である。
ット表面のゲート直下の反転層に生じた水平方向のチャ
ンネルが電流の主経路であったが、本考案によれば、バ
イポーラトランジスタが並列作動し、垂直方向にも電流
が流れるため、ペレットの単位面積当りの電流駆動能力
も高まり、ペレットの小型化にも効果大である。
第１図はこの考案の第１の実施例で、（ａ）はその素子
断面図、（ｂ）は等価回路を示す。第２図は第２の実施
例の素子断面図である。 第３図は従来の素子断面図（ａ）と等価回路図（ｂ）を
示す。 ２……N-型半導体基板（コレクタ・ドレイン領域）、３
……P-型（ベース・バックゲート）領域、４……P+型ベ
ース引出し領域、５……N+型（エミッタ・ソース）領
域、７……ゲート酸化膜、８……ゲート電極、９……ベ
ース抵抗領域、10……N+型半導体層、11……ベース抵抗
層、Ｒ……ベース抵抗、Ｒ′……第２抵抗。
断面図、（ｂ）は等価回路を示す。第２図は第２の実施
例の素子断面図である。 第３図は従来の素子断面図（ａ）と等価回路図（ｂ）を
示す。 ２……N-型半導体基板（コレクタ・ドレイン領域）、３
……P-型（ベース・バックゲート）領域、４……P+型ベ
ース引出し領域、５……N+型（エミッタ・ソース）領
域、７……ゲート酸化膜、８……ゲート電極、９……ベ
ース抵抗領域、10……N+型半導体層、11……ベース抵抗
層、Ｒ……ベース抵抗、Ｒ′……第２抵抗。
Claims (1)
- 【請求項１】ドレイン領域となる一導電型半導体基板に
選択的に形成した他導電型のバックゲート領域と、この
バックゲート領域の中央部に選択的に形成した一導電型
のソース領域と、前記ドレイン・ソース領域間の前記バ
ックゲート領域表面に酸化膜を介してゲート電極を形成
したトランジスタにおいて、前記バックゲート領域と前
記ゲート電極を抵抗を介して接続し、前記バックゲート
領域と前記ソース領域を第２の抵抗を介して接続したト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990077615U JP2523466Y2 (ja) | 1990-07-20 | 1990-07-20 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990077615U JP2523466Y2 (ja) | 1990-07-20 | 1990-07-20 | トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0436257U JPH0436257U (ja) | 1992-03-26 |
| JP2523466Y2 true JP2523466Y2 (ja) | 1997-01-22 |
Family
ID=31620166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990077615U Expired - Lifetime JP2523466Y2 (ja) | 1990-07-20 | 1990-07-20 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523466Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045141A (ja) | 2008-08-11 | 2010-02-25 | Fuji Electric Systems Co Ltd | 半導体装置および内燃機関用点火装置 |
| WO2012153473A1 (en) * | 2011-05-06 | 2012-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135072A (ja) * | 1987-11-20 | 1989-05-26 | Nissan Motor Co Ltd | 縦形ｍｏｓｆｅｔ |
-
1990
- 1990-07-20 JP JP1990077615U patent/JP2523466Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0436257U (ja) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3824310B2 (ja) | 二重拡散型ｍｏｓｆｅｔおよびこれを用いた半導体装置 | |
| US5631483A (en) | Power device integrated structure with low saturation voltage | |
| JPH0883897A (ja) | Ｍｏｓ制御型サイリスタ | |
| US4987098A (en) | Method of producing a metal-oxide semiconductor device | |
| JPH09321290A (ja) | 絶縁ゲートバイポーラトランジスタを備えた半導体装置 | |
| JPH10233508A (ja) | “スナップ・バック”から保護されたｄｍｏｓトランジスタ | |
| JPH1145998A (ja) | 絶縁ゲート型半導体装置 | |
| JP2523466Y2 (ja) | トランジスタ | |
| JP3063278B2 (ja) | 縦型電界効果トランジスタ | |
| JPH07101737B2 (ja) | 半導体装置の製造方法 | |
| JPH05283622A (ja) | 半導体装置 | |
| JPH05190561A (ja) | 半導体装置 | |
| JP2581233B2 (ja) | 横型伝導度変調ｍｏｓｆｅｔ | |
| JPH0366816B2 (ja) | ||
| JP3161092B2 (ja) | デュアルゲートｍｏｓサイリスタ | |
| JPH042169A (ja) | 横形伝導度変調型半導体装置 | |
| JPH0783115B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JP3182862B2 (ja) | 半導体装置 | |
| JP2500938B2 (ja) | 半導体装置 | |
| JPH0810764B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JPH04320377A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH01238067A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3196310B2 (ja) | 半導体装置 | |
| JP2790881B2 (ja) | 電界効果トランジスタ |