JP2522158B2 - Program debugging method for multiprocessor system - Google Patents

Program debugging method for multiprocessor system

Info

Publication number
JP2522158B2
JP2522158B2 JP5145646A JP14564693A JP2522158B2 JP 2522158 B2 JP2522158 B2 JP 2522158B2 JP 5145646 A JP5145646 A JP 5145646A JP 14564693 A JP14564693 A JP 14564693A JP 2522158 B2 JP2522158 B2 JP 2522158B2
Authority
JP
Japan
Prior art keywords
processor
debugger
breakpoint
processors
exception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5145646A
Other languages
Japanese (ja)
Other versions
JPH06332747A (en
Inventor
晃 西塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5145646A priority Critical patent/JP2522158B2/en
Publication of JPH06332747A publication Critical patent/JPH06332747A/en
Application granted granted Critical
Publication of JP2522158B2 publication Critical patent/JP2522158B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、メモリを共有する密結
合型マルチプロセッサシステムのプログラムデバッグ方
法に関し、特にオペレーティング・システムのデバッグ
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program debugging method for a tightly coupled multiprocessor system which shares a memory, and more particularly to an operating system debugging method.

【0002】[0002]

【従来の技術】プログラムのデバッグ方法としては従来
より種々の方法が提案されているが、その中で、マルチ
プロセッサシステムのプログラムデバッグに適用可能な
技術としては、例えば特開昭60−207937号公報
に見られるように、サポートプロセッサと称される特別
なプロセッサを、デバッグ対象となるプログラムが動作
するプロセッサに接続して、このサポートプロセッサ上
でデバッガを動作させることにより、デバッグを進める
方法がある。
2. Description of the Related Art Conventionally, various methods for debugging a program have been proposed. Among them, a technique applicable to program debugging of a multiprocessor system is disclosed in, for example, Japanese Patent Laid-Open No. 60-207937. As can be seen from the above, there is a method of advancing debugging by connecting a special processor called a support processor to a processor on which a program to be debugged operates and operating a debugger on the support processor.

【0003】[0003]

【発明が解決しようとする課題】このような従来方法に
よれば、マルチプロセッサシステムのプログラムデバッ
グにおいても、シングルプロセッサシステムの場合と同
様に、デバッガは1つのプロセッサのみを意識していれ
ば済むため、デバッガ自体の構造が簡単になるという。
しかしながら、このような従来方法では、サポートプロ
セッサといった特別なプロセッサが必要になる上、複数
のプロセッサが同時並行的に動作するというマルチプロ
セッサシステムの特徴を踏まえたデバッグが行えない。
According to such a conventional method, even in program debugging of a multiprocessor system, the debugger need only be aware of one processor, as in the case of a single processor system. , The structure of the debugger itself is said to be simple.
However, such a conventional method requires a special processor such as a support processor and cannot perform debugging in consideration of the characteristics of a multiprocessor system in which a plurality of processors operate simultaneously in parallel.

【0004】即ち、マルチプロセッサシステムのオペレ
ーティング・システム(OS)のデバッグにおいては、
或るクリティカルリージョン(排他の必要な部分)の排
他が十分かどうかを確認することが必要であり、そのた
めには、複数のプロセッサが一斉に同一のクリティカル
リージョンを実行しようとするタイミングを作る必要が
あるが、従来方法では、そのようなタイミングを作るこ
とは困難である。
That is, in debugging the operating system (OS) of a multiprocessor system,
It is necessary to confirm whether or not a certain critical region (requiring exclusion) is sufficient, and to do so, it is necessary to create a timing when multiple processors try to execute the same critical region all at once. However, it is difficult to make such timing by the conventional method.

【0005】そこで本発明の第1の目的は、特別なプロ
セッサを使用せずに、マルチプロセッサシステムのプロ
グラムデバッグを行うことができる方法を提供すること
にある。
Therefore, a first object of the present invention is to provide a method capable of performing program debugging of a multiprocessor system without using a special processor.

【0006】また、本発明の第2の目的は、複数のプロ
セッサが一斉に同一のクリティカルリージョンを実行す
るといったタイミングを容易に作ることができるデバッ
グ方法を提供することにある。
A second object of the present invention is to provide a debugging method capable of easily creating a timing at which a plurality of processors simultaneously execute the same critical region.

【0007】[0007]

【課題を解決するための手段】本発明は上記の目的を達
成するために、複数のプロセッサ間でメモリを共有する
密結合型マルチプロセッサシステムにおけるオペレーテ
ィング・システムのデバッグ方法において、複数のプロ
セッサのうちの1つのプロセッサをデバッガ動作用プロ
セッサに割り当てて、該デバッガ動作用プロセッサでデ
バッガを動作させると共に、残りのプロセッサでオペレ
ーティング・システムおよびその他のプログラムを動作
させるステップと、 デバッガ用入出力装置からオペレー
ティング・システム内のブレークポイント及び該ブレー
クポイントでブレークポイント例外が発生した時点では
そのブレークポイント例外を発生したプロセッサのみ停
止させることの指示を含むブレークポイント設定コマン
ドを前記デバッガに入力して、前記デバッガによりオペ
レーティング・システムに対してブレークポイントの設
定処理を行うステップと、 前記プロセッサからブレーク
ポイント停止通知を受けた前記デバッガにおいて、前記
プロセッサがブレークポイント例外を発生して停止した
旨を前記デバッガ用入出力装置に出力するステップと、
デバッガ動作用プロセッサを除く全てのプロセッサがブ
レークポイント例外を発生して停止した後に、前記デバ
ッガ用入出力装置から前記全てのプロセッサの動作を再
開させるコマンドを入力して、前記デバッガにより前記
全てのプロセッサに対して動作再開の指示を出させて、
前記全てのプロセッサの動作を一斉に再開させるステッ
プとを有している。
The present invention SUMMARY OF] In order to achieve the above purpose, operating in tightly coupled multiprocessor system for sharing memory between a plurality of processors
In a debugging method for an operating system , one of a plurality of processors is assigned to a debugger operation processor , and the debugger operation processor is used to perform the debugging.
Operating the bugger and operating system and other programs on the remaining processor, and operating from the debugger I / O device.
Breaking point in the operating system and the breaker
When a breakpoint exception occurs at a breakpoint
Only the processor that generated the breakpoint exception is stopped
Breakpoint setting command including instructions to stop
Input to the debugger and the
Setting breakpoints for the rating system
Constant processing steps and breaks from the processor
In the debugger that received the point stop notification,
Processor halted with a breakpoint exception
To the effect to the debugger input / output device,
All processors except the processor for debugger
After stopping by generating a break point exception,
Re-execute the operation of all the processors from
Enter the command to open and use the debugger to
Instruct all processors to restart operation,
Steps to restart the operation of all the processors at once
Have

【0008】また、第2の目的をも達成するために、前
記デバッガ用入出力装置からオペレーティング・システ
ム内のブレークポイントおよび該ブレークポイントでブ
レークポイント例外を発生したプロセッサのみ停止させ
ることの指示を含むブレークポイント設定コマンドを入
力して、前記デバッガのデバッガ基本部によりブレーク
ポイントの設定処理を行わせ、前記設定されたブレーク
ポイントを実行したプロセッサでブレークポイント例外
を発生させて自プロセッサを停止させると共に前記デバ
ッガ動作用プロセッサにブレークポイント停止通知を出
力させ、デバッガ動作用プロセッサを除く全てのプロセ
ッサからブレークポイント停止通知を受けた時点で、前
記デバッガがブレークポイント例外発生を前記デバッガ
用入出力装置にてオペレータに通知するようにしてい
る。
In order to achieve the second object, the debugger input / output device includes an instruction to stop only a breakpoint in the operating system and a processor which has generated a breakpoint exception at the breakpoint. A breakpoint setting command is input to cause the debugger basic part of the debugger to set a breakpoint, and the processor that executed the set breakpoint causes a breakpoint exception to stop its own processor. When a breakpoint stop notification is output to the debugger operation processor and a breakpoint stop notification is received from all processors except the debugger operation processor, the debugger issues a breakpoint exception to the debugger I / O device. It is to be notified to the Operator.

【0009】[0009]

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0010】図1を参照すると、本発明の一実施例を適
用したマルチプロセッサシステムは、複数個のプロセッ
サ11〜15と、これらのプロセッサ11〜15で共有
される共有メモリ16と、デバッガ用コンソール17
と、システム用コンソール18と、磁気ディスク装置な
どの如き二次記憶装置19と、これらを相互に接続する
システムバス20とで構成されている。なお、プロセッ
サ11〜15は同一タイプのプロセッサであり、例えば
ミップス社製のR3000,R4000といったプロセ
ッサが使用される。また、図1において、110はデバ
ッグ対象となるオペレーティング・システム、111は
デバッガ(カーネルデバッガ)である。
Referring to FIG. 1, a multiprocessor system to which an embodiment of the present invention is applied includes a plurality of processors 11 to 15, a shared memory 16 shared by these processors 11 to 15, and a debugger console. 17
A system console 18, a secondary storage device 19 such as a magnetic disk device, and a system bus 20 interconnecting them. The processors 11 to 15 are the same type of processor, and for example, processors such as R3000 and R4000 manufactured by MIPS are used. In FIG. 1, 110 is an operating system to be debugged, and 111 is a debugger (kernel debugger).

【0011】図2を参照すると、デバッガ111は、デ
バッガ基本部22とプロセッサ動作停止手段23とプロ
セッサ動作再開手段24とデバッガ用コンソールアクセ
ス手段25とで構成されている。
Referring to FIG. 2, the debugger 111 is composed of a debugger basic unit 22, a processor operation stopping unit 23, a processor operation restarting unit 24, and a debugger console access unit 25.

【0012】次に、このように構成された本実施例の動
作を説明するが、その前に本実施例で使用するプロセッ
サ間割り込み機能,プロセッサ切り離し機能,割り込み
先プロセッサ指定機能について、それらは既知の技術で
はあるが、以下、簡単に説明しておく。
Next, the operation of the present embodiment configured as described above will be described. Before that, the inter-processor interrupt function, the processor separation function, and the interrupt destination processor designation function used in the present embodiment are known. Although this is a technology of, it will be briefly described below.

【0013】プロセッサ間割り込み機能は、マルチプロ
セッサシステムにおいてプロセッサ間の通信を行うため
の機能であり、他のプロセッサへ割り込みを発生させる
ものである。本実施例では、このプロセッサ間割り込み
機能を使用してプロセッサの停止などを行う。プロセッ
サを停止させるという観点からは最も優先度の高い割り
込みを発生させることが必要である。一般には、プロセ
ッサ11〜15とシステムバス20との間にバスインタ
フェイス回路があるので、その中の割り込みレジスタに
外部から書き込みを行うことで当該プロセッサへの割り
込みを発生させる。このとき、共有メモリ16内にプロ
セッサ間通信情報格納域を設け、そこにプロセッサ停止
要求であることを示す情報を記述しておき、プロセッサ
間割り込みを受けたプロセッサがその時点のコンテキス
ト,すなわち各種レジスタの内容を共有メモリ16にセ
ーブした後、上記のプロセッサ間通信情報格納域の情報
によって停止要求であることを確認すると、停止状態と
なる。なお、本実施例で使用するプロセッサ11等は、
上記の停止状態として無限ループ状態をとる。即ち、共
有メモリ16上の所定の位置を常にリードして、動作再
開の指示が来ているか否かを常にチェックする状態とな
る。そして、動作再開指示が来た場合にループから脱出
して平常の処理を再開する。
The interprocessor interrupt function is a function for performing communication between processors in a multiprocessor system, and is for generating an interrupt to another processor. In this embodiment, the interprocessor interrupt function is used to stop the processor. From the viewpoint of stopping the processor, it is necessary to generate the interrupt with the highest priority. In general, since there is a bus interface circuit between the processors 11 to 15 and the system bus 20, externally writing to the interrupt register therein causes an interrupt to the processor. At this time, an inter-processor communication information storage area is provided in the shared memory 16, and information indicating a processor stop request is written in the storage area, and the processor receiving the inter-processor interrupt receives the context at that time, that is, various registers After saving the contents of the above in the shared memory 16, when it is confirmed from the information in the interprocessor communication information storage area that the request is a stop request, the stop state is set. The processor 11 and the like used in this embodiment are
An infinite loop state is taken as the above stop state. That is, a predetermined position on the shared memory 16 is always read to constantly check whether or not an instruction to restart the operation is received. Then, when an operation restart instruction is received, the process exits from the loop and normal processing is restarted.

【0014】プロセッサ切り離し機能は、マルチプロセ
ッサシステムにおいて、任意のプロセッサを論理的にシ
ステムから切り離し、使用しないようにする機能であ
り、オペレーティング・システム110の一機能であ
る。一般には、システムにプロセッサ切り離し要求を行
うと、当該プロセッサの固有データ域にある切り離し要
求受け付けフラグがオンになり、当該プロセッサがプロ
セス切り替え動作を行う際にそれを確認して、オンであ
れば次のプロセスへの切り替えを行わず、アイドル状態
となる。ただし、このときプロセッサ間割り込み以外の
割り込みは受け付けないように割り込みマスクをセット
する。
The processor disconnection function is a function of logically disconnecting an arbitrary processor from the system in a multiprocessor system so as not to use it, and is a function of the operating system 110. Generally, when a processor disconnection request is issued to the system, the disconnection request acceptance flag in the specific data area of the processor is turned on. When the processor performs the process switching operation, it is confirmed and if it is on, the next The process goes to the idle state without switching to that process. However, at this time, the interrupt mask is set so that interrupts other than interprocessor interrupts are not accepted.

【0015】割り込み先プロセッサ指定機能は、所定の
デバイスが割り込みを行う際に複数の割り込み先が考え
られるとき、その割り込み先を明示的に指定しておくこ
とによって、割り込み先プロセッサを固定する機能であ
る。本実施例においては、デバッガ111とオペレーテ
ィング・システム110が並列して動作するため、それ
ぞれの処理すべき割り込みが混じらないようにする必要
がある。そのため、デバッガ111の使用するプロセッ
サ(後述する例ではプロセッサ15)では、デバッガ用
端末の割り込み以外のI/O割り込みは受け付けないよ
うにし、デバッガ用端末の発生する割り込みは当該プロ
セッサ以外には通知されないようにしている。なお、デ
バッガ用端末のためのシリアルインタフェイスを各プロ
セッサ毎に装備し、それぞれのインタフェイスを他のプ
ロセッサからアクセスできないようにして、かつそれぞ
れのインタフェイスが対応するプロセッサ以外のプロセ
ッサにアクセスできないように設定してあるマルチプロ
セッサシステムでは、割り込み先プロセッサ指定機能を
使う必要が無いのは言うまでもない。
The interrupt destination processor designation function is a function of fixing the interrupt destination processor by explicitly designating the interrupt destination when a plurality of interrupt destinations are considered when a predetermined device makes an interrupt. is there. In this embodiment, since the debugger 111 and the operating system 110 operate in parallel, it is necessary to prevent the interrupts to be processed from being mixed. Therefore, the processor used by the debugger 111 (processor 15 in the example described later) does not accept I / O interrupts other than the interrupt of the debugger terminal, and the interrupt generated by the debugger terminal is not notified to other processors. I am trying. In addition, each processor is equipped with a serial interface for the terminal for the debugger so that each interface cannot be accessed by other processors, and the processors other than the corresponding processor cannot be accessed. Needless to say, it is not necessary to use the interrupt destination processor specification function in a multiprocessor system that is set to.

【0016】次に本実施例の動作を説明する。今、図1
に示す全てのプロセッサ11〜15上においてオペレー
ティング・システム110の介在の下で種々のプログラ
ムが同時並列的に実行されているものとする。即ち、通
常のシステム動作が行われているものとする。このよう
な状態において、オペレーティング・システム110の
デバッグを行う場合、前述したプロセッサ切り離し機能
を使用して、予め定められた特定のプロセッサ(本例で
はプロセッサ15とする)をデバッガ動作用プロセッサ
としてシステムから論理的に切り離し、このプロセッサ
15上でデバッガ111を起動すると共に、残りのプロ
セッサ11〜14でシステム動作を続行させる。このと
き、前述した割り込み先プロセッサ指定機能を使用し
て、並列して動作するオペレーティング・システム11
0とデバッガ111の処理すべき割り込みが混じらない
ようにする。
Next, the operation of this embodiment will be described. Now, Figure 1
It is assumed that various programs are concurrently executed in parallel on all the processors 11 to 15 shown in FIG. That is, it is assumed that normal system operation is performed. In such a state, when the operating system 110 is debugged, a predetermined specific processor (processor 15 in this example) is used as a debugger operation processor from the system by using the above-described processor disconnection function. It is logically separated, the debugger 111 is activated on the processor 15, and the remaining processors 11 to 14 continue the system operation. At this time, the operating system 11 operating in parallel by using the interrupt destination processor designation function described above.
0 and the interrupt to be processed by the debugger 111 are prevented from being mixed.

【0017】プロセッサ15を論理的に切り離す手順
は、先ずプロセッサ15上で動作しているプロセスにつ
いて強制的に処理を中断させ、プロセッサ15を何も実
行していない状態にし、スケジュール対象プロセッサの
リストからプロセッサ15の情報を削除して、他のプロ
セスがプロセッサ15にてスケジュールされて実行され
ることのないようにする。次に、プロセッサ15にて実
行する予定になっているタイマサービスを全て処理し終
えた時点で、プロセッサ15へのクロック割り込みを停
止させる。クロック割り込みとはタイマサービスを行う
ための定期的な割り込みのことである。なお、当該プロ
セッサ15にバインドされたプロセスや特別なサービス
が存在する場合、プロセッサ15を切り離すことはでき
ない。バインドされているというのは、プロセッサ15
でのみ実行されるよう特に指定されている場合を指す。
この段階で、プロセッサ15は何も実行していない状態
で、かつ受け付け可能な割り込みは、プロセッサ間割り
込みとハード故障によるマスクできない割り込みのみと
なる。
The procedure for logically disconnecting the processor 15 is to first forcibly suspend the process running on the processor 15 to bring the processor 15 into a non-execution state, and then select from the list of scheduled processors. The information of the processor 15 is deleted so that no other process is scheduled and executed in the processor 15. Next, when all the timer services scheduled to be executed by the processor 15 have been processed, the clock interrupt to the processor 15 is stopped. A clock interrupt is a periodic interrupt for performing timer service. It should be noted that if there is a process or special service bound to the processor 15, the processor 15 cannot be separated. Bound means processor 15
When specified specifically to run only in.
At this stage, the processor 15 is not executing anything and the only interrupts that can be accepted are inter-processor interrupts and interrupts that cannot be masked due to a hardware failure.

【0018】このようにプロセッサ15がシステムから
論理的に切り離された状態になった後、デバッガ111
をプロセッサ15上で動作させる。これは、例えばオペ
レーティング・システム110からプロセッサ間割り込
みを使用してデバッガ起動を指示することで実現でき
る。即ち、オペレータが、システム用コンソール18か
らの入力や何等かのスイッチ操作によってデバッガ起動
を指示すると、オペレーティング・システム110は共
有メモリ16内の予め定められたアドレスのエリアをプ
ロセッサ間通信情報格納域として用いて、デバッガ起動
を行う旨の情報を書き込み、次いでプロセッサ15にプ
ロセッサ間割り込みを行う。プロセッサ15はプロセッ
サ間割り込みハンドラの処理の中で共有メモリ16の中
のプロセッサ間通信情報格納域を参照し、デバッガ起動
を行う指示であると判断すると、デバッガ111を実行
する。なお、デバッガ111のコード自体は共有メモリ
16上にオペレーティング・システム110の中核部と
共に常駐していてもよいし、オペレータがデバッガ起動
を指示したときに、オペレーティング・システム110
がそれを二次記憶装置19から共有メモリ16にコピー
しても良い。
After the processor 15 is logically disconnected from the system in this way, the debugger 111
Are operated on the processor 15. This can be realized, for example, by instructing the debugger activation from the operating system 110 using an interprocessor interrupt. That is, when the operator gives an instruction to activate the debugger by inputting from the system console 18 or operating some switch, the operating system 110 uses an area of a predetermined address in the shared memory 16 as an interprocessor communication information storage area. By using this, the information for starting the debugger is written, and then the processor 15 is interrupted. The processor 15 refers to the inter-processor communication information storage area in the shared memory 16 in the processing of the inter-processor interrupt handler, and when it determines that the instruction is to start the debugger, it executes the debugger 111. The code itself of the debugger 111 may reside on the shared memory 16 together with the core part of the operating system 110, or when the operator instructs the debugger to start, the operating system 110
May copy it from the secondary storage device 19 to the shared memory 16.

【0019】以上は、システムが通常処理を行っている
状態のときにデバッガ111を起動した場合である。従
って、デバッグは通常処理が行われている期間が対象と
なる。しかし、一般に新規システムのデバッグは、シス
テムの電源投入から通常処理を行える状態になるまでの
期間も対象となる。電源投入から通常処理を行える状態
にする処理を立ち上げ処理という。このような立ち上げ
処理中のデバッグを可能とするためには、システム初期
化過程においてデバッガ111を起動する必要がある。
このような場合は次のような方法をとれば良い。
The above is the case where the debugger 111 is activated while the system is performing normal processing. Therefore, debugging is targeted during the period in which normal processing is performed. However, debugging a new system generally covers the period from power-on of the system to the state where normal processing can be performed. The process of turning on the power to bring it into the normal process state is called the startup process. In order to enable debugging during such startup processing, it is necessary to activate the debugger 111 during the system initialization process.
In such a case, the following method may be used.

【0020】先ず、オペレーティング・システム110
の中核部とデバッガ111を共有メモリ16上に常駐さ
せる。従って、立ち上げ処理では、先ずオペレーティン
グ・システム110の中核部とデバッガ111を二次記
憶装置19から共有メモリ16上にロードする処理を行
う。ロードされたオペレーティング・システム110の
中核部は、先ずデバッガ111を起動するのに必要十分
な初期化処理を行い、次いでデバッガ111を立ち上げ
処理中に起動するかどうかを調べる。デバッガを立ち上
げ処理中に起動するかどうかは、オペレーティング・シ
ステム110の中核部の構成情報で指定する方法が考え
られ、そのような情報は、オペレーティング・システム
110の中核部の内部に持つか、あるいはハードウェア
に不揮発性の書き換え可能なメモリ領域があれば、そこ
に持てばよい。そして、デバッガを立ち上げ処理中に起
動する場合、デバッガ動作用プロセッサとして予約され
たプロセッサ15をデバッガ動作用プロセッサに割り当
て、以後、オペレーティング・システム110はそのプ
ロセッサを使用しないよう設定し、このプロセッサ15
上でデバッガ111を起動する。そして、オペレーティ
ング・システム110は、デバッガ111からの指示を
待ってその後の立ち上げ処理を継続する。立ち上げ処理
の継続を指示するデバッガ111からの指示は、例え
ば、共有メモリ16内の所定のアドレスの内容を書き換
えることで、オペレーティング・システム110に伝え
ることができる。
First, the operating system 110
The core part of the debugger and the debugger 111 are made resident on the shared memory 16. Therefore, in the startup process, first, the core of the operating system 110 and the debugger 111 are loaded from the secondary storage device 19 onto the shared memory 16. The loaded core of the operating system 110 first performs an initialization process necessary and sufficient for starting the debugger 111, and then checks whether or not the debugger 111 is started during the startup process. A method of designating whether to start the debugger during the startup process may be specified by the configuration information of the core of the operating system 110. Such information may be held inside the core of the operating system 110, Alternatively, if the hardware has a non-volatile rewritable memory area, it may be held in that area. When the debugger is activated during the startup process, the processor 15 reserved as the processor for debugger operation is assigned to the processor for debugger operation, and thereafter the operating system 110 is set so as not to use the processor.
The debugger 111 is activated above. Then, the operating system 110 waits for an instruction from the debugger 111 and continues the subsequent startup processing. The instruction from the debugger 111 for instructing to continue the startup processing can be transmitted to the operating system 110 by rewriting the content of a predetermined address in the shared memory 16, for example.

【0021】さて、以上のようにして起動されたデバッ
ガ111は、起動直後にデバッガ用コンソール17に対
してデバッガ用コンソールアクセス手段25を用いて、
入力要求のプロンプトを表示し、入力待ち状態となる。
The debugger 111 activated as described above uses the debugger console access means 25 for the debugger console 17 immediately after activation,
Displays the input request prompt and waits for input.

【0022】デバッガ111の基本的な処理の流れは、
デバッガ用コンソールアクセス手段25を用いて、オペ
レータのコマンドの入力を待ち、入力されたコマンドの
内容をデバッガ基本部22にて解析して解析結果に基づ
く処理を行い、結果をデバッガ用コンソールアクセス手
段25を用いてデバッガ用コンソール17に表示し、再
度デバッガ用コンソールアクセス手段25を用いて、オ
ペレータの入力を待つ、というものである。このとき、
デバッガ基本部22は、必要に応じてプロセッサ動作停
止手段23やプロセッサ動作再開手段24を用いて、オ
ペレーティング・システム110が動作しているプロセ
ッサ11〜14を停止させたり、動作を再開させたりす
る。以下、典型的な動作を説明する。
The basic processing flow of the debugger 111 is as follows.
The debugger console access means 25 is used to wait for an operator's command to be input, the contents of the input command are analyzed by the debugger basic unit 22, and processing is performed based on the analysis result. Is used to display on the debugger console 17, and again the debugger console access means 25 is used to wait for operator input. At this time,
The debugger basic unit 22 uses the processor operation stopping unit 23 and the processor operation restarting unit 24 as necessary to stop the processors 11 to 14 in which the operating system 110 is operating, or restart the operation. Hereinafter, a typical operation will be described.

【0023】(1)プロセッサの停止(図1〜図3参
照)。 オペレータがデバッガ111に対してデバッガ用コンソ
ール17から、プロセッサ11〜14のうちの任意のプ
ロセッサ、例えばプロセッサ11の停止を要求するコマ
ンドを入力すると、デバッガ基本部22は入力されたコ
マンドを解析し(S1,S2)、プロセッサ動作停止要
求であることを判別すると、プロセッサ動作停止手段2
3にコマンドで指定された、プロセッサ11のプロセッ
サ番号を引き数として渡す。なお、他のコマンドの場合
はそれに応じた処理を行う(S3)。
(1) Stopping the processor (see FIGS. 1 to 3). When an operator inputs a command to the debugger 111 from the debugger console 17 to stop any of the processors 11 to 14, for example, the processor 11, the debugger basic unit 22 analyzes the input command ( S1, S2), when it is determined that the processor operation stop request is issued, the processor operation stop means 2
The processor number of the processor 11 designated by the command is passed to 3 as an argument. If the command is another command, the corresponding process is performed (S3).

【0024】プロセッサ動作停止手段23は、共有メモ
リ16内のプロセッサ11向けのプロセッサ間通信情報
格納域にデバッガ111からの停止要求であることを示
すデータを書き込み(S4)、プロセッサ間割り込み機
能を使ってプロセッサ1へのプロセッサ間割り込みを発
行する(S5)。その後、デバッガ動作用プロセッサ1
5はプロセッサ11からの応答を待ち合わせる状態にな
る(S6)。
The processor operation stopping means 23 writes data indicating a stop request from the debugger 111 to the interprocessor communication information storage area for the processor 11 in the shared memory 16 (S4) and uses the interprocessor interrupt function. Issue an inter-processor interrupt to the processor 1 (S5). After that, the processor 1 for operating the debugger
The state 5 waits for a response from the processor 11 (S6).

【0025】プロセッサ11は、プロセッサ間割り込み
がかかると、プロセッサ間割り込みハンドラを実行し、
その時点のコンテキストすなわち各種レジスタの内容を
共有メモリ16にセーブした後、プロセッサ間通信情報
格納域の内容を読み込んで解析する(S7)。そして、
この処理でデバッガ111からの停止要求であることを
認識すると、デバッガ動作用プロセッサとして予め定め
られているプロセッサ15に対して応答を返し(S
8)、そのまま停止状態となる。なお、応答の形式はプ
ロセッサ11からのプロセッサ間割り込みであってもよ
いし、共有メモリ16上の適当なデータを書き換えると
いうことでもよい。
When an inter-processor interrupt is applied, the processor 11 executes an inter-processor interrupt handler,
After saving the context at that time, that is, the contents of various registers in the shared memory 16, the contents of the interprocessor communication information storage area are read and analyzed (S7). And
When this process recognizes that the request is a stop request from the debugger 111, it returns a response to the processor 15 that is predetermined as the debugger operating processor (S
8) Then, the state is stopped as it is. The response format may be an inter-processor interrupt from the processor 11 or may be a rewriting of appropriate data on the shared memory 16.

【0026】プロセッサ11の上記停止状態は、無限ル
ープであり、共有メモリ16上の所定の位置を常にリー
ドして、動作再開の指示がデバッガ111から来ないか
どうかを常にチェックしている(S9)。そして、動作
再開指示が来た時点でループから脱出して通常の処理を
再開する。
The stopped state of the processor 11 is an infinite loop, and a predetermined position on the shared memory 16 is always read to constantly check whether or not an instruction to restart the operation comes from the debugger 111 (S9). ). Then, when the operation restart instruction is received, the process exits from the loop and normal processing is restarted.

【0027】デバッガ111のプロセッサ動作停止手段
23は、プロセッサ11からの応答を受けると、動作停
止が成功したことをデバッガ基本部22に伝える。デバ
ッガ基本部22は、デバッガ用コンソールアクセス手段
25介してデバッガ用コンソール17からオペレータ
に、コマンドが成功裡に実行されたことを知らせる。
Upon receiving the response from the processor 11, the processor operation stopping means 23 of the debugger 111 informs the debugger basic unit 22 that the operation is successfully stopped. The debugger basic unit 22 notifies the operator from the debugger console 17 via the debugger console access means 25 that the command has been successfully executed.

【0028】以上のようにしてプロセッサ11の動作が
停止し、停止直前のプロセッサ11のコンテキストが共
有メモリ16に退避されると、それを調べることによ
り、プロセッサ11の任意の時点の状態を把握すること
ができる。なお、共有メモリ16からのコンテキスト内
容の読み出しは、デバッガ用コンソール17からデバッ
ガ111に対して共有メモリ16のデータを読み出して
デバッガ用コンソール17に表示することを指示するコ
マンドを入力することで行える。
As described above, when the operation of the processor 11 is stopped and the context of the processor 11 immediately before the stop is saved in the shared memory 16, the state of the processor 11 at any time is grasped by checking it. be able to. The context content can be read from the shared memory 16 by inputting a command from the debugger console 17 to the debugger 111 to read the data in the shared memory 16 and display the data on the debugger console 17.

【0029】(2)停止しているプロセッサの動作再開
(図1,図2,図4参照)。 オペレータがデバッガ111に対してデバッガ用コンソ
ール17から、動作を停止しているプロセッサ、例えば
プロセッサ11の動作再開を要求するコマンドを入力す
ると、デバッガ基本部22は入力されたコマンドを解析
する(S11,S12)。そして、プロセッサ動作再開
要求であることを認識すると、プロセッサ動作再開手段
24にコマンドで指定された、プロセッサ11のプロセ
ッサ番号を引き数として渡す。なお、他のコマンドの場
合はそれに応じた処理を行う(S13)。
(2) Resuming the operation of the stopped processor (see FIGS. 1, 2 and 4). When the operator inputs a command to the debugger 111 from the debugger console 17 to request the restart of the operation of the stopped processor, for example, the processor 11, the debugger basic unit 22 analyzes the input command (S11, S12). When the processor operation restart request is recognized, the processor operation restart means 24 passes the processor number of the processor 11 designated by the command as an argument. If the command is another command, the corresponding process is performed (S13).

【0030】プロセッサ動作再開手段24は、指定され
たプロセッサ11が確かに停止していることを確認した
上で(S14,S15)、停止しているプロセッサ11
がループしながらリードし続けている共有メモリ16の
所定の位置の内容を動作再開指示に書き換える(S1
6)。これにより、プロセッサ11はループから脱出し
(S17)、通常状態への復帰処理を行って(S1
8)、平常の処理を再開する。その後、プロセッサ動作
再開手段24は、プロセッサ11の動作再開が成功した
ことをデバッガ基本部22に伝え、デバッガ基本部22
はデバッガ用コンソールアクセス手段25を使用してデ
バッガ用コンソール17をアクセスし、オペレータにコ
マンドが成功裡に実行されたことを知らせる。
The processor operation resuming means 24 confirms that the designated processor 11 is certainly stopped (S14, S15), and then stops the stopped processor 11.
Rewrites the contents of the predetermined position of the shared memory 16 which is being read while looping to the operation restart instruction (S1).
6). As a result, the processor 11 escapes from the loop (S17) and performs the process of returning to the normal state (S1).
8), resume normal processing. Thereafter, the processor operation resuming means 24 informs the debugger basic unit 22 that the operation of the processor 11 has been successfully restarted, and the debugger basic unit 22
Accesses the debugger console 17 using the debugger console access means 25 to inform the operator that the command has been successfully executed.

【0031】(3)ブレークポイントの設定(図1,図
2,図5参照) オペレータがデバッガ111に対してデバッガ用コンソ
ール17から、オペレーティング・システム110内の
ブレークポイントを設定すべき箇所のアドレス、及びオ
ペレーティング・システム110実行中のプロセッサが
ブレークポイントとして指定されたアドレスを実行しよ
うとしたときに全プロセッサを停止させるのか或いはブ
レークポイント例外を発生させたプロセッサのみ停止さ
せるのかを指定したコマンドを入力すると、デバッガ基
本部22は、共有メモリ16上のオペレーティング・シ
ステム110の該当するアドレスの内容をデバッガによ
るブレークポイント命令で書き換えることによりブレー
クポイントを設定する。また、ブレークポイント例外時
に、ブレークポイント例外を発生したプロセッサのみ停
止させるのか、或いは全プロセッサを停止させるのかを
示す停止モード指示データを共有メモリ16上の所定の
領域に設定しておく。なお、オペレーティング・システ
ム110にブレークポイントを設定する場合、上記
(1)に示した方法でプロセッサ11〜14の動作を停
止した状態で行うのが望ましい。
(3) Breakpoint setting (see FIGS. 1, 2 and 5) The operator gives the debugger 111 from the debugger console 17 the address of the location in the operating system 110 at which the breakpoint should be set, And if a command specifying whether to stop all the processors when the processor running the operating system 110 tries to execute the address specified as the breakpoint or to stop only the processor that has generated the breakpoint exception is input. The debugger basic unit 22 sets a breakpoint by rewriting the contents of the corresponding address of the operating system 110 on the shared memory 16 with a breakpoint instruction by the debugger. Further, at the time of a breakpoint exception, stop mode instruction data indicating whether to stop only the processor that has generated the breakpoint exception or to stop all the processors is set in a predetermined area on the shared memory 16. When setting a breakpoint in the operating system 110, it is desirable to set it in a state in which the operations of the processors 11 to 14 are stopped by the method described in (1) above.

【0032】さて、上述のようにオペレーティング・シ
ステム110にブレークポイントが設定された後、プロ
セッサ11〜14が全て実行されている状態において、
オペレーティング・システム110実行中の或るプロセ
ッサ(例えばプロセッサ11とする)がブレークポイン
トとして指定されたアドレスを実行すると、ブレークポ
イント例外が発生し(図5のS21)。ブレークポイン
ト例外処理が行われる。ブレークポイント例外処理で
は、例外発生原因となったブレークポイントがデバッガ
111の設定によるものであるかどうかを、例えばブレ
ークポイント命令のオペランドによって判断し(S2
2)、デバッガ111による設定の場合、更に全プロセ
ッサを停止するのか、例外発生プロセッサのみ停止する
のかを共有メモリ16上の上記停止モード指示データか
ら判断する(S23)。
Now, after the breakpoint is set in the operating system 110 as described above, in a state where all the processors 11 to 14 are executed,
When a certain processor (for example, the processor 11) running the operating system 110 executes the address designated as the breakpoint, a breakpoint exception occurs (S21 in FIG. 5). Breakpoint exception handling is performed. In the breakpoint exception processing, it is determined whether the breakpoint causing the exception is due to the setting of the debugger 111, for example, by the operand of the breakpoint instruction (S2
2) In the case of setting by the debugger 111, it is determined from the above stop mode instruction data on the shared memory 16 whether all the processors or only the exception generating processor is stopped (S23).

【0033】全プロセッサを停止する場合、プロセッサ
11は、プロセッサ間割り込みを使って、デバッガ動作
用プロセッサ15以外の残りの全プロセッサ12〜14
に対して、デバッガ111がプロセッサ動作停止手段2
3を使って他のプロセッサを停止したのと同じ方式で動
作停止を指示する(S24)。このため、動作停止指示
を受けたプロセッサ12〜14は、停止指示がデバッガ
111から直接来た場合と同様に、自プロセッサの動作
を停止状態とした後、応答をプロセッサ15に返すこと
になる。その後、プロセッサ11自身は、共有メモリ1
6上のプロセッサ15との間のプロセッサ間通信情報格
納域へブレークポイントで停止した旨を書き込み(S2
5)、プロセッサ15へプロセッサ間割り込みを発行し
(S26)、前述と同様に共有メモリ16上の所定の領
域をリードするループに入って自プロセッサ11を停止
状態とする(S27)。
When all the processors are stopped, the processor 11 uses the inter-processor interrupt and uses all the remaining processors 12 to 14 other than the debugger operating processor 15.
On the other hand, the debugger 111 causes the processor operation stopping means 2
3 is used to instruct to stop the operation in the same manner as when the other processors are stopped (S24). Therefore, the processors 12 to 14, which have received the operation stop instruction, return the response to the processor 15 after stopping the operation of their own processor, as in the case where the stop instruction directly comes from the debugger 111. After that, the processor 11 itself uses the shared memory 1
Write the fact that it stopped at the break point in the inter-processor communication information storage area with the processor 15 on 6 (S2
5) Then, an inter-processor interrupt is issued to the processor 15 (S26), and similarly to the above, the loop for reading a predetermined area on the shared memory 16 is entered and the own processor 11 is stopped (S27).

【0034】プロセッサ15は、プロセッサ間割り込み
処理S28において、ブレークポイント停止通知をプロ
セッサ11から受けると(S29)、当該ブレークポイ
ントで全プロセッサを停止する場合(S31)、他の全
てのプロセッサからの停止応答を待ち合わせ(S3
2)、全プロセッサ11〜14が停止した時点で、デバ
ッガ基本部22によりデバッガ用コンソールアクセス手
段25を使用してオペレータに、ブレークポイント例外
が発生して全プロセッサが停止したことを知らせる(S
33)。
When the processor 15 receives the break point stop notification from the processor 11 in the inter-processor interrupt processing S28 (S29), if all the processors are stopped at the break point (S31), the stop from all other processors. Wait for a response (S3
2) When all the processors 11 to 14 have stopped, the debugger basic unit 22 uses the debugger console access means 25 to notify the operator that a breakpoint exception has occurred and all the processors have stopped (S).
33).

【0035】他方、ブレークポイント例外発生プロセッ
サのみ停止する場合は、プロセッサ11側では、処理S
24をスキップし、処理S25〜S27を行う。これに
より、プロセッサ11のみが動作停止することになる。
この場合、プロセッサ15は、プロセッサ間割り込み処
理S28において、ブレークポイント停止通知を受ける
と、全プロセッサを停止するブレークポイントでないの
で、処理S32をスキップし、デバッガ基本部22によ
りデバッガ用コンソールアクセス手段25を使用してオ
ペレータに、ブレークポイント例外が発生してプロセッ
サ11が停止したことを知らせる。
On the other hand, when only the breakpoint exception generating processor is stopped, the processor 11 side executes the process S.
24 is skipped and the processes S25 to S27 are performed. As a result, only the processor 11 stops operating.
In this case, when the processor 15 receives the break point stop notification in the inter-processor interrupt processing S28, it is not a break point for stopping all the processors, and therefore the processing S32 is skipped and the debugger basic unit 22 causes the debugger console access unit 25 to operate. It is used to inform the operator that a breakpoint exception has occurred and the processor 11 has stopped.

【0036】ブレークポイント例外発生プロセッサのみ
停止するブレークポイントの場合、その後、そのブレー
クポイントの設定されたアドレスを他のプロセッサ12
〜14が実行すると、プロセッサ11の場合と同様の動
作が行われる。従って、プロセッサ11〜14が同一の
ブレークポイントで停止することになる。そして、各プ
ロセッサ11〜14は、デバッガ111からの動作再開
指示を待つ状態で停止しているので、前記(2)の方法
でプロセッサ11〜14の動作を一斉に再開させれば、
オペレーティング・システム110の同一箇所をプロセ
ッサ11〜14が同時に実行するタイミングを作ること
ができる。
In the case of a breakpoint in which only the processor in which the breakpoint exception occurs is stopped, the address at which the breakpoint is set is then set to another processor 12
When executed by 14 to 14, the same operation as in the case of the processor 11 is performed. Therefore, the processors 11 to 14 stop at the same breakpoint. Since each of the processors 11 to 14 is stopped in a state of waiting for an operation restart instruction from the debugger 111, if the operations of the processors 11 to 14 are restarted all together by the method (2),
It is possible to create a timing when the processors 11 to 14 simultaneously execute the same part of the operating system 110.

【0037】[0037]

【発明の効果】以上説明したように、本発明によれば、
以下のような効果を得ることができる。
As described above, according to the present invention,
The following effects can be obtained.

【0038】マルチプロセッサシステムを構成する複数
のプロセッサのうちの1つのプロセッサをデバッガ動作
用プロセッサとして使用するため、サポートプロセッサ
の如き特別なプロセッサは不要である。
Since one of the plurality of processors constituting the multiprocessor system is used as a debugger operation processor, no special processor such as a support processor is required.

【0039】[0039]

【0040】ブレークポイントでブレークポイント例外
が発生した時点ではそのブレークポイント例外を発生し
たプロセッサのみ停止させることの指示を含むブレーク
ポイント設定コマンドによってブレークポイントを設定
すれば、複数のプロセッサを同じブレークポイントで停
止させることができる。従って、或るクリティカルリー
ジョンの入口等にブレークポイントを設定しておいて、
全プロセッサが同じブレークポイントで停止するのを待
って一斉に動作を再開させれば、オペレーティング・シ
ステム実行中の全プロセッサが同じクリティカルリージ
ョンを実行しようとするタイミングを作ることも可能と
り、複数のプロセッサが同時並行的に動作するという
マルチプロセッサシステムの特徴を踏まえたデバッグを
きめこまかく実施することができる。
Breakpoint exception at breakpoint
When that happens, that breakpoint exception is raised
Breaks that include instructions to stop only
You can stop multiple processors at the same breakpoint by setting a breakpoint with the set point command . Therefore, set a breakpoint at the entrance of a certain critical region,
By waiting for all the processors to stop at the same breakpoint and restarting them all at once, it is possible to create a timing when all the processors running the operating system try to execute the same critical region. <br /> Do Ri, that a plurality of processors to work simultaneously and in parallel
Debugging based on the characteristics of the multiprocessor system
It can be carried out finely.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用したマルチプロセッサシステムの
一例を示すブロック図である。
FIG. 1 is a block diagram showing an example of a multiprocessor system to which the present invention is applied.

【図2】デバッガの構成例を示すブロック図である。FIG. 2 is a block diagram showing a configuration example of a debugger.

【図3】プロセッサ停止処理の流れを示すフローチャー
トである。
FIG. 3 is a flowchart showing a flow of processor stop processing.

【図4】プロセッサ再開処理の流れを示すフローチャー
トである。
FIG. 4 is a flowchart showing a flow of processor restart processing.

【図5】ブレークポイント例外発生時の処理の流れを示
すフローチャートである。
FIG. 5 is a flowchart showing a processing flow when a breakpoint exception occurs.

【符号の説明】[Explanation of symbols]

11〜15…プロセッサ 16…共有メモリ 17…デバッガ用コンソール 18…システム用コンソール 19…二次記憶装置 20…システムバス 22…デバッガ基本部 23…プロセッサ動作停止手段 24…プロセッサ動作再開手段 25…デバッガ用コンソールアクセス手段 110…オペレーティング・システム 111…デバッガ 11 to 15 ... Processor 16 ... Shared memory 17 ... Debugger console 18 ... System console 19 ... Secondary storage device 20 ... System bus 22 ... Debugger basic unit 23 ... Processor operation stopping means 24 ... Processor operation restarting means 25 ... Debugger Console access means 110 ... Operating system 111 ... Debugger

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数のプロセッサ間でメモリを共有する
密結合型マルチプロセッサシステムにおけるオペレーテ
ィング・システムのデバッグ方法において、(a) 複数のプロセッサのうちの1つのプロセッサをデ
バッガ動作用プロセッサに割り当てて、該デバッガ動作
用プロセッサでデバッガを動作させると共に、残りのプ
ロセッサでオペレーティング・システムおよびその他の
プログラムを動作させるステップと、 (b)デバッガ用入出力装置からオペレーティング・シ
ステム内のブレークポイント及び該ブレークポイントで
ブレークポイント例外が発生した時点ではそのブレーク
ポイント例外を発生したプロセッサのみ停止させること
の指示を含むブレークポイント設定コマンドを前記デバ
ッガに入力して、前記デバッガによりオペレーティング
・システムに対してブレークポイントの設定処理を行う
ステップと、 (c)前記設定されたブレークポイントを実行したプロ
セッサのブレークポイント例外処理において、前記デバ
ッガにブレークポイント停止通知を出した後、そのプロ
セッサを動作再開の指示が前記デバッガから来るか否か
を常にチェックしている停止状態にするステップと、 (d)前記プロセッサからブレークポイント停止通知を
受けた前記デバッガにおいて、前記プロセッサがブレー
クポイント例外を発生して停止した旨を前記デバッガ用
入出力装置に出力するステップと、 (e)デバッガ動作用プロセッサを除く全てのプロセッ
サがブレークポイント例外を発生して停止した後に、前
記デバッガ用入出力装置から前記全てのプロセッサの動
作を再開させるコマンドを入力して、前記デバッガによ
り前記全てのプロセッサに対して動作再開の指示を出さ
せて、前記全てのプロセッサの動作を一斉に再開させる
ステップとを含む ことを特徴とするマルチプロセッサシ
ステムのプログラムデバッグ方法。
1. An operator in a tightly coupled multiprocessor system in which a plurality of processors share a memory.
In debug a Ingu system, assigned to (a) a plurality of debugger operation processor one of the processors, the debugger operation
With operating the debugger use processor, comprising the steps of Ru to operate the operating system and other programs in the remaining processors, operating from the input-output device for (b) debugger Shi
At a breakpoint in the stem and at that breakpoint
Break when a breakpoint exception occurs
Point Stop only the processor that generated the exception
The breakpoint setting command including the instruction of
Typing to the ggga and operating with the debugger
-Set breakpoints for the system
Step, and (c) the professional who executed the set breakpoint.
In the breakpoint exception handling of the Cessa,
After sending the breakpoint stop notification to ggga,
Whether or not the instruction to restart the operation of the essa comes from the debugger
Is always checked, and (d) a breakpoint stop notification is sent from the processor.
In the received debugger, the processor
For the above-mentioned debugger, the fact that a breakpoint exception has occurred and stopped
The step of outputting to the input / output device, and (e) all processors except the processor for debugger operation.
Before the server stops with a breakpoint exception
From the input / output device for the debugger,
Enter a command to restart the
All the above processors are instructed to resume operation.
Then, the operations of all the processors are restarted at once.
And a program debugging method for a multiprocessor system, the method including:
JP5145646A 1993-05-25 1993-05-25 Program debugging method for multiprocessor system Expired - Fee Related JP2522158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5145646A JP2522158B2 (en) 1993-05-25 1993-05-25 Program debugging method for multiprocessor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5145646A JP2522158B2 (en) 1993-05-25 1993-05-25 Program debugging method for multiprocessor system

Publications (2)

Publication Number Publication Date
JPH06332747A JPH06332747A (en) 1994-12-02
JP2522158B2 true JP2522158B2 (en) 1996-08-07

Family

ID=15389827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5145646A Expired - Fee Related JP2522158B2 (en) 1993-05-25 1993-05-25 Program debugging method for multiprocessor system

Country Status (1)

Country Link
JP (1) JP2522158B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003162426A (en) * 2001-11-28 2003-06-06 Hitachi Ltd Computer system with cooperative debug circuit for multiple cpu and debug method
US7222269B2 (en) 2001-12-06 2007-05-22 Ns Solutions Corporation Performance evaluation device, performance evaluation information managing device, performance evaluation method, performance evaluation information managing method, performance evaluation system
JP4787551B2 (en) * 2005-06-22 2011-10-05 日本電気株式会社 Debug system, debugging method and program
WO2006137223A1 (en) * 2005-06-22 2006-12-28 Nec Corporation Debug system, debug method, and program
JP4494329B2 (en) * 2005-11-22 2010-06-30 京セラミタ株式会社 Information processing device
JP4222370B2 (en) 2006-01-11 2009-02-12 セイコーエプソン株式会社 Program for causing a computer to execute a debugging support apparatus and a debugging processing method
US7581087B2 (en) * 2006-01-17 2009-08-25 Qualcomm Incorporated Method and apparatus for debugging a multicore system
DE102007017865A1 (en) * 2007-04-13 2008-11-13 Dspace Digital Signal Processing And Control Engineering Gmbh Adaptation element and test arrangement and method for operating the same
JP5255887B2 (en) 2008-04-08 2013-08-07 ルネサスエレクトロニクス株式会社 Information processing apparatus and debugging method
JP5943887B2 (en) * 2013-08-26 2016-07-05 京セラドキュメントソリューションズ株式会社 Image forming apparatus and image forming method
CN117170987B (en) * 2023-11-03 2024-03-08 睿思芯科(深圳)技术有限公司 Monitoring method, system and related equipment of embedded real-time operating system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455946A3 (en) * 1990-05-07 1992-10-28 International Business Machines Corporation System for debugging shared memory multiprocessor computers
JPH04248635A (en) * 1991-02-05 1992-09-04 Meidensha Corp Probe effect eliminating method for parallel processing debugging
JPH0588933A (en) * 1991-09-27 1993-04-09 Hitachi Ltd Parallel processing system with debugging function

Also Published As

Publication number Publication date
JPH06332747A (en) 1994-12-02

Similar Documents

Publication Publication Date Title
US7992042B2 (en) Debug support device, and program for directing computer to perform debugging method
JPH07225693A (en) Method for processing thread phenomenon over different address space
JPH02171934A (en) Virtual machine system
JP2522158B2 (en) Program debugging method for multiprocessor system
JP2655615B2 (en) Information processing device
JPH0728670A (en) Information processor
JPH10326205A (en) System call issuing method
JP3449812B2 (en) Control electronics
JP2737724B2 (en) NMI communication device between processors and system bus controller
JPH0588933A (en) Parallel processing system with debugging function
JPH07152598A (en) Incircuit emulator
JPS61138361A (en) Parallel processing system
JP2765831B2 (en) Data processing device
JPH05165652A (en) Task switching control method
JP3029355B2 (en) Single-step instruction execution method
JPH02135545A (en) Execution control processing system for debugger
JP3102381B2 (en) Task debugging device, task debugging method, and recording medium therefor
JPS63200242A (en) System switching system for hot stand-by system
JPS6214240A (en) Program inspecting system
JPH07244536A (en) Resume supporting mechanism
JPH0248739A (en) Micro processor for debugging
JPH0232651B2 (en)
JPH11102309A (en) Debugging device, processor, and recording medium
JPH04246711A (en) Fault restoration system for personal computer
JPH0784826A (en) Microprocessor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees