JPH04248635A - Probe effect eliminating method for parallel processing debugging - Google Patents
Probe effect eliminating method for parallel processing debuggingInfo
- Publication number
- JPH04248635A JPH04248635A JP3013638A JP1363891A JPH04248635A JP H04248635 A JPH04248635 A JP H04248635A JP 3013638 A JP3013638 A JP 3013638A JP 1363891 A JP1363891 A JP 1363891A JP H04248635 A JPH04248635 A JP H04248635A
- Authority
- JP
- Japan
- Prior art keywords
- information
- processor
- speed bus
- parallel processing
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 29
- 239000000523 sample Substances 0.000 title claims abstract description 18
- 230000000694 effects Effects 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 16
- 238000012544 monitoring process Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、並列処理を行うアプリ
ケーションプログラムで従来方式のデバッギングを適用
する場合に発生するプローブ効果の除去方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for eliminating probe effects that occur when conventional debugging is applied to application programs that perform parallel processing.
【0002】0002
【従来の技術】並列処理を行うアプリケーションプログ
ラムの分野ではオンラインかつリアルタイムが基本であ
って、障害が発生した場合、速やかに原因をつきとめて
、その対策を講じる必要がある。並列処理に対するデバ
ッギングとしては各種の方法が研究されているが、最も
一般的な方法はスナップショットやブレークポイントを
適用する方法である。これらは従来型のシーケンシャル
プロブラムで使用されているオーソドックスなデバッギ
ング方式で、スナップショット(snap shot
)は処理の途中経過をコンソールに打出したりファイル
に書込んだりしてプログラムに手を入れるものであり、
ブレークポイント(breakpoint)はプログラ
ムが指定したアドレス(即ちブレークポイント)を実行
したら一旦処理を中断するもので、中断している間に処
理の途中経過を見たのち実行を継続する。2. Description of the Related Art In the field of application programs that perform parallel processing, online and real-time processing is fundamental, and when a failure occurs, it is necessary to quickly identify the cause and take countermeasures. Various methods have been studied for debugging parallel processing, but the most common method is to apply snapshots and breakpoints. These are the orthodox debugging methods used in conventional sequential programs.
) allows you to modify the program by printing out the progress of the process on the console or writing it to a file.
A breakpoint is a function that temporarily interrupts processing when a program executes a specified address (ie, a breakpoint), and continues execution after checking the progress of the processing during the interruption.
【0003】0003
【発明が解決しようとする課題】しかしながら、上記の
スナップショットやブレークポイント等は、本来シーケ
ンシャルなプロブラムのためのデバッギング方法である
ため、並列処理のデバッギングでは特有の障害を発生す
る。即ち、プログラムにスナップショット又はブレーク
ポイントを仕掛けると、プログラム全体の処理時間は(
プログラム本来の処理時間)+(スナップショット又は
ブレークポイントの処理時間)となり、本来の処理時間
よりも余分に時間がかかる。この余分な時間、又は余分
な時間により並列処理を行うプログラムにタイミングの
ずれが生じることをプローブ効果(probe ef
fect)と呼んでいる。このように、オーソドックス
なデバッギング方法は、並列処理の環境では微妙なタイ
ミングがからみ、障害を再現できないケースがある。障
害発生時のデータ等の設定環境が全く同一であっても、
プログラム内にスナップショット又はブレークポイント
を仕掛けることによりプローブ効果が生じ、動的環境に
おけるタスク間の微妙なタイミングのずれにより、障害
が発生しなくなってしまう。このような状況では、不安
を残したまま罠を仕掛けたシステムを立上げ、再度の障
害発生を待たなければならない。[Problems to be Solved by the Invention] However, since the above-mentioned snapshots, breakpoints, etc. are originally debugging methods for sequential programs, they cause particular problems when debugging parallel processing. In other words, if you set a snapshot or breakpoint in a program, the processing time of the entire program will be (
The program's original processing time) + (snapshot or breakpoint processing time) takes longer than the original processing time. This extra time, or the timing shift caused by the extra time in programs that perform parallel processing, is known as the probe effect.
fect). As described above, the orthodox debugging method involves delicate timing in a parallel processing environment, and there are cases in which failures cannot be reproduced. Even if the setting environment such as data at the time of failure is exactly the same,
Placing snapshots or breakpoints in a program creates a probe effect that prevents failures from occurring due to subtle timing discrepancies between tasks in a dynamic environment. In such a situation, you have to start up the system with the trap still in place and wait for the failure to occur again.
【0004】本発明は、このような課題に鑑みて創案さ
れたもので、従来の手軽なデバッグ方法を採用しながら
、並列処理でもプローブ効果が発生せず、タスク間の微
妙なタイミングのずれを無くし、従来は再現しなかった
システムの障害を再現させ、その原因糾明を可能にする
並列処理デバッギングのプローブ効果除去方法を提供す
ることを目的としている。The present invention was devised in view of these problems, and while employing the conventional easy debugging method, it does not generate probe effects even in parallel processing and eliminates subtle timing discrepancies between tasks. The object of the present invention is to provide a method for removing the probe effect of parallel processing debugging, which enables the reproduction of system failures that could not be reproduced in the past, and the investigation of their causes.
【0005】[0005]
【課題を解決するための手段】本発明における上記課題
を解決するための手段は、高速バスに中央処理装置,入
出力プロセッサ及びメモリプロセッサを備えたシステム
で、並列処理に対するデバッギングの際に発生するプロ
ーブ効果の除去方法において、プログラムに何も仕掛け
ず、高速バスにモニタプロセッサを配設し、高速バス上
を流れる情報を監視し、解釈し、所要の部分の取込み、
記録する並列処理デバッギングのプローブ効果除去方法
によるものとする。[Means for Solving the Problems] Means for solving the above problems in the present invention is a system that includes a central processing unit, an input/output processor, and a memory processor on a high-speed bus. In the method of removing the probe effect, without adding anything to the program, a monitor processor is placed on the high-speed bus, monitors and interprets the information flowing on the high-speed bus, and captures the necessary parts.
This is based on the probe effect removal method of parallel processing debugging to be recorded.
【0006】[0006]
【作用】本発明は、プログラムには一切何も仕掛けず、
プログラムの構成や構造をそのままにしてプローブ効果
を除去するものである。一般に、CPUユニット単体の
システム構成は高速バスに中央処理装置,入出力プロセ
ッサ,メモリプロセッサが接続されているので、それら
の間で送受信される情報のすべてが高速バス上を流れる
。本発明では、この高速バスにモニタプロセッサを配設
することにより、各プロセッサの動きを干渉することな
く、このバス上の情報を監視し、解釈し、必要な部分を
取込み、この情報をメモリやディスクに記録する。[Operation] The present invention does not do anything to the program,
This eliminates the probe effect while leaving the program configuration and structure unchanged. Generally, in a system configuration of a single CPU unit, a central processing unit, an input/output processor, and a memory processor are connected to a high-speed bus, so that all information transmitted and received among them flows on the high-speed bus. In the present invention, by disposing a monitor processor on this high-speed bus, the information on this bus is monitored, interpreted, and necessary parts are taken in without interfering with the operation of each processor, and this information is stored in memory or Record to disc.
【0007】[0007]
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図1は、本発明の一実施例の構成図であ
る。同図において、1は高速バスで、該高速バス1上に
複数の中央処理装置2a〜2nとそれらに対応する入出
力プロセッサ3a〜3nとメモリプロセッサ4とが接続
され、CPUユニット単体のシステムを構成している。
本発明では、この高速バス1にモニタプロセッサ5を配
設し、複数の中央処理装置2a〜2n,入出力プロセッ
サ3a〜3n,メモリプロセッサ4の間で送受信される
情報のすべてをシステムコンソル6で監視し、解釈し、
必要な部分を取込み、この情報を大容量メモリ又はディ
スク7に記録する。図中8は、外部プローブ・インタフ
ェースである。Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a configuration diagram of an embodiment of the present invention. In the figure, 1 is a high-speed bus, and a plurality of central processing units 2a to 2n, their corresponding input/output processors 3a to 3n, and a memory processor 4 are connected to the high-speed bus 1, and a system of a single CPU unit is implemented. It consists of In the present invention, a monitor processor 5 is disposed on the high-speed bus 1, and all information transmitted and received between the plurality of central processing units 2a to 2n, input/output processors 3a to 3n, and memory processor 4 is transmitted and received by the system console 6. monitor, interpret,
The necessary portions are captured and this information is recorded on a large capacity memory or disk 7. 8 in the figure is an external probe interface.
【0008】図2は、上記の高速バス1上を流れる情報
内容の説明図である。通常、情報は要求又は返答の2通
りで、要求の場合は要求先21,要求内容22及び要求
元23で構成され、返答の場合は返答先24,返答内容
25及び返答元26で構成されている。要求内容22は
要求先や要求元によって形式や内容が異なり、これは返
答の場合も同様である。図1に示したモニタプロセッサ
5は、高速バス1上に流れるどのような情報でも取込む
ことができ、それらのすべての情報を解釈することがで
きる。また逆に、如何なるプロセッサに対しても要求も
しくは指示を行うことができる。モニタプロセッサ5は
、上記の機能を果たすハードウェアロジック,ファーム
ウェアロジック及びソフトウェアロジックを備えている
ものとする。FIG. 2 is an explanatory diagram of the information contents flowing on the above-mentioned high-speed bus 1. Normally, information comes in two types: a request or a reply. In the case of a request, it consists of a request destination 21, request content 22, and a request source 23, and in the case of a reply, it consists of a reply destination 24, a reply content 25, and a reply source 26. There is. The format and contents of the request content 22 vary depending on the request destination and the request source, and the same applies to the response. The monitor processor 5 shown in FIG. 1 can take in any information flowing on the high speed bus 1 and can interpret all that information. Conversely, requests or instructions can be made to any processor. It is assumed that the monitor processor 5 includes hardware logic, firmware logic, and software logic that perform the above functions.
【0009】図3は、図1に示したモニタプロセッサの
構成図である。同図において、モニタプロセッサは、高
速バス,インタフェース31を介して前記高速バス1に
接続された内部バス32上にCPU33を備え、そのC
PU33のプログラムはプログラムメモリ34に格納さ
れている。内部バス32には、その他に内部高速メモリ
35,システムコンソル・インタフェース36及び外部
高速メモリインタフェース37が接続されている。高速
バス・インタフェース31は、高速バス1上のすべての
情報を内部高速メモリ35に取込む機能を備え、その際
CPU33からの指示により、高速バス1上の特定の情
報,高速バス1上を流れる一定期間の情報,高速バス1
上を流れる特定パターンのマッチングにより指定される
区間の情報及び高速バス1上を流れる特定の意味情報に
より指定される区間の情報等を選択収集することができ
る。モニタプロセッサ5は、オペレータコマンドにより
各プロセッサと通信したり、指示したり、設定したりす
ることができ、これによってデバッグ上の各種の操作を
行うことができる。FIG. 3 is a block diagram of the monitor processor shown in FIG. 1. In the figure, the monitor processor includes a CPU 33 on an internal bus 32 connected to the high-speed bus 1 via a high-speed bus interface 31,
The program of the PU 33 is stored in the program memory 34. Also connected to the internal bus 32 are an internal high speed memory 35, a system console interface 36, and an external high speed memory interface 37. The high-speed bus interface 31 has a function of loading all the information on the high-speed bus 1 into the internal high-speed memory 35, and at this time, according to instructions from the CPU 33, specific information on the high-speed bus 1, information flowing on the high-speed bus 1, etc. Information for a certain period of time, express bus 1
It is possible to selectively collect information on a section specified by matching a specific pattern flowing above the express bus 1 and information on a section specified by specific semantic information flowing on the express bus 1. The monitor processor 5 can communicate with, give instructions to, and set each processor using operator commands, thereby allowing various debugging operations to be performed.
【0010】デバッグの主な操作手順は、下記の通りで
ある。ブレークポイントの場合は、
(1)オペレータは、システムコンソル6及びシステム
コンソル・インタフェース36を介して、ブレークポイ
ントをかけたい場合や条件を指示する
(2)モニタプロセッサ5は、この指示により、ブレー
クポイントの場所や条件を記憶する
(3)すべてのブレークポイントを記憶したら、高速バ
ス上を流れる情報を場所や条件により監視する(4)場
所や条件にマッチする情報が発見されると、モニタプロ
セッサ5は、高速バス1上のプロセッサを停止させるた
め、バスをホールドし、各プロセッサに停止要求を発す
る
(5)各プロセッサは、能動的なものは外部割込みとし
て処理を中断し、再開に備え、受動的なものは単に以降
の要求をモニタプロセッサ5以外からは受けないような
状態に入る
(6)モニタプロセッサ5からブレークポイントモード
解除の指令があると、再び元の活動状態を復活する。The main operating procedures for debugging are as follows. In the case of a breakpoint, (1) the operator instructs when to set a breakpoint and the conditions via the system console 6 and system console interface 36 (2) the monitor processor 5 uses this instruction to set the breakpoint (3) Once all breakpoints have been memorized, the information flowing on the high-speed bus is monitored based on the location and conditions. (4) When information matching the location and conditions is found, the monitor processor 5 In order to stop the processors on high-speed bus 1, the bus is held and a stop request is issued to each processor. (6) When the monitor processor 5 issues a command to cancel the breakpoint mode, the former active state is restored.
【0011】一方、スナップショットの場合は、(1)
オペレータは、システムコンソル6及びシステムコンソ
ル・インタフェース36を介して、スナップショットを
かけたい場所や条件を指示する
(2)モニタプロセッサ5は、この指示により、スナッ
プショットの場所や条件を記憶する
(3)すべてのスナップショットを記憶したら、高速バ
ス上を流れる情報を場所や条件により監視する(4)場
所や条件にマッチする情報が発見されると、モニタプロ
セッサ5は、高速バス1上のスナップショット対象であ
る能動的なプロセッサがアクセスする受動的なプロセッ
サとの通信を監視し、必要な情報を取込む(5)モニタ
プロセッサ5には、高速バス1上のプロセッサ内部のレ
ジスタ情報等を収集するハードウェアプローブが備えら
れ、これを各プロセッサ内部に接続し、同様にスナップ
ショットの場所や条件に従って必要な情報を取込む
(6)取込んだ情報は編集され、外部高速メモリ・イン
タフェース37を介して、外部メモリ(図示せず)に蓄
えられ、オペレータの要求により、ディスプレイに表示
したり、プリンタで印字したりする
(7)スナップショットの場所や条件に基づいて、スナ
ップショットモードを解除し、再び元の活動状態を復活
する。On the other hand, in the case of a snapshot, (1)
The operator instructs the location and conditions for taking a snapshot via the system console 6 and system console interface 36 (2) The monitor processor 5 stores the location and conditions for the snapshot based on this instruction (3) ) After storing all the snapshots, monitor the information flowing on the express bus according to the location and conditions. (4) When information matching the location and conditions is found, the monitor processor 5 stores the snapshots on the express bus 1. Monitors communication with passive processors accessed by the target active processor and captures necessary information (5) The monitor processor 5 collects register information, etc. inside the processor on the high-speed bus 1. A hardware probe is provided, which is connected inside each processor and similarly captures the necessary information according to the snapshot location and conditions (6) The captured information is edited and sent via the external high-speed memory interface 37. (7) Cancel the snapshot mode based on the location and conditions of the snapshot, and store it in an external memory (not shown) and display it on a display or print it out on a printer at the operator's request. Restore the original active state.
【0012】このように本実施例では、徹底した間接的
情報収集により、プログラム内に直接観測点を設定した
場合に比較してプローブ効果の発生を大幅に除去する効
果がある。また障害の再現性についても、プログラム内
を直接いじらないので再現の可能性が高い。更にシステ
ムコンソルについては、一般に専用のCPUが存在する
ので、これを積極的に利用できるという効果もある。[0012] As described above, in this embodiment, by thoroughly collecting information indirectly, the occurrence of probe effects can be significantly reduced compared to the case where observation points are directly set in the program. In addition, the possibility of reproducing failures is high because the program does not have to be modified directly. Furthermore, since there is generally a dedicated CPU for the system console, there is also the advantage that it can be actively utilized.
【0013】[0013]
【発明の効果】以上、説明したとおり、本発明によれば
、従来の手軽なデバッグ方法を採用しながら、並列処理
でもプローブ効果が発生せず、タスク間の微妙なタイミ
ングのずれを無くし、従来再現しながったシステムの障
害を再現させ、原因糾明を可能にする並列処理デバッギ
ングのプローブ効果除去方法を提供することができる。[Effects of the Invention] As explained above, according to the present invention, while employing the conventional easy debugging method, the probe effect does not occur even in parallel processing, and subtle timing discrepancies between tasks are eliminated. It is possible to provide a method for removing the probe effect of parallel processing debugging, which allows a system failure to be reproduced and the cause to be determined.
【図1】本発明の一実施例の構成図、FIG. 1 is a configuration diagram of an embodiment of the present invention;
【図2】本発明の情報内容の説明図、FIG. 2 is an explanatory diagram of information content of the present invention;
【図3】本発明のモニタプロセッサの構成図である。FIG. 3 is a configuration diagram of a monitor processor of the present invention.
1…高速バス、2a〜2n…中央処理装置、3a〜3n
…入出力プロセッサ、4…メモリプロセッサ、5…モニ
タプロセッサ、6…システムコンソル、7…大容量メモ
リ又はディスク、8…外部プローブ・インターフェース
、31…高速バス・インターフェース、32…内部バス
、33…CPU、34…プログラムメモリ、35…内部
高速メモリ、36…システムコンソル・インターフェー
ス、37外部高速メモリインターフェース。1...High-speed bus, 2a-2n...Central processing unit, 3a-3n
...I/O processor, 4...Memory processor, 5...Monitor processor, 6...System console, 7...Large capacity memory or disk, 8...External probe interface, 31...High speed bus interface, 32...Internal bus, 33...CPU , 34...Program memory, 35...Internal high speed memory, 36...System console interface, 37 External high speed memory interface.
Claims (1)
セッサ及びメモリプロセッサを備えたシステムで並列処
理に対するデバッギングの際に発生するプローブ効果の
除去方法において、プログラムに何も仕掛けず、高速バ
スにモニタプロセッサを配設し、高速バス上を流れる情
報を監視し、解釈し、所要の部分を取込み、記録するこ
とを特徴とする並列処理デバッギングのプローブ効果除
去方法。Claim 1: A method for removing the probe effect that occurs when debugging parallel processing in a system in which a high-speed bus includes a central processing unit, an input/output processor, and a memory processor, which involves monitoring the high-speed bus without installing anything in the program. A method for removing probe effects in parallel processing debugging, characterized by arranging a processor, monitoring and interpreting information flowing on a high-speed bus, and capturing and recording required parts.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3013638A JPH04248635A (en) | 1991-02-05 | 1991-02-05 | Probe effect eliminating method for parallel processing debugging |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3013638A JPH04248635A (en) | 1991-02-05 | 1991-02-05 | Probe effect eliminating method for parallel processing debugging |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04248635A true JPH04248635A (en) | 1992-09-04 |
Family
ID=11838780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3013638A Pending JPH04248635A (en) | 1991-02-05 | 1991-02-05 | Probe effect eliminating method for parallel processing debugging |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04248635A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06332747A (en) * | 1993-05-25 | 1994-12-02 | Nec Corp | Program debug method for multiprocessor system |
JPH096645A (en) * | 1995-06-23 | 1997-01-10 | Nec Corp | Multiprocessor system |
-
1991
- 1991-02-05 JP JP3013638A patent/JPH04248635A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06332747A (en) * | 1993-05-25 | 1994-12-02 | Nec Corp | Program debug method for multiprocessor system |
JPH096645A (en) * | 1995-06-23 | 1997-01-10 | Nec Corp | Multiprocessor system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2548480B2 (en) | Disk device diagnostic method for array disk device | |
JPS6363933B2 (en) | ||
JP2677474B2 (en) | Apparatus and method for collecting control information of virtual machine | |
JPH04248635A (en) | Probe effect eliminating method for parallel processing debugging | |
JPS6383841A (en) | Central processing unit of computer capable of program test | |
JP2807026B2 (en) | Execution reproduction method of parallel program | |
JPH11119992A (en) | Trace controller for firmware | |
JP3037012B2 (en) | Database monitoring mechanism | |
JPH0540670A (en) | Processor control system | |
JPS59177660A (en) | Logging system of diagnostic result in electronic computer | |
JPH0553881A (en) | Log-out system | |
JPS6259816B2 (en) | ||
JPH11134261A (en) | Input and output controller | |
JPH0355640A (en) | Collection system for fault analysis information on peripheral controller | |
JPS59229658A (en) | Information processor | |
JPH03127233A (en) | Patrol diagnosing device for computer system | |
JPH01205245A (en) | Automatic trace system for peripheral system and line system devices for electronic computer | |
JPS598853B2 (en) | external storage controller | |
JPH01201739A (en) | Program execution trace controller | |
JPH04162164A (en) | Input/output controller | |
JPH04205036A (en) | Tracer circuit | |
JP2000112907A (en) | Multi-processor device and operation recording method | |
JPS60112152A (en) | Initializing of direct access volume or retreatment system of surface inspection | |
JPH05158822A (en) | Instruction combining test device for transferring device | |
JPH02166533A (en) | Memory dump processing system and its processing method |