JP2518827B2 - Encoding / decoding device - Google Patents
Encoding / decoding deviceInfo
- Publication number
- JP2518827B2 JP2518827B2 JP61243603A JP24360386A JP2518827B2 JP 2518827 B2 JP2518827 B2 JP 2518827B2 JP 61243603 A JP61243603 A JP 61243603A JP 24360386 A JP24360386 A JP 24360386A JP 2518827 B2 JP2518827 B2 JP 2518827B2
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- location
- error
- decoding
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、誤り訂正符号の符号化復号化装置に関す
るものである。TECHNICAL FIELD The present invention relates to a coding / decoding device for error correcting code.
［従来の技術］ デイジタルオーデイオ機器、通信機器などには、伝送
路で発生する誤りを訂正するために誤り訂正符号が用い
られている。[Prior Art] In digital audio equipment, communication equipment, etc., an error correction code is used to correct an error occurring in a transmission path.
第３図は、符号構成の一例を示した図で、図中、「シ
ンボル」とは８ビットのデータを示している。この符号
構成は、ｘ方向に26シンボル、ｙ方向に28シンボル並ん
だデータに対し、C1符号、C2符号で２重に符号化されて
いる。C1符号は、ｙ方向の28シンボルのデータに４個の
Ｐチエツクシンボル（P0〜P3）を付加して、符号間距離
ｄ＝５のリードソロモン符号を構成しており、ｘ＝x1の
C1符号は、下記の（１）式を満たしている。FIG. 3 is a diagram showing an example of the code configuration, and in the figure, “symbol” indicates 8-bit data. In this code structure, data arranged in 26 symbols in the x direction and 28 symbols in the y direction are doubly encoded by C 1 code and C 2 code. The C 1 code is a Reed-Solomon code with an inter-code distance d = 5 by adding four P check symbols (P 0 to P 3 ) to 28-symbol data in the y direction, and x = x 1 of
The C 1 code satisfies the following expression (1).
H1・［Ｄ（x1,0）,D（x1,1）…Ｄ（x1,27），P0（x1）
…P3（x1）］T＝０ …（１） C2符号はｘ方向に符号化されており、ｙ＝y1の符号
は、下記の（２）式を満たす６個のＱチエツクシンボル
（Q0〜Q5）が付加された符号間距離ｄ＝７のリードソロ
モン符号である。H 1 [D (x 1 , 0), D (x 1 , 1) ... D (x 1 , 27), P 0 (x 1 )
… P 3 (x 1 )] T = 0… (1) The C 2 code is encoded in the x direction, and the code of y = y 1 is an inter-code distance d to which 6 Q check symbols (Q 0 to Q 5 ) satisfying the following expression (2) are added. = 7 is the Reed-Solomon code.
H2・［Ｄ（0,y1）,D（1,y1）…Ｄ（25,y1），Q0（y1）
…Q5（y1）］T＝０ …（２） 第４図は、この符号の符号化復号化装置を示すブロツ
ク図である。図において、（100）は符号化装置、（11
0）は復号化装置、（101）はデータ入力端子、（102）
はC2符号器、（103）はC1符号器、（104）はC1復号器、
（105）はC2復号器、（106）はデータ出力端子、（10
7）は、C1復号器（104）のデータおよびチエツクシンボ
ル出力、（108）はC1復号器の訂正状態を示すフラグ出
力、（109）は伝送路または記録媒体を示す。H 2 [D (0, y 1 ), D (1, y 1 ) ... D (25, y 1 ), Q 0 (y 1 ).
… Q 5 (y 1 )] T = 0… (2) FIG. 4 is a block diagram showing an encoding / decoding device for this code. In the figure, (100) is an encoding device, and (11
0) is a decoding device, (101) is a data input terminal, (102)
Is a C 2 encoder, (103) is a C 1 encoder, (104) is a C 1 decoder,
(105) is a C 2 decoder, (106) is a data output terminal, (10
7) is the data and check symbol output of the C 1 decoder (104), (108) is a flag output indicating the correction state of the C 1 decoder, and (109) is a transmission line or a recording medium.
符号化装置では、入力端子（101）から入力されたデ
ータシンボルには、C2符号器（102）で（２）式に基づ
いてＱチエツクシンボルが付加され、ついでC1符号器
（103）で（１）式に基づいてＰチエツクシンボルが付
加されて第３図に示す符号が構成される。In the encoding device, a Q check symbol is added to the data symbol input from the input terminal (101) in the C 2 encoder (102) based on the equation (2), and then in the C 1 encoder (103). The P check symbol is added based on the equation (1) to form the code shown in FIG.
復号化装置（110）では、まずC1復号器（104）で誤り
訂正または検出を行ない、次段のC2復号器（105）ではC
1復号器（104）からのデータ（107）とフラグ（108）を
用いて誤り訂正を行う。In the decoding device (110), the C 1 decoder (104) first performs error correction or detection, and the C 2 decoder (105) in the next stage performs C
Performing error correction using 1 decoder (104) data from (107) flag (108).
訂正可能なエラー数Ｅおよびイレージヤ数Ｎと、符号
間距離ｄとは、下記の（３）式を満す。The number of correctable errors E, the number of erasures N, and the inter-code distance d satisfy the following expression (3).
2E＋Ｎ≦ｄ−１ （３） ここで、「エラー」とは、誤りシンボルの位置が未知
の誤りをいい、「イレージヤ」とは、誤りシンボルの位
置が既知の誤りをいう。2E + N ≦ d−1 (3) Here, “error” refers to an error in which the position of the error symbol is unknown, and “erasure” refers to an error in which the position of the error symbol is known.
以下に、C1復号とC2復号の一例を示す。An example of C 1 decoding and C 2 decoding is shown below.
（１）C1復号 受信したC1符号ｒ＝（r31，r30…r0）を用いて、下記
の（４）式に基づいて、シンドロームＳ＝［S0，S1，
S2，S3］Tを求める。(1) C 1 Decoding Using the received C 1 code r = (r 31 , r 30 ... r 0 ), the syndrome S = [S 0 , S 1 ,
S 2 , S 3 ] T is calculated.
Ｓ＝０の場合は、「誤りなし」として、C1フラグをリセ
ットし、Ｓ≠０のの場合は、「誤りが存在する」とし
て、32シンボルすべてにC1フラグをセツトする。 If S = 0, the C 1 flag is reset as “no error”, and if S ≠ 0, the C 1 flag is set for all 32 symbols as “error exists”.
（２）C2復号 イレージヤ訂正のみを行う場合を例に説明する。(2) C 2 decoding An example will be described in which only erasure correction is performed.
（３）式よりエラーＥ＝０とすると、７イレージヤ
（Ｎ＝６）まで訂正可能となる。第５図は、従来の装置
の訂正フローの一例を示した図で、以下の〜のステ
ップで訂正する。From the equation (3), if the error E = 0, up to 7 erasures (N = 6) can be corrected. FIG. 5 is a diagram showing an example of the correction flow of the conventional apparatus, and the correction is performed in the following steps (1) to (3).
シンドローム計算（301） 受信したC2符号Ｂ＝［B31，B30…B0］を用いて、下記
の（５）式に基づき、 シンドロームＳ＝［S0，S1，…S5］Tを求める。Syndrome calculation (301) Using the received C 2 code B = [B 31 , B 30 ... B 0 ] and the following equation (5), the syndrome S = [S 0 , S 1 , ... S 5 ] T Ask for.
シンドローム判定（310） シンドロームＳ＝０の場合は、「誤りなし」としてフ
ラグをリセツト（307）し、動作を終了する。 Syndrome judgment (310) If the syndrome S = 0, the flag is reset (307) as "no error" and the operation is ended.
Ｓ≠０の場合は、以下の訂正動作を実行する。 When S ≠ 0, the following correction operation is executed.
訂正動作 C1フラグ数Ｎ＝６の場合は、６個のイレージヤバリユ
ー計算（302）を行なつて、訂正（305）を行なう。Correcting operation When the number of C 1 flags N = 6, 6 erasure value calculations (302) are performed and correction (305) is performed.
今６個のイレージヤのロケーシヨンおよびバリユをそ
れぞれα1，α2，…α6、e1，e2，…e6とすると、シン
ドロームは下記の（６）式となる。Now, assuming that the location and the valley of the six erasures are α 1 , α 2 , ... α 6 , e 1 , e 2 , ... e 6 , respectively, the syndrome becomes the following equation (6).
この６個の方程式を用いてe1〜e5を解くことにより、
イレージヤバリユが求まる。このe1〜e6を、イレージヤ
ロケーシヨンα1〜α6で示されるシンボルに加算するこ
とにより、訂正（305）の動作が行なわれる。 By solving e 1 to e 5 using these 6 equations,
I want an erasure yavariu. The correction (305) operation is performed by adding the e 1 to e 6 to the symbols indicated by the erasure locations α 1 to α 6 .
また、C1フラツグ数Ｎが１≦Ｎ≦５の場合は、上記と
同様に、Ｎ個のイレージヤバリユー計算（303）が実行
される。２イレージヤの場合は、（６）式において、e3
〜e6を０とした値がシンドロームとして求まる。未知数
がe1，e2の２個であるので、S0，S1を用いて として求まる。このとき、S2〜Ｓ′5は用いていないの
でチエツクに用いることができる。When the C 1 flag number N is 1 ≦ N ≦ 5, N erasure value calculations (303) are executed in the same manner as described above. In the case of 2 erasure, in equation (6), e 3
The value with 0 for e 6 is obtained as the syndrome. Since there are two unknowns, e 1 and e 2 , we use S 0 and S 1 Is obtained as. At this time, since S 2 to S ′ 5 are not used, they can be used for checking.
すなわち、イレージヤバリユー計算（303）で求めた
ｅ′1,e′2より、下記の（８）式 のチエツク計算（304）を行ない、下記の（９）式 Si＝Ｓ′i（ｉ＝２〜５） …（９） を満たすか否かのチエツク判定（308）が行なわれる。That is, from e ′ 1 and e ′ 2 obtained by the erasure value calculation (303), the following equation (8) is obtained. The check calculation (304) is performed, and the check determination (308) as to whether or not the following expression (9) S i = S ′ i (i = 2 to 5) (9) is satisfied is performed.
この判定結果が、チエツクOK（（９）式を満たすと
き）の場合は、ｅを誤りパターンとして訂正（305）を
実行し、チエツクNG（（９）式を満たさないとき）の場
合は、Ｎ個以上の誤りがあるとしてC2フラグセツト（30
6）し、訂正動作を行なわずに、C2フラグを用いた補正
動作などが行なわれる。If the check result is check OK (when the expression (9) is satisfied), the correction (305) is executed with e as an error pattern, and if the check is NG (when the expression (9) is not satisfied), N is returned. C 2 flags set (30
6) Then, the correction operation using the C 2 flag is performed without performing the correction operation.
このように、１≦Ｎ≦５では誤りの再チエツクを行な
つてエラーに起因する誤訂正を防ぎ、信頼性の向上を図
つている。In this way, when 1 ≦ N ≦ 5, error rechecking is performed to prevent erroneous correction due to an error and improve reliability.
また、Ｎ＞6,またはＮ＝０の場合は、誤りがあるにも
かかわらず訂正不可なので、C2フラグセツト（306）を
行い動作を終了する。On the other hand, if N> 6 or N = 0, it cannot be corrected despite an error. Therefore, the C 2 flag set (306) is performed and the operation is ended.
前述の符号化は、第５図のフローを用いて行なうこと
ができる。すなわち、符号化時において、付加すべきチ
エツクシンボルロケーシヨンは既知であるので、付加す
べきチエツクシンボルP0〜P3，Q0〜Q5をイレージヤとし
て、第５図の訂正フローに従つて、イレージヤ訂正を実
行することにより、正しいチエツクシンボルを付加する
ことができる。すなわち、C1符号化時には、Ｎ＝４とし
てチエツクシンボルP0〜P3を付加し、C2符号化時には、
Ｎ＝６としてチエツクシンボルQ0〜Q5を付加することに
より第３図に示した符号化が完了する。The above encoding can be performed using the flow of FIG. That is, at the time of encoding, since the check symbol location to be added is known, the check symbols P 0 to P 3 and Q 0 to Q 5 to be added are used as erasures according to the correction flow of FIG. By performing the erasure correction, the correct check symbol can be added. That is, at the time of C 1 encoding, check symbols P 0 to P 3 are added with N = 4, and at the time of C 2 encoding,
The encoding shown in FIG. 3 is completed by adding the check symbols Q 0 to Q 5 with N = 6.
［発明が解決しようとする問題点］ 従来の符号化復号化装置は以上のように構成されてい
るので、符号化時はＮ≦６で、誤訂正はありえないにも
かかわらずチエツク計算（304）およびチエツク判定（3
08）を行なうため、処理時間が長くかかるという問題点
があつた。[Problems to be Solved by the Invention] Since the conventional encoding / decoding device is configured as described above, N ≦ 6 at the time of encoding, and the check calculation (304) is performed even though there is no erroneous correction. And check judgment (3
Since 08) is performed, there is a problem that the processing time is long.
この発明は、上記のような問題点を解消するためにな
されたもので、符号化時の処理時間の短い符号化復号化
装置を得ることを目的とする。The present invention has been made to solve the above problems, and an object of the present invention is to obtain an encoding / decoding device having a short processing time at the time of encoding.
［問題点を解決するための手段］ この発明に係る符号化復号化装置は、符号化モード
か、復号化モードかを弁別するモード判定手段を備え、
復号化モードのときには、誤りのチエツク計算およびチ
エツク判定を併用して誤りの訂正を行い、符号化モード
のときには、誤りのチエツク計算およびチエツク判定を
行なわないで誤りの訂正を行う構成としたものである。[Means for Solving Problems] An encoding / decoding device according to the present invention includes a mode determination means for discriminating between an encoding mode and a decoding mode,
In the decoding mode, error check calculation and check determination are used together to correct the error, and in the coding mode, error check calculation and check determination are not performed and the error is corrected. is there.
［作用］ モード判定手段は、当該符号化復号化装置の動作モー
ドを弁別する。符号化・復号化装置は、この弁別結果
が、復号化モードの場合にはチエツク判定を行なつた結
果に基づいて訂正を行ない、符号化モードの場合にはチ
エツク判定を行なわないで訂正を行なう。[Operation] The mode determination means discriminates the operation mode of the encoding / decoding device. The encoding / decoding device corrects the discrimination result based on the result of the check determination when it is in the decoding mode, and corrects it without performing the check determination when it is in the encoding mode. .
［発明の実施例］ 第１図は、この発明の一実施例のフロー図である。こ
の実施例の復号時のフローは、第５図と同様のフローと
なるので説明を省略し、以下、符号化時のフローの相違
を説明する。Embodiment of the Invention FIG. 1 is a flow chart of an embodiment of the present invention. The flow of decoding in this embodiment is similar to that of FIG. 5, and therefore its explanation is omitted, and the difference in flow of encoding will be described below.
シンドローム判定（310）でＳ≠０の場合は、符号化
／復号化のモード判定（RECMODE）（403）が行なわれ、
ついで「符号化モード」の場合には、C1／C2判定（40
1）が行なわれ、C1モードの場合にはＮ＝４、C2モード
の場合にはＮ＝６として、イレージヤバリユー計算（30
2）、（303）が行なわれる。そして、Ｎ＝４の場合に
は、符号化／復号化のモード判定（RECMODE）（402）が
行なわれ、「符号化モード」の場合にはチエツク計算
（304）およびチエツク判定（308）が省略されて求めた
イレージヤバリユにより、訂正（305）が行なわれ、正
しいチエツクシンボルが付加されて符号化が終了する。If S ≠ 0 in the syndrome determination (310), the encoding / decoding mode determination (RECMODE) (403) is performed,
Then, in the case of "encoding mode", C 1 / C 2 judgment (40
1) is performed, in the case of C 1 mode as the N = 6 in the case of N = 4, C 2 mode, Lee storage Yaba Reuse calculation (30
2) and (303) are performed. Then, when N = 4, the coding / decoding mode determination (RECMODE) (402) is performed, and in the "coding mode", the check calculation (304) and the check determination (308) are omitted. A correction (305) is performed by the erasure variable thus obtained, the correct check symbol is added, and the encoding is completed.
この動作により、チエツク計算（304）と、チエツク
判定（308）の処理時間が短縮される。This operation shortens the processing time of the check calculation (304) and the check determination (308).
第２図は、第１図のフロー図を実行するブロツク回路
例を示す図である。FIG. 2 is a diagram showing an example of a block circuit for executing the flow chart of FIG.
図において、（１）は第１のメモリ、（２）は第１の
メモリ（１）の制御回路、（３）はシンドローム生成回
路、（４）は第２のロケーシヨン検出手段を構成するC1
フラグが付加されたシンボルのロケーシヨン検出回路、
（５）は第２のメモリ、（６）は第１のロケーシヨン検
出手段を構成するチエツクシンボルのロケーシヨンを格
納したROM、（７）はGF（2n）上のガロア体の演算回
路、（８）はイクスクルージブオアゲート、（９）はレ
ジスタ、（10）は第１のデータバス、（11）はプログラ
ムカウンタ、（12）は演算フローのプログラムを格納し
たプログラムROM、（13）はプログラムをデコードする
デコーダ、（14）は符号化／復号化のモードなどを判定
するモード判定回路、（15）は符号化モードであるか復
号化モードであるかを示すモード選択信号が入力される
入力端子、（16）は復号回路、（17）はC1符号とC2符号
の選択をするためのC1／C2選択信号が入力される入力端
子、（18）は第２のデータバスを示している。In the figure, (1) is the first memory, (2) is the control circuit of the first memory (1), (3) is the syndrome generation circuit, and (4) is the second location detecting means C 1
Location detection circuit for flagged symbols,
(5) is a second memory, (6) is a ROM storing the location of the check symbol that constitutes the first location detecting means, (7) is a Galois field arithmetic circuit on GF (2 n ), (8) ) Is an exclusive OR gate, (9) is a register, (10) is the first data bus, (11) is a program counter, (12) is a program ROM storing the program of the operation flow, and (13) is a program. Decoder for decoding, (14) mode determination circuit for determining encoding / decoding mode, etc. (15) input terminal to which a mode selection signal indicating whether the mode is the encoding mode or the decoding mode is input , (16) is a decoding circuit, (17) is an input terminal to which a C 1 / C 2 selection signal for selecting C 1 code and C 2 code is input, and (18) is a second data bus. ing.
次にこのブロツク回路の動作を、C2復号時を例に第１
図，第２図を用いて説明する。Next, the operation of this block circuit will be first described with reference to C 2 decoding.
This will be described with reference to FIGS.
受信データは、第１のデータバス（10）からメモリ制
御回路（２）で制御されて、第１のメモリ（１）に書き
込まれる。第１のメモリ（１）に格納された受信データ
に基づいて、シンドローム生成回路（３）において、シ
ンドロームS0〜S5が生成される。他方、C1復号時に付加
されたC1フラグは、第１のメモリ（１）に書き込まれて
おり、C1復号時に再び読み出される。このとき、ロケー
シヨン検出回路（４）で、C1フラグが付加されたシンボ
ルのロケーシヨン値αmと、C1フラグの数Ｎが検出され
る。これらのシンドロームS0〜S5，ロケーシヨンαmお
よびC1フラグ数Ｎは、第２のメモリ（５）に書き込まれ
る。演算回路（７）は、乗算，除算，加算などの基本演
算と２値の比較を行なうもので、第２のメモリ（５）内
のデータに基づき、第２のデータバス（18）を介して順
次演算を行なつて、イレージヤバリユe1〜e6を求めて第
２のメモリ（５）に格納し、求まつたイレージヤバリユ
e1〜e6は、そのロケーシヨンα1〜α6に対応したシンボ
ルと、イクスクルージブオアゲート（８）により加算し
て、訂正が行なわれる。訂正されたシンボルはレジスタ
（９）にいつたんラツチされた後、第１のデータバス
（10）を介して第１のメモリ（１）に再び書き込まれて
訂正動作が完了する。The reception data is controlled by the memory control circuit (2) from the first data bus (10) and written in the first memory (1). The syndromes S 0 to S 5 are generated in the syndrome generation circuit (3) based on the received data stored in the first memory (1). On the other hand, the C 1 flag added during C 1 decoding is written in the first memory (1) and is read out again during C 1 decoding. At this time, the location detection circuit (4) detects the location value α m of the symbol to which the C 1 flag is added and the number N of C 1 flags. The syndromes S 0 to S 5 , the location α m, and the C 1 flag number N are written in the second memory (5). The arithmetic circuit (7) performs basic operations such as multiplication, division, and addition and binary comparison, and based on the data in the second memory (5), via the second data bus (18). The erasure values e 1 to e 6 are sequentially calculated and stored in the second memory (5), and the obtained erasure values are calculated.
The symbols e 1 to e 6 are added to the symbols corresponding to the locations α 1 to α 6 by the exclusive OR gate (8) to correct them. After the corrected symbol is latched in the register (9), it is written again in the first memory (1) via the first data bus (10) to complete the correction operation.
以上、説明したフローに基づく各回路の制御は、プロ
グラムROM（12）に格納されているプログラムにより行
なわれ、プログラムROM（12）は、０からスタートする
プログラムカウンタ（11）の出力で動作する。プログラ
ムデコーダ（13）で命令解読され、その出力信号（13
a）により各回路が制御される。他方、出力信号（13b）
はモード判定回路（14）に入力され、出力信号（13c）
はプログラムカウンタ（11）の並列入力に入力される。
プログラムのジヤンプは、モード判定回路（14）の出力
信号（14a）により、出力信号（13c）の値がカウンタ
（11）にロードすることにより実行される。The control of each circuit based on the flow described above is performed by the program stored in the program ROM (12), and the program ROM (12) operates with the output of the program counter (11) starting from 0. The instruction is decoded by the program decoder (13) and its output signal (13
Each circuit is controlled by a). On the other hand, output signal (13b)
Is input to the mode decision circuit (14) and output signal (13c)
Is input to the parallel input of the program counter (11).
The jump of the program is executed by loading the value of the output signal (13c) into the counter (11) by the output signal (14a) of the mode determination circuit (14).
第１図に示す符号化／復号化判定（402），（403）お
よびC1／C2判定（401）は、入力端子（15），（17）か
ら入力される選択信号に基づき、モード判定回路（14）
でモード判定がなされ、プログラムカウンタ（11）をジ
ヤンプさせることにより行なわれる。チエツク計算（30
4）は演算回路（７）と第２のメモリ（５）を用いて行
なわれ、（９）式のチエツク判定（308）は、演算回路
（７）内の比較回路でＳとＳ′が比較され、一致した場
合モード判定回路（14）に一致信号が出力される。モー
ド判定回路（14）ではこの一致信号を受けて所定のプロ
グラム番地へプログラムカウンタ（11）をジヤンプさせ
る。The coding / decoding judgments (402) and (403) and the C 1 / C 2 judgment (401) shown in FIG. 1 are mode judgments based on selection signals input from the input terminals (15) and (17). Circuits (14)
The mode is determined by and is performed by jumping the program counter (11). Check calculation (30
4) is performed by using the arithmetic circuit (7) and the second memory (5), and the check judgment (308) of the equation (9) compares S and S'in the comparison circuit in the arithmetic circuit (7). When they match, a match signal is output to the mode determination circuit (14). The mode determination circuit (14) receives the coincidence signal and jumps the program counter (11) to a predetermined program address.
なお、符号化時のチエツクシンボルのロケーシヨン
は、ROM（６）に格納されており、これをイレージヤロ
ケーシヨンとして用いる。The location of the check symbol at the time of encoding is stored in the ROM (6), and this is used as the erase location.
上記実施例はプログラム制御による符号化復号化装置
を示したが、専用ハードウエアでも、汎用マイコンでも
同様に構成することができ、同様な効果が得られる。Although the above embodiment shows the encoding / decoding device by program control, it can be configured in the same way with dedicated hardware or a general-purpose microcomputer, and similar effects can be obtained.
また、モード判定（403）およびC1／C2判定（401）は
必ずしも必要ではなく、これらを除いても、同様な機能
を有する訂正フローを構成することができる。Further, the mode determination (403) and the C 1 / C 2 determination (401) are not always necessary, and even without them, a correction flow having the same function can be configured.
また、上記実施例は復号フローとしてイレージヤ訂正
のみの場合について説明したが、（３）式を満たすエラ
ー訂正、イレージヤとエラーが混在した誤り訂正の場合
でも復号化時はチエツクを行ない、符号化時はチエツク
を省略することにより、同様の効果が得られる。In the above embodiment, the case where only the erasure correction is described as the decoding flow has been explained. However, even in the case of the error correction satisfying the expression (3) and the error correction in which the erasure and the error are mixed, the check is performed at the time of the decoding and the time of the encoding is performed. The same effect can be obtained by omitting the check.
また、上記実施例では、符号化時のチエツクシンボル
のロケーシヨンをROM（６）に格納し、これを誤りロケ
ーシヨンとして用いたが、ROM（６）に代えて、ロケー
シヨン検出回路（４）に入力されるC1フラグを、強制的
にチエツクシンボル部に立て、このチエツクシンボルの
ロケーシヨンを、ロケーシヨン検出回路（４）で検出す
る構成としてもよい。In the above embodiment, the location of the check symbol at the time of encoding is stored in the ROM (6) and is used as the error location. However, instead of the ROM (6), it is input to the location detection circuit (4). The C 1 flag may be forcibly set in the check symbol portion, and the location of this check symbol may be detected by the location detection circuit (4).
［発明の効果］ 以上のように、この発明によれば、符号化復号化装置
を復号化時には、訂正結果のチエツクを行ない、符号化
時には、符号化を行つた結果のチエツクを行なわないよ
うに構成したので、受信信号の誤り訂正の信頼性を低下
させることなく、符号化時の処理時間を短縮した符号化
復号化装置が得られる。[Effects of the Invention] As described above, according to the present invention, the correction result is checked at the time of decoding by the coding / decoding device, and the result of the coding is not checked at the time of coding. Since it is configured, it is possible to obtain an encoding / decoding device in which the processing time at the time of encoding is shortened without lowering the reliability of error correction of the received signal.
第１図はこの発明の一実施例である符号化復号化処理を
示すフロー図、第２図はこの実施例を実行する回路の一
例を示すブロツク回路図、第３図は誤り訂正符号の一例
を示す符号構成図、第４図は符号化復号化の手順を説明
するための信号処理系統図、第５図は従来の符号化復号
化処理を示すフロー図である。 （100）……符号化装置、（110）……復号化装置、（30
1）……シンドローム計算手段、（302），（303）……
イレージヤバリユー計算手段、（304）……チエツク計
算手段、（305）……訂正手段、（308）……チエツク判
定手段、（402），（403）……モード判定手段。 なお、各図中、同一符号は同一、または相当部分を示
す。FIG. 1 is a flow chart showing an encoding / decoding process according to an embodiment of the present invention, FIG. 2 is a block circuit diagram showing an example of a circuit for executing this embodiment, and FIG. 3 is an example of an error correction code. FIG. 4 is a signal processing system diagram for explaining a coding / decoding procedure, and FIG. 5 is a flow chart showing a conventional coding / decoding process. (100) …… encoding device, (110) …… decoding device, (30
1) …… Syndrome calculation means, (302), (303) ……
Erasure value calculation means, (304) ... check calculation means, (305) ... correction means, (308) ... check determination means, (402), (403) ... mode determination means. In each figure, the same reference numerals indicate the same or corresponding parts.
Claims (2)
構成に基づいて誤り訂正または検出のための複数個のチ
ェックシンボルを付加し、復号化時には受信データに含
まれている誤りの訂正または検出を行う符号化復号化装
置であって、入力データあるいは受信データに基づいて
シンドロームを生成するシンドローム生成手段と、符号
化の場合は入力データに付加するチェックシンボルのロ
ケーションを、復号化の場合は受信データ中の誤りシン
ボルのロケーションを検出して出力するロケーション検
出手段と、上記ロケーション検出手段および上記シンド
ローム生成手段の出力値から誤りのパターンを算出する
誤りバリュー計算手段と、上記ロケーションに対応する
シンボルを上記バリュー計算手段で算出したパターンに
基づいて訂正する訂正手段と、符号化モードか復号化モ
ードかの弁別を行うモード判定手段と、上記ロケーショ
ン検出手段および上記誤りバリュー計算手段の算出値と
上記シンドローム生成手段からのシンドロームとから訂
正可能か否かを判定し、可能な場合のみ訂正手段を実行
させるチェック手段とを備え、上記モード判定手段の判
定結果により上記チェック手段の動作を実行させるか否
かを決定するようにしたことを特徴とする符号化復号化
装置。1. At the time of encoding, a plurality of check symbols for error correction or detection are added based on a code structure defined for input data, and at the time of decoding, correction or detection of an error included in received data. A coding / decoding device for performing the above, wherein a syndrome generation means for generating a syndrome based on input data or received data, and a location of a check symbol to be added to input data in the case of encoding Location detection means for detecting and outputting the location of the error symbol in the data, error value calculation means for calculating an error pattern from the output values of the location detection means and the syndrome generation means, and a symbol corresponding to the location Correct based on the pattern calculated by the above value calculation means Correcting means, mode determining means for discriminating between the encoding mode and the decoding mode, whether the correction can be made from the calculated values of the location detecting means and the error value calculating means, and the syndrome from the syndrome generating means. A coding means for judging and executing a correcting means only when possible, and it is decided whether or not to execute the operation of the checking means according to the judgment result of the mode judging means. Decoding device.
のロケーションを格納したメモリを含むことを特徴とす
る特許請求の範囲第１項記載の符号化復号化装置。2. The encoding / decoding apparatus according to claim 1, wherein the location detecting means includes a memory storing the location of the check symbol.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61243603A JP2518827B2 (en) | 1986-10-13 | 1986-10-13 | Encoding / decoding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61243603A JP2518827B2 (en) | 1986-10-13 | 1986-10-13 | Encoding / decoding device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6397018A JPS6397018A (en) | 1988-04-27 |
| JP2518827B2 true JP2518827B2 (en) | 1996-07-31 |
Family
ID=17106268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61243603A Expired - Fee Related JP2518827B2 (en) | 1986-10-13 | 1986-10-13 | Encoding / decoding device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518827B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2660970B2 (en) * | 1988-06-23 | 1997-10-08 | 日本電気ホームエレクトロニクス株式会社 | Code error correction circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6128224A (en) * | 1984-07-18 | 1986-02-07 | Mitsubishi Electric Corp | Coder and decoder |
| JPH07114373B2 (en) * | 1986-03-07 | 1995-12-06 | 日本電気ホームエレクトロニクス株式会社 | Error correction execution method in lead solomon coding / decoding |
-
1986
- 1986-10-13 JP JP61243603A patent/JP2518827B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6397018A (en) | 1988-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880000426B1 (en) | Decoding method and system for double-encoded reed-solomon codes | |
| EP0129849B1 (en) | Error correction method and system | |
| US5684810A (en) | Error correcting decoder and error correction decoding method | |
| AU603641B2 (en) | Error correction method using reed-solomon code | |
| JPH084233B2 (en) | Error correction code decoding device | |
| JP2570252B2 (en) | Error correction code generation method | |
| KR100734307B1 (en) | Post-viterbi error correction method and apparatus for the same | |
| JPS632370B2 (en) | ||
| JP3283122B2 (en) | Code correction method and apparatus | |
| US6138263A (en) | Error correcting method and apparatus for information data having error correcting product code block | |
| JPH0799503B2 (en) | Error correction method for encoded data | |
| JP2518827B2 (en) | Encoding / decoding device | |
| US5155734A (en) | Error correcting device | |
| JPH048974B2 (en) | ||
| KR100239798B1 (en) | Error correction method in the reproduction of digital signal and apparatus therefor | |
| JP2578740B2 (en) | Error correction method | |
| JP2694794B2 (en) | Error correction processing method | |
| JPH0636286B2 (en) | Error correction method and apparatus | |
| JP3277062B2 (en) | Error correction code decoding device | |
| JP2500141B2 (en) | Error correction method and apparatus | |
| JPH06244741A (en) | Error correcting method | |
| EP0597511B1 (en) | Method of correcting errors and erasures in digital information, and device suitable for carrying out the method | |
| JP2662457B2 (en) | BCH code decoding circuit | |
| JPH0782711B2 (en) | Error correction method | |
| JPS59131237A (en) | Decoding circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |