JP2516351B2 - Driving method of active matrix type liquid crystal panel - Google Patents
Driving method of active matrix type liquid crystal panelInfo
- Publication number
- JP2516351B2 JP2516351B2 JP62007445A JP744587A JP2516351B2 JP 2516351 B2 JP2516351 B2 JP 2516351B2 JP 62007445 A JP62007445 A JP 62007445A JP 744587 A JP744587 A JP 744587A JP 2516351 B2 JP2516351 B2 JP 2516351B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- crystal cell
- data
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔概要〕 データ電圧をフレーム毎等の所定周期毎に極性を反転
して印加し、薄膜トランジスタ等のスイッチング素子を
オンとする為のゲート電圧を、データ電圧の極性に対応
して切替えて、表示輝度むらを防止したものである。DETAILED DESCRIPTION OF THE INVENTION [Outline] A gate voltage for turning on a switching element such as a thin film transistor is applied in correspondence with the polarity of a data voltage by applying a data voltage with its polarity inverted every predetermined period such as a frame. Then, the display luminance is changed to prevent uneven display brightness.
本発明は、表示品質を改善できるアクティブマトリク
ス型液晶パネルの駆動方法に関するものである。The present invention relates to a method for driving an active matrix liquid crystal panel that can improve display quality.
アクティブマトリクス型液晶パネルは、スキャンバス
ラインとデータバスラインとを直交して配置し、その交
点に薄膜トランジスタ等のスイッチング素子を介して液
晶セルを接続し、そのスイッチング素子のオン，オフを
制御して、データ電圧を液晶セルに印加するものであ
り、表示容量を増大しても、駆動デューティ比の問題が
生じない利点がある。又液晶セル対応に色フィルタを設
けることにより、フルカラー表示が可能となり、携帯用
のテレビジョン受像機等に適用することができる。この
ようなアクティブマトリクス型液晶パネルの表示品質を
一層向上することが要望されている。In an active matrix type liquid crystal panel, scan bus lines and data bus lines are arranged at right angles, liquid crystal cells are connected to the intersections thereof through switching elements such as thin film transistors, and the on / off of the switching elements is controlled. Since the data voltage is applied to the liquid crystal cell, there is an advantage that the problem of the drive duty ratio does not occur even if the display capacity is increased. Further, by providing a color filter corresponding to a liquid crystal cell, full-color display becomes possible, and it can be applied to a portable television receiver or the like. There is a demand for further improving the display quality of such an active matrix type liquid crystal panel.
アクティブマトリクス型液晶パネルは、直交配置した
スキャンバスラインとデータバスラインとの交点に薄膜
トランジスタ（以下TFTと略称する）を介して液晶セル
を接続した構成を有し、データバスラインに印加するデ
ータ電圧は、フレーム毎に極性を反転し、又スキャンバ
スラインにTFTをオンとする為のゲート電圧を順次印加
するものである。The active matrix type liquid crystal panel has a configuration in which a liquid crystal cell is connected via a thin film transistor (hereinafter abbreviated as TFT) at an intersection of a scan bus line and a data bus line arranged orthogonally, and a data voltage applied to the data bus line is provided. Is to invert the polarity every frame and sequentially apply a gate voltage for turning on the TFT to the scan bus line.
第６図は従来例の動作説明図であり、スキャンバスラ
インに印加するゲート電圧は、（ａ）に示すように、TF
Tをオンとする電圧Vgonと、オフとする電圧Vgoffとから
なり、又データ電圧は、（ｂ）に示すように、周期的に
極性が反転される。FIG. 6 is a diagram for explaining the operation of the conventional example. The gate voltage applied to the scan bus line is TF as shown in (a).
It is composed of a voltage Vgon for turning on T and a voltage Vgoff for turning off, and the polarity of the data voltage is periodically inverted as shown in (b).
例えば、正極性のデータ電圧＋Vdがデータバスライン
に印加された時に、スキャンバスラインに電圧Vgonが印
加されると、そのスキャンバスラインに接続されたTFT
がオンとなり、そのTFTを介して液晶セルにデータ電圧
＋Vdが印加される。次にスキャンバスラインに電圧Vgof
fが印加されると、TFTはオフとなり、そのTFTのゲート
容量との容量結合によって液晶セル電圧がΔＶだけ低下
する。そして、この液晶セル電圧は次の周期まで液晶セ
ルの静電容量によって保持される。そして、次の周期で
は、データ電圧の極性が反転され、そして、スキャンバ
スラインに電圧Vgonが印加されると、液晶セルには負極
性のデータ電圧−Vdが印加される。従って、液晶セル電
圧は、第６図の（ｃ）に示すように、周期的に極性が反
転する。For example, when a voltage Vgon is applied to a scan bus line when a positive data voltage + Vd is applied to a data bus line, the TFT connected to the scan bus line
Is turned on, and the data voltage + Vd is applied to the liquid crystal cell via the TFT. Next, the voltage Vgof is applied to the scan bus line.
When f is applied, the TFT is turned off, and the liquid crystal cell voltage is reduced by ΔV due to capacitive coupling with the gate capacitance of the TFT. This liquid crystal cell voltage is held by the capacitance of the liquid crystal cell until the next cycle. Then, in the next cycle, the polarity of the data voltage is inverted, and when the voltage Vgon is applied to the scan bus line, the negative data voltage −Vd is applied to the liquid crystal cell. Therefore, the polarity of the liquid crystal cell voltage is periodically inverted as shown in (c) of FIG.
第７図は液晶セルの接続構成説明図であり、TFT23の
ドレインがデータバスライン21に接続され、ゲートがス
キャンバスライン22に接続され、ソースが液晶セル24に
接続されている。又CgはTFT23のゲート容量、Ccは液晶
セル容量、Ｒはスキャンバスライン22の等価抵抗、Ｃは
等価容量を示す。FIG. 7 is a diagram for explaining the connection configuration of the liquid crystal cell. The drain of the TFT 23 is connected to the data bus line 21, the gate is connected to the scan bus line 22, and the source is connected to the liquid crystal cell 24. Cg is the gate capacitance of the TFT 23, Cc is the liquid crystal cell capacitance, R is the equivalent resistance of the scan bus line 22, and C is the equivalent capacitance.
第８図はTFTのオン、オフによる動作説明図であり、
（Ａ）はTFT23をオン状態とした場合を示し、液晶セル
容量Ccには、TFT23のゲート容量Cgを介してゲート電圧V
gonが印加され、且つオン状態のTFT23を介してデータ電
圧Vdが印加される。又（Ｂ）はTFT23をオン状態からオ
フ状態に移行させる場合を示し、ゲート電圧は、Vgonか
らVgoffに変化させる。又Rtは、TFT23をオン状態からオ
フ状態に移行する過程に於ける抵抗を示す。又（Ｃ）
は、ゲート電圧がVgoffとなって、TFT23が完全にオフ状
態となった状態を示す。FIG. 8 is an operation explanatory diagram when the TFT is turned on and off.
(A) shows the case where the TFT 23 is turned on, and the liquid crystal cell capacitance Cc has a gate voltage Vg via the gate capacitance Cg of the TFT 23.
gon is applied, and the data voltage Vd is applied via the TFT 23 in the ON state. Further, (B) shows a case where the TFT 23 is shifted from the ON state to the OFF state, and the gate voltage is changed from Vgon to Vgoff. Rt represents the resistance in the process of shifting the TFT 23 from the on state to the off state. Also (C)
Indicates that the gate voltage is Vgoff and the TFT 23 is completely off.
TFT23がオンからオフに移行することにより、液晶セ
ル電圧は、 だけ変化する。これは、第６図の（ｃ）に於けるΔＶに
相当する。この変化分ΔＶについて予めコモン電圧Vc
（第６図の（ｃ）参照）により補正して、液晶セル電圧
の正極性電圧と負極性電圧とが対称的となるように設定
されている。As TFT23 shifts from on to off, the liquid crystal cell voltage becomes Only changes. This corresponds to ΔV in FIG. 6 (c). For this change ΔV, the common voltage Vc
The positive and negative polarities of the liquid crystal cell voltage are set so as to be symmetrical after being corrected by (see (c) of FIG. 6).
スキャンバスライン22の等価抵抗Ｒと等価容量Ｃとに
より、ドライバから出力されたゲート電圧は、次第に波
形がなまることになる。ドライバから近い位置に於いて
は、ゲート電圧がVgonからVgoffへ急峻に立下るので、
第７図の（Ａ）のTFTオン状態から、（Ｃ）のTFTオフ状
態へ瞬時で移行することになる。しかし、ドライバから
遠い位置に於いては、波形のなまりにより立下りが緩や
かとなるから、第７図の（Ｂ）の過程を経由し、データ
電圧Vdが抵抗Rtを介して液晶セル容量Ccに継続して加え
られることになり、液晶セル電圧の変化分は小さくな
る。換言すると、ゲート電圧がVgonからVgoffへの立下
る過程に於いて、TFT23の閾値電圧Vthにゲート電圧が低
下するまで、TFT23はオン状態を継続することになり、
その場合の液晶セル電圧の変化分ΔＶ′は、 となる。Vgon＞Vthであるいから、液晶セル電圧の変化
分ΔＶ＞ΔＶ′となり、ドライバから遠い位置の液晶セ
ル電圧の変化分は小さくなる。Due to the equivalent resistance R and the equivalent capacitance C of the scan line 22, the gate voltage output from the driver gradually becomes blunt. At a position close to the driver, the gate voltage falls sharply from Vgon to Vgoff,
The TFT on state of FIG. 7 (A) is instantly changed to the TFT off state of FIG. 7 (C). However, at a position far from the driver, the falling edge becomes gentle due to the rounding of the waveform, so the data voltage Vd passes through the resistor Rt to the liquid crystal cell capacitance Cc via the process of FIG. 7B. Since the voltage is continuously applied, the change in the liquid crystal cell voltage becomes small. In other words, in the process in which the gate voltage falls from Vgon to Vgoff, the TFT 23 continues to be on until the gate voltage drops to the threshold voltage Vth of the TFT 23,
In this case, the change ΔV ′ in the liquid crystal cell voltage is: Becomes Since Vgon> Vth, the change amount of the liquid crystal cell voltage ΔV> ΔV ′, and the change amount of the liquid crystal cell voltage at a position far from the driver becomes small.
第６図の（ｃ）に於ける実線は、ドライバから近い位
置の液晶セル電圧、点線はドライバから遠い位置の液液
晶セル電圧を示す。従って、共通接地点に加えるコモン
電圧Vcにより近点液晶セル電圧を補正しても、遠点液晶
セル電圧を補正することができなくなり、スキャンバス
ライン方向に沿った表示輝度むらが生じると共に、正負
極性の液晶セル電圧が異なることによるちらつきが生じ
る欠点がある。The solid line in FIG. 6 (c) shows the liquid crystal cell voltage near the driver, and the dotted line shows the liquid crystal cell voltage far from the driver. Therefore, even if the near-point liquid crystal cell voltage is corrected by the common voltage Vc applied to the common ground point, the far-point liquid crystal cell voltage cannot be corrected, causing unevenness in display brightness along the scan bus line direction, and There is a drawback that flicker occurs due to different polar liquid crystal cell voltages.
又TFT23の閾値電圧Vthは、データ電圧Vdに依存して変
化するものであり、 Vth＝Vd＋Vth0 …（３） で表すことができる。なおVth0は、データ電圧に依存し
ない閾値電圧である。Further, the threshold voltage Vth of the TFT 23 changes depending on the data voltage Vd and can be expressed by Vth = Vd + Vth 0 (3). Vth 0 is a threshold voltage that does not depend on the data voltage.
従って、正極性データ電圧を印加した場合よりも、負
極性データ電圧を印加した時の閾値電圧が低くなり、液
晶セル電圧の変化分ΔＶ′は、第６図の（ｃ）の点線で
示すように、負極性データ電圧印加期間に於いて特に小
さくなり、これによっても表示輝度むらが生じる。Therefore, the threshold voltage when the negative polarity data voltage is applied is lower than that when the positive polarity data voltage is applied, and the variation ΔV ′ of the liquid crystal cell voltage is as shown by the dotted line in (c) of FIG. In particular, it becomes particularly small during the application period of the negative polarity data voltage, which also causes unevenness in display brightness.
第９図の（Ａ），（Ｂ）は輝度むら発生の説明図であ
り、横軸は液晶セル電圧Ｖ、縦軸は透過光又は反射光の
強度Ｂを示す。又（Ａ）は２値表示の場合を示し、
（Ｂ）はフルカラー（階調）表示の場合を示す。２値表
示の場合は、（Ａ）に示すように、黒は閾値以下の液晶
セル電圧に選定し、白は飽和閾値以上の液晶セル電圧に
選定することにより、近点（点線の丸で示す）も遠点
（実線の丸又は黒丸で示す）もほぼ同じ輝度で表示でき
るように設定することができる。9 (A) and 9 (B) are explanatory views of the occurrence of uneven brightness, in which the horizontal axis represents the liquid crystal cell voltage V and the vertical axis represents the intensity B of transmitted light or reflected light. (A) shows the case of binary display,
(B) shows the case of full color (gradation) display. In the case of binary display, as shown in (A), black is selected for a liquid crystal cell voltage equal to or lower than the threshold, and white is selected for a liquid crystal cell voltage equal to or higher than the saturation threshold. ) And the far point (indicated by solid circles or black circles) can be set to be displayed with substantially the same luminance.
これに対して、階調表示を行う場合は、（Ｂ）に示す
ように、黒の閾値と白の飽和閾値との間の液晶セル電圧
を用いるものであり、遠点（実線の丸）を白表示とする
場合に、飽和閾値近傍の液晶セル電圧の実効値より大き
い実効値となる近点（点線の丸）の輝度は遠点とほぼ同
じになる。しかし、遠点（黒丸）を黒表示とする場合、
その遠点の液晶セル電圧の実効値より大きい実効値とな
る近点（点線の丸）の輝度は白に近いものとなる。従っ
て、黒表示を行う場合に、ドライバに近い側の輝度が大
きくなる輝度むらが生じ、表示品質を劣化させることに
なる。On the other hand, when gradation display is performed, the liquid crystal cell voltage between the black threshold and the white saturation threshold is used as shown in FIG. In the case of white display, the brightness at the near point (dotted circle) having an effective value larger than the effective value of the liquid crystal cell voltage near the saturation threshold is almost the same as that at the far point. However, when the far point (black circle) is displayed in black,
The brightness of the near point (dotted circle) having an effective value larger than the effective value of the liquid crystal cell voltage at the far point is close to white. Therefore, when performing black display, uneven brightness occurs in which the brightness on the side close to the driver increases, which degrades display quality.
本発明は、前述のような輝度むらの発生を防止して、
表示品質を改善することを目的とするものである。The present invention prevents the occurrence of uneven brightness as described above,
The purpose is to improve the display quality.
本発明のアクティブマトリクス型液晶パネルの駆動方
法は、第１図を参照して説明すると、（ａ）に示すよう
に、データバスラインに印加するデータ電圧を、＋Vd,
−Vdのように、フレームＦ毎等の所定の周期毎に反転す
る。又（ｂ），（ｄ）に示すように、スキャンバスライ
ンに印加するゲート電圧は、VgonpとVgonmとの２種類用
意し、データ電圧が正極性の期間に於いてはVgonp、負
極性の期間に於いては、Vgonpより低いVgonmに切替えて
印加し、且つスイッチング素子をオフとする為のゲート
電圧Vgoffを、データ電圧の正極性の期間と負極性の期
間とに於いて同一の値とし、ドライバに近い位置の液晶
セル対応のスイッチング素子に（ｂ）に示すゲート電圧
が印加されて、その液晶セルの電圧は（ｃ）に示すもの
となり、又ドライバから遠い位置の液晶セル対応のスイ
ッチング素子に（ｄ）に示す波形のなまったゲート電圧
が印加されて、その液晶セルの電圧は（ｅ）に示すもの
となる。A method of driving an active matrix type liquid crystal panel of the present invention will be described with reference to FIG. 1. As shown in FIG. 1A, the data voltage applied to the data bus line is + Vd,
Like −Vd, it is inverted every predetermined period such as every frame F. Also, as shown in (b) and (d), two types of gate voltage to be applied to the scan bus line, Vgonp and Vgonm, are prepared, and when the data voltage has a positive polarity, it has Vgonp and a negative polarity. In this case, the voltage is switched to Vgonm lower than Vgonp and applied, and the gate voltage Vgoff for turning off the switching element is set to the same value in the positive polarity period and the negative polarity period of the data voltage, When the gate voltage shown in (b) is applied to the switching element corresponding to the liquid crystal cell at a position close to the driver, the voltage of the liquid crystal cell becomes that shown in (c), or the switching element corresponding to the liquid crystal cell at a position far from the driver. (D) is applied to the gate voltage having a blunt waveform, and the voltage of the liquid crystal cell becomes that shown in (e).
負極性のデータ電圧−Vdを印加する期間に於けるゲー
ト電圧Vgonmを、正極性のデータ電圧＋Vdを印加する期
間に於けるゲート電圧Vgonpより低くしたことにより、
特に負極性データ電圧印加期間に於けるドライバから近
い位置の液晶セル電圧の変化分ΔＶ′（第１図（ｃ）参
照）と、遠い位置の液晶セル電圧の変化分ΔＶ″（第１
図（ｅ）参照）とを近似させ、ドライバからの遠近に拘
わらず、液晶セル電圧の実効値をほぼ等しくして、表示
輝度むらを防止したものである。By setting the gate voltage Vgonm in the period in which the negative polarity data voltage −Vd is applied to be lower than the gate voltage Vgonp in the period in which the positive polarity data voltage + Vd is applied,
Particularly, during the period of applying the negative polarity data voltage, the change amount ΔV ′ of the liquid crystal cell voltage at a position closer to the driver (see FIG. 1C) and the change amount ΔV ″ of the liquid crystal cell voltage at a position far from the driver (first
(See (e) in FIG. 2) is approximated, and the effective values of the liquid crystal cell voltages are made substantially equal to each other regardless of the distance from the driver to prevent uneven display brightness.
以下図面を参照して本発明の実施例について詳細に説
明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第２図は本発明の実施例のブロック図であり、１は液
晶パネル、２はスキャンバスライン、３はデータバスラ
イン、４はTFT、５は液晶セル、６はスキャンバスドラ
イバ、７はデータバスドライバ、８は制御回路、９は電
圧変換回路、10はゲート電圧切替回路である。制御回路
８は水平同期信号及び垂直同期信号に対応して動作し、
データクロック信号DCLKをデータバスドライバ７に加
え、又シフトデータGDをスキャンバスドライバ６内のシ
フトレジスタ（図示せず）に加え、シフトクロック信号
GCLKをそのシフトレジスタに加える。又垂直同期信号に
従って切替信号SWCCを電圧変換回路９とゲート電圧切替
回路10とに加える。FIG. 2 is a block diagram of an embodiment of the present invention, in which 1 is a liquid crystal panel, 2 is a scan bus line, 3 is a data bus line, 4 is a TFT, 5 is a liquid crystal cell, 6 is a scan bus driver, and 7 is data. A bus driver, 8 is a control circuit, 9 is a voltage conversion circuit, and 10 is a gate voltage switching circuit. The control circuit 8 operates in response to the horizontal synchronizing signal and the vertical synchronizing signal,
The data clock signal DCLK is added to the data bus driver 7, the shift data GD is added to the shift register (not shown) in the scan bus driver 6, and the shift clock signal is added.
Add GCLK to the shift register. The switching signal SWCC is applied to the voltage conversion circuit 9 and the gate voltage switching circuit 10 according to the vertical synchronizing signal.
電圧変換回路９は表示データに従った電圧DDで出力す
ると共に、切替信号SWCによってその極性を切替えるも
のである。即ち、フレーム毎いデータ電圧の極性切替え
が行われる。このデータ電圧はデータバスドライバ７に
加えられ、データクロック信号DCLKに従って１水平走査
線分蓄積され、線順次走査に従ってデータバスライン３
にデータ電圧が出力される。The voltage conversion circuit 9 outputs the voltage DD according to the display data and switches its polarity by the switching signal SWC. That is, the polarity of the data voltage is switched for each frame. This data voltage is applied to the data bus driver 7, is accumulated for one horizontal scanning line according to the data clock signal DCLK, and is followed by the data bus line 3 for line scanning.
The data voltage is output to.
又ゲート電圧切替回路10は、切替信号SWCによって、
電圧VgonpとVgonmとの切替えを行うものであり、切替出
力された電圧はスキャンバスドライバ６に加えられる。
又スキャンバスドライバ６には、TFT4をオフとする電圧
Vgoffが加えられる。In addition, the gate voltage switching circuit 10 is changed by the switching signal SWC.
The voltage Vgonp and Vgonm are switched, and the voltage output by switching is applied to the scan bus driver 6.
In addition, the scan bus driver 6 has a voltage for turning off the TFT4.
Vgoff is added.
スキャンバスドライバ６は、水平同期信号に同期して
順次スキャンバスライン２にゲート電圧を印加するもの
であり、切替信号SWCに従ってデータバスドライバ７か
らデータバスライン３に正極性のデータ電圧が出力され
る期間は、スキャンバスドライバ６からスキャンバスラ
イン３に印加されるゲート電圧はVgonpとなり、データ
バスドライバ７からデータバスライン３に負極性のデー
タ電圧が出力される期間は、スキャンバスドライバ６か
らスキャンバスライン３に印加されるゲート電圧はVgon
m（＜Vgonp）となる。The scan canvas driver 6 sequentially applies a gate voltage to the scan bus line 2 in synchronization with the horizontal sync signal, and a positive data voltage is output from the data bus driver 7 to the data bus line 3 in accordance with the switching signal SWC. During this period, the gate voltage applied from the scan bus driver 6 to the scan bus line 3 is Vgonp, and during the period when the negative data voltage is output from the data bus driver 7 to the data bus line 3, the scan bus driver 6 The gate voltage applied to scan line 3 is Vgon
It becomes m (<Vgonp).
第３図は本発明の実施例の動作説明図であり、
（ａ），（ｂ），（ｃ）はj,j＋1,j＋２番目のスキャン
バスラインに印加されるゲート電圧、（ｄ）はデータ電
圧、（ｅ）はゲート電圧切替回路10の出力電圧を示す。
又F1は正極性データ電圧印加期間、F2は負極性データ電
圧印加期間を示し、＋V1及び−V1は例えば黒表示レベル
電圧、＋V2及び−V2は白表示レベル電圧を示す。FIG. 3 is a diagram for explaining the operation of the embodiment of the present invention.
(A), (b) and (c) are gate voltages applied to the j, j + 1, j + 2nd scan bus lines, (d) is a data voltage, and (e) is an output voltage of the gate voltage switching circuit 10. .
The F1 is positive data voltage application period, F2 denotes a negative polarity data voltage application period, + V 1 and -V 1, for example the black display level voltage, + V 2 and -V 2 represents a white display level voltage.
この黒表示レベル電圧V1及び白表示レベル電圧はV
2は、第４図に示すように、液晶セルの電圧輝度特性に
より定まるものであり、V1以下の液晶セル電圧の場合は
黒表示となり、又V2以上の液晶セル電圧の場合は白表示
となる。This black display level voltage V 1 and white display level voltage are V
As shown in FIG. 4, 2 is determined by the voltage-luminance characteristics of the liquid crystal cell. When the liquid crystal cell voltage is V 1 or less, black display is shown, and when the liquid crystal cell voltage is V 2 or more, white display is shown. Becomes
正極性データ電圧印加期間F1に於いて、ゲート電圧は
Vgonpに切替えられ、又負極正データ電圧印加期間F2に
於いて、Vgonm（＜Vgonp）に切替えられて、スキャンバ
スドライバ６から順次スキャンバスライン２に印加され
る。このVgonp又Vgonmのゲート電圧を印加していない期
間では、TFT4をオフとする為の電圧Vgoffが印加され
る。During the positive polarity data voltage application period F1, the gate voltage is
It is switched to Vgonp, and is switched to Vgonm (<Vgonp) in the negative polarity positive data voltage application period F2, and is sequentially applied to the scan bus line 2 from the scan bus driver 6. During the period when the gate voltage of Vgonp or Vgonm is not applied, the voltage Vgoff for turning off the TFT 4 is applied.
前述の（３）式に於ける閾値電圧Vth0を０とすると、
Vgonp＞V2,Vgonm＞−V1とすれば、TFT4をオンとするこ
とができる。即ち、ゲート電圧切替回路10に於いて切替
信号SWCに従って切替出力する電圧Vgonp,Vgonmは、デー
タ電圧V2，V1に対応して選定することができるものであ
る。If the threshold voltage Vth 0 in the above equation (3) is 0,
If Vgonp> V 2 and Vgonm> −V 1 , the TFT 4 can be turned on. That is, in the gate voltage switching circuit 10, the voltages Vgonp and Vgonm that are switched and output according to the switching signal SWC can be selected according to the data voltages V 2 and V 1 .
第５図は本発明の実施例の液晶セル電圧分布説明図で
あり、データ電圧＋Vdを印加する正極性データ電圧印加
期間に於ける液晶セル電圧の変化分ΔＶは、ゲート電圧
の波形のなまりによる影響が少なく、近点も遠点もほぼ
同じものとなる。しかし、データ電圧−Vdを印加する負
極性データ電圧印加期間に於ける液晶セル電圧の変化分
は、ゲート電圧の波形のなまりによる影響が大きくな
り、従来例に於いては、遠点より近点の方が大きくな
る。これに対して、本発明によれば、遠点の変化分Δ
Ｖ″と、近点の変化分ΔＶ′とはほぼ等しくなる。従っ
て、表示輝度むらの発生を防止することができる。FIG. 5 is an explanatory diagram of the liquid crystal cell voltage distribution of the embodiment of the present invention, in which the variation ΔV of the liquid crystal cell voltage during the positive polarity data voltage application period in which the data voltage + Vd is applied depends on the rounding of the waveform of the gate voltage. There is little effect, and the near and far points are almost the same. However, the change in the liquid crystal cell voltage during the negative polarity data voltage application period in which the data voltage −Vd is applied is greatly affected by the rounding of the waveform of the gate voltage. Is bigger. On the other hand, according to the present invention, the variation Δ of the far point is
V ″ and the variation ΔV ′ of the near point are substantially equal to each other. Therefore, it is possible to prevent the occurrence of display luminance unevenness.
以上説明したように、本発明は、正極性データ電圧印
加期間に於いてTFTをオンとする為のゲート電圧Vgonpに
対して、負極性データ電圧印加期間に於いてTFTをオン
とする為のゲート電圧Vgonmを低くして、ゲート電圧の
波形のなまりによる影響を除き、ドライバから近い位置
の液晶セルも遠い位置の液晶セルもほぼ同一の電圧が印
加されるようにして、表示輝度むらの発生を防止できる
利点がある。又ドライバからの距離に関係なく、コモン
電圧Vcにより、正極性液晶セル電圧と負極性液晶セル電
圧とを対称的となるように補正することができるので、
ちらつきの発生も防止することができる利点がある。As described above, according to the present invention, the gate voltage Vgonp for turning on the TFT during the positive polarity data voltage application period is different from the gate voltage for turning on the TFT during the negative polarity data voltage application period. By lowering the voltage Vgonm to eliminate the influence of the rounding of the waveform of the gate voltage, almost the same voltage is applied to the liquid crystal cell near the driver and the liquid crystal cell far from the driver to prevent uneven display brightness. There is an advantage that can be prevented. Further, regardless of the distance from the driver, the positive voltage liquid crystal cell voltage and the negative voltage liquid crystal cell voltage can be corrected to be symmetrical by the common voltage Vc,
There is an advantage that flicker can be prevented.
第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は本発明の実施例の動作説明図、
第４図は電圧輝度特性曲線図、第５図は本発明の実施例
の液晶セル電圧分布説明図、第６図は従来例の動作説明
図、第７図は液晶セル接続構成説明図、第８図（Ａ）〜
（Ｃ）はTFTのオン、オフによる動作説明図、第９図
（Ａ），（Ｂ）は輝度むら発生の説明図である。 ＋Vd,−Vdはデータ電圧、Vgonp,VgonmはTFTをオンとす
る為のゲート電圧、VgoffはTFTをオフとする為のゲート
電圧である。1 is an explanatory view of the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is an operation explanatory view of the embodiment of the present invention,
FIG. 4 is a voltage / luminance characteristic curve diagram, FIG. 5 is an explanatory diagram of liquid crystal cell voltage distribution of the embodiment of the present invention, FIG. 6 is an explanatory diagram of operation of a conventional example, FIG. 7 is an explanatory diagram of liquid crystal cell connection configuration, Figure 8 (A) ~
FIG. 9 (C) is an operation explanatory diagram when the TFT is turned on and off, and FIGS. 9 (A) and 9 (B) are explanatory diagrams of occurrence of uneven brightness. + Vd and −Vd are data voltages, Vgonp and Vgonm are gate voltages for turning on the TFT, and Vgoff is gate voltage for turning off the TFT.
Claims (1)
イン（２）との交点にスイッチング素子（４）を介して
液晶セル（５）が接続されたアクティブマトリクス型液
晶パネルの駆動方法に於いて、 前記データバスライン（３）に印加するデータ電圧の極
性を周期的に反転し、 前記スイッチング素子（４）をオンとする為のゲート電
圧を、前記データ電圧を正極性とする期間に於ける値
（Vgonp）より負極性とする期間に於ける値（Vgonm）よ
り低くし、且つ前記スイッチング素子（４）をオフとす
る為のゲート電圧（Vgoff）を、前記データ電圧の正極
性の期間と負極性の期間とに於いて同一の値とした ことを特徴とするアクティブマトリクス型液晶パネルの
駆動方法。1. A method of driving an active matrix type liquid crystal panel, wherein a liquid crystal cell (5) is connected to an intersection of a data bus line (3) and a scan bus line (2) through a switching element (4). During the period in which the polarity of the data voltage applied to the data bus line (3) is periodically inverted and the gate voltage for turning on the switching element (4) is the positive polarity of the data voltage. The gate voltage (Vgoff) for turning off the switching element (4) is set to be lower than the value (Vgonm) in the negative polarity period than the value (Vgonp) and the positive polarity period of the data voltage. A method of driving an active matrix type liquid crystal panel, which is characterized in that the same value is set in the negative polarity period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007445A JP2516351B2 (en) | 1987-01-17 | 1987-01-17 | Driving method of active matrix type liquid crystal panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007445A JP2516351B2 (en) | 1987-01-17 | 1987-01-17 | Driving method of active matrix type liquid crystal panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63175889A JPS63175889A (en) | 1988-07-20 |
| JP2516351B2 true JP2516351B2 (en) | 1996-07-24 |
Family
ID=11666039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62007445A Expired - Lifetime JP2516351B2 (en) | 1987-01-17 | 1987-01-17 | Driving method of active matrix type liquid crystal panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2516351B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7375712B2 (en) | 2002-02-05 | 2008-05-20 | Sharp Kabushiki Kaisha | Liquid crystal display with separate positive and negative driving circuits |
| KR101100889B1 (en) * | 2005-02-26 | 2012-01-02 | 삼성전자주식회사 | Liquid crystal display and driving method of the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006084617A (en) * | 2004-09-15 | 2006-03-30 | Seiko Epson Corp | Drive circuit for optoelectronic device, optoelectronic device, and electronic equipment |
| KR101318043B1 (en) * | 2006-06-02 | 2013-10-14 | 엘지디스플레이 주식회사 | Liquid Crystal Display And Driving Method Thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395420A (en) * | 1986-10-11 | 1988-04-26 | Fujitsu Ltd | Driving method for active matrix type liquid crystal display device |
-
1987
- 1987-01-17 JP JP62007445A patent/JP2516351B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7375712B2 (en) | 2002-02-05 | 2008-05-20 | Sharp Kabushiki Kaisha | Liquid crystal display with separate positive and negative driving circuits |
| KR101100889B1 (en) * | 2005-02-26 | 2012-01-02 | 삼성전자주식회사 | Liquid crystal display and driving method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63175889A (en) | 1988-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7193601B2 (en) | Active matrix liquid crystal display | |
| CN100520903C (en) | Liquid crystal display and driving method thereof | |
| CN101233556B (en) | Display device, its drive circuit, and drive method | |
| US8907883B2 (en) | Active matrix type liquid crystal display device and drive method thereof | |
| KR20040004858A (en) | Liquid crystal display and driving method thereof | |
| JP2000105575A (en) | Driving method of liquid crystal display device | |
| US7215310B2 (en) | Liquid crystal display device | |
| JP2003015106A (en) | Liquid crystal display device and driving method therefor | |
| JP2005134864A (en) | Liquid crystal display panel and its driving circuit | |
| KR100389027B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
| US7019725B1 (en) | Reset method and apparatus for liquid crystal display | |
| JP2737209B2 (en) | Driving method of display device | |
| JPH0833532B2 (en) | Active matrix liquid crystal display device | |
| JPS6395420A (en) | Driving method for active matrix type liquid crystal display device | |
| JP3128965B2 (en) | Active matrix liquid crystal display | |
| JPH04142592A (en) | Liquid crystal display device | |
| JP2516351B2 (en) | Driving method of active matrix type liquid crystal panel | |
| JP2950949B2 (en) | Driving method of liquid crystal display device | |
| JP2608403B2 (en) | Driving method of active matrix type liquid crystal panel | |
| CN100593749C (en) | LCD unit matrix and LCD device embodying the matrix | |
| KR100825094B1 (en) | Liquid crystal display device and a driving method thereof | |
| JPH06266313A (en) | Liquid crystal matrix display device | |
| JPH0697381B2 (en) | Driving method for active matrix display device | |
| JPS63172192A (en) | Driving of active matrix type liquid crystal panel | |
| JPH11326868A (en) | Liquid crystal display device |