JPH06266313A - Liquid crystal matrix display device - Google Patents
Liquid crystal matrix display deviceInfo
- Publication number
- JPH06266313A JPH06266313A JP5535593A JP5535593A JPH06266313A JP H06266313 A JPH06266313 A JP H06266313A JP 5535593 A JP5535593 A JP 5535593A JP 5535593 A JP5535593 A JP 5535593A JP H06266313 A JPH06266313 A JP H06266313A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- scanning
- signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は液晶マトリクス表示装置
の駆動方法にかかわり、特にアクティブマトリクス表示
装置における表示品質を向上させるのに好適な駆動方法
を提供するにある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method of a liquid crystal matrix display device, and particularly to a driving method suitable for improving display quality in an active matrix display device.
【０００２】[0002]
【従来の技術】ＴＦＴ（薄膜トランジスタ）と液晶とを
積層し、前記ＴＦＴにより液晶を駆動してパネルに画像
を表示する液晶マトリクス表示装置は、小型，軽量で鮮
やかなカラー表示ができることから、パーソナルコンピ
ュータを始め、様々なポータブル機器に幅広く用いられ
ている。2. Description of the Related Art A liquid crystal matrix display device in which a TFT (thin film transistor) and a liquid crystal are laminated and a liquid crystal is driven by the TFT to display an image on a panel is small, lightweight and capable of vivid color display. It has been widely used in various portable devices such as.
【０００３】この液晶マトリクスパネルを駆動するため
の駆動回路の出力電圧の低電圧化は、表示装置の消費電
力の低減や駆動回路の小型化の点で有利である。この駆
動法として例えば特開平2−913号公報がある。しかしな
がらこの駆動方法では、TFTがオン状態からオフ状態に
移るときのゲート電圧の変化量すなわち、立ち下がり時
の電圧範囲が２種類となる。これによって、ＴＦＴのゲ
ート端子とドレイン端子間の寄生容量Ｃｇｄを介して発
生するドレイン電極の電圧変動もそれぞれで異なる。こ
の結果、液晶印加電圧に直流電圧が重畳して液晶の劣化
や残像及び明るさの不均一等の表示不良が発生する。Reducing the output voltage of the drive circuit for driving the liquid crystal matrix panel is advantageous in reducing the power consumption of the display device and downsizing the drive circuit. As this driving method, for example, there is JP-A-2-913. However, in this driving method, there are two types of change amount of the gate voltage when the TFT shifts from the on state to the off state, that is, the voltage range at the fall. As a result, the variation in the voltage of the drain electrode generated via the parasitic capacitance Cgd between the gate terminal and the drain terminal of the TFT also differs. As a result, the DC voltage is superimposed on the voltage applied to the liquid crystal, which causes display defects such as deterioration of the liquid crystal, residual image and uneven brightness.
【０００４】[0004]
【発明が解決しようとする課題】本発明は、液晶の印加
電圧に重畳する直流電圧成分を低減し、液晶の劣化や表
示不良を防止する駆動方法を提供するものである。SUMMARY OF THE INVENTION The present invention provides a driving method for reducing a DC voltage component superimposed on an applied voltage of a liquid crystal to prevent deterioration of the liquid crystal and display failure.
【０００５】[0005]
【課題を解決するための手段】上記課題を達成するため
に、ＴＦＴをオン状態からオフ状態にするときに、その
時点でのゲート電圧のオン電圧及びオフ電圧の電圧状態
に関わりなく、ゲート電圧の変化量すなわち変動範囲が
常に一定となるような電圧をゲート線に印加する。In order to achieve the above object, when a TFT is turned from an ON state to an OFF state, the gate voltage is irrespective of the ON state and the OFF state of the gate voltage at that time. A voltage is applied to the gate line so that the amount of change in the above, that is, the variation range is always constant.
【０００６】[0006]
【作用】ゲート電圧のオン電圧及びオフ電圧の電圧状態
に関わりなくゲート電圧の変化量を一定としたことによ
り、ＴＦＴのゲート端子とドレイン端子間の寄生容量Ｃ
ｇｄを介して起こるゲート飛込み電圧ΔＶｓの変動幅を
低減できる。[Function] The parasitic capacitance C between the gate terminal and the drain terminal of the TFT is set by making the amount of change of the gate voltage constant regardless of the ON voltage and OFF voltage states of the gate voltage.
The fluctuation range of the gate jump voltage ΔVs that occurs via gd can be reduced.
【０００７】これによって、ＴＦＴのドレイン電極の電
圧Ｖｄのシフト電圧の変動幅を低減できるために、液晶
印加電圧の直流電圧成分も低減できる。As a result, the fluctuation range of the shift voltage of the drain electrode voltage Vd of the TFT can be reduced, so that the DC voltage component of the liquid crystal applied voltage can also be reduced.
【０００８】[0008]
【実施例】図１に本発明による液晶パネルの駆動電圧波
形の実施例を示す。以下図示した駆動波形を図２に示し
た表示装置の実施例を引用しながら説明する。FIG. 1 shows an example of driving voltage waveforms of a liquid crystal panel according to the present invention. The drive waveforms shown will be described below with reference to the embodiment of the display device shown in FIG.
【０００９】図２に示した表示装置は、液晶マトリクス
パネル１，走査回路２，信号回路３で構成されている。
また、液晶マトリクスパネル１は、走査線４，信号線
５，ＴＦＴ６，蓄積容量７，液晶８及び共通端子９によ
り構成されている。The display device shown in FIG. 2 comprises a liquid crystal matrix panel 1, a scanning circuit 2 and a signal circuit 3.
The liquid crystal matrix panel 1 is composed of scanning lines 4, signal lines 5, TFTs 6, storage capacitors 7, liquid crystals 8 and a common terminal 9.
【００１０】図１は、前述した図２中に記載した走査電
圧Ｖｇ(n)，Ｖｇ(n+1)，信号電圧Ｖｓ(n)及び共通電圧
Ｖｃｏｍに印加する電圧波形を示したものである。走査
電圧Ｖｇ(n)は、０，Ｖ１，Ｖ２，Ｖ３の各レベルから
なる。同様に走査電圧Ｖｇ(n+1)も同様に０，Ｖ１，Ｖ
２，Ｖ３の各レベルからなる。FIG. 1 shows voltage waveforms applied to the scan voltages Vg (n) , Vg (n + 1) , the signal voltage Vs (n) and the common voltage Vcom described in FIG. . The scanning voltage Vg (n) has levels 0, V1, V2 and V3. Similarly, the scan voltage Vg (n + 1) is also 0, V1, V
2 and V3 levels.
【００１１】Ｖ２及びＶ３は、ＴＦＴ６をオン状態にす
る電圧（オン電圧）であり、更に０及びＶ１は、逆にＴ
ＦＴ６をオフ状態にする電圧（オフ電圧）である。図示
した０は、最も低い電圧を便宜上定めた電圧であり、絶
対レベルについては特に限定しない。オン電圧レベルで
あるＶ３とＶ２の電圧差（Ｖ３−Ｖ２）は、オフ電圧で
あるＶ１と０の電圧差（＝Ｖ１）にほぼ等しくする。更
に、Ｖ２＝Ｖ３−Ｖ１にする。V2 and V3 are voltages (ON voltage) for turning on the TFT 6, and 0 and V1 are conversely T.
It is a voltage (OFF voltage) for turning off the FT6. 0 shown in the figure is a voltage in which the lowest voltage is determined for convenience, and the absolute level is not particularly limited. The voltage difference between V3 and V2 (V3−V2), which is the on-voltage level, is made substantially equal to the voltage difference between V1 and 0 (= V1), which is the off-voltage. Further, V2 = V3-V1 is set.
【００１２】走査電圧Ｖｇ(n) がオン電圧からオフ電圧
に切り替わる時の走査電圧の変化量は、Ｖ２である。ま
た、走査電圧Ｖｇ(n+1) がオン電圧からオフ電圧に切り
替わる時の走査電圧の変化量はＶ３−Ｖ１（＝Ｖ２）で
ある。すなわち、走査電圧がオン電圧からオフ電圧に推
移するときの変化電圧は常に一定になる。The change amount of the scanning voltage when the scanning voltage Vg (n) is switched from the on voltage to the off voltage is V2. Further, the change amount of the scan voltage when the scan voltage Vg (n + 1) is switched from the on-voltage to the off-voltage is V3-V1 (= V2). That is, the change voltage when the scan voltage changes from the on-voltage to the off-voltage is always constant.
【００１３】図３は、本発明による駆動波形で駆動した
ときの液晶に印加される電圧波形を示したものである。
図３（ａ）は、１ドットの等価回路を示したものであ
り、図２と同一部品には同一符号を記載してある。２０
は、ＴＦＴ６のドレイン端子とゲート端子間の寄生容量
Ｃｇｄであり、この寄生容量によって走査電圧Ｖｇの立
ち下がり時にドレイン電圧Ｖｄが変動する。FIG. 3 shows a voltage waveform applied to the liquid crystal when driven by the drive waveform according to the present invention.
FIG. 3A shows an equivalent circuit of 1 dot, and the same parts as those in FIG. 2 are denoted by the same reference numerals. 20
Is a parasitic capacitance Cgd between the drain terminal and the gate terminal of the TFT 6, and the parasitic capacitance changes the drain voltage Vd when the scanning voltage Vg falls.
【００１４】図３（ｂ）は、走査電圧Ｖｇと信号電圧Ｖ
ｓ及びドレイン電圧Ｖｄの波形を示したものである。ド
レイン電圧Ｖｄは、１水平期間（１Ｈ）内でほぼ信号電
圧Ｖｓのレベルに達するが、走査電圧の立ち下がり時に
走査電圧のΔＶｄ低下する。このΔＶｄは、ΔＶｄ＝Ｖ
ｇ(P-P)×Ｃｇｄ／(Ｃｓｔｇ＋Ｃｌｃ＋Ｃｇｄ）とな
る。FIG. 3B shows the scanning voltage Vg and the signal voltage V.
3 shows waveforms of s and drain voltage Vd. The drain voltage Vd almost reaches the level of the signal voltage Vs within one horizontal period (1H), but the scan voltage decreases by ΔVd when the scan voltage falls. This ΔVd is ΔVd = V
g (PP) × Cgd / (Cstg + Clc + Cgd).
【００１５】前式において、Ｖｇ(P-P) は走査電圧がオ
ン電圧からオフ電圧に推移するときの変化電圧分、Ｃｇ
ｄはＴＦＴ６のドレイン端子とゲート端子間の寄生容
量、Ｃｌｃは液晶の静電容量、Ｃｓｔｇは蓄積容量の容
量値である。In the above equation, Vg (PP) is the change voltage when the scan voltage changes from the on voltage to the off voltage, and Cg
d is the parasitic capacitance between the drain terminal and the gate terminal of the TFT 6, Clc is the capacitance of the liquid crystal, and Cstg is the capacitance value of the storage capacitance.
【００１６】図１に示した様な走査電圧を液晶マトリク
スパネルに印加することによって、ΔＶｄを常に一定に
できる。これによって、ドレイン電圧の電圧のシフト量
を一定にできる。前記したシフト量を共通電極に印加す
る共通電圧で補正することによって液晶８の印加電圧の
直流成分をゼロにできる。By applying the scanning voltage as shown in FIG. 1 to the liquid crystal matrix panel, ΔVd can be kept constant. As a result, the shift amount of the drain voltage can be made constant. By correcting the above-mentioned shift amount with the common voltage applied to the common electrode, the DC component of the voltage applied to the liquid crystal 8 can be made zero.
【００１７】このように本発明の駆動法は、ＴＦＴのド
レイン電極とゲート電極間の寄生容量Ｃｇｄを介して発
生するドレイン電圧のシフト量の変動を低減できるほか
に、マトリクスパネルに印加する走査電圧に波形歪が生
じたときに効果を発揮する。すなわち、ゲート電圧が安
定してから共通電圧Ｖｃｏｍ及び走査電圧のオフ電圧の
極性を変化させた方が、ドレイン電圧の変動を大幅低減
できる。As described above, according to the driving method of the present invention, the fluctuation of the shift amount of the drain voltage generated through the parasitic capacitance Cgd between the drain electrode and the gate electrode of the TFT can be reduced, and the scanning voltage applied to the matrix panel is reduced. Effective when waveform distortion occurs. That is, if the polarities of the common voltage Vcom and the OFF voltage of the scanning voltage are changed after the gate voltage is stabilized, the fluctuation of the drain voltage can be significantly reduced.
【００１８】一方、共通電極に印加する共通電圧Ｖｃｏ
ｍは、その振幅値Ｖｃｏｍｐが走査電圧Ｖｇ(n)あるい
はＶｇ(n+1)のオフ電圧の振幅値にほぼ等しくする。ま
た、信号電極に印加する信号電圧Ｖｓ(n) と走査電圧の
オフ電圧との位相差はかならずしも同一でなくとも良く
特に限定しない。更に、走査電圧Ｖｇ(n) あるいはＶｇ
(n+1)のオン電圧とオフ電圧との位相差Δｔｇｓは、Δ
ｔｇｓ＞０であれば良く特に限定しないが、走査電圧の
パネル内の遅延時間程度に設定すると、TFTによる信号
電圧の書き込み動作が安定し画質が向上して都合が良
い。On the other hand, a common voltage Vco applied to the common electrode
As for m, its amplitude value Vcomp is made substantially equal to the amplitude value of the OFF voltage of the scanning voltage Vg (n) or Vg (n + 1) . Further, the phase difference between the signal voltage Vs (n) applied to the signal electrode and the OFF voltage of the scanning voltage does not always have to be the same and is not particularly limited. Further, the scanning voltage Vg (n) or Vg
The phase difference Δtgs between the ON voltage and the OFF voltage of (n + 1) is Δ
There is no particular limitation as long as tgs> 0, but it is convenient to set the scanning voltage to a delay time within the panel to stabilize the signal voltage writing operation by the TFT and improve the image quality.
【００１９】なお、本発明の変形例については省略する
が、図１と同様の効果が得られる波形であれば良く波形
の形態については特に限定しない。Although a modified example of the present invention is omitted, the waveform is not particularly limited as long as it has the same effect as in FIG.
【００２０】図２に示した走査回路２の具体的な実施例
を図４に示す。走査回路は、シフトレジスタ１０，選択
回路１１で構成される。選択回路１１は、複数のスイッ
チング素子１２で構成されている。各スイッチング素子
１２は、オン電圧Ｖｇ(on)またはオフ電圧Ｖｇ(off) の
いずれかの電圧を走査回路１０の出力である走査信号Ｓ
１〜Ｓｎに基づき選択する。なお、走査信号Ｓ１〜Ｓｎ
を順次発生するものであればシフトレジスタの代わりに
他の回路にしても良く特に限定しない。A concrete embodiment of the scanning circuit 2 shown in FIG. 2 is shown in FIG. The scanning circuit includes a shift register 10 and a selection circuit 11. The selection circuit 11 is composed of a plurality of switching elements 12. Each of the switching elements 12 outputs a scan signal S, which is an output of the scan circuit 10, to either the on-voltage Vg (on) or the off-voltage Vg (off).
Select based on 1 to Sn. The scanning signals S1 to Sn
Is not limited to any particular circuit, as long as it sequentially generates the shift register.
【００２１】図５に走査回路の動作を示す。ＳＴＶ信号
及びＣＬＫＶ信号によりシフトレジスタ１０は、走査信
号Ｓ１〜Ｓｎを順次発生する。オン電圧及びオフ電圧Ｖ
ｇ(off) を図示した様なタイミングにより選択回路に入
力する。図中に記載した０，Ｖ２，Ｖ３の各レベル及び
Δｔｇｓは、図１に記載したのと同じである。走査信号
Ｓ１〜Ｓｎが、“Ｈ”の時にオン電圧Ｖｇ(on)が選択さ
れ、“Ｌ”の時にオフ電圧Ｖｇ(off) が選択される。こ
の結果、図１に記載した走査電圧Ｖｇ(n) あるいはＶｇ
(n+1) が得られる。FIG. 5 shows the operation of the scanning circuit. The shift register 10 sequentially generates the scan signals S1 to Sn by the STV signal and the CLKV signal. ON voltage and OFF voltage V
g (off) is input to the selection circuit at the timing shown in the figure. Each level of 0, V2, V3 and Δtgs described in the figure are the same as those described in FIG. The ON voltage Vg (on) is selected when the scanning signals S1 to Sn are "H", and the OFF voltage Vg (off) is selected when the scanning signals S1 to Sn are "L". As a result, the scan voltage Vg (n) or Vg shown in FIG.
(n + 1) is obtained.
【００２２】なお、共通電圧Ｖｃｏｍの電圧の極性は、
１フレーム（＝１Ｖ）毎に反転される。これは、液晶が
劣化しないように交流駆動するためである。これに合わ
せて、走査電圧のオフ電圧及びオン電圧の電圧の極性も
同様に反転する。オン電圧Ｖｇ(on)，オフ電圧Ｖｇ
(off) 及び共通電圧の極性反転周期は、１水平単位ある
いは複数の水平時間単位でも良く特に限定しない。The polarity of the common voltage Vcom is
It is inverted every one frame (= 1V). This is because AC driving is performed so that the liquid crystal does not deteriorate. Along with this, the polarities of the OFF voltage and the ON voltage of the scanning voltage are similarly inverted. ON voltage Vg (on) , OFF voltage Vg
(off) and the polarity reversal period of the common voltage may be one horizontal unit or a plurality of horizontal time units and are not particularly limited.
【００２３】また、スイッチング素子１２は、図１に示
した走査電圧Ｖｇ(n) あるいはＶｇ(n+1) のオン電圧及
びオフ電圧を発生するものであれば良く特に限定しな
い。The switching element 12 is not particularly limited as long as it can generate the ON voltage and the OFF voltage of the scanning voltage Vg (n) or Vg (n + 1) shown in FIG.
【００２４】図６に本発明による液晶マトリクス表示装
置の１構成例を示す。装置は、液晶マトリクスパネル１
３，信号回路１４，走査回路１５，共通電圧発生回路１
６，表示コントロール回路１７及びタイミング調整回路
１８により構成されている。タイミング調整回路１８
は、走査電圧と信号電圧共通電圧との位相差を設定する
機能を有している。この位相差は、マニュアル設定及び
走査電圧の波形歪みに応じて設定される。FIG. 6 shows one structural example of the liquid crystal matrix display device according to the present invention. The device is a liquid crystal matrix panel 1
3, signal circuit 14, scanning circuit 15, common voltage generating circuit 1
6, a display control circuit 17 and a timing adjustment circuit 18. Timing adjustment circuit 18
Has a function of setting the phase difference between the scanning voltage and the signal voltage common voltage. This phase difference is set according to the manual setting and the waveform distortion of the scanning voltage.
【００２５】[0025]
【発明の効果】本発明によりＴＦＴを駆動する走査電圧
に波形歪が生じても液晶に印加される電圧に重畳する直
流電圧成分を低減できるために信頼性の高い表示装置を
実現できる。また、残像やフリッカーが発生しない高品
質のディスプレイが可能となる。According to the present invention, even if the scanning voltage for driving the TFT is distorted in waveform, the DC voltage component superimposed on the voltage applied to the liquid crystal can be reduced, so that a highly reliable display device can be realized. In addition, a high quality display that does not cause afterimages or flicker is possible.
【図１】本発明による液晶マトリクスパネルの駆動波形
図である。FIG. 1 is a drive waveform diagram of a liquid crystal matrix panel according to the present invention.
【図２】液晶マトリクスパネルの構成例図である。FIG. 2 is a diagram illustrating a configuration example of a liquid crystal matrix panel.
【図３】ＴＦＴ及び液晶に印加される電圧波形図であ
る。FIG. 3 is a voltage waveform diagram applied to a TFT and a liquid crystal.
【図４】本発明の駆動法を実現するための走査回路の実
施例を示す図である。FIG. 4 is a diagram showing an embodiment of a scanning circuit for realizing the driving method of the present invention.
【図５】図４の走査回路の動作例を示す図である。5 is a diagram showing an operation example of the scanning circuit of FIG.
【図６】本発明による表示装置の構成図である。FIG. 6 is a configuration diagram of a display device according to the present invention.
１，１３…液晶マトリクスパネル、２，１５…走査回
路、３，１４…信号回路、４…走査線、５…信号線、６
…ＴＦＴ、１０…シフトレジスタ、１１…選択回路。1, 13 ... Liquid crystal matrix panel, 2, 15 ... Scan circuit, 3, 14 ... Signal circuit, 4 ... Scan line, 5 ... Signal line, 6
... TFT, 10 ... Shift register, 11 ... Selection circuit.
Claims (7)
及び信号線に接続された複数のトランジスタ，前記トラ
ンジスタに接続された複数の液晶画素，前記複数の液晶
画素に共通に接続された共通線，前記信号線を駆動する
信号回路，前記走査線を駆動する走査回路からなる液晶
マトリクス表示装置において、 前記トランジスタをオフ状態にするためのオフ電圧が第
１の電圧と第２電圧の２値からなり、オン状態にするた
めのオン電圧が第３の電圧と第４の電圧の２値からな
り、前記共通線に印加する共通電圧が第５の電圧と第６
の電圧からなるとともに、前記オン電圧から前記オフ電
圧に推移するときの電圧の変化量が常に一定であること
を特徴とした液晶マトリクス表示装置。1. A plurality of scanning lines, a plurality of signal lines, a plurality of transistors connected to the scanning lines and signal lines, a plurality of liquid crystal pixels connected to the transistors, and a plurality of liquid crystal pixels commonly connected to the plurality of liquid crystal pixels. In a liquid crystal matrix display device including a common line, a signal circuit that drives the signal line, and a scanning circuit that drives the scanning line, an off voltage for turning off the transistor is a first voltage and a second voltage. The binary voltage has an on-state voltage for turning on and has a binary value of a third voltage and a fourth voltage, and the common voltage applied to the common line is a fifth voltage and a sixth voltage.
And a change amount of the voltage when the on-voltage changes from the on-voltage to the off-voltage is always constant.
おいて、前記オフ電圧と前記オン電圧と前記共通電圧の
振幅がほぼ等しいことを特徴とした液晶マトリクス表示
装置。2. The liquid crystal matrix display device according to claim 1, wherein the off voltage, the on voltage, and the common voltage have substantially the same amplitude.
おいて、前記信号回路が信号電圧を出力するタイミン
グ，前記第１と第２の電圧の切り替わりタイミング，前
記第３と第４の電圧の切り替わりタイミング及び前記第
５と第６の電圧の切り替わりタイミングをほぼ等しくし
たことを特徴とした液晶マトリクス表示装置。3. The liquid crystal matrix display device according to claim 1, wherein the signal circuit outputs a signal voltage, a timing at which the first and second voltages are switched, and a timing at which the third and fourth voltages are switched. And a liquid crystal matrix display device characterized in that the switching timings of the fifth and sixth voltages are made substantially equal.
おいて、前記信号電圧の出力タイミング，前記第１と第
２の電圧の切り替わりタイミング，前記第３と第４の電
圧の切り替わりタイミング及び前記第５と第６の電圧の
切り替わりタイミングが前記走査電圧がオン電圧から前
記オフ電圧に推移するタイミングよりも遅延させたこと
特徴とする液晶マトリクス表示装置。4. The liquid crystal matrix display device according to claim 3, wherein the output timing of the signal voltage, the switching timing of the first and second voltages, the switching timing of the third and fourth voltages, and the fifth timing. And a sixth voltage switching timing is delayed from a timing at which the scanning voltage changes from an on-voltage to an off-voltage, to a liquid crystal matrix display device.
おいて、前記オン電圧が少なくとも１水平期間内で前記
第３の電圧と前記第４の電圧の２値からなることを特徴
とする液晶マトリクス表示装置。5. The liquid crystal matrix display device according to claim 1, wherein the on-voltage comprises a binary value of the third voltage and the fourth voltage within at least one horizontal period. apparatus.
及び信号線に接続された複数のトランジスタ，前記トラ
ンジスタに接続された複数の液晶画素，前記複数の液晶
画素に共通に接続された共通線，前記信号線を駆動する
信号回路，前記走査線を駆動する走査回路からなる液晶
マトリクス表示装置において、 前記走査回路は、線順次駆動タイミング信号を発生する
第１の回路，前記トランジスタをオフ状態にするための
第１の電圧と第２電圧の２値からなるオフ電圧と前記ト
ランジスタをオン状態にするための第３の電圧と第４の
電圧の２値からなるオン電圧のいずれかを前記第１の回
路の出力信号に応じて出力する第２の回路からなること
を特徴とする液晶マトリクス表示装置。6. A plurality of scanning lines, a plurality of signal lines, a plurality of transistors connected to the scanning lines and the signal lines, a plurality of liquid crystal pixels connected to the transistors, and a plurality of liquid crystal pixels commonly connected to the plurality of liquid crystal pixels. A common line, a signal circuit that drives the signal line, and a scanning circuit that drives the scanning line, the scanning circuit includes a first circuit that generates a line-sequential drive timing signal, and the transistor. One of an off-voltage having a binary value of a first voltage and a second voltage for turning off, and an on-voltage having a binary value of a third voltage and a fourth voltage for turning on the transistor. Is formed of a second circuit for outputting in accordance with the output signal of the first circuit.
おいて、 前記第１の回路が出力する前記線順次駆動タイミング信
号のタイミングと前記第１の電圧／第２の電圧及び第３
の電圧／第４の電圧の切り替わりタイミングに時間差を
持たせたことを特徴とする液晶マトリクス表示装置。7. The liquid crystal matrix display device according to claim 6, wherein the timing of the line-sequential drive timing signal output from the first circuit, the first voltage / second voltage, and the third voltage.
A liquid crystal matrix display device characterized in that there is a time difference between the switching timings of the voltage / the fourth voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5535593A JPH06266313A (en) | 1993-03-16 | 1993-03-16 | Liquid crystal matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5535593A JPH06266313A (en) | 1993-03-16 | 1993-03-16 | Liquid crystal matrix display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06266313A true JPH06266313A (en) | 1994-09-22 |
Family
ID=12996198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5535593A Pending JPH06266313A (en) | 1993-03-16 | 1993-03-16 | Liquid crystal matrix display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06266313A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144357A (en) * | 1997-06-28 | 2000-11-07 | Hyundai Electronics Industries Co., Ltd. | Driving voltage generating circuit voltage for liquid crystal display |
| US8035597B2 (en) | 1998-03-27 | 2011-10-11 | Sharp Kabushiki Kaisha | Display device and display method |
| US8111219B2 (en) | 2007-03-14 | 2012-02-07 | Samsung Mobile Display Co., Ltd. | Pixel, organic light emitting display using the same, and associated methods |
| US8149186B2 (en) | 2007-04-10 | 2012-04-03 | Samsung Mobile Display Co., Ltd. | Pixel, organic light emitting display using the same, and associated methods |
| US8194012B2 (en) | 2008-03-10 | 2012-06-05 | Samsung Mobile Display Co.,Ltd. | Pixel and organic light emitting display using the same |
| KR101432715B1 (en) * | 2008-01-21 | 2014-08-21 | 삼성디스플레이 주식회사 | Liquid crystal display and driving method thereof |
-
1993
- 1993-03-16 JP JP5535593A patent/JPH06266313A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144357A (en) * | 1997-06-28 | 2000-11-07 | Hyundai Electronics Industries Co., Ltd. | Driving voltage generating circuit voltage for liquid crystal display |
| US8035597B2 (en) | 1998-03-27 | 2011-10-11 | Sharp Kabushiki Kaisha | Display device and display method |
| US8217881B2 (en) | 1998-03-27 | 2012-07-10 | Sharp Kabushiki Kaisha | Display device and display method |
| US8111219B2 (en) | 2007-03-14 | 2012-02-07 | Samsung Mobile Display Co., Ltd. | Pixel, organic light emitting display using the same, and associated methods |
| US8149186B2 (en) | 2007-04-10 | 2012-04-03 | Samsung Mobile Display Co., Ltd. | Pixel, organic light emitting display using the same, and associated methods |
| KR101432715B1 (en) * | 2008-01-21 | 2014-08-21 | 삼성디스플레이 주식회사 | Liquid crystal display and driving method thereof |
| US8194012B2 (en) | 2008-03-10 | 2012-06-05 | Samsung Mobile Display Co.,Ltd. | Pixel and organic light emitting display using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7808472B2 (en) | Liquid crystal display and driving method thereof | |
| KR0176295B1 (en) | Liquid crystal display device | |
| JP3240367B2 (en) | Active matrix type liquid crystal image display | |
| KR101657023B1 (en) | Display device and method for driving same | |
| US10453411B2 (en) | Display driving method, display panel and display device | |
| JPH052208B2 (en) | ||
| JP2002297110A (en) | Method for driving active matrix type liquid crystal display device | |
| JP4245550B2 (en) | Liquid crystal display with improved video quality and driving method thereof | |
| JPH07104246A (en) | Liquid crystal display device | |
| JPH06138440A (en) | Display device and its driving method | |
| WO1995000874A1 (en) | Liquid crystal matrix display device and method of driving the same | |
| JPH10111490A (en) | Driving method for liquid crystal display device | |
| JPH06266313A (en) | Liquid crystal matrix display device | |
| WO2013024776A1 (en) | Display device and drive method for same | |
| KR100496543B1 (en) | Liquid crystal display and method of driving the same | |
| JP2001272959A (en) | Liquid crystal display device | |
| JPH0664435B2 (en) | Liquid crystal display | |
| US20050017937A1 (en) | Active matrix driver | |
| JP2002277853A (en) | Liquid crystal display | |
| KR101097585B1 (en) | Voltage Generating Circuit For Liquid Crystal Display And Liquid Crystal Display Using The Same | |
| JP2003216117A (en) | Method for driving liquid crystal display | |
| JPH0697381B2 (en) | Driving method for active matrix display device | |
| KR20030088647A (en) | Liquid crystal display | |
| JP2727131B2 (en) | Driving method of active matrix liquid crystal device | |
| JPH11175038A (en) | Driving method for display device and driving circuit therefor |