JP2509730Y2 - Waveform data display device - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、論理シミュレータやロジックアナライザー
等の波形データ表示装置に係り、特に、バス信号名の番
号に基づき、順序良く画面に表示する波形データ表示装
置に関するものである。[Detailed Description of the Invention] [Industrial field of application] The present invention relates to a waveform data display device such as a logic simulator or a logic analyzer, and particularly to waveform data to be displayed on a screen in order based on the numbers of bus signal names. The present invention relates to a display device.

〔従来の技術〕[Conventional technology]

論理シミュレーションは、半導体集積回路の設計技術
における、論理検証用CAD（Computer Aided Design）と
して、最も良く用いられるものであり、電子計算機によ
り自動的に設計結果の正しさを確認するものである。論
理シミュレーションの入力は、設計対象である集積回路
の設計言語による記述と、シミュレーション実行制御デ
ータであり、結果として動作を表すタイムチャートを出
力する。論理検証は、このタイムチャートの内容を確認
することにより行なわれる。Logic simulation is most often used as CAD (Computer Aided Design) for logic verification in the design technology of semiconductor integrated circuits, and automatically confirms the correctness of design results by an electronic computer. The inputs of the logic simulation are the description in the design language of the integrated circuit to be designed and the simulation execution control data, and as a result, the time chart showing the operation is output. Logic verification is performed by confirming the contents of this time chart.

シミュレーションは、対応する設計レベル（すなわ
ち、設計言語レベル）により分類される。最も良く利用
されるのは、ゲートレベル論理シミュレーションであ
り、AND、ORなどのゲート素子、フリップフロップ、RO
M、RAMなどのメモリ素子を構成要素とする接続リストが
入力となる。この構成要素にトランスファーゲート、抵
抗などのスイッチ素子を加えたスイッチレベルシミュレ
ーションがMOS回路設計で定着している。Simulations are classified by the corresponding design level (ie, design language level). Gate level logic simulation is most often used, and gate elements such as AND and OR, flip-flops, RO
The input is a connection list that has memory elements such as M and RAM. Switch-level simulations, in which switch elements such as transfer gates and resistors are added to these components, are well established in MOS circuit design.

FDL（Functional Description Language）などの上位
の設計言語を用いる場合は、一括して機能レベルシミュ
レーションまたは、レジスタトランスファレベルシミュ
レーションと呼ばれることが多い。When a higher-level design language such as FDL (Functional Description Language) is used, it is often collectively referred to as functional level simulation or register transfer level simulation.

設計の複数のレベルを混合して扱える論理シミュレー
ションは、混合シミュレーションと呼ばれ、超LSI化の
進行に伴う階層設計の有効な検証手段となっている。Logic simulation that can handle multiple levels of design in a mixed manner is called mixed simulation, and it is an effective verification method for hierarchical design as VLSI progresses.

シミュレーションは、汎用計算機、エンジニアリング
ワークステーション上で、主に実行されるが、回路規模
の増大に伴い、専用マシンも開発されている。Simulations are mainly executed on general-purpose computers and engineering workstations, but with the increase in circuit scale, dedicated machines have also been developed.

すなわち、LSIの集積密度の増大に対して、汎用電子
計算機上で、ソフトウェアにより処理を行なうCADの方
法では、膨大な処理に対処することが出来ず、CAD専用
マシン（ハードウェアエンジンとも呼ぶ）を用いるもの
である。専用化の基本的は方針は、従来、汎用計算機上
でシーケンシャルに行なっていた処理を、パイプライン
処理技術、並列処理技術を駆使することにより、２桁か
ら３桁以上の高速化を行なうものである。In other words, with respect to the increase in the integration density of LSIs, the CAD method in which software is used on a general-purpose computer cannot handle a huge amount of processing, and a dedicated CAD machine (also called a hardware engine) is used. It is used. The basic policy of the specialization is to speed up the processing that was conventionally performed on a general-purpose computer by 2 to 3 digits or more by making full use of pipeline processing technology and parallel processing technology. is there.

また、論理検証においては、単なる論理的動作の確認
だけでは不十分で、タイミングの問題の確認も重要とな
る。In logic verification, it is not enough to simply check the logical operation, and it is important to check the timing problem.

タイミングの問題とは、論理集積回路の構成要素の遅
延により生ずる論理的誤動作や、設計制約違反などを指
す。この検証のためには、遅延の正確な定義が前提とな
る。一般的には、構成要素ごとに、その出力に、信号の
立上りと立ち下がりに対して、最大、最小または平均の
遅延時間を定義し、入力側に配線遅延を定義する。The timing problem refers to a logical malfunction caused by a delay of a component of a logic integrated circuit, a design constraint violation, or the like. An accurate definition of delay is a prerequisite for this verification. Generally, for each component, the maximum, minimum, or average delay time is defined at the output with respect to the rise and fall of the signal, and the wiring delay is defined at the input side.

検証の手段としては、遅延を考慮した論理シミュレー
ションが良く用いられるが、論理集積回路内の論理パス
と、その遅延を求めクロックおよび制御バスの遅延とデ
ータパス系の遅延を比較することにより検証するパス解
析法も有力である。As a verification method, logic simulation considering delay is often used, but it is verified by calculating the delay of the logic path in the logic integrated circuit and comparing the delay of the clock and control bus with the delay of the data path system. The path analysis method is also effective.

このような、論理シミュレーションに関しては、電子
情報通信ハンドブック（電子情報通信学会編、オーム社
発行）のPP.853〜854に記載されている。Such a logic simulation is described in PP.853 to 854 of the Electronic Information and Communication Handbook (edited by the Institute of Electronics, Information and Communication Engineers, published by Ohmsha).

このように、論理シミュレーション等の波形データ表
示装置において、論理検証を行なう場合には、信号順を
並び変えて、同じ画面上で比較するのが有効である。Thus, when performing logic verification in a waveform data display device such as a logic simulation, it is effective to rearrange the signal order and compare on the same screen.

従来の波形データ表示装置において、バス信号名の表
示順を並び変えるための自動的方法は無く、バス信号名
の入力ルールで制限して、そのルールに従った順序で表
示するものがあった。In the conventional waveform data display device, there is no automatic method for rearranging the display order of the bus signal names, and there is a method of limiting the input rule of the bus signal names and displaying them in the order according to the rule.

あるいは、オペレータが手動による操作で、表示され
ているバス信号名を、順序を並び変えて表示するものが
ある。例えば、移動コマンドを使用して、バス信号名を
１つ１つ入れ替えながら、表示順を変えるものである。Alternatively, an operator manually displays the displayed bus signal names in a rearranged order. For example, a move command is used to change the display order while replacing the bus signal names one by one.

〔考案が解決しようとする課題〕[Problems to be solved by the device]

このように、論理シミュレーション等の波形データ表
示装置においては、効率の良い処理を実現するためにハ
ード的にも大きな改善がなされている。As described above, in the waveform data display device such as the logic simulation, the hardware is greatly improved to realize the efficient processing.

しかし、従来の波形データ表示装置におけるバス信号
名の表示順の変更方法としては、バス信号名の番号入力
ルールに制限を設ける方法か、オペレータに指定させる
方法であり、いずれも、オペレータに負担が掛ってい
た。However, as a method of changing the display order of the bus signal names in the conventional waveform data display device, there is a method of limiting the number input rule of the bus signal name or a method of allowing the operator to specify the number. It was hanging.

本考案の目的は、これら従来技術の課題を解決し、同
一バス名のバス信号名の表示順列を、自動的に並び変
え、効率の良い波形データの解析および入力作業を可能
とする波形データ表示装置を提供することである。The purpose of the present invention is to solve these problems of the prior art, and to automatically rearrange the display sequence of bus signal names of the same bus name to enable efficient waveform data analysis and waveform data display. It is to provide a device.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するため、本考案の波形データ表示装
置は、入力されたバス名と番号からなるバス信号名を認
識するバス信号名認識処理部31（バス信号名認識処理手
段）、このバス信号名の番号を記憶装置から抽出するバ
ス信号名番号抽出処理部32（バス信号名番号抽出処理手
段）、および、バス信号名の番号を指定された順序に並
び変える番号並び変え処理部33（番号並び変え処理手
段）を設けて、これら各部を用いて同一バス名毎のバス
信号名および対応する波形データを番号順に並び変えて
表示することを特徴とする。In order to achieve the above object, the waveform data display device of the present invention includes a bus signal name recognition processing unit 31 (bus signal name recognition processing means) for recognizing a bus signal name consisting of an input bus name and number. A bus signal name number extraction processing unit 32 (bus signal name number extraction processing means) that extracts the number of the name from the storage device, and a number rearrangement processing unit 33 (number that rearranges the bus signal name number in a specified order). A rearrangement processing unit) is provided, and the bus signal names for each same bus name and the corresponding waveform data are rearranged and displayed in numerical order using these units.

〔作用〕[Action]

本考案において、バス信号名認識処理部は、キーボー
ドやマウス等の入力により入力されたコマンドなどに基
づき、処理対象として指定された信号名が、バス信号名
かどうかを認識する。バス信号名番号抽出処理部は、対
象とされたバス信号名から、バス名と番号を抽出する。
番号の並び変え処理部は、この抽出された番号を小さい
順、または、大きい順に並び変え、それに基づき、同一
バス名毎のバス信号名を並び変える。In the present invention, the bus signal name recognition processing unit recognizes whether or not the signal name designated as the processing target is the bus signal name based on a command or the like input by the input of the keyboard or the mouse. The bus signal name number extraction processing unit extracts a bus name and a number from the target bus signal name.
The number rearrangement processing unit rearranges the extracted numbers in ascending or descending order, and rearranges the bus signal names for each identical bus name based on the rearranged numbers.

このようにして、波形データ表示装置は、番号に基づ
き並び変えられた順番で、バス信号名を表示装置の画面
上に表示する。In this way, the waveform data display device displays the bus signal names on the screen of the display device in the order rearranged based on the numbers.

このように、同一バス名毎のバス信号名を番号順に表
示させることにより、オペレータの波形データの解析作
業が容易になる。In this way, by displaying the bus signal names for each identical bus name in numerical order, the operator can easily analyze the waveform data.

〔実施例〕〔Example〕

以下本考案の実施例を、図面により詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第１図は、本考案を施した波形データ表示装置の一実
施例を示すブロック構成図である。FIG. 1 is a block diagram showing an embodiment of a waveform data display device to which the present invention is applied.

処理装置１、記憶装置２、表示装置３、キーボード
４、マウス５から構成されている。It comprises a processing device 1, a storage device 2, a display device 3, a keyboard 4 and a mouse 5.

処理装置１は、波形データ表示装置の処理全般を制御
し、かつ、本考案の同一バス名のバス信号名の並び変え
処理を実行するバス信号名並び変え処理部６が設けられ
ている。キーボード４は、オペレータからの操作情報を
入力するためのものであり、マウス５は、オペレータか
ら位置情報を入力するためのものである。記憶装置２に
は、バス信号名に対応する波形データが記憶されてい
る。また、表示装置３は、CRT（Cathode Ray Tube）等
の画面上に、処理装置１からのオペレータに対する各種
のメッセージや波形データを表示するものである。The processing device 1 is provided with a bus signal name rearrangement processing unit 6 which controls the overall processing of the waveform data display device and executes the rearrangement process of the bus signal names of the same bus name according to the present invention. The keyboard 4 is for inputting operation information from the operator, and the mouse 5 is for inputting position information from the operator. Waveform data corresponding to the bus signal name is stored in the storage device 2. The display device 3 displays various messages and waveform data from the processing device 1 to the operator on the screen of a CRT (Cathode Ray Tube) or the like.

以下、処理装置１におけるバス信号名並び変え処理部
６の構成と動作を、詳しく説明する。Hereinafter, the configuration and operation of the bus signal name rearrangement processing unit 6 in the processing device 1 will be described in detail.

第２図は、第１図の表示装置に表示されたバス信号名
の構成を示す説明図である。FIG. 2 is an explanatory diagram showing the structure of bus signal names displayed on the display device of FIG.

バス信号名20は、バス名部21と番号文字部22で構成さ
れている。番号文字部22は、従来技術においては文字デ
ータとして認識されている。本実施例では、この番号文
字部22を数値データとして取り扱うものである。The bus signal name 20 is composed of a bus name portion 21 and a number character portion 22. The number character portion 22 is recognized as character data in the related art. In this embodiment, the number character part 22 is treated as numerical data.

第３図は、第１図におけるバス信号名並び変え処理部
の処理機能を示す概略ブロック図である。FIG. 3 is a schematic block diagram showing the processing function of the bus signal name rearrangement processing unit in FIG.

バス信号名認識処理部31と、バス信号名番号抽出処理
部32、そして、番号の並び変え処理部33と、波形データ
表示処理部34から構成されている。It comprises a bus signal name recognition processing section 31, a bus signal name number extraction processing section 32, a number rearrangement processing section 33, and a waveform data display processing section 34.

バス信号名認識処理部31は、第１図のキーボード４、
もしくは、マウス５などの入力装置により入力されたコ
マンドなどに基づき、対象として指定された信号名が、
バス信号名かどうかを認識する。バス信号名番号抽出処
理部32は、対象とされたバス信号名から、同一のバス名
と番号を抽出する。番号の並び変え処理部33は、抽出さ
れた番号を小さい順、または、大きい順にを並び変え、
それに基づき同一バス名毎のバス信号名を並び変える。
波形データ表示処理部34は、並び変えられたバス信号名
の順番で、対応する波形データを表示する。The bus signal name recognition processing unit 31 includes a keyboard 4 shown in FIG.
Alternatively, the signal name specified as the target based on the command input by the input device such as the mouse 5 is
Recognize whether it is a bus signal name. The bus signal name number extraction processing unit 32 extracts the same bus name and number from the target bus signal name. The number rearrangement processing unit 33 rearranges the extracted numbers in ascending or descending order,
Based on this, the bus signal names for the same bus name are rearranged.
The waveform data display processing unit 34 displays the corresponding waveform data in the order of the rearranged bus signal names.

第４図は、第１図におけるバス信号名並び変え処理部
の処理動作を示すフローチャートである。FIG. 4 is a flow chart showing the processing operation of the bus signal name rearrangement processing unit in FIG.

各信号名に対応する波形データは、第１図の記憶装置
２に記憶されている。この記憶されている波形データ
は、信号名の文字列の大きい順に並んでいる。Waveform data corresponding to each signal name is stored in the storage device 2 in FIG. The stored waveform data are arranged in descending order of the character string of the signal name.

まず、第１図の記憶装置２に信号名に対応する波形デ
ータが読み込まれ（ステップ401）、その後、記憶装置
２に読み込まれた波形データか対応する信号名が抽出さ
れる（ステップ402）。抽出された信号名が、バス信号
名かどうかの認識が行なわれる（ステップ403）。バス
信号名の場合には、バス名部21と番号文字部22に分解さ
れ、分解された番号文字部22は、数値データに変換され
る（ステップ404）。次の信号が、同一バス名か否かを
チェックして（ステップ405）、同一バス名でなけれ
ば、同一バス名の信号が終了したと判断し、それまでの
バス名の信号を数値データに変換された番号順に並び変
えを行なう（ステップ406）。もし、同一バス名であれ
ば、ステップ402の信号名の抽出に戻り、繰返し実行さ
れる。First, the waveform data corresponding to the signal name is read into the storage device 2 of FIG. 1 (step 401), and then the waveform data read into the storage device 2 or the corresponding signal name is extracted (step 402). It is recognized whether or not the extracted signal name is a bus signal name (step 403). In the case of a bus signal name, it is decomposed into a bus name portion 21 and a number character portion 22, and the decomposed number character portion 22 is converted into numerical data (step 404). It is checked whether the next signal has the same bus name (step 405). If it is not the same bus name, it is judged that the signal with the same bus name has ended, and the signals with the previous bus names are converted to numerical data. Rearrangement is performed in the order of the converted numbers (step 406). If it is the same bus name, the process returns to the step 402 of extracting the signal name, and is repeatedly executed.

このような動作を、全ての信号名に対して実行するこ
とにより（ステップ407）、バス信号名を、番号順に並
び変えて処理を終了する（ステップ408）。なお、ステ
ップ403は図３のバス信号名認識処理部31で、ステップ4
06は同じく番号の並び変え処理部33で実行される処理で
ある。By performing such an operation for all signal names (step 407), the bus signal names are rearranged in numerical order and the processing ends (step 408). Note that step 403 is the bus signal name recognition processing unit 31 of FIG.
Reference numeral 06 is a process similarly executed by the number rearrangement processing unit 33.

第５図は、第１図における処理装置により、表示装置
に表示されていた同一バス名の信号名を並び変えた結果
を示す説明図である。FIG. 5 is an explanatory diagram showing the result of rearranging the signal names of the same bus name displayed on the display device by the processing device in FIG.

バス信号表示列51は、第２図におけるバス信号名の番
号文字部22を文字列として取り扱い、小さい順から並
べ、表示したものである。バス信号表示列52は、第１図
の処理装置により、バス信号表示列51を、数値データと
しての番号に基づき、小さい順から並び変えて表示した
ものである。The bus signal display column 51 is such that the number character portion 22 of the bus signal name in FIG. 2 is treated as a character string and arranged and displayed in ascending order. The bus signal display sequence 52 is a display in which the bus signal display sequence 51 is rearranged in the ascending order based on the number as numerical data by the processing device of FIG.

このように表示順を変えることにより、オペレータ
は、希望する信号を見つけ出し易くなり、波形データの
解析を効率良く行なえる。By changing the display order in this way, the operator can easily find a desired signal and can efficiently analyze the waveform data.

また、回路図や、波形データの入力時に、バス信号名
の入力ルールを意識すること無く、誤りの無いバス信号
名を入力でき、誤操作訂正の手間を省き、入力作業を効
率良く行なえる。Further, when inputting a circuit diagram or waveform data, an error-free bus signal name can be input without paying attention to the input rule of the bus signal name, and the trouble of correcting an erroneous operation can be saved and the input work can be efficiently performed.

さらに、バス信号名を番号順に表示しているので、同
一バスの他信号を見ながら、波形データの編集が可能と
なり、効率の良い入力作業を行なえる。Further, since the bus signal names are displayed in numerical order, the waveform data can be edited while watching other signals on the same bus, and efficient input work can be performed.

〔考案の効果〕[Effect of device]

本考案によれば、同一バス名のバス信号名の表示順列
を自動的に並び変え、効率の良い波形データの解析およ
び入力作業を行なうことができる。According to the present invention, the display permutations of bus signal names having the same bus name can be automatically rearranged to efficiently analyze and input waveform data.

【図面の簡単な説明】[Brief description of drawings]

第１図は本考案を施した波形データ表示装置の一実施例
を示すブロック構成図、第２図は第１図における表示装
置に表示されたバス信号名の構成を示す説明図、第３図
は第１図におけるバス信号名並び変え処理部の処理機能
を示す概略ブロック図、第４図は第１図におけるバス信
号名並び変え処理部の処理動作を示すフローチャート、
第５図は第１図における処理装置により表示装置に表示
されていた信号名を並び変えた結果を示す説明図であ
る。 1:処理装置,2:記憶装置、3:表示装置,4:キーボード,5:
マウス,6:バス信号名並び変え処理部,20:バス信号名,2
1:バス名,22:番号,31:バス信号名認識処理部,32:バス信
号名番号抽出処理部,33:番号の並び変え処理部,34:波形
データ表示処理部,51,52:バス信号表示列。FIG. 1 is a block diagram showing an embodiment of a waveform data display device to which the present invention is applied, FIG. 2 is an explanatory diagram showing the structure of bus signal names displayed on the display device in FIG. 1, and FIG. Is a schematic block diagram showing the processing function of the bus signal name rearrangement processing unit in FIG. 1, and FIG. 4 is a flowchart showing the processing operation of the bus signal name rearrangement processing unit in FIG.
FIG. 5 is an explanatory view showing the result of rearranging the signal names displayed on the display device by the processing device in FIG. 1: processor, 2: storage device, 3: display device, 4: keyboard, 5:
Mouse, 6: Bus signal name rearrangement processing unit, 20: Bus signal name, 2
1: Bus name, 22: Number, 31: Bus signal name recognition processing section, 32: Bus signal name number extraction processing section, 33: Number rearrangement processing section, 34: Waveform data display processing section, 51, 52: Bus Signal display column.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of utility model registration request] 【請求項１】論理回路のバス信号名と該バス信号名に対
応する波形データを記憶する記憶装置を備え、該記憶装
置から取り出されたバス信号名と波形データを表示する
波形データ表示装置において、前記記憶装置に記憶され
ているバス名と番号からなる上記バス信号名を認識する
バス信号名認識処理手段と、該バス信号名認識処理手段
で認識した上記バス信号名の番号を抽出するバス信号名
番号抽出処理手段と、該バス信号名番号抽出処理手段に
より抽出された上記バス信号名の番号を同一バス名毎に
指定された順序に並び変える番号並び変え処理手段と、
該並び変え処理手段によって並び変えられた番号の順序
で同一バス名毎のバス信号名及び対応する波形データを
表示する表示手段とからなることを特徴とする波形デー
タ表示装置。1. A waveform data display device comprising a storage device for storing a bus signal name of a logic circuit and waveform data corresponding to the bus signal name, and displaying the bus signal name and the waveform data extracted from the storage device. A bus signal name recognition processing means for recognizing the bus signal name consisting of a bus name and a number stored in the storage device, and a bus for extracting the number of the bus signal name recognized by the bus signal name recognition processing means Signal name number extraction processing means, and number rearrangement processing means for rearranging the numbers of the bus signal names extracted by the bus signal name number extraction processing means in the order specified for each same bus name,
A waveform data display device comprising: display means for displaying a bus signal name for each same bus name and corresponding waveform data in the order of numbers rearranged by the rearrangement processing means.