JP2507643B2 - 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム - Google Patents
共通バス制御方法及びその制御装置並びにマスタ装置と計算機システムInfo
- Publication number
- JP2507643B2 JP2507643B2 JP33812289A JP33812289A JP2507643B2 JP 2507643 B2 JP2507643 B2 JP 2507643B2 JP 33812289 A JP33812289 A JP 33812289A JP 33812289 A JP33812289 A JP 33812289A JP 2507643 B2 JP2507643 B2 JP 2507643B2
- Authority
- JP
- Japan
- Prior art keywords
- slave
- master
- bus
- common bus
- busy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は計算機システムにおける同期式共通バスの制
御方法及び装置に係り、特に、アクセスタイムの異なる
スレーブが共通バスに複数接続されたマルチマスタシス
テムのデータ転送等に好適な共通バス制御方法及び共通
バス制御装置並びにマスタ装置と計算機システムに関す
る。
御方法及び装置に係り、特に、アクセスタイムの異なる
スレーブが共通バスに複数接続されたマルチマスタシス
テムのデータ転送等に好適な共通バス制御方法及び共通
バス制御装置並びにマスタ装置と計算機システムに関す
る。
[従来の技術] 従来の装置として、特開昭61−267850号,特開昭63−
133252号,特開昭62−76342号公報記載のものがある。
133252号,特開昭62−76342号公報記載のものがある。
特開昭61−267850号公報記載の従来技術は、マスタか
らの要求に対してスレーブが正規の応答をすることがで
きない時、スレーブはマスタに対して受信不可能を示す
リラン信号を送出し、マスタはこのリラン信号をもと
に、スレーブが受信可能となるまで一定のシーケンスで
アクセスを繰り返すようになっている。
らの要求に対してスレーブが正規の応答をすることがで
きない時、スレーブはマスタに対して受信不可能を示す
リラン信号を送出し、マスタはこのリラン信号をもと
に、スレーブが受信可能となるまで一定のシーケンスで
アクセスを繰り返すようになっている。
特開昭63−133252号公報記載の従来技術は、転送毎に
スレーブのビジー状態を確認し、ビジーならばその転送
フェーズをウェイトし、ビジーオフなら次のフェーズに
移行するといったように、1つの転送フェーズ毎にバス
を占有し続けるようになっている。
スレーブのビジー状態を確認し、ビジーならばその転送
フェーズをウェイトし、ビジーオフなら次のフェーズに
移行するといったように、1つの転送フェーズ毎にバス
を占有し続けるようになっている。
特開昭62−76342号公報記載の従来技術は、各マスタ
からのスレーブへの再送アクセスが重複することでバス
がデッドロック状態にならないように、各マスタの再送
間隔を夫々乱数で決定し、各マスタからの再送が衝突す
る確率を小さくしている。
からのスレーブへの再送アクセスが重複することでバス
がデッドロック状態にならないように、各マスタの再送
間隔を夫々乱数で決定し、各マスタからの再送が衝突す
る確率を小さくしている。
[発明が解説しようとする課題] 上述した第1の従来技術は、共通バス上の複数のマス
タ装置から同一のスレーブ装置に対しアクセスが連続し
たバスサイクルで発生した場合、スレーブ装置は複数の
マスタ装置に対して再送要求信号を送出することにな
る。このため、再送要求信号を受信した各マスタ装置は
常にバスクロックに同期した一定のリトライ間隔で当該
スレーブ装置に対してアクセスを行い、マスタ装置側の
アクセスタイミングによっては常時再送要求が発生して
特定のマスタ装置のみがスレーブ装置側で受信不可能と
なり、バスがデッドロック状態になることがある。
タ装置から同一のスレーブ装置に対しアクセスが連続し
たバスサイクルで発生した場合、スレーブ装置は複数の
マスタ装置に対して再送要求信号を送出することにな
る。このため、再送要求信号を受信した各マスタ装置は
常にバスクロックに同期した一定のリトライ間隔で当該
スレーブ装置に対してアクセスを行い、マスタ装置側の
アクセスタイミングによっては常時再送要求が発生して
特定のマスタ装置のみがスレーブ装置側で受信不可能と
なり、バスがデッドロック状態になることがある。
第2の従来技術では、マスタ装置からのアクセスによ
り、スレーブ装置が受信完了するまでのあいだ各フェー
ズでバスが占有されるため、再送によるバスのデッドロ
ックは発生しないが、アクセス種別の異なるスレーブ装
置が共通バス上に存在し、アクセスタイムの遅いスレー
ブ装置のビジー中に別のマスタ装置からのアクセスがぶ
つかると、ぶつかりのあったスレーブ装置がレディ状態
となるまで他のマスタ装置から別のスレーブ装置への転
送が不可能になり、バスの性能低下によるシステム全体
の処理能力が低下するという問題がある。
り、スレーブ装置が受信完了するまでのあいだ各フェー
ズでバスが占有されるため、再送によるバスのデッドロ
ックは発生しないが、アクセス種別の異なるスレーブ装
置が共通バス上に存在し、アクセスタイムの遅いスレー
ブ装置のビジー中に別のマスタ装置からのアクセスがぶ
つかると、ぶつかりのあったスレーブ装置がレディ状態
となるまで他のマスタ装置から別のスレーブ装置への転
送が不可能になり、バスの性能低下によるシステム全体
の処理能力が低下するという問題がある。
第3の従来技術は、複数のマスタ装置からのリトライ
間隔はランダムになるためバスがデッドロックすること
はないが、乱数により各マスタ装置のリトライ間隔を決
めるため、優先順位の高いマスタ装置を優先することが
できないという問題がある。
間隔はランダムになるためバスがデッドロックすること
はないが、乱数により各マスタ装置のリトライ間隔を決
めるため、優先順位の高いマスタ装置を優先することが
できないという問題がある。
更に上述した従来技術は、アクセスが衝突する状態が
続いたときにつまりデータ転送が完了しない状態が続い
たときに確実にデータ転送を完了させる手段がなく、デ
ータ転送を完了しなければならない場合にもいわば運に
任せる状態であった。また、別々のマスタ装置から同一
のスレーブ装置に対しアクセスがあった場合に、データ
転送のぶつかりが発生するのを確実に防止する手段がな
く、これもいわば運に任せる如き制御を行っていた。更
にまた、各スレーブ装置の応答時間は通常は異なり、こ
のスレーブ装置の応答時間の違いを考慮することがシス
テムの稼働効率を高めアクセスの衝突を少なくするので
あるが、従来はこの応答時間の違いまで考慮していなか
った。
続いたときにつまりデータ転送が完了しない状態が続い
たときに確実にデータ転送を完了させる手段がなく、デ
ータ転送を完了しなければならない場合にもいわば運に
任せる状態であった。また、別々のマスタ装置から同一
のスレーブ装置に対しアクセスがあった場合に、データ
転送のぶつかりが発生するのを確実に防止する手段がな
く、これもいわば運に任せる如き制御を行っていた。更
にまた、各スレーブ装置の応答時間は通常は異なり、こ
のスレーブ装置の応答時間の違いを考慮することがシス
テムの稼働効率を高めアクセスの衝突を少なくするので
あるが、従来はこの応答時間の違いまで考慮していなか
った。
本発明の第1の目的は、複数のマスタ装置のアクセス
が衝突することなく、しかも優先順位の高いマスタ装置
のアクセスを優先することのできる共通バス制御方法及
び装置を提供することにある。
が衝突することなく、しかも優先順位の高いマスタ装置
のアクセスを優先することのできる共通バス制御方法及
び装置を提供することにある。
本発明の第2の目的は、アクセスがスレーブ装置のビ
ジー状態により一定時間不可能なときこのアクセスによ
るデータ転送を確実に完了させることのできる共通バス
制御方法及び装置を提供することにある。
ジー状態により一定時間不可能なときこのアクセスによ
るデータ転送を確実に完了させることのできる共通バス
制御方法及び装置を提供することにある。
本発明の第3の目的は、異なるマスタ装置から同一の
スレーブ装置に対するアクセスの衝突を確実に回避する
ことのできる共通バス制御方法及び装置を提供すること
にある。
スレーブ装置に対するアクセスの衝突を確実に回避する
ことのできる共通バス制御方法及び装置を提供すること
にある。
本発明の第4の目的は、応答時間の異なる複数のスレ
ーブ装置を備える場合にこの応答時間の差異まで考慮し
た共通バス制御方法及び装置を提供することにある。
ーブ装置を備える場合にこの応答時間の差異まで考慮し
た共通バス制御方法及び装置を提供することにある。
[課題を解決するための手段] 上記第1の目的は、あるマスタからあるスレーブに対
してアクセスがあり当該スレーブがビジー状態のとき当
該スレーブから当該マスタに対し再送要求信号を送出す
る装置において、各マスタは、再送要求信号を受信し当
該スレーブに対しアクセスを再度行う場合、予め定めさ
れた自己固有の時間間隔で行うことで、達成される。自
己固有の時間間隔は、例えば、マスタ装置を実装する物
理的なスロット番号に基づいて設定する。
してアクセスがあり当該スレーブがビジー状態のとき当
該スレーブから当該マスタに対し再送要求信号を送出す
る装置において、各マスタは、再送要求信号を受信し当
該スレーブに対しアクセスを再度行う場合、予め定めさ
れた自己固有の時間間隔で行うことで、達成される。自
己固有の時間間隔は、例えば、マスタ装置を実装する物
理的なスロット番号に基づいて設定する。
上記第2の目的は、共通バスの獲得と転送をバスクロ
ックに同期して行いあるマスタの要求に対しスレーブビ
ジー応答が一定時間連続した場合、該マスタは共通バス
を当該スレーブがレディ状態となるまで強制的に占有す
ることで、達成される。
ックに同期して行いあるマスタの要求に対しスレーブビ
ジー応答が一定時間連続した場合、該マスタは共通バス
を当該スレーブがレディ状態となるまで強制的に占有す
ることで、達成される。
上記第3の目的は、複数のマスタと複数のスレーブと
が同期式共通バスを介して接続され、あるマスタからあ
るスレーブに対してアクセスがあり当該スレーブがビジ
ー状態のとき当該スレーブから当該マスタに対し再送要
求信号を送出する装置において、共通バス上にスレーブ
ビジー中を示すビジー信号線を備え、スレーブへデータ
転送を行うマスタは共通バス獲得のアービトレーション
に伴い出力するバス占有要求信号を当該スレーブのビジ
ーオフまでフリーズすることで、達成される。
が同期式共通バスを介して接続され、あるマスタからあ
るスレーブに対してアクセスがあり当該スレーブがビジ
ー状態のとき当該スレーブから当該マスタに対し再送要
求信号を送出する装置において、共通バス上にスレーブ
ビジー中を示すビジー信号線を備え、スレーブへデータ
転送を行うマスタは共通バス獲得のアービトレーション
に伴い出力するバス占有要求信号を当該スレーブのビジ
ーオフまでフリーズすることで、達成される。
上記第4の目的は、複数のマスタと複数のスレーブと
が同期式共通バスを介して接続され、あるマスタからあ
るスレーブに対してアクセスがあり当該スレーブが応答
したとき該アクセスから該応答までの時間を計数してお
き、当該スレーブがビジー状態でマスタが要求信号を再
送するとき前記計数時間後に再送することで、達成され
る。
が同期式共通バスを介して接続され、あるマスタからあ
るスレーブに対してアクセスがあり当該スレーブが応答
したとき該アクセスから該応答までの時間を計数してお
き、当該スレーブがビジー状態でマスタが要求信号を再
送するとき前記計数時間後に再送することで、達成され
る。
[作用] 自己固有の時間間隔でリトライすることで、各マスタ
装置のアクセスの衝突を回避することができ、また、自
己固有の時間間隔を優先順位の高いものほど短くするこ
とで、優先順位の高いマスタ装置のアクセスを優先させ
ることが可能になる。
装置のアクセスの衝突を回避することができ、また、自
己固有の時間間隔を優先順位の高いものほど短くするこ
とで、優先順位の高いマスタ装置のアクセスを優先させ
ることが可能になる。
スレーブビジーが一定時間連続したとき当該スレーブ
がレディ状態になるまでバスを占有することで、該占有
にかかるバスを使用して当該スレーブに対するデータ転
送を確実に行うことが可能となる。
がレディ状態になるまでバスを占有することで、該占有
にかかるバスを使用して当該スレーブに対するデータ転
送を確実に行うことが可能となる。
バス獲得のアービトレーションに伴い出力するバス占
有要求信号をスレーブのビジーオフまでフリーズするこ
とで、別のマスタからのアクセスが抑制されるので、異
なるマスタからのアクセスの衝突を確実に回避すること
が可能となる。
有要求信号をスレーブのビジーオフまでフリーズするこ
とで、別のマスタからのアクセスが抑制されるので、異
なるマスタからのアクセスの衝突を確実に回避すること
が可能となる。
各スレーブの応答時間をタイマで計数し、この計数値
に基づきアクセスするので、バス上の衝突が少なくな
る。
に基づきアクセスするので、バス上の衝突が少なくな
る。
[実施例] 以下、本発明の一実施例を図面を参照して説明する。
第3図は、本発明の一実施例に係る計算機システムの
構成図である。この計算機システムは、同期式共通バス
を介して、複数のマスタ装置1a,1b,1c,1dと、複数のス
レーブ装置2a,2bと、バス監視機構3とが相互に接続さ
れている。マスタ装置は、通常、バス上に複数存在し
(実施例では1a〜1dの4台)、データ転送時に自己が主
体となってアクセスをスレーブ装置に対し行い或いはス
レーブ装置としても動作する2面の機能を各々が備えて
おり、例えば、基本処理装置や磁気記憶制御機構や通信
及びプリンタ等の入出力装置を制御する機構等から成
る。スレーブ装置2a,2bは、主記憶装置やグローバルメ
モリ装置等である。バス監視機構3は、バス上の共通制
御を主目的とし、マスタ装置1a〜1d及びスレーブ装置2
a,2bの制御回路の動作と、バス上のデータ転送用のクロ
ック供給や、データ転送に伴うパリティ等のエラー監視
や、RAS(Reliability Availability Serviceability)
としてのバストレース等の各種機能を有している。
構成図である。この計算機システムは、同期式共通バス
を介して、複数のマスタ装置1a,1b,1c,1dと、複数のス
レーブ装置2a,2bと、バス監視機構3とが相互に接続さ
れている。マスタ装置は、通常、バス上に複数存在し
(実施例では1a〜1dの4台)、データ転送時に自己が主
体となってアクセスをスレーブ装置に対し行い或いはス
レーブ装置としても動作する2面の機能を各々が備えて
おり、例えば、基本処理装置や磁気記憶制御機構や通信
及びプリンタ等の入出力装置を制御する機構等から成
る。スレーブ装置2a,2bは、主記憶装置やグローバルメ
モリ装置等である。バス監視機構3は、バス上の共通制
御を主目的とし、マスタ装置1a〜1d及びスレーブ装置2
a,2bの制御回路の動作と、バス上のデータ転送用のクロ
ック供給や、データ転送に伴うパリティ等のエラー監視
や、RAS(Reliability Availability Serviceability)
としてのバストレース等の各種機能を有している。
上述したバスは、アドレスバス4と、データバス5
と、応答バス6と、コントロールバス7の4つのバスで
成る。アドレスバス4は、マスタ装置の起動情報や、マ
スタ装置からスレーブ装置への書き込みアドレス等の転
送情報を送受するバスである。データバス5はライトデ
ータバスとリードデータバスの2本からなり、ライトデ
ータバスは、スレーブ装置へ転送するデータを乗せるバ
スであり、リードデータバスはスレーブ装置から読み出
すデータを乗せるバスである。応答バス6は、マスタ装
置からスレーブ装置へのアクセスに対する結果(例えば
データパリティ,アドレス不正等)をスレーブ装置から
マスタ装置へ報告する情報を乗せる。コントロールバス
7は、マスタ装置からスレーブ装置へのデータ転送に伴
うアドレスバス4やデータバス5の占有要求進号や、或
いはスレーブ装置からマスタ装置へのデータ転送に伴う
データバス5(リードアクセス時のみ)や応答バス6の
占有要求信号の他、アドレスバス4やデータバス5のリ
ザーブ信号、応答バス6とデータバス5を使用している
ときのデータ有効・無効を示す信号、スレーブ装置から
マスタ装置に対して出力される再送要求信号等を乗せる
バスである。通常のデータ転送は、アドレスバス4,デー
タバス5,応答バス6,コントロールバス7をアクセス内容
により使い分け、バス監視機構3から共通に送出される
クロックに同期して、マスタ装置とスレーブ装置との間
で、或いはマスタ装置間で情報の送受を行う。
と、応答バス6と、コントロールバス7の4つのバスで
成る。アドレスバス4は、マスタ装置の起動情報や、マ
スタ装置からスレーブ装置への書き込みアドレス等の転
送情報を送受するバスである。データバス5はライトデ
ータバスとリードデータバスの2本からなり、ライトデ
ータバスは、スレーブ装置へ転送するデータを乗せるバ
スであり、リードデータバスはスレーブ装置から読み出
すデータを乗せるバスである。応答バス6は、マスタ装
置からスレーブ装置へのアクセスに対する結果(例えば
データパリティ,アドレス不正等)をスレーブ装置から
マスタ装置へ報告する情報を乗せる。コントロールバス
7は、マスタ装置からスレーブ装置へのデータ転送に伴
うアドレスバス4やデータバス5の占有要求進号や、或
いはスレーブ装置からマスタ装置へのデータ転送に伴う
データバス5(リードアクセス時のみ)や応答バス6の
占有要求信号の他、アドレスバス4やデータバス5のリ
ザーブ信号、応答バス6とデータバス5を使用している
ときのデータ有効・無効を示す信号、スレーブ装置から
マスタ装置に対して出力される再送要求信号等を乗せる
バスである。通常のデータ転送は、アドレスバス4,デー
タバス5,応答バス6,コントロールバス7をアクセス内容
により使い分け、バス監視機構3から共通に送出される
クロックに同期して、マスタ装置とスレーブ装置との間
で、或いはマスタ装置間で情報の送受を行う。
第4図は、第3図に示す計算機システムにおける基本
的なデータ転送手順を説明するタイムチャートである。
マスタ装置1aと、これより優先順位の低いマスタ装置1b
が同時にバス占有の要求を出力し(今の場合、マスタ装
置1aはスレーブ装置2aに対するアクセスであり、マスタ
1bはスレーブ装置2bに対するアクセスであるとする。)
た場合、先ず、マスタ装置1aがスレーブ装置2aにデータ
転送するためにバスを1バスサイクル占有し、次のバス
サイクルでマスタ装置1bが1バスサイクル占有し、デー
タ転送を行う。尚、データバス5はライトアクセスの場
合のみ使用される。
的なデータ転送手順を説明するタイムチャートである。
マスタ装置1aと、これより優先順位の低いマスタ装置1b
が同時にバス占有の要求を出力し(今の場合、マスタ装
置1aはスレーブ装置2aに対するアクセスであり、マスタ
1bはスレーブ装置2bに対するアクセスであるとする。)
た場合、先ず、マスタ装置1aがスレーブ装置2aにデータ
転送するためにバスを1バスサイクル占有し、次のバス
サイクルでマスタ装置1bが1バスサイクル占有し、デー
タ転送を行う。尚、データバス5はライトアクセスの場
合のみ使用される。
マスタ装置1a,1bからの夫々T,T+1のサイクルにおけ
る起動に対し、起動先のスレーブ装置2a,2bは、夫々動
作を終了した時間T+4,T+5にて応答する。スレーブ
装置2aはリード要求のため、応答バス6とデータバス5
のリードデータバスが使用される。これ以降、マスタ装
置1c,1dからバス占有要求があった場合はその要求毎に
データ転送がバスクロックTに同期して行われる。
る起動に対し、起動先のスレーブ装置2a,2bは、夫々動
作を終了した時間T+4,T+5にて応答する。スレーブ
装置2aはリード要求のため、応答バス6とデータバス5
のリードデータバスが使用される。これ以降、マスタ装
置1c,1dからバス占有要求があった場合はその要求毎に
データ転送がバスクロックTに同期して行われる。
第4図において、コントロールバス7の時間T+1に
おけるスレーブ装置2aのビジー信号は、マスタ装置1aか
らの転送時にスレーブ装置2aがその転送情報を受信でき
ない場合スレーブ装置2aがマスタ装置1aに対し出力する
再送要求の出力タイミングを示している。この再送要求
信号は、受信不可となる要求信号の次のバスサイクルで
出力され、これは、起動元(今の場合はマスタ装置1a)
への1バスサイクルのみ有効な信号となる。尚、マスタ
装置からスレーブ装置(マスタ装置がスレーブ装置とし
て機能する場合を含む。)への全てのデータ転送は、1
回のアクセスで、起動(REQ)と応答(ANS)の2回バス
を占有する。
おけるスレーブ装置2aのビジー信号は、マスタ装置1aか
らの転送時にスレーブ装置2aがその転送情報を受信でき
ない場合スレーブ装置2aがマスタ装置1aに対し出力する
再送要求の出力タイミングを示している。この再送要求
信号は、受信不可となる要求信号の次のバスサイクルで
出力され、これは、起動元(今の場合はマスタ装置1a)
への1バスサイクルのみ有効な信号となる。尚、マスタ
装置からスレーブ装置(マスタ装置がスレーブ装置とし
て機能する場合を含む。)への全てのデータ転送は、1
回のアクセスで、起動(REQ)と応答(ANS)の2回バス
を占有する。
第1図は、本発明の一実施例に係る共通バス制御方法
を説明するタイムチャートである。今仮りに、マスタ装
置1aとマスタ装置1bが共に同一のスレーブ装置2aにデー
タ転送をする場合、スレーブ装置2aが受信不可能のとき
は、スレーブ装置2aはマスタ装置1aとマスタ装置1bに夫
々再送要求信号を送出する。マスタ装置1aとマスタ装置
1bは、この再送要求信号を受けて、各々所定時間後にス
レーブ装置2aに対してアクセスするが、この所定時間が
マスタ装置1aとマスタ装置1bで同じであると、アクセス
が衝突していつまでたってもスレーブ装置2aにアクセス
できなくなってしまう虞がある。そこで、本発明では、
再送要求に従ってアクセスし更に受信不可に成って再度
アクセスするまでの所要時間を、各マスタ装置毎に予め
異なった時間とする。本実施例では、マスタ装置を装着
する物理的なスロット番号(IDNo.)に基づき、上記の
所望時間が各マスタ装置毎に異なるようにしている。
を説明するタイムチャートである。今仮りに、マスタ装
置1aとマスタ装置1bが共に同一のスレーブ装置2aにデー
タ転送をする場合、スレーブ装置2aが受信不可能のとき
は、スレーブ装置2aはマスタ装置1aとマスタ装置1bに夫
々再送要求信号を送出する。マスタ装置1aとマスタ装置
1bは、この再送要求信号を受けて、各々所定時間後にス
レーブ装置2aに対してアクセスするが、この所定時間が
マスタ装置1aとマスタ装置1bで同じであると、アクセス
が衝突していつまでたってもスレーブ装置2aにアクセス
できなくなってしまう虞がある。そこで、本発明では、
再送要求に従ってアクセスし更に受信不可に成って再度
アクセスするまでの所要時間を、各マスタ装置毎に予め
異なった時間とする。本実施例では、マスタ装置を装着
する物理的なスロット番号(IDNo.)に基づき、上記の
所望時間が各マスタ装置毎に異なるようにしている。
第1図は、本発明の一実施例に係る計算機システムを
構成するマスタ装置(1台のみ図示)とスレーブ装置
(1台のみ図示)の要部構成図である。
構成するマスタ装置(1台のみ図示)とスレーブ装置
(1台のみ図示)の要部構成図である。
マスタ装置1は、共通バス制御装置として、論理和ゲ
ート9と、JKフリップフロップ10と、バスアービタ26
と、フリップフロップ17と、バッファ18と、起動バスシ
ーケンサ30と、論理積ゲート22と、カウンタ24と、再送
間隔設定回路2とを備えて成る。
ート9と、JKフリップフロップ10と、バスアービタ26
と、フリップフロップ17と、バッファ18と、起動バスシ
ーケンサ30と、論理積ゲート22と、カウンタ24と、再送
間隔設定回路2とを備えて成る。
再送間隔設定回路25は、自マスタ装置1が装着されて
いるバス上の実装スロット番号(符号23で示す。)を取
り込み、この取り込んだ値に応じた自マスタ装置1のリ
トライ間隔に応じたカウンタ値をカウンタ24に設定す
る。このカウンタ24は、設定値を計数するとリトライリ
クエスト信号RTRY REQ29を論理和ゲート9に送出し、
バス要求信号11をコントロールバス7に出力するように
なっている。
いるバス上の実装スロット番号(符号23で示す。)を取
り込み、この取り込んだ値に応じた自マスタ装置1のリ
トライ間隔に応じたカウンタ値をカウンタ24に設定す
る。このカウンタ24は、設定値を計数するとリトライリ
クエスト信号RTRY REQ29を論理和ゲート9に送出し、
バス要求信号11をコントロールバス7に出力するように
なっている。
スレーブ装置2は、アドレスバス4に接続されたアク
セス判定回路14と、制御部28と、JKフリップフロップ17
と、アクセス判定回路14とJKフリップフロップ17との出
力信号の論理積信号21をコントロールバス7に出力する
論理積ゲート16とを備える。
セス判定回路14と、制御部28と、JKフリップフロップ17
と、アクセス判定回路14とJKフリップフロップ17との出
力信号の論理積信号21をコントロールバス7に出力する
論理積ゲート16とを備える。
次に、本実施例における共通バス制御方法の制御手順
を説明する。先ず、スレーブ装置2へのデータ転送の要
求が発生すると、バス占有のためのリクエスト信号8が
図示しない回路からアサートされて論理和ゲート9に入
力する。このリクエスト信号8は、バスクロック(ck)
に同期してフリップフロップ10に保持され、このフリッ
プフロップ10からコントロールバス7にバス占有要求信
号11が出力される。フリップフロップ10は、バスアービ
タ26からリセット信号AWACK19がアサートされるまで、
コントロールバス7にバス占有要求信号11を出力し続け
る。バス要求信号11は、第1図には図示していない他の
マスタ装置からのバス要求信号12と共にコントロールバ
ス7を経由してバスアービタ26に入力される。尚、この
バス要求信号12もバス要求信号11と同一のクロックで出
力されている。
を説明する。先ず、スレーブ装置2へのデータ転送の要
求が発生すると、バス占有のためのリクエスト信号8が
図示しない回路からアサートされて論理和ゲート9に入
力する。このリクエスト信号8は、バスクロック(ck)
に同期してフリップフロップ10に保持され、このフリッ
プフロップ10からコントロールバス7にバス占有要求信
号11が出力される。フリップフロップ10は、バスアービ
タ26からリセット信号AWACK19がアサートされるまで、
コントロールバス7にバス占有要求信号11を出力し続け
る。バス要求信号11は、第1図には図示していない他の
マスタ装置からのバス要求信号12と共にコントロールバ
ス7を経由してバスアービタ26に入力される。尚、この
バス要求信号12もバス要求信号11と同一のクロックで出
力されている。
バスアービタ26では、優先順位の判定を行い、バスの
占有許可信号がアサートされると、バスリザーブ信号13
がネゲートのとき(つまり信号がオフになるとき)、バ
スアービタ26の論理積ゲート27から許可信号AWACK19が
1バスサイクルのみ出力される。
占有許可信号がアサートされると、バスリザーブ信号13
がネゲートのとき(つまり信号がオフになるとき)、バ
スアービタ26の論理積ゲート27から許可信号AWACK19が
1バスサイクルのみ出力される。
このAWACK19により、全てのマスタ装置内の各バス制
御装置が動作を始める。先ず、フリップフロップ10に保
持されコントロールバス7に出力されているバス占有要
求信号11は、AWACK19がフリップフロップ10に入力する
ことでネゲートされる。また、クロックに同期しフリッ
プフロップ17からバッファ18を介して、起動先へ、他の
マスタ装置のアドレス情報がアドレスバス4へ1バスサ
イクル出力される。更に、自マスタ装置1の起動バスシ
ーケンサ30も動作を開始する。
御装置が動作を始める。先ず、フリップフロップ10に保
持されコントロールバス7に出力されているバス占有要
求信号11は、AWACK19がフリップフロップ10に入力する
ことでネゲートされる。また、クロックに同期しフリッ
プフロップ17からバッファ18を介して、起動先へ、他の
マスタ装置のアドレス情報がアドレスバス4へ1バスサ
イクル出力される。更に、自マスタ装置1の起動バスシ
ーケンサ30も動作を開始する。
ここで、起動先へのアクセスがデータの書き込みであ
れば、アドレスと同様にデータも同様のタイミングでバ
スに出力される。アドレスバス4上にアドレスが出力さ
れるとスレーブ装置2のアクセス判定回路14が動作し、
自己宛のアクセスであれば、アクセス判定回路14からBD
SEL信号15が1バスサイクル出力され、これが論理積ゲ
ート16及びスレーブ制御部28に入力される。制御部28
は、アクセス判定回路14からのBDSEL信号15により次の
アクセスが受信不可のとき、フリップフロップ17に受信
不可即ちビジー信号を保持する。フリップフロップ17が
ビジー信号を保持し当該スレーブ装置が受信不可の状態
にあるときは、新たなアクセスが当該スレーブ装置にあ
ると、論理積ゲート16の両入力が共に“1"になって該ゲ
ート16から再送要求信号21がコントロールバス7に出力
され、これが当該アクセスを行ったマスタ装置に連絡さ
れる。
れば、アドレスと同様にデータも同様のタイミングでバ
スに出力される。アドレスバス4上にアドレスが出力さ
れるとスレーブ装置2のアクセス判定回路14が動作し、
自己宛のアクセスであれば、アクセス判定回路14からBD
SEL信号15が1バスサイクル出力され、これが論理積ゲ
ート16及びスレーブ制御部28に入力される。制御部28
は、アクセス判定回路14からのBDSEL信号15により次の
アクセスが受信不可のとき、フリップフロップ17に受信
不可即ちビジー信号を保持する。フリップフロップ17が
ビジー信号を保持し当該スレーブ装置が受信不可の状態
にあるときは、新たなアクセスが当該スレーブ装置にあ
ると、論理積ゲート16の両入力が共に“1"になって該ゲ
ート16から再送要求信号21がコントロールバス7に出力
され、これが当該アクセスを行ったマスタ装置に連絡さ
れる。
再送要求信号21がマスタ装置1内の起動バスシーケン
サ30に入力し、該シーケンサ30が再送要求されていると
判定した場合にはステージ信号20を出力する。論理積ゲ
ート22は、このステージ信号20と再送要求信号21との論
理積をとり、再送要求信号21がありそれをシーケンサ30
が判定したという条件が成立した場合、カウンタ24をプ
リセットする。再送要求信号21は、起動バスシーケンサ
30と同時に再送間隔設定回路25にも入力される。起動バ
スシーケンサ30は、再送要求信号21を受信すると、シー
ケンサの状態を初期状態つまりバス占有要求出力モード
とする。
サ30に入力し、該シーケンサ30が再送要求されていると
判定した場合にはステージ信号20を出力する。論理積ゲ
ート22は、このステージ信号20と再送要求信号21との論
理積をとり、再送要求信号21がありそれをシーケンサ30
が判定したという条件が成立した場合、カウンタ24をプ
リセットする。再送要求信号21は、起動バスシーケンサ
30と同時に再送間隔設定回路25にも入力される。起動バ
スシーケンサ30は、再送要求信号21を受信すると、シー
ケンサの状態を初期状態つまりバス占有要求出力モード
とする。
再送間隔設定回路25は、各マスタ装置毎に固有の情報
となるバス上のマスタ実装スロット番号を取り込み、再
送要求信号21毎に次の再送要求信号を受信したときのリ
トライリクエスト信号29をカウンタ24から論理和ゲート
9に出力させるべく、カウンタ値を生成する信号をカウ
ンタ24に出力する。カウンタ値の生成は、再送要求信号
毎21毎にスロット番号に対応した番号値をリングカウン
タを使用して変更することで行う。例えば、再送要求信
号21を受信したときにカウンタ値を整数倍させるような
信号をカウンタ24に入力することで行う。
となるバス上のマスタ実装スロット番号を取り込み、再
送要求信号21毎に次の再送要求信号を受信したときのリ
トライリクエスト信号29をカウンタ24から論理和ゲート
9に出力させるべく、カウンタ値を生成する信号をカウ
ンタ24に出力する。カウンタ値の生成は、再送要求信号
毎21毎にスロット番号に対応した番号値をリングカウン
タを使用して変更することで行う。例えば、再送要求信
号21を受信したときにカウンタ値を整数倍させるような
信号をカウンタ24に入力することで行う。
これにより連続したバスクロックで再送要求信号21が
出力されても、再送時のバス占有タイミングはスロット
番号により生成されたリトライ間隔つまり、各マスタ装
置毎に異なる間隔で行われるため、アクセスのタイミン
グが各マスタ装置で必ずずれ、連続的な再送要求信号21
によるバスデッドロックを回避できる。
出力されても、再送時のバス占有タイミングはスロット
番号により生成されたリトライ間隔つまり、各マスタ装
置毎に異なる間隔で行われるため、アクセスのタイミン
グが各マスタ装置で必ずずれ、連続的な再送要求信号21
によるバスデッドロックを回避できる。
ここで、例えば、バスの性能に対し十分長く設定した
時間を経過しても、スレーブ装置への転送が完了しない
場合には、コントロールバス7にバスを強制的に占有す
るバスリザーブ信号13を出力し、アクセス先のスレーブ
レディとなるまでバスを占有し、データ転送を行うよう
にする。バスリザーブ信号13は、コントロールバス7に
出力されると、全てのマスタ装置に対しバスアービタ26
の判定回路をフリーズ状態にすると共にバス占有許可信
号AWACK19をサプレスするので、バスアクセスはロック
状態となる。
時間を経過しても、スレーブ装置への転送が完了しない
場合には、コントロールバス7にバスを強制的に占有す
るバスリザーブ信号13を出力し、アクセス先のスレーブ
レディとなるまでバスを占有し、データ転送を行うよう
にする。バスリザーブ信号13は、コントロールバス7に
出力されると、全てのマスタ装置に対しバスアービタ26
の判定回路をフリーズ状態にすると共にバス占有許可信
号AWACK19をサプレスするので、バスアクセスはロック
状態となる。
以上述べた実施例によれば、複数の各マスタ装置から
の再送要求がランダムになり、アクセスの衝突によりバ
スデッドロックが起こる頻度を低下させることができ
る。また、ランダムとはいっても全体としてみるとラン
ダムになるのであって、各マスタ装置は予め決めた所定
時間毎にリトライする構成のため、優先順位の高いマス
タ装置のリトライ間隔を短くすることができ、バス使用
の効率化を図ることができる。
の再送要求がランダムになり、アクセスの衝突によりバ
スデッドロックが起こる頻度を低下させることができ
る。また、ランダムとはいっても全体としてみるとラン
ダムになるのであって、各マスタ装置は予め決めた所定
時間毎にリトライする構成のため、優先順位の高いマス
タ装置のリトライ間隔を短くすることができ、バス使用
の効率化を図ることができる。
上記実施例は、リトライする所定時間として物理的な
スロット番号を使用しているが、これは、新たにスイッ
チ等を追加する必要がなく、また、実装位置に依存しな
いので、自由度が大きいといる利点がある。尚、マスタ
装置内にプログラムにて書替え可能なレジスタを設け、
システムを立ち上げたときに再送間隔のベース値を設定
するようにしてもよい。また、マスタ装置内にあるスレ
ーブ装置に対してアクセスし当該スレーブ装置が応答し
たとき該アクセスから該応答までの時間を計数するタイ
マを設け、当該スレーブ装置がビジー状態でマスタ装置
がアクセス要求を再送するとき前記計数時間後に再送す
ることでもよい。
スロット番号を使用しているが、これは、新たにスイッ
チ等を追加する必要がなく、また、実装位置に依存しな
いので、自由度が大きいといる利点がある。尚、マスタ
装置内にプログラムにて書替え可能なレジスタを設け、
システムを立ち上げたときに再送間隔のベース値を設定
するようにしてもよい。また、マスタ装置内にあるスレ
ーブ装置に対してアクセスし当該スレーブ装置が応答し
たとき該アクセスから該応答までの時間を計数するタイ
マを設け、当該スレーブ装置がビジー状態でマスタ装置
がアクセス要求を再送するとき前記計数時間後に再送す
ることでもよい。
[発明の効果] 本発明によれば、マスタ装置からのアクセスの衝突が
少なく、しかも、優先順位の高いマスタ装置のアクセス
をリトライ時にも優先することが可能になる。更に、デ
ータ転送がどうしても必要なアクセスを確実に行うこと
ができる。また、異なるマスタ装置からのアクセスの衝
突も回避することが可能になる。更にまた、応答時間の
異なるスレーブ装置に応じてアクセすることができ、シ
ステムの稼働効率を向上させることができる。
少なく、しかも、優先順位の高いマスタ装置のアクセス
をリトライ時にも優先することが可能になる。更に、デ
ータ転送がどうしても必要なアクセスを確実に行うこと
ができる。また、異なるマスタ装置からのアクセスの衝
突も回避することが可能になる。更にまた、応答時間の
異なるスレーブ装置に応じてアクセすることができ、シ
ステムの稼働効率を向上させることができる。
第1図は本発明の一実施例に係る共通バス制御方法を説
明するタイミングチャート、第2図は本発明の一実施例
に係る計算機システムの共通バス制御装置に関する部分
の構成図、第3図は計算機システムの全体構成図、第4
図は共通バス制御の基本を説明するタイミングチャート
である。 1,1a,1b,1c,1d……マスタ装置、2,2a,2b……スレーブ装
置、3……バス監視機構、4……アドレスバス、5……
データバス、6……応答バス、7……コントロールバ
ス、11……バス要求信号、21……再送要求信号、23……
スロット番号、24……カウンタ、25……再送間隔設定回
路。
明するタイミングチャート、第2図は本発明の一実施例
に係る計算機システムの共通バス制御装置に関する部分
の構成図、第3図は計算機システムの全体構成図、第4
図は共通バス制御の基本を説明するタイミングチャート
である。 1,1a,1b,1c,1d……マスタ装置、2,2a,2b……スレーブ装
置、3……バス監視機構、4……アドレスバス、5……
データバス、6……応答バス、7……コントロールバ
ス、11……バス要求信号、21……再送要求信号、23……
スロット番号、24……カウンタ、25……再送間隔設定回
路。
Claims (12)
- 【請求項1】複数のマスタと複数のスレーブとが同期式
共通バスを介して接続され、あるマスタからあるスレー
ブに対してアクセスがあり当該スレーブがビジー状態の
とき当該スレーブから当該マスタに対し再送要求信号を
送出する装置において、各マスタは、再送要求信号を受
信し当該スレーブに対しアクセスを再度行う場合、予め
定められた自己固有の時間間隔で行うことを特徴とする
共通バス制御方法。 - 【請求項2】請求項1において、自己固有の時間間隔
は、各マスタを夫々搭載した基板モジュールの実装スロ
ット番号に基づくことを特徴とする共通バス制御方法。 - 【請求項3】共通バスの獲得と転送をバスクロックに同
期して行い転送に伴うスレーブビジー応答時にマスタは
各マスタ毎に異なる予め決められた時間間隔でスレーブ
に対して要求を出力することを特徴とする共通バス制御
方法。 - 【請求項4】共通バスの獲得と転送をバスクロックに同
期して行いあるマスタの要求に対しスレーブビジー応答
が一定時間連続した場合、該マスタは共通バスを当該ス
レーブがレディ状態となるまで強制的に占有することを
特徴とする共通バス制御方法。 - 【請求項5】複数のマスタと複数のスレーブとが同期式
共通バスを介して接続され、あるマスタからあるスレー
ブに対してアクセスがあり当該スレーブがビジー状態の
とき当該スレーブから当該マスタに対し再送要求信号を
送出する装置において、共通バス上にスレーブビジー中
を示すビジー信号線を備え、スレーブへデータ転送を行
うマスタは共通バス獲得のアービトレーションに伴い出
力するバス占有要求信号を当該スレーブのビジーオフま
でフリーズすることを特徴とする共通バス制御方法。 - 【請求項6】複数のマスタと複数のスレーブとが同期式
共通バスを介して接続され、あるマスタからあるスレー
ブに対してアクセスがあり当該スレーブが応答したとき
該アクセスから該応答までの時間を計数しておき、当該
スレーブがビジー状態でマスタが要求信号を再送すると
き前記計数時間後に再送することを特徴とする共通バス
制御方法。 - 【請求項7】複数のマスタと複数のスレーブとが同期式
共通バスを介して接続され、あるマスタからあるスレー
ブに対してアクセスがあり当該スレーブがビジー状態の
とき当該スレーブから当該マスタに対し再送要求信号を
送出する装置において、各マスタは再送要求信号を受信
し当該スレーブに対しアクセスを再度行うときに予め定
められた自己固有の時間間隔で行う手段を備えることを
特徴とする共通バス制御装置。 - 【請求項8】請求項7記載の共通制御装置に用いられる
マスタ装置であって、前記の自己固有の時間間隔を自己
の実装スロット番号に基づいて設定する手段を備えるこ
とを特徴とするマスタ装置。 - 【請求項9】共通バスの獲得と転送をバスクロックに同
期して行う装置において、あるマスタの要求に対しスレ
ーブビジー応答が一定時間連続したときに該マスタは共
通バスを当該スレーブがレディ状態となるまで強制的に
占有する信号を出力する手段を備えることを特徴とする
共通バス制御装置。 - 【請求項10】複数のマスタと複数のスレーブとが同期
式共通バスを介して接続され、あるマスタからあるスレ
ーブに対してアクセスがあり当該スレーブがビジー状態
のとき当該スレーブから当該マスタに対し再送要求信号
を送出する装置において、共通バス上にスレーブビジー
中を示すビジー信号線と、スレーブへデータ転送を行う
マスタは共通バス獲得のアービトレーションに伴い出力
するバス占有要求信号を当該スレーブのビジーオフまで
フリーズする手段とを備えることを特徴とする共通バス
制御装置。 - 【請求項11】複数のスレーブに同期式共通バスを介し
て接続されるマスタ装置において、あるスレーブに対し
てアクセスし当該スレーブが応答したとき該アクセスか
ら該応答までの時間を計数するタイマと、当該スレーブ
がビジー状態でマスタがアクセス要求を再送するとき前
記計数時間後に再送する手段とを備えることを特徴とす
るマスタ装置。 - 【請求項12】請求項8または請求項11のマスタ装置、
あるいは請求項7,9,10のいずれかに記載の共通バス制御
装置を備えることを特徴とする計算機システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33812289A JP2507643B2 (ja) | 1989-12-28 | 1989-12-28 | 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33812289A JP2507643B2 (ja) | 1989-12-28 | 1989-12-28 | 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03201054A JPH03201054A (ja) | 1991-09-02 |
JP2507643B2 true JP2507643B2 (ja) | 1996-06-12 |
Family
ID=18315122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33812289A Expired - Fee Related JP2507643B2 (ja) | 1989-12-28 | 1989-12-28 | 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2507643B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11191089A (ja) * | 1997-12-26 | 1999-07-13 | Canon Inc | データ処理装置のポート獲得解放処理方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
FR2894696A1 (fr) * | 2005-12-14 | 2007-06-15 | Thomson Licensing Sas | Procede d'acces a un bus de transmission de donnees, dispositif et systeme correspondant |
-
1989
- 1989-12-28 JP JP33812289A patent/JP2507643B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03201054A (ja) | 1991-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4864496A (en) | Bus adapter module for interconnecting busses in a multibus computer system | |
US4979097A (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
RU2110838C1 (ru) | Устройство для оптимизации организации доступа к общей шине во время передачи данных с прямым доступом к памяти | |
EP0358716B1 (en) | Node for servicing interrupt request messages on a pended bus | |
US5191649A (en) | Multiprocessor computer system with data bus and ordered and out-of-order split data transactions | |
US4050097A (en) | Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus | |
US5060139A (en) | Futurebus interrupt subsystem apparatus | |
KR910007649B1 (ko) | 핀수가 적은 고속 버스 인터페이스 | |
US5428794A (en) | Interrupting node for providing interrupt requests to a pended bus | |
KR100267130B1 (ko) | Pci 버스 시스템 | |
EP0358725B1 (en) | Apparatus and method for servicing interrupts utilizing a pended bus | |
JPH0642236B2 (ja) | コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置 | |
KR100644596B1 (ko) | 버스 시스템 및 그 버스 중재방법 | |
JPH0652900B2 (ja) | マルチマスター通信バス | |
WO1988008583A1 (en) | High performance low pin count bus interface | |
JP2507643B2 (ja) | 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム | |
US4827471A (en) | Method for bus access for data transmission through a multiprocessor bus | |
JP2734246B2 (ja) | パイプラインバス | |
US5377334A (en) | Fast asynchronous resource master-slave combination | |
JP2845868B2 (ja) | エラーマスタ検出装置 | |
JP2972491B2 (ja) | バス制御機構及び計算機システム | |
EP0180299A2 (en) | Error detection system for a data processing apparatus | |
JP3240863B2 (ja) | 調停回路 | |
JPH03263159A (ja) | バス獲得要求生成方式 | |
JPH09179815A (ja) | バス制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |