JP2504473B2 - Data transfer processing method - Google Patents
Data transfer processing methodInfo
- Publication number
- JP2504473B2 JP2504473B2 JP16670887A JP16670887A JP2504473B2 JP 2504473 B2 JP2504473 B2 JP 2504473B2 JP 16670887 A JP16670887 A JP 16670887A JP 16670887 A JP16670887 A JP 16670887A JP 2504473 B2 JP2504473 B2 JP 2504473B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- counter
- transfer
- bus use
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 バス使用要求信号を発した上でデータ転送を行うに当
って,データ転送個数を管理するカウンタをもうけて転
送終了を判定する構成を有するデータ転送処理方式に関
し, データ正常転送とデータ異常転送とが存在することを
考慮した場合における上記カウンタに対する歩進処理を
簡単に行いかつ転送終了時の動作を簡単に行い得るよう
にすることを目的とし, データ送出動作に対応して例えばアップされかつ当該
転送シーケンス終了によって例えばダウンされるアップ
/ダウン・カウンタをもうけ,送出するデータに対応す
るバス使用要求信号を発するか否かを決定するよう構成
した。DETAILED DESCRIPTION OF THE INVENTION [Outline] A data transfer processing system having a configuration for determining a transfer end by providing a counter for managing the number of data transfers when data is transferred after issuing a bus use request signal. , The data sending operation is intended to facilitate the step-up processing for the counter in consideration of the existence of the normal data transfer and the abnormal data transfer and the operation at the end of the transfer. In accordance with the above, an up / down counter which is up, for example, and which is down by the end of the transfer sequence is provided to determine whether to issue a bus use request signal corresponding to the data to be transmitted.
本発明は,バス使用要求信号を発した上でデータ転送
を行うに当って,データ転送個数を管理するカウンタを
もうけて転送終了を判定する構成を有するデータ転送処
理方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer processing system having a configuration in which a counter for managing the number of data transfers is provided to determine the end of transfer when data is transferred after issuing a bus use request signal.
共通バスに結合されたモジュールが予め決められたデ
ータ転送量にもとづいてバス使用要求を発生しデータの
送受信を行う場合,データカウンタを設けデータが送受
信されるたびにカウンタの内容を減算し,その内容が零
になるまでバス使用要求を転送回数分だけ発生する必要
がある。When a module connected to a common bus generates a bus use request based on a predetermined data transfer amount and transmits / receives data, a data counter is provided and the contents of the counter are subtracted each time data is transmitted / received. It is necessary to generate bus use requests for the number of transfers until the content becomes zero.
上記カウンタによって転送データ数を管理するに当っ
ては,次の如き問題を考慮することが必要となる。即
ち, (1) 各々のデータ転送シーケンス毎にバス使用要求
を発生し,シーケンスの最後に付加される正常性の確認
情報の応答前に次のバス使用要求が発生される。つま
り,すでに起動されたバス転送シーケンスの終結以前に
次々とバス使用要求が発生されることがある。In managing the number of transfer data by the above counter, it is necessary to consider the following problems. That is, (1) A bus use request is generated for each data transfer sequence, and the next bus use request is generated before the response of the normality confirmation information added at the end of the sequence. That is, bus use requests may be issued one after another before the end of the already started bus transfer sequence.
(2) 予め決められたデータ転送量とは,正常に転送
されるべきデータ量であり,実際に起動されたデータ転
送量ではない。即ちデータ転送が行われても,正常終結
しなかったものはデータ転送が行われたことにならず,
その分を再送することが必要となることがある。(2) The predetermined amount of data transfer is the amount of data that should be transferred normally, not the amount of data transfer that was actually started. That is, even if the data transfer is performed, those that did not end normally are not considered to have been data transferred,
It may be necessary to retransmit that amount.
第4図は問題点を説明する説明図を示している。図中
の,…は各データ転送シーケンスに対応する番号で
ある。FIG. 4 shows an explanatory view for explaining the problem. In the figure, ... Is a number corresponding to each data transfer sequence.
図示の場合には,タイミングt0で起動されたシーケン
スはタイミングt10において終結するが,その間に,
次に続くシーケンスやが既に起動された形となって
いる。In the illustrated case, the sequence started at the timing t 0 ends at the timing t 10 , but in the meantime,
The following sequence or has already been activated.
上記の如き場合には,データカウンタの減算タイミン
グが問題となる。即ちバス使用要求発生時にカウンタの
内容を減算した場合にはステータス情報によってエラー
が発生されたことが判明した時にデータカウンタを加算
する必要がある。さらにカウンタ内容が零になってもデ
ータ転送動作の終了とはいえずこれを実現するためには
複雑な制御回路が必要となる。In the above case, the subtraction timing of the data counter becomes a problem. That is, when the content of the counter is subtracted when a bus use request is generated, it is necessary to add the data counter when it is determined from the status information that an error has occurred. Further, even if the content of the counter becomes zero, it cannot be said that the data transfer operation is completed, and a complicated control circuit is required to realize this.
また,バス転送シーケンスの正常終結を確認後にデー
タカウンタを減算した場合にはデータカウンタが零にな
った時にすでに余分なバス使用要求が発生している可能
性がある。If the data counter is decremented after confirming the normal termination of the bus transfer sequence, an extra bus use request may have already occurred when the data counter reaches zero.
即ち仮に,バス使用要求信号発生時t0あるいはバス使
用許可信号受け取り時t1にデータカウンタを減算した場
合にはエラー発生の場合ステータス情報解読後の時点例
えばt11にデータカウンタを正常に戻すべく加算する必
要性が生じ,さらにデータ転送動作の完了はデータカウ
ンタが零になった後に最終シーケンスのステータスが正
常であることを確認する必要がある。That is, if the data counter is subtracted at t 0 when the bus use request signal is generated or t 1 when the bus use permission signal is received, in the case of an error, the data counter should be returned to the normal state at the time after decoding the status information, for example, t 11. The necessity of addition arises, and further, when the data transfer operation is completed, it is necessary to confirm that the status of the final sequence is normal after the data counter becomes zero.
また,ステータス情報の確認後の時点t11にデータカ
ウンタを減算した場合,データカウンタが零になる前に
非所望にデータ転送シーケンスが起動されてしまう可能
性がある。Also, if obtained by subtracting the data counter at time t 11 after confirmation of the status information, the non-desired data transfer sequence before the data counter becomes zero may possibly be started.
本発明は,データ正常転送とデータ異常転送(エラー
発生)とが存在することを考慮した場合における上記カ
ウンタに対する歩進処理を簡単に行いかつ転送終了時の
動作を簡単に行い得るようにすることを目的としてい
る。The present invention makes it possible to easily perform a step-up process for the counter in consideration of the presence of normal data transfer and abnormal data transfer (error occurrence) and to easily perform the operation at the end of transfer. It is an object.
第1図は本発明の原理図を示している。図中の符号20
−0ないし20−nは夫々モジュールであって,共通バス
に連繋されている。また21−iはデータカウンタであっ
て,各モジュール20−i内にもうけられ,当該モジュー
ル20−iがデータを転送するに当って,例えば幾バイト
分のデータを転送するかを管理するものである。なお,
上記において問題となっているのは,当該データカウン
タ21−iに対する減算および/または加算であり,本発
明の場合には,例えば,データ転送が正常に終結した際
に減算されるようにされる。FIG. 1 shows the principle of the present invention. Reference numeral 20 in the figure
-0 to 20-n are modules, which are connected to a common bus. 21-i is a data counter, which is provided in each module 20-i and manages how many bytes of data are transferred when the module 20-i transfers data. is there. In addition,
The problem in the above is the subtraction and / or addition to the data counter 21-i. In the case of the present invention, for example, the subtraction is performed when the data transfer is normally completed. .
更に22−iは本発明においてもうけられるアップ/ダ
ウン・カウンタであって,各モジュール20−i内にもう
けられる。そしてモジュール20−iが例えばバス使用許
可信号を受取ったことによってカウント・アップされ,
かつ当該転送シーケンス終了となったことによってカウ
ント・ダウンするようにされる。Further, 22-i is an up / down counter provided in the present invention, which is provided in each module 20-i. Then, the module 20-i is counted up by receiving the bus use permission signal, for example,
In addition, the countdown is performed when the transfer sequence ends.
アップ/ダウン・カウンタ22−iの内容は現に転送シ
ーケンスを起動して動作中のシーケンス個数を表わして
いる。またデータカウンタ21−iの内容はデータ正常転
送個数を表わしている。The contents of the up / down counter 22-i represent the number of sequences that are actually operating after starting the transfer sequence. The content of the data counter 21-i represents the number of data transferred normally.
そして,上記アップ/ダウン・カウンタ22−iの内容
とデータカウンタ21−iの内容とを比較するようにし,
両者が一致したら,それ以後,バス使用要求信号を発し
ないようにする。Then, the contents of the up / down counter 22-i and the contents of the data counter 21-i are compared,
If they match, the bus use request signal is not issued thereafter.
このようにすることによって,以後転送されるべきデ
ータ個数に相当する個数の転送シーケンスが既に起動さ
れているか否かを知り,非所望にバス使用要求信号を発
することが防止される。By doing so, it is possible to know whether or not the transfer sequence of the number corresponding to the number of data to be transferred thereafter has already been activated, and prevent the bus use request signal from being undesirably issued.
第2図は本発明の実施例を示し,第3図はその動作を
説明するタイムチャートを示す。FIG. 2 shows an embodiment of the present invention, and FIG. 3 shows a time chart explaining its operation.
図中,1はバス使用要求発生回路12から出力されるバス
使用要求信号,2はバス使用許可信号である。バス使用許
可信号2はアップ/ダウン・カウンタ22にも入力され,
これによりアップ/ダウン・カウンタ22の内容は+1さ
れる。3は共通バスの中のステータス情報線であり,こ
れを解読したステータス情報解読回路11はバスシーケン
ス正常終了信号(異常終了時には出ない)4及びバスシ
ーケンス終了信号5を出力する。In the figure, 1 is a bus use request signal output from the bus use request generation circuit 12, and 2 is a bus use permission signal. Bus enable signal 2 is also input to up / down counter 22,
As a result, the content of the up / down counter 22 is incremented by one. Reference numeral 3 is a status information line in the common bus, and the status information decoding circuit 11 which decodes the status information line outputs a bus sequence normal end signal (not output at abnormal end) 4 and a bus sequence end signal 5.
データカウンタ21は信号4によって−1され,またア
ップ/ダウン・カウンタ22は信号5によって−1され
る。データカウンタ21の出力のうち上位の数ビットはア
ンドゲート15に入力され,上位ビットオール零信号7が
出力される。コンパレータ16は信号7が有効な場合にデ
ータカウンタ21の下位ビット8とアップ/ダウン・カウ
ンタ22の出力9とを比較し,等しい場合にバス使用制御
信号10を有効にし,バス使用要求の発生を抑える。The data counter 21 is decremented by signal 4 and the up / down counter 22 is decremented by signal 5. The upper several bits of the output of the data counter 21 are input to the AND gate 15, and the upper bit all-zero signal 7 is output. When the signal 7 is valid, the comparator 16 compares the lower bit 8 of the data counter 21 with the output 9 of the up / down counter 22, and when they are equal, validates the bus use control signal 10 to generate a bus use request. suppress.
第3図図示のタイムチャートにおいては,4個分のデー
タ転送シーケンスにて転送することが意図され,転送シ
ーケンスがエラーとなった場合を示している。転送シ
ーケンスについても正常に転送が行われていれば,バ
ス使用要求抑制信号が図示aのように発せられるが,一
時的に,アップ/ダウン・カウンタ22の内容がデータカ
ウンタ21の内容と等しくなった後に,再びアップ/ダウ
ン・カウンタ22の内容が小になることから,上記バス使
用要求抑制信号が消失し,バス使用要求信号が発せられ
ている。そして,再度等しくなったことから,図示bの
ようにバス使用要求抑制信号が発せられるようになる。In the time chart shown in FIG. 3, it is intended that data is transferred in a data transfer sequence for four pieces, and a case where an error occurs in the transfer sequence is shown. As for the transfer sequence, if the transfer is normally performed, the bus use request suppression signal is issued as shown in a. However, the contents of the up / down counter 22 temporarily become equal to the contents of the data counter 21. After that, since the content of the up / down counter 22 becomes small again, the bus use request suppression signal disappears and the bus use request signal is issued. Then, since they are equal again, the bus use request suppression signal is issued as shown in FIG.
以上説明した如く,本発明によれば,転送データの管
理が簡単となる。なお一般に,上記アップ/ダウン・カ
ウンタに保持される最大値は小さい値であり,当該カウ
ンタのために要するビット数やコンパレータに要するビ
ット数は少ないもので足りる。As described above, according to the present invention, management of transfer data is simplified. In general, the maximum value held in the up / down counter is a small value, and the number of bits required for the counter and the number of bits required for the comparator are small.
第1図は本発明の原理図,第2図は本発明の実施例,第
3図は実施例タイムチャート,第4図は問題点を説明す
る説明図を示す。 図中,16はコンパレータ,20はモジュール,21はデータカ
ウンタ,22はアップ/ダウン・カウンタを表わす。FIG. 1 is a principle view of the present invention, FIG. 2 is an embodiment of the present invention, FIG. 3 is a time chart of the embodiment, and FIG. 4 is an explanatory view for explaining the problem. In the figure, 16 is a comparator, 20 is a module, 21 is a data counter, and 22 is an up / down counter.
Claims (1)
繋されてなり,当該モジュール(20)が,上記共通バス
の使用を要求するバス使用要求信号を発してバス使用許
可を得てデータを送出すると共にデータ転送結果の良否
を表わすステータス情報を受取るよう構成され,上記デ
ータを送出する処理に当って転送データ個数をカウンタ
(21)によって管理するデータ転送処理方式において, 上記データ送出に対応して一方向に歩進されかつ転送シ
ーケンスの終了に対応して他方向に歩進されるアップ/
ダウン・カウンタ(22)と, 上記転送データ個数を管理するカウンタ(21)の内容と
上記アップ/ダウン・カウンタ(22)の内容とを照合す
るコンパレータ(16)と を少なくともそなえ,当該コンパレータ(16)による照
合結果にもとづいて,送出するデータに対応するバス使
用要求信号を発するか否かを決定するようにした ことを特徴とするデータ転送処理方式。1. A plurality of modules (20) are connected to each other on a common bus, and the module (20) issues a bus use request signal for requesting use of the common bus, obtains bus use permission, and obtains data. And a status information indicating whether or not the data transfer result is good, and the data transfer processing method in which the number of transfer data is managed by the counter (21) in the processing of sending the above data is compatible with the above data sending. Up in one direction and in the other direction at the end of the transfer sequence.
At least a down counter (22) and a comparator (16) for collating the content of the counter (21) managing the number of transfer data with the content of the up / down counter (22) are provided, and the comparator (16) The data transfer processing method is characterized in that it determines whether or not to issue the bus use request signal corresponding to the data to be transmitted, based on the collation result of (1).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16670887A JP2504473B2 (en) | 1987-07-03 | 1987-07-03 | Data transfer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16670887A JP2504473B2 (en) | 1987-07-03 | 1987-07-03 | Data transfer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6410373A JPS6410373A (en) | 1989-01-13 |
JP2504473B2 true JP2504473B2 (en) | 1996-06-05 |
Family
ID=15836287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16670887A Expired - Lifetime JP2504473B2 (en) | 1987-07-03 | 1987-07-03 | Data transfer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2504473B2 (en) |
-
1987
- 1987-07-03 JP JP16670887A patent/JP2504473B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6410373A (en) | 1989-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5303348A (en) | Method of arbitrating access to a data bus and apparatus therefor | |
EP0458304B1 (en) | Direct memory access transfer controller and use | |
KR930000634B1 (en) | Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system | |
WO1989002127A1 (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
EP0030978B1 (en) | Data-transfer controlling system | |
US4371926A (en) | Input/output information indication system | |
HU181833B (en) | Apparatus for controlling acces of the processors to the data line | |
US5517625A (en) | System bus control system for multiprocessor system | |
JP2504473B2 (en) | Data transfer processing method | |
EP0291907B1 (en) | Interprocessor communication system in information processing system enabling communication between execution processor units during communication between other processor units | |
EP0078296B1 (en) | Arrangement for distribution of send permission to terminals in a telecommunciation network | |
US4802087A (en) | Multiprocessor level change synchronization apparatus | |
US6625678B1 (en) | Livelock avoidance method | |
KR100199021B1 (en) | A multi-interrupt control device and method by interrupt order on pci bus | |
JP3345102B2 (en) | Method of resetting a combined module and system using this method | |
US20020099890A1 (en) | Apparatus and method for processing interruptions in a data transmission over a bus | |
JP2635639B2 (en) | Data processing device | |
JPS593775B2 (en) | Bus request processing unit | |
JPS6046150A (en) | Method for controlling data transmission of loop-like transmission system | |
JPS589618B2 (en) | Data transmission method | |
JPS59195736A (en) | Communication controller | |
KR930006309B1 (en) | Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor computer system | |
JPH0136740B2 (en) | ||
JPH1055341A (en) | Interface control system | |
JPH0635816A (en) | Multi-cpu sustem |