JP2503568Y2 - 位相変調回路 - Google Patents
位相変調回路Info
- Publication number
- JP2503568Y2 JP2503568Y2 JP1990014353U JP1435390U JP2503568Y2 JP 2503568 Y2 JP2503568 Y2 JP 2503568Y2 JP 1990014353 U JP1990014353 U JP 1990014353U JP 1435390 U JP1435390 U JP 1435390U JP 2503568 Y2 JP2503568 Y2 JP 2503568Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- wave
- sine wave
- frequency setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は位相変調回路に関し、特にDDS（Digital Dir
ect Synthesizer）を用いた位相変調回路に関する。
ect Synthesizer）を用いた位相変調回路に関する。
（従来の技術） 遠距離通信は情報を遠距離に伝送する手段として用い
られ、その方法は伝達すべき情報を搬送波に載せて、そ
の搬送波を送ることにより行っている。この信号を搬送
波に載せる手段が変調である。変調には３種の方法があ
る。振幅変調は搬送波の振幅を伝達すべき信号の振幅に
比例して変化させる方法であり、周波数変調は搬送波の
周波数を信号の振幅に比例して変化させる方法、位相変
調は搬送波の位相を信号の振幅に比例して変化させる方
法である。位相変調は一般に次式で表される。
られ、その方法は伝達すべき情報を搬送波に載せて、そ
の搬送波を送ることにより行っている。この信号を搬送
波に載せる手段が変調である。変調には３種の方法があ
る。振幅変調は搬送波の振幅を伝達すべき信号の振幅に
比例して変化させる方法であり、周波数変調は搬送波の
周波数を信号の振幅に比例して変化させる方法、位相変
調は搬送波の位相を信号の振幅に比例して変化させる方
法である。位相変調は一般に次式で表される。
ｆ（ｔ）＝Asin｛ωｔ＋aV（ｔ）｝ ここで、Ａ…搬送波の振幅 ω…搬送波の角周波数 ａ…変調指数 Ｖ（ｔ）…変調信号 位相変調は本質的には周波数変調と同じで、搬送波の振
幅が一定なので、雑音に強いという特徴を持っている。
幅が一定なので、雑音に強いという特徴を持っている。
（考案が解決しようとする課題） 位相変調の方法としてはアナログ変調方式として、セ
ラソイド変調器が用いられているが、かなり面倒であ
り、ディジタル方式で行う簡単な方法はなかった。
ラソイド変調器が用いられているが、かなり面倒であ
り、ディジタル方式で行う簡単な方法はなかった。
本考案は上記の点に鑑みてなされたもので、その目的
は、比較的簡単に位相変調を行うことのできるディジタ
ル方式による位相変調回路を実現することにある。
は、比較的簡単に位相変調を行うことのできるディジタ
ル方式による位相変調回路を実現することにある。
（課題を解決するための手段） 前記の課題を解決する本考案は、搬送波の周波数設定
データと変調波の周波数設定データと変調指数とを入力
することにより位相変調された信号を出力することがで
きる位相変調回路であって、 前記搬送波の周波数設定データを入力し、クロック毎
に、周波数設定データを累積加算し加算結果を出力する
搬送波設定用のゲートアレー（11）と、 前記変調波の周波数設定データを入力し、クロック毎
に、周波数設定データを累積加算し加算結果を出力する
変調波設定用のゲートアレー（12）と、 該変調波設定用のゲートアレー（12）の出力をアドレ
スとして格納されている正弦波データがクロック毎に読
み出される第１の正弦波メモリ（13）と、 該第１の正弦波メモリ（13）の出力正弦波データと１
クロック前に出力された正弦波データとの差を求める減
算器（14）と、 前記変調指数と前記減算器（14）の出力データとの積
を求める乗算器（15）と、 前記搬送波設定用のゲートアレー（11）の出力と前記
乗算器（15）の出力とを加算して出力する加算器（16）
と、 該加算器（16）の出力を読み出しアドレスとして位相
変調された信号を出力する正弦波振幅データが格納され
ている第２の正弦波メモリ（17）と、 該第２の正弦波メモリ（17）の出力のディジタル信号
をアナログ信号に変換して出力するDA変換器（18）とを
具備することを特徴とするものである。
データと変調波の周波数設定データと変調指数とを入力
することにより位相変調された信号を出力することがで
きる位相変調回路であって、 前記搬送波の周波数設定データを入力し、クロック毎
に、周波数設定データを累積加算し加算結果を出力する
搬送波設定用のゲートアレー（11）と、 前記変調波の周波数設定データを入力し、クロック毎
に、周波数設定データを累積加算し加算結果を出力する
変調波設定用のゲートアレー（12）と、 該変調波設定用のゲートアレー（12）の出力をアドレ
スとして格納されている正弦波データがクロック毎に読
み出される第１の正弦波メモリ（13）と、 該第１の正弦波メモリ（13）の出力正弦波データと１
クロック前に出力された正弦波データとの差を求める減
算器（14）と、 前記変調指数と前記減算器（14）の出力データとの積
を求める乗算器（15）と、 前記搬送波設定用のゲートアレー（11）の出力と前記
乗算器（15）の出力とを加算して出力する加算器（16）
と、 該加算器（16）の出力を読み出しアドレスとして位相
変調された信号を出力する正弦波振幅データが格納され
ている第２の正弦波メモリ（17）と、 該第２の正弦波メモリ（17）の出力のディジタル信号
をアナログ信号に変換して出力するDA変換器（18）とを
具備することを特徴とするものである。
（作用） 変調波設定用のDDSに周波数設定データを入力し、１
クロック前の出力との減算を行って微分形を求めて変調
指数を乗じ、搬送周波数設定データの倍数による数列に
加えて位相変調された正弦波を第２正弦波ROMから読み
出して、ディジタルによる位相変調を行う。
クロック前の出力との減算を行って微分形を求めて変調
指数を乗じ、搬送周波数設定データの倍数による数列に
加えて位相変調された正弦波を第２正弦波ROMから読み
出して、ディジタルによる位相変調を行う。
（実施例） 以下、図面を参照して本考案の実施例を詳細に説明す
る。
る。
第１図は本考案の一実施例のブロック図である。とこ
ろで、先ず本考案の実施例の基本回路であるDDSを説明
する。第２図はDDSのブロック図である。図において、
１は周波数設定データDSがＡ端子に入力され、その加算
出力がＢ端子に入力されて、クロック入力毎にDS,2DS,3
DS…を出力するゲートアレー、２は各アドレス順に正弦
波を構成する振幅のデータが書き込まれているROMであ
る。ROM2の出力はDA変換器３においてアナログ信号に変
換されて、第３図のような正弦波を出力する。周波数設
定データと出力周波数との関係を第４図を参照して説明
する。図において、横軸にROM2のアドレスを取り、縦軸
にROM2の各アドレスに格納されている振幅データを取っ
てある。
ろで、先ず本考案の実施例の基本回路であるDDSを説明
する。第２図はDDSのブロック図である。図において、
１は周波数設定データDSがＡ端子に入力され、その加算
出力がＢ端子に入力されて、クロック入力毎にDS,2DS,3
DS…を出力するゲートアレー、２は各アドレス順に正弦
波を構成する振幅のデータが書き込まれているROMであ
る。ROM2の出力はDA変換器３においてアナログ信号に変
換されて、第３図のような正弦波を出力する。周波数設
定データと出力周波数との関係を第４図を参照して説明
する。図において、横軸にROM2のアドレスを取り、縦軸
にROM2の各アドレスに格納されている振幅データを取っ
てある。
今、周波数設定データをDSとすると、ゲートアレー１
から公差DSの累積加算値がROM2に入力されて、第４図で
黒丸で示されるデータがDA変換器３に出力される。この
時、出力される信号の周波数はDDSを動作させるクロッ
クの周波数と周波数設定データによって決まる。例え
ば、DDSをクロック周波数fcで動作させれば、周波数設
定データDSはクロックの周期1/fcでDS,2DS,3DS…の順に
ROM2にアドレスを指定していくので（1/fc）×nD（nDは
１周期分のデータ数、第４図の例では10個）で表せる周
期の周波数の信号が出力される。ここで、DDSを動作さ
せるクロックの周波数は一定なので、NDを変化させて周
波数を変化させるわけであるが、nDを変化させるのは周
波数設定データDSを変化させることによって行う。第５
図において、（イ）図と（ロ）図の正弦波は共にnDは10
個なので同じ周波数の信号が出力されるが、（イ）図に
おいて、第１の黒丸データは０から始まっているが、
（ロ）図ではＤα分だけ（イ）図の波形より進んだ位相
を持つ波形の信号が出力される。このＤαを周期的に変
化させると、出力には位相が周期的に変化する位相変調
された信号が現れる。
から公差DSの累積加算値がROM2に入力されて、第４図で
黒丸で示されるデータがDA変換器３に出力される。この
時、出力される信号の周波数はDDSを動作させるクロッ
クの周波数と周波数設定データによって決まる。例え
ば、DDSをクロック周波数fcで動作させれば、周波数設
定データDSはクロックの周期1/fcでDS,2DS,3DS…の順に
ROM2にアドレスを指定していくので（1/fc）×nD（nDは
１周期分のデータ数、第４図の例では10個）で表せる周
期の周波数の信号が出力される。ここで、DDSを動作さ
せるクロックの周波数は一定なので、NDを変化させて周
波数を変化させるわけであるが、nDを変化させるのは周
波数設定データDSを変化させることによって行う。第５
図において、（イ）図と（ロ）図の正弦波は共にnDは10
個なので同じ周波数の信号が出力されるが、（イ）図に
おいて、第１の黒丸データは０から始まっているが、
（ロ）図ではＤα分だけ（イ）図の波形より進んだ位相
を持つ波形の信号が出力される。このＤαを周期的に変
化させると、出力には位相が周期的に変化する位相変調
された信号が現れる。
次に第１図の実施例の回路を説明する。図において、
11は第２図に示すゲートアレー１と同様な動作をする搬
送波設定用ゲートアレーで、周波数設定データ入力の指
定する周波数を読み出すためのアドレスDCをクロック毎
に出力する。ゲートアレー11に入力される周波数設定デ
ータは送信される信号の搬送周波数を設定するデータで
ある。12は同じく周波数設定データの累積加算値をクロ
ック毎に出力し、第１正弦波ROM13に格納されている正
弦波振幅データを読み出して変調波とする変調波説明用
ゲートアレーである。第１正弦波ROM13は変調波設定用
ゲートアレー12の出力のアドレスにより読み出された変
調波Dnを出力する。14は第１正弦波ROM13の出力Dnと１
クロック前に読み出された出力Dn-1との差の信号Ｄαを
出力する減算器である。
11は第２図に示すゲートアレー１と同様な動作をする搬
送波設定用ゲートアレーで、周波数設定データ入力の指
定する周波数を読み出すためのアドレスDCをクロック毎
に出力する。ゲートアレー11に入力される周波数設定デ
ータは送信される信号の搬送周波数を設定するデータで
ある。12は同じく周波数設定データの累積加算値をクロ
ック毎に出力し、第１正弦波ROM13に格納されている正
弦波振幅データを読み出して変調波とする変調波説明用
ゲートアレーである。第１正弦波ROM13は変調波設定用
ゲートアレー12の出力のアドレスにより読み出された変
調波Dnを出力する。14は第１正弦波ROM13の出力Dnと１
クロック前に読み出された出力Dn-1との差の信号Ｄαを
出力する減算器である。
15は減算器14の出力Ｄαと設定した変調指数ｎが入力
され、その積を出力する乗算器で、その出力nDαは加算
器16に入力される。加算器16は搬送波ゲートアレー11の
出力DCと乗算器15の出力nDαとが入力されて加算し、第
２正弦波ROM17の読み出しアドレスＤβを出力する。第
２正弦波ROM17はアドレスＤβにより読み出されて搬送
波が位相変調された変調信号が出力される。18は第２正
弦波ROM17のディジタル信号出力をアナログ信号に変換
するDA変換器、19は前記各部の動作基準のためのクロッ
クを発生するクロック発生器である。
され、その積を出力する乗算器で、その出力nDαは加算
器16に入力される。加算器16は搬送波ゲートアレー11の
出力DCと乗算器15の出力nDαとが入力されて加算し、第
２正弦波ROM17の読み出しアドレスＤβを出力する。第
２正弦波ROM17はアドレスＤβにより読み出されて搬送
波が位相変調された変調信号が出力される。18は第２正
弦波ROM17のディジタル信号出力をアナログ信号に変換
するDA変換器、19は前記各部の動作基準のためのクロッ
クを発生するクロック発生器である。
次に上記のように構成された実施例の動作を説明す
る。搬送波の周波数設定データを搬送波設定用ゲートア
レー11に入力する。搬送波設定用ゲートアレー11は周波
数設定データの累積加算値であるDCを出力し、加算器16
に入力する。
る。搬送波の周波数設定データを搬送波設定用ゲートア
レー11に入力する。搬送波設定用ゲートアレー11は周波
数設定データの累積加算値であるDCを出力し、加算器16
に入力する。
一方変調波設定用ゲートアレー12には変調波の周波数
設定データが入力され、変調波周波数の信号を読み出す
ためのアドレスを出力し、第１正弦波ROM13は前記アド
レスによって正弦波データDnを出力する。Dnは減算器14
に入力され、１クロック前に出力された第１正弦波ROM1
3の出力との差のＤαが求められる。Ｄαは次式で表さ
れる。
設定データが入力され、変調波周波数の信号を読み出す
ためのアドレスを出力し、第１正弦波ROM13は前記アド
レスによって正弦波データDnを出力する。Dnは減算器14
に入力され、１クロック前に出力された第１正弦波ROM1
3の出力との差のＤαが求められる。Ｄαは次式で表さ
れる。
ここでθ…DnとDn-1の位相差 （１）式で明らかなように、減算器14の出力Ｄαは入力
Dnを微分した形の信号である。
Dnを微分した形の信号である。
この信号Ｄαは乗算器15に入力されて、変調指数ｎと
の積のnDαが出力され、加算器16には搬送波ゲートアレ
ー11の出力DCと乗算器15の出力nDαとが入力されて加算
し、第２正弦波ROM17の読み出しアドレスＤβを出力す
る。
の積のnDαが出力され、加算器16には搬送波ゲートアレ
ー11の出力DCと乗算器15の出力nDαとが入力されて加算
し、第２正弦波ROM17の読み出しアドレスＤβを出力す
る。
Ｄβ＝DC＋nDα …（２） 第２正弦波ROM17は読み出しアドレスＤβによりに格納
されている振幅データを出力する。この読み出しアドレ
スＤβは（２）式に示すように搬送波のアドレスDCに周
波数設定データによって変化する（１）式に示すＤαが
加算されていて、第２正弦波ROM17の出力は第５図で示
したように搬送波が変調波により位相変調された信号
で、DA変換器18でアナログ信号に変換されて出力され
る。そして、この出力信号の変調度は変調指数ｎによっ
て決められる。
されている振幅データを出力する。この読み出しアドレ
スＤβは（２）式に示すように搬送波のアドレスDCに周
波数設定データによって変化する（１）式に示すＤαが
加算されていて、第２正弦波ROM17の出力は第５図で示
したように搬送波が変調波により位相変調された信号
で、DA変換器18でアナログ信号に変換されて出力され
る。そして、この出力信号の変調度は変調指数ｎによっ
て決められる。
以上、説明したように本実施例によれば、DA変換器か
ら出力されるまではディジタル信号であるため、雑音に
強い位相変調回路が得られ、又、ディジタル回路で構成
されているので、回路を構成する素子のばらつき等によ
る性能の差を生ずることのない位相変調回路を実現する
ことができる。
ら出力されるまではディジタル信号であるため、雑音に
強い位相変調回路が得られ、又、ディジタル回路で構成
されているので、回路を構成する素子のばらつき等によ
る性能の差を生ずることのない位相変調回路を実現する
ことができる。
（考案の効果） 搬送波の周波数設定データと変調波の周波数設定デー
タと変調指数とを指示するだけで、各種の位相変調され
た信号を容易に変更して出力することができる。
タと変調指数とを指示するだけで、各種の位相変調され
た信号を容易に変更して出力することができる。
第１図は本考案の一実施例のブロック図、 第２図は本考案の実施例に用いられるDDSのブロック
図、 第３図はDDSの出力信号の図、 第４図は周波数設定データと出力周波数との関係を示す
図、 第５図はDDSによる位相変調の説明図である。 １…ゲートアレー、２…ROM 3,18…DA変換器 11…搬送波設定用ゲートアレー 12…変調波設定用ゲートアレー 13…第１正弦波ROM 14…減算器、15…乗算器 16…加算器、17…第２正弦波ROM 19…クロック発生器
図、 第３図はDDSの出力信号の図、 第４図は周波数設定データと出力周波数との関係を示す
図、 第５図はDDSによる位相変調の説明図である。 １…ゲートアレー、２…ROM 3,18…DA変換器 11…搬送波設定用ゲートアレー 12…変調波設定用ゲートアレー 13…第１正弦波ROM 14…減算器、15…乗算器 16…加算器、17…第２正弦波ROM 19…クロック発生器
Claims (1)
- 【請求項１】搬送波の周波数設定データと変調波の周波
数設定データと変調指数とを入力することにより位相変
調された信号を出力することができる位相変調回路であ
って、 前記搬送波の周波数設定データを入力し、クロック毎
に、周波数設定データを累積加算し加算結果を出力する
搬送波設定用のゲートアレー（11）と、 前記変調波の周波数設定データを入力し、クロック毎
に、周波数設定データを累積加算し加算結果を出力する
変調波設定用のゲートアレー（12）と、 該変調設定用のゲートアレー（12）の出力をアドレスと
して格納されている正弦波データがクロック毎に読み出
される第１の正弦波メモリ（13）と、 該第１の正弦波メモリ（13）の出力正弦波データと１ク
ロック前に出力された正弦波データとの差を求める減算
器（14）と、 前記変調指数と前記減算器（14）の出力データとの積を
求める乗算器（15）と、 前記搬送波設定用のゲートアレー（11）の出力と前記乗
算器（15）の出力とを加算して出力する加算器（16）
と、 該加算器（16）の出力を読み出しアドレスとして位相変
調された信号を出力する正弦波振幅データが格納されて
いる第２の正弦波メモリ（17）と、 該第２の正弦波メモリ（17）の出力のディジタル信号を
アナログ信号に変換して出力するDA変換器（18）とを具
備することを特徴とする位相変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990014353U JP2503568Y2 (ja) | 1990-02-16 | 1990-02-16 | 位相変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990014353U JP2503568Y2 (ja) | 1990-02-16 | 1990-02-16 | 位相変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03105053U JPH03105053U (ja) | 1991-10-31 |
| JP2503568Y2 true JP2503568Y2 (ja) | 1996-07-03 |
Family
ID=31517724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990014353U Expired - Lifetime JP2503568Y2 (ja) | 1990-02-16 | 1990-02-16 | 位相変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503568Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4426420B2 (ja) * | 2004-10-21 | 2010-03-03 | 株式会社日立製作所 | 電磁波送信装置及びそれを用いた核磁気共鳴分析装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881364A (ja) * | 1981-11-11 | 1983-05-16 | Yokogawa Hewlett Packard Ltd | デイジタル位相領域振幅変調装置 |
-
1990
- 1990-02-16 JP JP1990014353U patent/JP2503568Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03105053U (ja) | 1991-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428643A (en) | Method of, and transmitter for, transmitting a digital signal | |
| JPH0631990B2 (ja) | 波形の補間装置 | |
| US4560961A (en) | Method and means for generating pulse compression pulses | |
| JP2503568Y2 (ja) | 位相変調回路 | |
| US4766795A (en) | Tone synthesis method using modulation operation for an electronic musical instrument | |
| US3617941A (en) | Table look-up modulator | |
| GB2118384A (en) | Digital amplitude modulator | |
| KR840001025A (ko) | Am스테레오 송신기 | |
| EP0078857A1 (en) | Digital amplitude modulating circuitry | |
| KR970007880B1 (ko) | 디지탈 주파수변조기 | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| JPS61208303A (ja) | デジタル変調波形発生器 | |
| JPH0340527B2 (ja) | ||
| JPS5513504A (en) | Phase modulation system | |
| JPS6329287Y2 (ja) | ||
| JPS60141094A (ja) | クロミナンス信号発生回路配置 | |
| JPH0360502A (ja) | ディジタル式ｆｍ変調器 | |
| JPH07193605A (ja) | 多値変調回路 | |
| JP2575057B2 (ja) | Ｆｍ変調器 | |
| JPH08265381A (ja) | 直交変調装置 | |
| JPS58133199U (ja) | 楽音合成装置 | |
| JPH10191372A (ja) | カラー映像信号合成装置の副搬送波生成回路 | |
| JPH0760178B2 (ja) | クラッタシミュレータ | |
| JPH052017B2 (ja) | ||
| JPH052437U (ja) | デジタルシンセサイザ |