JP2503263B2 - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法Info
- Publication number
- JP2503263B2 JP2503263B2 JP29569288A JP29569288A JP2503263B2 JP 2503263 B2 JP2503263 B2 JP 2503263B2 JP 29569288 A JP29569288 A JP 29569288A JP 29569288 A JP29569288 A JP 29569288A JP 2503263 B2 JP2503263 B2 JP 2503263B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- buried layer
- type
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体発光装置の製造方法に関し、さらに詳しく言え
ば、凸部の活性領域に隣接する側部に多層の埋込層を形
成する半導体発光装置の製造方法に関し、 該埋込層を経て流れるリーク電流を抑制して発光効率
の向上を図ることを目的とし、 ｐ型InP基板上に、ｐ型InP第１クラッド層とInGaAs又
はInGaAsP活性層とｎ型InP第２クラッド層とからなる凸
部を形成する工程と、該凸部に隣接する側部に、ｐ型In
P第１埋込層を、第１の成長溶液の過冷却度で液相エピ
タキシャル成長する工程と、ｎ型InP第２埋込層を、該
第１の成長溶液の過冷却度よりも小さい第２の成長溶液
の過冷却度で液相エピタキシャル成長する工程と、ｐ型
InP第３埋込層を、該第２の成長溶液の過冷却度よりも
大きい第３の成長溶液の過冷却度で液相エピタキシャル
成長する工程を含み構成する。
ば、凸部の活性領域に隣接する側部に多層の埋込層を形
成する半導体発光装置の製造方法に関し、 該埋込層を経て流れるリーク電流を抑制して発光効率
の向上を図ることを目的とし、 ｐ型InP基板上に、ｐ型InP第１クラッド層とInGaAs又
はInGaAsP活性層とｎ型InP第２クラッド層とからなる凸
部を形成する工程と、該凸部に隣接する側部に、ｐ型In
P第１埋込層を、第１の成長溶液の過冷却度で液相エピ
タキシャル成長する工程と、ｎ型InP第２埋込層を、該
第１の成長溶液の過冷却度よりも小さい第２の成長溶液
の過冷却度で液相エピタキシャル成長する工程と、ｐ型
InP第３埋込層を、該第２の成長溶液の過冷却度よりも
大きい第３の成長溶液の過冷却度で液相エピタキシャル
成長する工程を含み構成する。
本発明は、半導体発光装置の製造方法に関し、さらに
詳しく言えば、凸部の活性領域に隣接する側部に多層の
埋込層を形成する半導体発光装置の製造方法に関する。
詳しく言えば、凸部の活性領域に隣接する側部に多層の
埋込層を形成する半導体発光装置の製造方法に関する。
活性領域の側部に多層の埋込層を有する半導体装置
は、高温環境においても、リーク電流が小さく、発光効
率が良いので、光通信システムへの用途に広がりつつあ
る。
は、高温環境においても、リーク電流が小さく、発光効
率が良いので、光通信システムへの用途に広がりつつあ
る。
半導体発光装置には、高温環境においてリーク電流が
少ないと言う経験的理由から、ｎ型InP基板よりもｐ型I
nP基板が多用されている。
少ないと言う経験的理由から、ｎ型InP基板よりもｐ型I
nP基板が多用されている。
ところで、多層の埋込層を形成するには種々の方法が
ある。
ある。
しかし、これらの方法により、形成された埋込層は、
リーク電流を抑制するには一長一短があり、更にリーク
電流を抑制するのに適した埋込層の形成方法が望まれて
いる。
リーク電流を抑制するには一長一短があり、更にリーク
電流を抑制するのに適した埋込層の形成方法が望まれて
いる。
以下、図を参照しながら２つの従来方法を説明する。
（１）第５図は、従来の製造方法によって作成された埋
込型半導体発光装置の断面図であり、特願昭60-044640
号において提案されたものである。
込型半導体発光装置の断面図であり、特願昭60-044640
号において提案されたものである。
先ず、InP基板101上にInP第１クラッド層102とInGaAs
P活性層108とInP第２クラッド層109とを順次形成した
後、全面にSiO2膜（不図示）を形成し、パターニングす
る。
P活性層108とInP第２クラッド層109とを順次形成した
後、全面にSiO2膜（不図示）を形成し、パターニングす
る。
しかる後、残存したSiO2膜をマスクとしてメサエッチ
ングを行い活性領域の凸部を形成する。
ングを行い活性領域の凸部を形成する。
しかる後、該凸部に隣接する側部にInPよりなるｐ型
第１埋込層103,n型第２埋込層104およびｐ型第３埋込層
105を順次液相エピタキシャル（LPE:Liquid Phase Epit
axial）成長する。
第１埋込層103,n型第２埋込層104およびｐ型第３埋込層
105を順次液相エピタキシャル（LPE:Liquid Phase Epit
axial）成長する。
ここで、ｎ型第２埋込層104は、上下をｐ型不純物層
により囲まれているため、固相拡散によって狭められる
おそれがあるので、ある程度厚く形成する。
により囲まれているため、固相拡散によって狭められる
おそれがあるので、ある程度厚く形成する。
次に、SiO2膜を除去した後、InP第２クラッド層106お
よびInGaAsPコンタクト層107を順次形成すると、第５図
に示す半導体発光装置が完成する。
よびInGaAsPコンタクト層107を順次形成すると、第５図
に示す半導体発光装置が完成する。
ところで、この製造方法によれば、ｎ型第２埋込層10
4の厚さを厚く形成しているので、側部に形成されるpnp
nの寄生サイリスタがオンすることによって発生するリ
ーク電流をおさえることができる。
4の厚さを厚く形成しているので、側部に形成されるpnp
nの寄生サイリスタがオンすることによって発生するリ
ーク電流をおさえることができる。
（２）第６図は、他の従来の製造方法によって作成され
た半導体発光装置の断面図である。
た半導体発光装置の断面図である。
先ず、第５図を用いて説明したようにSiO2膜（不図
示）をマスクとして活性領域の凸部を形成する。
示）をマスクとして活性領域の凸部を形成する。
しかる後、該凸部に隣接する側部に、InPよりなる高
濃度p+型第１埋込層110よりも低濃度のｎ型第２埋込層1
04および第１埋込層110と同じ濃度をもつp+型第３埋込
層111を順次LPE成長する。
濃度p+型第１埋込層110よりも低濃度のｎ型第２埋込層1
04および第１埋込層110と同じ濃度をもつp+型第３埋込
層111を順次LPE成長する。
次に、第１埋込層110および第３埋込層111のｐ型不純
物を、ｎ型第２埋込層104に熱拡散して固相拡散層131を
形成し、同図のＢ部をｐ型化する。
物を、ｎ型第２埋込層104に熱拡散して固相拡散層131を
形成し、同図のＢ部をｐ型化する。
しかる後、SiO2膜を除去した後、InP第３クラッド層1
06およびInGaAsPコンタクト層107を順次形成すると、第
６図に示す半導体発光装置が完成する。
06およびInGaAsPコンタクト層107を順次形成すると、第
６図に示す半導体発光装置が完成する。
ところで、この製造方法によれば、ｎ型第２埋込層10
4のＢ部は、ｐ型に反転しているので、ｎ型第２クラッ
ド層106に直接接触することはない。
4のＢ部は、ｐ型に反転しているので、ｎ型第２クラッ
ド層106に直接接触することはない。
従ってレーザ発振動作のために、順バイアスしたと
き、p+型第１埋込層110とｎ型第２埋込層104とによって
形成されるpn接合およびｎ型第２埋込層104を経てｎ型
第２クラッド層106に流れるリーク電流を抑制すること
ができる。
き、p+型第１埋込層110とｎ型第２埋込層104とによって
形成されるpn接合およびｎ型第２埋込層104を経てｎ型
第２クラッド層106に流れるリーク電流を抑制すること
ができる。
しかし、第５図で示す第１の従来方法によると、凸部
を形成するためのメサエッチングの際、マスクとして用
いるSiO2膜の下には、サイドエッチングにより半導体が
除去され空間が生じている。従って、第２埋込層104の
厚さを厚くつけようとすると、SiO2膜の下の凸部側面に
も第２埋込層104が成長し、次に第３埋込層105を成長し
ても、SiO2膜の直下の第２埋込層104上には成長しな
い。このため、SiO2膜を除去して次の第２クラッド層10
6を成長したとき、該第２クラッド層106と第２埋込層10
4とが接触する（同図Ａ部）。
を形成するためのメサエッチングの際、マスクとして用
いるSiO2膜の下には、サイドエッチングにより半導体が
除去され空間が生じている。従って、第２埋込層104の
厚さを厚くつけようとすると、SiO2膜の下の凸部側面に
も第２埋込層104が成長し、次に第３埋込層105を成長し
ても、SiO2膜の直下の第２埋込層104上には成長しな
い。このため、SiO2膜を除去して次の第２クラッド層10
6を成長したとき、該第２クラッド層106と第２埋込層10
4とが接触する（同図Ａ部）。
従って、レーザ発振動作のとき、すなわちInP基板101
に正電圧を、コンタクト層107に負電圧をかけたとき、
ｐ型第１埋込層103とｎ型第２埋込層104とで形成される
pn接合およびＡ部を経由して、ｐ型InP基板101とｎ型In
GaAsPコンタクト層107との間にリーク電流が流れるとい
う問題が生じる。
に正電圧を、コンタクト層107に負電圧をかけたとき、
ｐ型第１埋込層103とｎ型第２埋込層104とで形成される
pn接合およびＡ部を経由して、ｐ型InP基板101とｎ型In
GaAsPコンタクト層107との間にリーク電流が流れるとい
う問題が生じる。
また、第６図に示す第２の従来方法によると、Ｂ部を
ｐ型に反転してリーク電流を減らすことができるが、ｎ
型第２埋込層104の平坦部の厚さが薄くなり、場合によ
っては殆ど全てｐ型化してしまう。
ｐ型に反転してリーク電流を減らすことができるが、ｎ
型第２埋込層104の平坦部の厚さが薄くなり、場合によ
っては殆ど全てｐ型化してしまう。
このため、側部に形成されるp+np+nの寄生サイリスタ
のゲインが増し、サイリスタがオンしやすくなって、こ
の点からリーク電流が増えるという問題がある。
のゲインが増し、サイリスタがオンしやすくなって、こ
の点からリーク電流が増えるという問題がある。
そこで、本発明は、上記問題点に鑑みて創作されたも
のであり、多層の埋込層を液相エピタキシャル成長する
際、成長溶液の過冷却度を調整することにより各埋込層
を所定の形状に作成し、埋込層を経て流れるリーク電流
を抑制することを可能とする半導体発光装置の製造方法
の提供を目的とするものである。
のであり、多層の埋込層を液相エピタキシャル成長する
際、成長溶液の過冷却度を調整することにより各埋込層
を所定の形状に作成し、埋込層を経て流れるリーク電流
を抑制することを可能とする半導体発光装置の製造方法
の提供を目的とするものである。
上記目的は、ｐ型InP基板１上に、ｐ型InP第１クラッ
ド層２とInGaAs又はInGaAsP活性層８とｎ型InP第２クラ
ッド層９とからなる凸部を形成する工程と、該凸部に隣
接する側部に、ｐ型InP第１埋込層３を、第１の成長溶
液の過冷却度で液相エピタキシャル成長する工程と、ｎ
型InP第２埋込層４を、該第１の成長溶液の過冷却度よ
りも小さい第２の成長溶液の過冷却度で液相エピタキシ
ャル成長する工程と、ｐ型InP第３埋込層５を、該第２
の成長溶液の過冷却度よりも大きい第３の成長溶液の過
冷却度で液相エピタキシャル成長する工程を含むことを
特徴とする半導体発光装置の製造方法によって達成され
る。
ド層２とInGaAs又はInGaAsP活性層８とｎ型InP第２クラ
ッド層９とからなる凸部を形成する工程と、該凸部に隣
接する側部に、ｐ型InP第１埋込層３を、第１の成長溶
液の過冷却度で液相エピタキシャル成長する工程と、ｎ
型InP第２埋込層４を、該第１の成長溶液の過冷却度よ
りも小さい第２の成長溶液の過冷却度で液相エピタキシ
ャル成長する工程と、ｐ型InP第３埋込層５を、該第２
の成長溶液の過冷却度よりも大きい第３の成長溶液の過
冷却度で液相エピタキシャル成長する工程を含むことを
特徴とする半導体発光装置の製造方法によって達成され
る。
第４図に示すように、LPE法による結晶成長の過冷却
度（ΔＴ）は、成長溶液の成分比に依存する過冷却度
（ΔT0）の他に、被堆積部の幾何学的形状に依存する過
冷却度（ΔT1）を含み、 ΔＴ＝ΔT0±ΔT1で表される。
度（ΔＴ）は、成長溶液の成分比に依存する過冷却度
（ΔT0）の他に、被堆積部の幾何学的形状に依存する過
冷却度（ΔT1）を含み、 ΔＴ＝ΔT0±ΔT1で表される。
ここで、正の符号は凹形状の所に結晶成長する場合
を、負の符号は凸形状の所に結晶成長する場合を示して
いる。
を、負の符号は凸形状の所に結晶成長する場合を示して
いる。
ところで、全体の過冷却度ΔＴに与える形状に依存す
る過冷却度（ΔT1）の影響は、ΔT0の大きさによって異
なる。本発明はこれを利用するものである。
る過冷却度（ΔT1）の影響は、ΔT0の大きさによって異
なる。本発明はこれを利用するものである。
すなわち、本発明では、ｐ型InP第１埋込層を成長す
るときは、ΔT0を大きくして相対的にΔT1の寄与を小さ
くする。これによりｐ型InP第１埋込層が、凸部側面お
よびこれに隣接する平坦な部分にほぼ均一の膜厚で形成
される。
るときは、ΔT0を大きくして相対的にΔT1の寄与を小さ
くする。これによりｐ型InP第１埋込層が、凸部側面お
よびこれに隣接する平坦な部分にほぼ均一の膜厚で形成
される。
また、ｎ型InP第２埋込層を成長するときは、ΔT0を
小さくしてΔT1の寄与を大きくする。これにより、ｎ型
InP第２埋込層が、主として平坦な部分に厚く結晶成長
し、凸部側面にはあまり成長しない。
小さくしてΔT1の寄与を大きくする。これにより、ｎ型
InP第２埋込層が、主として平坦な部分に厚く結晶成長
し、凸部側面にはあまり成長しない。
更にｐ型InP第３埋込層を成長するときは、ΔT0を大
きくしてΔT1の寄与を小さくする。これにより、ｐ型In
P第３埋込層が、凸部側面およびこれに隣接する平坦な
部分にほぼ均一の膜厚で形成される。
きくしてΔT1の寄与を小さくする。これにより、ｐ型In
P第３埋込層が、凸部側面およびこれに隣接する平坦な
部分にほぼ均一の膜厚で形成される。
この結果、凸部の側部でｐ型InP第３埋込層はｐ型InP
第１埋込層に接触し、ｎ型InP第２埋込層を完全に囲む
ことができる。
第１埋込層に接触し、ｎ型InP第２埋込層を完全に囲む
ことができる。
従って、 ｎ型InP第２埋込層とｎ型InP第２クラッド層とは直
接接触することがないので、レーザ発振動作のために順
バイアスするとき、従来例ではｐ型InP第１埋込層とｎ
型InP第２埋込層とによって形成されるpn接合およびｎ
型InP第２埋込層を介してｎ型InP第２クラッド層に流れ
ていたリーク電流を抑制することができる。
接接触することがないので、レーザ発振動作のために順
バイアスするとき、従来例ではｐ型InP第１埋込層とｎ
型InP第２埋込層とによって形成されるpn接合およびｎ
型InP第２埋込層を介してｎ型InP第２クラッド層に流れ
ていたリーク電流を抑制することができる。
また、ｎ型InP第２埋込層を厚く形成しているの
で、各埋込層によって形成される寄生サイリスタをオン
しにくくすることができる。このため、寄生サイリスタ
がオンすることによって発生するリーク電流を抑制する
ことができる。
で、各埋込層によって形成される寄生サイリスタをオン
しにくくすることができる。このため、寄生サイリスタ
がオンすることによって発生するリーク電流を抑制する
ことができる。
〔実施例〕 以下、図を参照しながら本発明の実施例について、説明
する。
する。
第１図（ａ）〜（ｆ）は、本発明の一実施例の活性領域
の凸部を有する埋込型半導体発光装置の製造工程を示す
断面図である。
の凸部を有する埋込型半導体発光装置の製造工程を示す
断面図である。
先ず、同図（ａ）に示すように、ｐ型InP基板１上にL
PE法により、ｐ型InP第１クラッド層２、ノンドープのI
nGaAsP活性層８、ｎ型InP第２クラッド層９を順次形成
する。
PE法により、ｐ型InP第１クラッド層２、ノンドープのI
nGaAsP活性層８、ｎ型InP第２クラッド層９を順次形成
する。
この後、例えばプラズマCVD法によりSiO2膜を堆積
し、パターニングしてSiO2膜21を形成する。このSiO2膜
21は、後工程において、活性領域のメサエッチングのマ
スクとしておよび液相エピタキシャル成長を阻止するマ
スクとして使用される。
し、パターニングしてSiO2膜21を形成する。このSiO2膜
21は、後工程において、活性領域のメサエッチングのマ
スクとしておよび液相エピタキシャル成長を阻止するマ
スクとして使用される。
次に同図（ｂ）に示すように、SiO2膜21をマスクとし
て臭素系のエッチング液を用いてメサエッチングし、ｎ
型InP第２クラッド層９、ノンドープInGaAsP活性層８、
ｐ型InPバッファ層２からなる凸部を形成する。
て臭素系のエッチング液を用いてメサエッチングし、ｎ
型InP第２クラッド層９、ノンドープInGaAsP活性層８、
ｐ型InPバッファ層２からなる凸部を形成する。
次に同図（ｃ）〜（ｅ）に示すように、３層のInPか
らなる各埋込層およびカバー層を形成する工程を説明す
るが、液相エピタキシャル成長装置を示す第２図、本発
明の液相エピタキシャル成長時の温度プロファイルを示
す第３図およびInPの液相線（固相−液相飽和曲線）を
示す第４図を併せて参照しながら詳細に説明する。
らなる各埋込層およびカバー層を形成する工程を説明す
るが、液相エピタキシャル成長装置を示す第２図、本発
明の液相エピタキシャル成長時の温度プロファイルを示
す第３図およびInPの液相線（固相−液相飽和曲線）を
示す第４図を併せて参照しながら詳細に説明する。
第２図は、昇温状態における液相エピタキシャル成長
装置の要部を示す断面図であり、溶液ホルダー252に
は、第１埋込層を形成するためのZnを混合したｐ型InP
溶液203、第２埋込層を形成するためのTeを混合したｎ
型InP溶液204、第３埋込層を形成するためのZnを混合し
たｐ型InP溶液205、カバー層を形成するためのTeを混合
したｎ型InP溶液210がそれぞれ保持されている。
装置の要部を示す断面図であり、溶液ホルダー252に
は、第１埋込層を形成するためのZnを混合したｐ型InP
溶液203、第２埋込層を形成するためのTeを混合したｎ
型InP溶液204、第３埋込層を形成するためのZnを混合し
たｐ型InP溶液205、カバー層を形成するためのTeを混合
したｎ型InP溶液210がそれぞれ保持されている。
また、カーボンからなる基板ホルダー251には、第１
図（ｂ）のメサエッチングの完了した被堆積ウエーハ25
3が格納されている。
図（ｂ）のメサエッチングの完了した被堆積ウエーハ25
3が格納されている。
ところで、第４図に示すように、本発明の場合、第１
図埋込層おび第３埋込層を成長するためのｐ型InP溶液
は、同図のC2で示される成分比に調整され、成長温度
（TG）において、固相−液相飽和曲線に対して10℃の過
冷却度（ΔT0）をもつように設定されている。また、第
２埋込層を成長するためのｎ型InP溶液204は、成分比
C1，ΔT0＝５℃をもつように設定されている。
図埋込層おび第３埋込層を成長するためのｐ型InP溶液
は、同図のC2で示される成分比に調整され、成長温度
（TG）において、固相−液相飽和曲線に対して10℃の過
冷却度（ΔT0）をもつように設定されている。また、第
２埋込層を成長するためのｎ型InP溶液204は、成分比
C1，ΔT0＝５℃をもつように設定されている。
一般に、結晶成長の過冷却度（ΔＴ）は、成長溶液の
成分比に依存する過冷却度（ΔT0）の他に、被堆積部の
幾何学的形状に依存する過冷却度（ΔT1）を含み、 ΔＴ＝ΔT0±ΔT1で表され、過冷却度が大きいと結晶
が成長しやすい（成長速度が早くなる）。
成分比に依存する過冷却度（ΔT0）の他に、被堆積部の
幾何学的形状に依存する過冷却度（ΔT1）を含み、 ΔＴ＝ΔT0±ΔT1で表され、過冷却度が大きいと結晶
が成長しやすい（成長速度が早くなる）。
ここで、正の符号は凹形状の所に結晶成長する場合
を、負の符号は凸形状の所に結晶成長する場合を示して
いる。
を、負の符号は凸形状の所に結晶成長する場合を示して
いる。
従って、ΔT0を調整することにより、形状による効果
を大きくしたり、小さくすることができる。
を大きくしたり、小さくすることができる。
さて、第２図の本発明の液相成長装置は、第３図に示
す温度プロファイルに従って運転される。すなわち、ま
ずInPの各固体を入れた溶液ホルダー252を昇温して各固
体を溶融した後、降温を始め、TGが600℃に達するtGの
時点で基板ホルダーを右に移動し、被堆積ウエハ253を
ｐ型InP溶液203と接触させて、結晶成長を開始する。
す温度プロファイルに従って運転される。すなわち、ま
ずInPの各固体を入れた溶液ホルダー252を昇温して各固
体を溶融した後、降温を始め、TGが600℃に達するtGの
時点で基板ホルダーを右に移動し、被堆積ウエハ253を
ｐ型InP溶液203と接触させて、結晶成長を開始する。
溶液203は、形状の効果が小さくなるように、ΔT0を1
0℃に設定しているため、第１図（ｃ）に示すように、
凸部の側面と該凸部に隣接する側部とに均一にｐ型InP
第１埋込層３（Znドープ，不純物濃度４×1017cm-3，厚
さ0.2μｍ）が成長する。
0℃に設定しているため、第１図（ｃ）に示すように、
凸部の側面と該凸部に隣接する側部とに均一にｐ型InP
第１埋込層３（Znドープ，不純物濃度４×1017cm-3，厚
さ0.2μｍ）が成長する。
次に、基板ホルダー251を更に右に移動し、被堆積ウ
エハ253をｎ型InP溶液204に接触させて結晶成長を開始
する。このとき、溶液204は、ΔT0を溶液203の場合より
も小さく５℃に設定しているので、形状効果は大きくな
る。
エハ253をｎ型InP溶液204に接触させて結晶成長を開始
する。このとき、溶液204は、ΔT0を溶液203の場合より
も小さく５℃に設定しているので、形状効果は大きくな
る。
このため、第１図（ｄ）に示すように、ｎ型InP第２
埋込層４（Teドープ，不純物濃度２×1018，厚さ0.3μ
ｍ）は凸部側面にはあまり成長せず、凹形状の側部に成
長する。
埋込層４（Teドープ，不純物濃度２×1018，厚さ0.3μ
ｍ）は凸部側面にはあまり成長せず、凹形状の側部に成
長する。
次に、被堆積ウエハ253をｐ型InP溶液205に接触させ
てｐ型InP第３埋込層５（Znドープ，不純物濃度４×10
17cm-3，厚さ0.5μｍ）を成長するが、ΔT0＝10℃に設
定されているため、形状による効果は小さくなり、第１
図（ｅ）に示すように、均一に成長する。
てｐ型InP第３埋込層５（Znドープ，不純物濃度４×10
17cm-3，厚さ0.5μｍ）を成長するが、ΔT0＝10℃に設
定されているため、形状による効果は小さくなり、第１
図（ｅ）に示すように、均一に成長する。
この結果、ｎ型InP第２埋込層４は、ｐ型InP第１埋込
層３およびｐ型InP第３埋込層５により完全に囲まれ
る。
層３およびｐ型InP第３埋込層５により完全に囲まれ
る。
続いて、被堆積ウエハ253をｎ型InP溶液210に接触さ
せてｎ型InPカバー層10（Teドープ，不純物濃度１×10
18cm-3，厚さ0.1μｍ）を成長する。このカバー層10
は、後に形成する厚いｎ型InP第３クラッド層の成長の
際、ｐ型第３埋込層５に与える熱歪みの影響を緩和する
ために形成される。
せてｎ型InPカバー層10（Teドープ，不純物濃度１×10
18cm-3，厚さ0.1μｍ）を成長する。このカバー層10
は、後に形成する厚いｎ型InP第３クラッド層の成長の
際、ｐ型第３埋込層５に与える熱歪みの影響を緩和する
ために形成される。
次に、第１図（ｆ）に示すように、SiO2膜21を除去し
た後、ｎ型InP第３クラッド層６とｎ型InGaAsPコンタク
ト層７を順次形成する。この後、金／ゲルマニウム／ニ
ッケル合金のＮ電極11と金／亜鉛の合金からなるＰ電極
12を形成すると、本発明の実施例に係る埋込型半導体発
光装置が完成する。
た後、ｎ型InP第３クラッド層６とｎ型InGaAsPコンタク
ト層７を順次形成する。この後、金／ゲルマニウム／ニ
ッケル合金のＮ電極11と金／亜鉛の合金からなるＰ電極
12を形成すると、本発明の実施例に係る埋込型半導体発
光装置が完成する。
このように本発明の実施例の製造方法によれば、第１
図（ｅ）に示すように、ｎ型InP第２埋込層４は、ｐ型I
nP第１埋込層３およびｐ型InP第３埋込層５により分離
されるため、ｎ型InP第２埋込層４とｎ型InP第３クラッ
ド層６とは直接接触しない。このため、レーザ発振動作
のためにＰ電極とＮ電極との間に順バイアスするとき、
従来例ではｐ型InP第１埋込層３とｎ型InP第２埋込層４
とによって形成されるpn接合および該ｎ型InP第２埋込
層４を介してｎ型InP第３クラッド層６に流れていたリ
ーク電流を抑制することができる。
図（ｅ）に示すように、ｎ型InP第２埋込層４は、ｐ型I
nP第１埋込層３およびｐ型InP第３埋込層５により分離
されるため、ｎ型InP第２埋込層４とｎ型InP第３クラッ
ド層６とは直接接触しない。このため、レーザ発振動作
のためにＰ電極とＮ電極との間に順バイアスするとき、
従来例ではｐ型InP第１埋込層３とｎ型InP第２埋込層４
とによって形成されるpn接合および該ｎ型InP第２埋込
層４を介してｎ型InP第３クラッド層６に流れていたリ
ーク電流を抑制することができる。
またｎ型InP第２埋込層４を厚く形成しているので、
ｐ型InP第１埋込層3,n型InP第２埋込層4,p型InP第３埋
込層５およびｎ型InP第３クラッド層６で構成される寄
生サイリスタをオンしにくくすることができる。
ｐ型InP第１埋込層3,n型InP第２埋込層4,p型InP第３埋
込層５およびｎ型InP第３クラッド層６で構成される寄
生サイリスタをオンしにくくすることができる。
このようにして、埋込層側を経て流れるリーク電流を
少なくすることができる。従って、高温環境下において
も、発光効率をおとすことなく安定動作が得られる。
少なくすることができる。従って、高温環境下において
も、発光効率をおとすことなく安定動作が得られる。
なお、上記の説明では結晶成長する際、ｐ型InP第１
埋込層３およびｐ型InP第３埋込層５のΔT0を10℃、ｎ
型InP第２埋込層４のΔT0を５℃に設定したが、これに
限定するものではない。
埋込層３およびｐ型InP第３埋込層５のΔT0を10℃、ｎ
型InP第２埋込層４のΔT0を５℃に設定したが、これに
限定するものではない。
また、活性層としてInGaAsPを用いたが、InGaAsを用
いてもよい。
いてもよい。
以上説明したように、本発明によれば、ｎ型第２埋込
層とｎ型第３クラッド層とは直接接触することがないの
で、レーザ発振動作のために順バイアスするとき、従来
例ではｐ型第１埋込層とｎ型第２埋込層とによって形成
されるpn接合およびｎ型第２埋込層を介してｎ型第３ク
ラッド層に流れていたリーク電流を小さくすることがで
きる。
層とｎ型第３クラッド層とは直接接触することがないの
で、レーザ発振動作のために順バイアスするとき、従来
例ではｐ型第１埋込層とｎ型第２埋込層とによって形成
されるpn接合およびｎ型第２埋込層を介してｎ型第３ク
ラッド層に流れていたリーク電流を小さくすることがで
きる。
また、ｎ型第２埋込層を厚く形成しているので、各埋
込層によって形成される寄生サイリスタをオンしにくく
することができる。このため、寄生サイリスタがオンす
ることによって発生するリーク電流を抑制することがで
きる。
込層によって形成される寄生サイリスタをオンしにくく
することができる。このため、寄生サイリスタがオンす
ることによって発生するリーク電流を抑制することがで
きる。
これにより、リーク電流の抑制と寄生サイリスタの動
作の抑制を同時に行えるので、高温環境においても発光
効率が良好で安定した高出力の半導体発光装置装置を得
ることができる。
作の抑制を同時に行えるので、高温環境においても発光
効率が良好で安定した高出力の半導体発光装置装置を得
ることができる。
第１図（ａ）〜（ｆ）は、本発明の一実施例の製造方法
を説明する断面図、 第２図は、液相エピタキシャル成長装置を示す図、 第３図は、液相エピタキシャル成長時の温度プロファイ
ルを示す図、 第４図は、InPの液相線（固相−液相飽和曲線）を示す
図、 第５図は、従来例の製造方法によって作製された埋込型
半導体発光装置の断面図、 第６図は、他の従来例の製造方法によって作製された埋
込型半導体発光装置の断面図である。 （符号の説明） 1,101……ｐ型InP基板、2,102……ｐ型InP第１クラッド
層、3,103……ｐ型InP第１埋込層、4,104……ｎ型InP第
２埋込層、5,105……ｐ型InP第３埋込層、6,106……ｎ
型InP第３クッラド層、7,107……ｎ型InGaAsPコンタク
ト層、8,108……ノンドープInGaAsP活性層、9,109……
ｎ型InP第２クラッド層、10……ｎ型InPカバー層、11…
…Ｐ電極、12……Ｎ電極、21……SiO2膜、110……p+型I
nP第１埋込層、111……p+型InP第３埋込層、131……ｐ
型固相拡散層、203,205……ｐ型InP溶液、204,210……
ｎ型InP溶液、251……基板ホルダー、252……溶液ホル
ダー、253……被堆積ウエハ。
を説明する断面図、 第２図は、液相エピタキシャル成長装置を示す図、 第３図は、液相エピタキシャル成長時の温度プロファイ
ルを示す図、 第４図は、InPの液相線（固相−液相飽和曲線）を示す
図、 第５図は、従来例の製造方法によって作製された埋込型
半導体発光装置の断面図、 第６図は、他の従来例の製造方法によって作製された埋
込型半導体発光装置の断面図である。 （符号の説明） 1,101……ｐ型InP基板、2,102……ｐ型InP第１クラッド
層、3,103……ｐ型InP第１埋込層、4,104……ｎ型InP第
２埋込層、5,105……ｐ型InP第３埋込層、6,106……ｎ
型InP第３クッラド層、7,107……ｎ型InGaAsPコンタク
ト層、8,108……ノンドープInGaAsP活性層、9,109……
ｎ型InP第２クラッド層、10……ｎ型InPカバー層、11…
…Ｐ電極、12……Ｎ電極、21……SiO2膜、110……p+型I
nP第１埋込層、111……p+型InP第３埋込層、131……ｐ
型固相拡散層、203,205……ｐ型InP溶液、204,210……
ｎ型InP溶液、251……基板ホルダー、252……溶液ホル
ダー、253……被堆積ウエハ。
Claims (1)
- 【請求項１】ｐ型InP基板（１）上に、ｐ型InP第１クラ
ッド層（２）とInGaAs又はInGaAsP活性層（８）とｎ型I
nP第２クラッド層（９）とからなる凸部を形成する工程
と、 該凸部に隣接する側部に、ｐ型InP第１埋込層（３）
を、第１の成長溶液の過冷却度で液相エピタキシャル成
長する工程と、 ｎ型InP第２埋込層（４）を、該第１の成長溶液の過冷
却度よりも小さい第２の成長溶液の過冷却度で液相エピ
タキシャル成長する工程と、 ｐ型InP第３埋込層（５）を、該第２の成長溶液の過冷
却度よりも大きい第３の成長溶液の過冷却度で液相エピ
タキシャル成長する工程を含むことを特徴とする半導体
発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29569288A JP2503263B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29569288A JP2503263B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体発光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02140987A JPH02140987A (ja) | 1990-05-30 |
| JP2503263B2 true JP2503263B2 (ja) | 1996-06-05 |
Family
ID=17823940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29569288A Expired - Lifetime JP2503263B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503263B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09237940A (ja) * | 1995-12-28 | 1997-09-09 | Mitsubishi Electric Corp | 半導体装置，及びその製造方法 |
-
1988
- 1988-11-21 JP JP29569288A patent/JP2503263B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02140987A (ja) | 1990-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371968A (en) | Monolithic injection laser arrays formed by crystal regrowth techniques | |
| JP2503263B2 (ja) | 半導体発光装置の製造方法 | |
| JPH08335715A (ja) | エピタキシャルウエハおよびその製造方法 | |
| JPH0136715B2 (ja) | ||
| US5323027A (en) | Light emitting device with double heterostructure | |
| JPH0897466A (ja) | 発光素子 | |
| US4280131A (en) | Pleochroic light emitting diode and method of fabricating the same | |
| US5596592A (en) | Semiconductor laser device | |
| JPH03268360A (ja) | 半導体装置 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JPH02202085A (ja) | 半導体レーザ装置の製造方法 | |
| JPS6215876A (ja) | 半導体発光装置の製造方法 | |
| JP2692971B2 (ja) | 半導体光放出素子 | |
| JP3046161B2 (ja) | アンドープ層を含む半導体装置 | |
| KR910005392B1 (ko) | 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법 | |
| KR940011106B1 (ko) | 반도체 레이저 다이오드의 제조방법 | |
| KR950005492B1 (ko) | InGaAsP/InP레이저 다이오드 및 그 제조방법 | |
| JP3609840B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0571557B2 (ja) | ||
| JPS61168986A (ja) | 半導体発光素子の製造方法 | |
| JPS6244715B2 (ja) | ||
| JPS592382A (ja) | 半導体発光装置 | |
| JPS61168984A (ja) | 半導体レ−ザダイオ−ド | |
| JPH05175548A (ja) | 多層エピタキシャル結晶構造 | |
| JPH01296678A (ja) | 半導体ヘテロ接合の製造方法 |