JP2503183B2 - バス・アダプタ・システム - Google Patents
バス・アダプタ・システムInfo
- Publication number
- JP2503183B2 JP2503183B2 JP5105245A JP10524593A JP2503183B2 JP 2503183 B2 JP2503183 B2 JP 2503183B2 JP 5105245 A JP5105245 A JP 5105245A JP 10524593 A JP10524593 A JP 10524593A JP 2503183 B2 JP2503183 B2 JP 2503183B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- adapter
- computer system
- segment
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
【0001】
【産業上の利用分野】本発明は、コンピュータと周辺装
置との間でデータを転送するためのバス・システムに関
するものである。
置との間でデータを転送するためのバス・システムに関
するものである。
【0002】
【従来の技術】コンピュータと周辺装置間の現在のバス
・システムは、アメリカ規格協会(ANSI)* によっ
て規格化されたSCSI(Small Compute
r System Interface、小型コンピュ
ータ・システム用インターフェース)に代表されるよう
に、可変数の周辺装置を、電気的に接続されたバスを介
して、各装置間の距離及びホスト・コンピュータからの
距離を様々に設定して配置することができ、また、ベー
スバンド・パルス方式でコンピュータとデータ信号を交
換することができる。このようなシステムの多くは、信
号のフィルタリングを必要としないにも関わらず、伝送
信号が鋭いエッジ変化を持つ場合がある。いくつかのシ
ステム構成においては、これらの信号がバスのインピー
ダンス条件のために正確に受信されず、潜在的に不確定
な性質のシステム・エラーを生じることが観察されてい
る。(*ANSIが著作権を有し、出版している文書X
3.131−1986及び草案改訂版X3T9.2/8
6109を参照)
・システムは、アメリカ規格協会(ANSI)* によっ
て規格化されたSCSI(Small Compute
r System Interface、小型コンピュ
ータ・システム用インターフェース)に代表されるよう
に、可変数の周辺装置を、電気的に接続されたバスを介
して、各装置間の距離及びホスト・コンピュータからの
距離を様々に設定して配置することができ、また、ベー
スバンド・パルス方式でコンピュータとデータ信号を交
換することができる。このようなシステムの多くは、信
号のフィルタリングを必要としないにも関わらず、伝送
信号が鋭いエッジ変化を持つ場合がある。いくつかのシ
ステム構成においては、これらの信号がバスのインピー
ダンス条件のために正確に受信されず、潜在的に不確定
な性質のシステム・エラーを生じることが観察されてい
る。(*ANSIが著作権を有し、出版している文書X
3.131−1986及び草案改訂版X3T9.2/8
6109を参照)
【0003】また、バスのタップに接続された装置内に
記憶されており、そのバスに連結(link)されてい
る特定のコンピュータに使用されるデータの安全保護
が、そのバスに連結されている他の装置によって簡単に
破られてしまうおそれがある。
記憶されており、そのバスに連結(link)されてい
る特定のコンピュータに使用されるデータの安全保護
が、そのバスに連結されている他の装置によって簡単に
破られてしまうおそれがある。
【0004】さらに、そのようなバスは、本来そのバス
を開発する際には考慮されていなかったような構成に使
えるように改良されるので、そのバス構成を初期化する
ためにホスト・コンピュータによって実行される制御ソ
フトウェアが、新しい構成に対しては、役に立たなくな
ることがある。従って、その新しい構成にグレードアッ
プするための処理に対するソフトウェアのコストが、不
本意ながら加算されることになる。
を開発する際には考慮されていなかったような構成に使
えるように改良されるので、そのバス構成を初期化する
ためにホスト・コンピュータによって実行される制御ソ
フトウェアが、新しい構成に対しては、役に立たなくな
ることがある。従って、その新しい構成にグレードアッ
プするための処理に対するソフトウェアのコストが、不
本意ながら加算されることになる。
【0005】本発明は、これらの問題を効率的に緩和す
るために適したバス配置を提供しようとするものであ
る。
るために適したバス配置を提供しようとするものであ
る。
【0006】
【発明が解決しようとする課題】本発明の目的は、可変
数の周辺装置とコンピュータとを信頼性をもって連結す
るためのバス・システムを提供することであり、これら
装置のバス接続においては、各装置間及びコンピュータ
の間隔を変えることもできる。本発明のバスは、前述の
問題を回避するように論理的に構成され、コンピュータ
側には物理的に連続したバスとしての論理的な外観を呈
する。
数の周辺装置とコンピュータとを信頼性をもって連結す
るためのバス・システムを提供することであり、これら
装置のバス接続においては、各装置間及びコンピュータ
の間隔を変えることもできる。本発明のバスは、前述の
問題を回避するように論理的に構成され、コンピュータ
側には物理的に連続したバスとしての論理的な外観を呈
する。
【0007】他の目的は、周辺装置をコンピュータに接
続する上で論理的には当該コンピュータに対して連続し
たバスの実体として見えるように配置されているが、物
理的には互いに独立した複数のバス区画からなるデータ
・バスを提供することにある。そして、それらのバス区
画は、異なる信号速度で動作可能な明確に分離した伝導
経路を介してコンピュータがアクセスすることができ
る。従って、このことにより、これらの経路に連結され
た装置とコンピュータとの転送距離に関連して効果的に
最適化しうる速度、即ちそれぞれの経路において生じ得
る最悪の場合のインピーダンス条件に対して効果的に最
適化しうる速度で、これらの経路を介してデータを転送
することができる。
続する上で論理的には当該コンピュータに対して連続し
たバスの実体として見えるように配置されているが、物
理的には互いに独立した複数のバス区画からなるデータ
・バスを提供することにある。そして、それらのバス区
画は、異なる信号速度で動作可能な明確に分離した伝導
経路を介してコンピュータがアクセスすることができ
る。従って、このことにより、これらの経路に連結され
た装置とコンピュータとの転送距離に関連して効果的に
最適化しうる速度、即ちそれぞれの経路において生じ得
る最悪の場合のインピーダンス条件に対して効果的に最
適化しうる速度で、これらの経路を介してデータを転送
することができる。
【0008】他の目的は、コンピュータからの信号距離
及び装置相互間の信号距離が可変である多数の装置を、
信頼性をもって当該コンピュータに連結するためのデー
タ・バス・システムを提供することである。ここで、コ
ンピュータ及びこれらの装置に対しては透過となるよう
に設定された異なる速度において、コンピュータとそれ
ら装置間で効率良くデータを転送することができる。そ
の一方、データを表す信号が認識できないほど歪む恐れ
を最小限に抑えることができる。
及び装置相互間の信号距離が可変である多数の装置を、
信頼性をもって当該コンピュータに連結するためのデー
タ・バス・システムを提供することである。ここで、コ
ンピュータ及びこれらの装置に対しては透過となるよう
に設定された異なる速度において、コンピュータとそれ
ら装置間で効率良くデータを転送することができる。そ
の一方、データを表す信号が認識できないほど歪む恐れ
を最小限に抑えることができる。
【0009】他の目的は、多数のデータを取り扱う装置
を互いに信頼性をもって連結するためのデータ・バス・
システムを提供することである。これらの装置はコンピ
ュータと少なくとも1つの記憶装置を含んでおり、その
データ・バスは、コンピュータ以外の装置が記憶装置内
に記憶されたデータにアクセスすることを防ぐために物
理的に分割され得る。その一方コンピュータに対して
は、このバスは論理的に連続した実体としての外観を維
持する。
を互いに信頼性をもって連結するためのデータ・バス・
システムを提供することである。これらの装置はコンピ
ュータと少なくとも1つの記憶装置を含んでおり、その
データ・バスは、コンピュータ以外の装置が記憶装置内
に記憶されたデータにアクセスすることを防ぐために物
理的に分割され得る。その一方コンピュータに対して
は、このバスは論理的に連続した実体としての外観を維
持する。
【0010】他の目的は、コンピュータを多数の装置と
信頼性をもって連結するために、論理的には連続してい
るが、物理的には分割されたデータ・バス・システムを
提供することである。そのデータ・バスの初期の構成
は、コンピュータの制御下で電気的に設定することがで
きる。このとき、コンピュータは物理的に連続したデー
タ・バス・システムを構成することを目的として設計さ
れた制御ソフトウェアを実行している。
信頼性をもって連結するために、論理的には連続してい
るが、物理的には分割されたデータ・バス・システムを
提供することである。そのデータ・バスの初期の構成
は、コンピュータの制御下で電気的に設定することがで
きる。このとき、コンピュータは物理的に連続したデー
タ・バス・システムを構成することを目的として設計さ
れた制御ソフトウェアを実行している。
【0011】他の目的は、コンピュータと少なくとも1
つの記憶装置を含む1又は複数の周辺装置とを接続する
ためのデータ・バス・システムを提供することである。
このバス・システムは、その記憶装置への他のどの周辺
装置によるアクセスをも防ぐように対応可能である。こ
こで周辺装置とは、コンピュータによって利用されるそ
の記憶装置内に記憶されたデータに、悪影響を及ぼす可
能性のあるものである。その他の目的は、コンピュータ
を周辺装置と接続するためのデータ・バス・システムを
提供することであって、そのデータ・バスが、コンピュ
ータに対してはデータのための単一の論理的接続経路と
して見えるように作られている。しかしながら物理的に
は複数のセグメントに分割することができ、しかもそれ
らのセグメントは電気的に互いに絶縁されており、明ら
かに異なるモードでデータを転送するために使用でき
る。必然的な目的は、前記のセグメント化可能なデータ
・バスを提供することであって、それは、異なるバス・
セグメントに取り付けられた装置に対してより効率的な
転送をするために、それら装置に対してデータを同時に
転送することができるものである。
つの記憶装置を含む1又は複数の周辺装置とを接続する
ためのデータ・バス・システムを提供することである。
このバス・システムは、その記憶装置への他のどの周辺
装置によるアクセスをも防ぐように対応可能である。こ
こで周辺装置とは、コンピュータによって利用されるそ
の記憶装置内に記憶されたデータに、悪影響を及ぼす可
能性のあるものである。その他の目的は、コンピュータ
を周辺装置と接続するためのデータ・バス・システムを
提供することであって、そのデータ・バスが、コンピュ
ータに対してはデータのための単一の論理的接続経路と
して見えるように作られている。しかしながら物理的に
は複数のセグメントに分割することができ、しかもそれ
らのセグメントは電気的に互いに絶縁されており、明ら
かに異なるモードでデータを転送するために使用でき
る。必然的な目的は、前記のセグメント化可能なデータ
・バスを提供することであって、それは、異なるバス・
セグメントに取り付けられた装置に対してより効率的な
転送をするために、それら装置に対してデータを同時に
転送することができるものである。
【0012】他の目的は、データ・バス・アダプタ・シ
ステムを提供することである。これは、物理的に複数の
セグメントに分割可能でありながら、そのセグメントに
取り付けられたコンピュータ及び周辺装置に対しては論
理的に連続したバスとしての外観を維持しているバスへ
のインターフェースを行うものである。即ち、このアダ
プタ・システムは、物理的に連続したバス・システムを
構成するように設計されたコンピュータ内の制御ソフト
ウェアとの互換性を維持する機能を備えている。
ステムを提供することである。これは、物理的に複数の
セグメントに分割可能でありながら、そのセグメントに
取り付けられたコンピュータ及び周辺装置に対しては論
理的に連続したバスとしての外観を維持しているバスへ
のインターフェースを行うものである。即ち、このアダ
プタ・システムは、物理的に連続したバス・システムを
構成するように設計されたコンピュータ内の制御ソフト
ウェアとの互換性を維持する機能を備えている。
【0013】
【課題を解決するための手段】これらの目的及び他の目
的は、コンピュータのシステム・バスと周辺装置に連結
する周辺バスとの間のインターフェースを行うための、
分割可能な(partitionable)バス・アダ
プタ・ユニットを提供することによって実現される。こ
のバス・アダプタ・ユニットは、バス・システムに対し
て2つ以上のポートを備えており、それらのポートは、
周辺バスの別個のセクションに別々に接続されている。
本発明のバス・システムの中では、通常、このようなセ
クション同士が、バス・アダプタ・ユニットを介して互
いに連続的に連結されている。それぞれのユニット・ポ
ートとコンピュータ・システム・バスとの間のデータの
転送は、バス・アダプタ・ユニット内で別々に制御され
る。その一方で、周辺バスは、コンピュータ・システム
に対してあたかも論理的に単一の連続的なバスであるか
のように構成することができる。従ってこのバス・アダ
プタ・ユニットにより、その周辺バス・ポートのそれぞ
れに対して、カスタマイズされたデータ転送の取扱いが
可能になる。
的は、コンピュータのシステム・バスと周辺装置に連結
する周辺バスとの間のインターフェースを行うための、
分割可能な(partitionable)バス・アダ
プタ・ユニットを提供することによって実現される。こ
のバス・アダプタ・ユニットは、バス・システムに対し
て2つ以上のポートを備えており、それらのポートは、
周辺バスの別個のセクションに別々に接続されている。
本発明のバス・システムの中では、通常、このようなセ
クション同士が、バス・アダプタ・ユニットを介して互
いに連続的に連結されている。それぞれのユニット・ポ
ートとコンピュータ・システム・バスとの間のデータの
転送は、バス・アダプタ・ユニット内で別々に制御され
る。その一方で、周辺バスは、コンピュータ・システム
に対してあたかも論理的に単一の連続的なバスであるか
のように構成することができる。従ってこのバス・アダ
プタ・ユニットにより、その周辺バス・ポートのそれぞ
れに対して、カスタマイズされたデータ転送の取扱いが
可能になる。
【0014】本発明において、このカスタマイズされた
取扱いができることの1つの応用としては、アダプタ・
ユニット・ポートと異なるバス・セクションとの間を異
なる転送速度でデータを転送することである。それによ
って、1又は複数のバス・セクションにおいて潜在的な
雑音の問題が解消される。この応用においては、コンピ
ュータ・システム、アダプタ・ユニット、及び当該アダ
プタ・ユニットの1つの周辺バス・ポートに連結された
「内部」装置が、すべて共通の格納装置内に収納されて
いる。一方、アダプタ・ユニットの1又は複数の他の周
辺バス・ポートに連結された他の「外部」装置は、共通
の格納装置の外部かまたは内部のいずれかに設置されて
いる。その外部装置とアダプタ・ユニット間の距離は、
内部装置とアダプタ・ユニット間の距離と比較して長
い。従って、内部装置とアダプタ・ユニット間では、外
部装置とアダプタ・ユニット間よりも速い転送速度でデ
ータを転送することができる。
取扱いができることの1つの応用としては、アダプタ・
ユニット・ポートと異なるバス・セクションとの間を異
なる転送速度でデータを転送することである。それによ
って、1又は複数のバス・セクションにおいて潜在的な
雑音の問題が解消される。この応用においては、コンピ
ュータ・システム、アダプタ・ユニット、及び当該アダ
プタ・ユニットの1つの周辺バス・ポートに連結された
「内部」装置が、すべて共通の格納装置内に収納されて
いる。一方、アダプタ・ユニットの1又は複数の他の周
辺バス・ポートに連結された他の「外部」装置は、共通
の格納装置の外部かまたは内部のいずれかに設置されて
いる。その外部装置とアダプタ・ユニット間の距離は、
内部装置とアダプタ・ユニット間の距離と比較して長
い。従って、内部装置とアダプタ・ユニット間では、外
部装置とアダプタ・ユニット間よりも速い転送速度でデ
ータを転送することができる。
【0015】このような本技術の応用において、アダプ
タ・ユニットを、その周辺バス・ポートに対するデータ
転送操作を同時に実行するように対応させることができ
る。これによって、全ての装置に対する全体的なデータ
のスループットを、速い転送速度により短縮することが
できる。その転送速度は、周辺バスが単一の物理的に連
続な実体(エンティティ)を有す場合よりも速いもので
ある。
タ・ユニットを、その周辺バス・ポートに対するデータ
転送操作を同時に実行するように対応させることができ
る。これによって、全ての装置に対する全体的なデータ
のスループットを、速い転送速度により短縮することが
できる。その転送速度は、周辺バスが単一の物理的に連
続な実体(エンティティ)を有す場合よりも速いもので
ある。
【0016】この分割されたポート配置の他の応用とし
ては、排他的な利用かつホスト・コンピュータ・システ
ムによる制御を目的とする記憶装置におけるものがあ
る。そのホスト・コンピュータ・システムが、周辺バス
のアーキテクチャ規格による通常の業務を行う他の装置
へ直接アクセス可能である場合に、内部装置及び外部装
置をアダプタ・ユニットの異なる周辺ポートに接続する
ことによって、その記憶装置を外部装置から分離させる
ことである。
ては、排他的な利用かつホスト・コンピュータ・システ
ムによる制御を目的とする記憶装置におけるものがあ
る。そのホスト・コンピュータ・システムが、周辺バス
のアーキテクチャ規格による通常の業務を行う他の装置
へ直接アクセス可能である場合に、内部装置及び外部装
置をアダプタ・ユニットの異なる周辺ポートに接続する
ことによって、その記憶装置を外部装置から分離させる
ことである。
【0017】特に、前記のSCSIバスへ適用できる本
発明の態様は、現在のコンピュータ・システムにおい
て、コンピュータ・システムを収納する格納装置及びそ
の電源を用いて、アダプタ・ユニット、いくつかの「内
部」装置、及びそれらの装置を当該アダプタ・ユニット
に連結する周辺バスあるいはSCSIバスのセグメント
を収納しこれらに電源を供給できるという事実から、導
き出されたものである。周辺バスに連結された他の「外
部」装置は、この格納装置の外部に設置されている。こ
の環境の中では、アダプタ・ユニットと内部装置間の間
隔は、コンピュータ・システムの設計者によって厳密に
制御できるのに対して、その同じユニットと外部装置間
の間隔は、一般にシステム・ユーザの設定に委ねられて
おり、従ってそれら設計者によっては決められない。こ
のように、アダプタ・ユニットに対して、内部装置は設
計者によって制御できるインピーダンス条件を呈し、外
部装置は設計者によって制御できないインピーダンス条
件を呈すようにそれぞれ構成される。従って、内部装置
及び外部装置をそれぞれ使えるようにアダプタ・ユニッ
トを分割する(partition)ことによって、同
じSCSIバスの外部インピーダンスに関連する歪みを
考慮することなく、内部装置に関してデータの転送速度
を最適化することができる。
発明の態様は、現在のコンピュータ・システムにおい
て、コンピュータ・システムを収納する格納装置及びそ
の電源を用いて、アダプタ・ユニット、いくつかの「内
部」装置、及びそれらの装置を当該アダプタ・ユニット
に連結する周辺バスあるいはSCSIバスのセグメント
を収納しこれらに電源を供給できるという事実から、導
き出されたものである。周辺バスに連結された他の「外
部」装置は、この格納装置の外部に設置されている。こ
の環境の中では、アダプタ・ユニットと内部装置間の間
隔は、コンピュータ・システムの設計者によって厳密に
制御できるのに対して、その同じユニットと外部装置間
の間隔は、一般にシステム・ユーザの設定に委ねられて
おり、従ってそれら設計者によっては決められない。こ
のように、アダプタ・ユニットに対して、内部装置は設
計者によって制御できるインピーダンス条件を呈し、外
部装置は設計者によって制御できないインピーダンス条
件を呈すようにそれぞれ構成される。従って、内部装置
及び外部装置をそれぞれ使えるようにアダプタ・ユニッ
トを分割する(partition)ことによって、同
じSCSIバスの外部インピーダンスに関連する歪みを
考慮することなく、内部装置に関してデータの転送速度
を最適化することができる。
【0018】
【実施例】1.序説 本発明の解決しようとする課題は、図1に示す汎用的な
コンピュータ・システム及び(従来技術である)SCS
Iバス配置を参照して説明できる。この図において、1
は、通常のシステム及びバス配置を示している。システ
ムのマザーボード、及び当該マザーボード上に配置され
るシステムのCPU(中央演算処理装置)は、それぞれ
3及び4で示されている。I/O(入力/出力)アダプ
タ・ユニット5は、マザーボードに差し込まれているカ
ードとして表されており、当該コンピュータ・システム
と6及び7で示される周辺装置とを、9で示される物理
的に連続したSCSI(Small Computer
System Interface、小型コンピュー
タ・システム用インターフェース)バス・ケーブルを介
して連結している。装置6及び7はそれぞれ内部装置及
び外部装置を表している。即ち、格納装置2内に収納さ
れている内部装置(そしておそらくは、格納装置に収納
されているCPU及び他のシステム要素と供に電源を供
給されている)、及び物理的に格納装置の外部に設置さ
れている外部装置である。装置6は、SCSIバス9の
内部セクション9aに接続されており、装置7は、同じ
バスの外部セクション9bに接続されている。バス・セ
クション9a及び9bは、図にあるように相互接続され
ている。
コンピュータ・システム及び(従来技術である)SCS
Iバス配置を参照して説明できる。この図において、1
は、通常のシステム及びバス配置を示している。システ
ムのマザーボード、及び当該マザーボード上に配置され
るシステムのCPU(中央演算処理装置)は、それぞれ
3及び4で示されている。I/O(入力/出力)アダプ
タ・ユニット5は、マザーボードに差し込まれているカ
ードとして表されており、当該コンピュータ・システム
と6及び7で示される周辺装置とを、9で示される物理
的に連続したSCSI(Small Computer
System Interface、小型コンピュー
タ・システム用インターフェース)バス・ケーブルを介
して連結している。装置6及び7はそれぞれ内部装置及
び外部装置を表している。即ち、格納装置2内に収納さ
れている内部装置(そしておそらくは、格納装置に収納
されているCPU及び他のシステム要素と供に電源を供
給されている)、及び物理的に格納装置の外部に設置さ
れている外部装置である。装置6は、SCSIバス9の
内部セクション9aに接続されており、装置7は、同じ
バスの外部セクション9bに接続されている。バス・セ
クション9a及び9bは、図にあるように相互接続され
ている。
【0019】システムの他の部分は、マザーボード3上
に装着されているかまたは接続されているが、図を簡潔
にするために省いている。例えば、システム・メモリ
(ランダム・アクセス及び読取り専用)、タイミング制
御、システムとアダプタ・ユニット5を含めた周辺装置
アダプタとを連結するためのシステムI/Oバス、及び
おそらくは6で示されるもの以外の付加的な内部装置
(例えば、SCSIバス9と連結されていないディスク
駆動及びディスケット駆動記憶装置等)である。このよ
うなシステムのための典型的な「ホスト」コンピュータ
としては、IBMPersonal System/2
(またはPS/2)の型のシステムが可能である。**周
辺装置6及び7には通常、ディスク駆動記憶装置、印刷
装置等が含まれ、それらはSCSI規格に従って構成さ
れた「知能制御」を備えている。図に示されているよう
に、システム及びSCSIバス9は、7個までの内部装
置及び外部装置の組合せをサポートすることができる
(全ての装置はSCSIバス9のセグメントに環状連鎖
(デイジー・チェーン)状に連結されている)。(**I
BM、Personal System/2及びPS/
2はインターナショナル・ビジネス・マシン・コーポレ
ーションの米国登録商標である。)
に装着されているかまたは接続されているが、図を簡潔
にするために省いている。例えば、システム・メモリ
(ランダム・アクセス及び読取り専用)、タイミング制
御、システムとアダプタ・ユニット5を含めた周辺装置
アダプタとを連結するためのシステムI/Oバス、及び
おそらくは6で示されるもの以外の付加的な内部装置
(例えば、SCSIバス9と連結されていないディスク
駆動及びディスケット駆動記憶装置等)である。このよ
うなシステムのための典型的な「ホスト」コンピュータ
としては、IBMPersonal System/2
(またはPS/2)の型のシステムが可能である。**周
辺装置6及び7には通常、ディスク駆動記憶装置、印刷
装置等が含まれ、それらはSCSI規格に従って構成さ
れた「知能制御」を備えている。図に示されているよう
に、システム及びSCSIバス9は、7個までの内部装
置及び外部装置の組合せをサポートすることができる
(全ての装置はSCSIバス9のセグメントに環状連鎖
(デイジー・チェーン)状に連結されている)。(**I
BM、Personal System/2及びPS/
2はインターナショナル・ビジネス・マシン・コーポレ
ーションの米国登録商標である。)
【0020】SCSIバス9の連続的特性から生じる様
々な問題を次に説明する。
々な問題を次に説明する。
【0021】1A.信号歪みの問題 一般的に、内部装置6は、外部装置7に比べて装置相互
間の距離及びアダプタ・ユニット5への距離が近いこと
は、当然のことである。さらに、SCSIバス9の内部
セクション9aのインピーダンス及び信号歪み特性に影
響する要素(装置間のバス・セグメントの長さ、個々の
装置への結合性等)は、一般に、外部セクション9bの
インピーダンスに影響する対応する要素に比べて、シス
テム1の内部部分の設計者によって制御することが容易
であることも理解できる。
間の距離及びアダプタ・ユニット5への距離が近いこと
は、当然のことである。さらに、SCSIバス9の内部
セクション9aのインピーダンス及び信号歪み特性に影
響する要素(装置間のバス・セグメントの長さ、個々の
装置への結合性等)は、一般に、外部セクション9bの
インピーダンスに影響する対応する要素に比べて、シス
テム1の内部部分の設計者によって制御することが容易
であることも理解できる。
【0022】その上、SCSIバス9上で伝達されるデ
ータの保全性に影響しうる装置6及び7の設計パラメー
タは、システム設計者にとって制御することが困難であ
る。例えば、このような周辺装置のいずれもが、信号歪
みによるエラーを補償できる内部論理を備えることを保
障するのはできそうもないことである。また、エラー検
知機能を持たないシステムにおいては、信号歪みによる
エラーによって、追跡の困難または不可能なシステム・
エラーもしくはシステム誤りを生じる可能性がある。
ータの保全性に影響しうる装置6及び7の設計パラメー
タは、システム設計者にとって制御することが困難であ
る。例えば、このような周辺装置のいずれもが、信号歪
みによるエラーを補償できる内部論理を備えることを保
障するのはできそうもないことである。また、エラー検
知機能を持たないシステムにおいては、信号歪みによる
エラーによって、追跡の困難または不可能なシステム・
エラーもしくはシステム誤りを生じる可能性がある。
【0023】従って、SCSIバス9の全長に渡るデー
タのスループットの速度は、データ信号の外部セクショ
ン9bへの転送可能速度と、外部セクション9bからの
正確な受信可能速度によって必然的に制限されることは
明らかである。あるいは、当然のことであるが、図1に
示すような一体化されたバス配置では、内部装置6を十
分に活用することはできない。
タのスループットの速度は、データ信号の外部セクショ
ン9bへの転送可能速度と、外部セクション9bからの
正確な受信可能速度によって必然的に制限されることは
明らかである。あるいは、当然のことであるが、図1に
示すような一体化されたバス配置では、内部装置6を十
分に活用することはできない。
【0024】1B.データの安全保護/保全性の問題 前記の環境では、バス・セクション9aに接続された内
部のディスク駆動装置に記憶されたデータの安全保護
が、危うくなる恐れがある。
部のディスク駆動装置に記憶されたデータの安全保護
が、危うくなる恐れがある。
【0025】SCSIアーキテクチャは、そのバスに取
り付けられた装置間で両方向通信が可能である。従っ
て、内部のディスク駆動装置に記憶されたデータは、基
本的にCPU4によって利用されることを目的として、
システム1の内部の処理要素と結びついているが、内部
システム構成の設計者が考慮しなかったような方法で外
部の装置による修正を受けることになりかねない。
り付けられた装置間で両方向通信が可能である。従っ
て、内部のディスク駆動装置に記憶されたデータは、基
本的にCPU4によって利用されることを目的として、
システム1の内部の処理要素と結びついているが、内部
システム構成の設計者が考慮しなかったような方法で外
部の装置による修正を受けることになりかねない。
【0026】1C.バスの幅及び負荷の制限の問題 SCSIバス・アーキテクチャの初期バージョンでは、
8ビットのデータを同時に並列転送するための8本のデ
ータ用導線からなるバスの伝導体、及びそのような転送
を制御するための規定の数の制御用導線を定めている。
コンピュータ・システムの設計者がその形態と間隔を決
定できる内部装置及び内部バス・セグメントに関して
は、大きなデータ単位の(例えば、16ビットあるいは
32ビットを同時に)並列転送ができる方が望ましいこ
とがある。
8ビットのデータを同時に並列転送するための8本のデ
ータ用導線からなるバスの伝導体、及びそのような転送
を制御するための規定の数の制御用導線を定めている。
コンピュータ・システムの設計者がその形態と間隔を決
定できる内部装置及び内部バス・セグメントに関して
は、大きなデータ単位の(例えば、16ビットあるいは
32ビットを同時に)並列転送ができる方が望ましいこ
とがある。
【0027】同様に、図1で示唆される装置負荷の制
限、つまりSCSIバス9全体に7台より多い装置負荷
をつけられないことが、過剰な制限となることもある。
限、つまりSCSIバス9全体に7台より多い装置負荷
をつけられないことが、過剰な制限となることもある。
【0028】1D.最適なバス利用度の問題 図1の一体化されたバス配置に関するさらなる制約は、
ホスト・コンピュータとバス・セクション間のデータ転
送が、バス構成によって制限されることである。従っ
て、内部及び外部バス・セクションの両方におけるデー
タ転送の最適な同時性を達成することは困難である。
ホスト・コンピュータとバス・セクション間のデータ転
送が、バス構成によって制限されることである。従っ
て、内部及び外部バス・セクションの両方におけるデー
タ転送の最適な同時性を達成することは困難である。
【0029】2.本発明 図2に示すように、本発明は、バス及びバス・アダプタ
・ユニットを分割する(partition)ことによ
って、これらの問題に対処している。アダプタ・ユニッ
ト11は制御セクション11aおよび11bを含み、そ
れらはそれぞれのバス・セクション12a及び12bヘ
のインターフェースを行っており、本発明による機能を
提供している。本明細書及び図には2方向への分割のみ
が記載されているが、開示される原理は、3以上の分割
に関しても、同等の機能を維持するために有用であるこ
とは明らかである。
・ユニットを分割する(partition)ことによ
って、これらの問題に対処している。アダプタ・ユニッ
ト11は制御セクション11aおよび11bを含み、そ
れらはそれぞれのバス・セクション12a及び12bヘ
のインターフェースを行っており、本発明による機能を
提供している。本明細書及び図には2方向への分割のみ
が記載されているが、開示される原理は、3以上の分割
に関しても、同等の機能を維持するために有用であるこ
とは明らかである。
【0030】図3から図6は、アダプタ・ユニット11
がいかにして前記の問題を解消できるかを示している。
図3は、バス・セクション12a及び12b上で異なる
データ転送速度(内部セクション12a上では10メガ
ヘルツ、外部セクション12b上では5メガヘルツ)を
維持するためにアダプタ・セクション11a及び11b
を利用することを示している。それによって、外部セク
ション上の過剰な信号歪みを解消できるとともに、内部
装置6の最適な利用が可能になる。
がいかにして前記の問題を解消できるかを示している。
図3は、バス・セクション12a及び12b上で異なる
データ転送速度(内部セクション12a上では10メガ
ヘルツ、外部セクション12b上では5メガヘルツ)を
維持するためにアダプタ・セクション11a及び11b
を利用することを示している。それによって、外部セク
ション上の過剰な信号歪みを解消できるとともに、内部
装置6の最適な利用が可能になる。
【0031】図4は、内部のディスク記憶装置6aへの
アクセスを、ホストCPUのみに排他的に限定するため
に、どのようにして分割アダプタ(partition
edadapter)を利用できるかを示している。
アクセスを、ホストCPUのみに排他的に限定するため
に、どのようにして分割アダプタ(partition
edadapter)を利用できるかを示している。
【0032】図5は、アダプタが扱うことのできる装置
の数を増やすために、どのようにして分割アダプタを操
作できるかを示している(図1における最大7個と比較
すると、最大30個までの装置が可能)。
の数を増やすために、どのようにして分割アダプタを操
作できるかを示している(図1における最大7個と比較
すると、最大30個までの装置が可能)。
【0033】図6は、内部及び外部バス・セグメント上
で同時に転送するために、どのようにして分割アダプタ
を利用できるかを示している。
で同時に転送するために、どのようにして分割アダプタ
を利用できるかを示している。
【0034】他の利用法については図9から図11を参
照して後に述べる。
照して後に述べる。
【0035】図7は、アダプタ・ユニット11の好まし
い実施例の素子を示している。このアダプタは、ここで
はカードとして図示され、ホストシステムのマザーボー
ド上の図示されていないソケットに差し込まれている
が、このようなカードの構成部品(集積回路チップ及び
接続部品)を直接マザーボード上に搭載してもよい。
い実施例の素子を示している。このアダプタは、ここで
はカードとして図示され、ホストシステムのマザーボー
ド上の図示されていないソケットに差し込まれている
が、このようなカードの構成部品(集積回路チップ及び
接続部品)を直接マザーボード上に搭載してもよい。
【0036】バス制御セクション11a及び11bに加
えて、アダプタ・カード(アダプタ・ユニット)11
は、マイクロプロセッサ20、読取専用記憶素子(RO
M)21、ランダム・アクセス書込記憶素子(RAM)
22、ホスト・バス・インターフェース・ユニット2
3、BIOS(Basic Input Output
System、基本入出力システム)制御情報を記憶す
るための別のROM記憶素子ユニット24、及びコネク
タ拡長部25ないし27を含んでいる。コネクタ25
は、ホスト・システムに連結され、コネクタ26及び2
7はそれぞれ、SCSIバスの内部セクション及び外部
セクション(12a、12b)に接続される。
えて、アダプタ・カード(アダプタ・ユニット)11
は、マイクロプロセッサ20、読取専用記憶素子(RO
M)21、ランダム・アクセス書込記憶素子(RAM)
22、ホスト・バス・インターフェース・ユニット2
3、BIOS(Basic Input Output
System、基本入出力システム)制御情報を記憶す
るための別のROM記憶素子ユニット24、及びコネク
タ拡長部25ないし27を含んでいる。コネクタ25
は、ホスト・システムに連結され、コネクタ26及び2
7はそれぞれ、SCSIバスの内部セクション及び外部
セクション(12a、12b)に接続される。
【0037】マイクロプロセッサ20は、例えば、図に
あるようなIntel80C186プロセッサ・モジュ
ールからなり、RAM22に記憶された命令とROM2
1に記憶されたマイクロプログラムの制御に従って、ユ
ニット11a、11b、23、及び24の論理動作を管
理する。ユニット23は、ユニット11a、11b、及
び24と共同して、ホスト・コネクション・インターフ
ェース25と周辺コネクション・インターフェース26
及び27との間のデータ信号の流れを管理する。ホスト
・インターフェース25と内部SCSIバス・インター
フェース26との間の経路上のデータは、ユニット23
及び11aを介して処理される。ホスト・インターフェ
ース25と外部SCSIバス・インターフェース27と
の間の経路上のデータはユニット23及び11bを介し
て処理される。ユニット23は、図示されていないが、
ホスト・インターフェース25に関する転送中のデータ
を記憶するためのバッファを備えている。そして図示さ
れていないが、ユニット11aは、ユニット23とSC
SIインターフェース26との間の経路上のデータ、ユ
ニット11bは、ユニット23とSCSIインターフェ
ース27との間の経路上のデータを記憶するためのバッ
ファをそれぞれ備えている。
あるようなIntel80C186プロセッサ・モジュ
ールからなり、RAM22に記憶された命令とROM2
1に記憶されたマイクロプログラムの制御に従って、ユ
ニット11a、11b、23、及び24の論理動作を管
理する。ユニット23は、ユニット11a、11b、及
び24と共同して、ホスト・コネクション・インターフ
ェース25と周辺コネクション・インターフェース26
及び27との間のデータ信号の流れを管理する。ホスト
・インターフェース25と内部SCSIバス・インター
フェース26との間の経路上のデータは、ユニット23
及び11aを介して処理される。ホスト・インターフェ
ース25と外部SCSIバス・インターフェース27と
の間の経路上のデータはユニット23及び11bを介し
て処理される。ユニット23は、図示されていないが、
ホスト・インターフェース25に関する転送中のデータ
を記憶するためのバッファを備えている。そして図示さ
れていないが、ユニット11aは、ユニット23とSC
SIインターフェース26との間の経路上のデータ、ユ
ニット11bは、ユニット23とSCSIインターフェ
ース27との間の経路上のデータを記憶するためのバッ
ファをそれぞれ備えている。
【0038】コネクタ拡長部25は、ホスト・システム
・マザーボード上のソケットに差し込まれ、そのソケッ
トを介してI/Oバス(例えば、PS/2ホスト・シス
テム中のマイクロ・チャネル(Micro Chann
el*** )・バス)に接続される。I/Oバスは、ホス
ト・システムを、アダプタ・カード11を含む周辺装置
アダプタ・ユニットに連結している。コネクタ拡長部2
6及び27は、SCSIケーブルのセグメントの末端に
差し込むことにより取り付けられる。(*** マイクロ・
チャネル(Micro Channel)は、インター
ナショナル・ビジネス・マシン・コーポレーションの米
国登録商標である。)
・マザーボード上のソケットに差し込まれ、そのソケッ
トを介してI/Oバス(例えば、PS/2ホスト・シス
テム中のマイクロ・チャネル(Micro Chann
el*** )・バス)に接続される。I/Oバスは、ホス
ト・システムを、アダプタ・カード11を含む周辺装置
アダプタ・ユニットに連結している。コネクタ拡長部2
6及び27は、SCSIケーブルのセグメントの末端に
差し込むことにより取り付けられる。(*** マイクロ・
チャネル(Micro Channel)は、インター
ナショナル・ビジネス・マシン・コーポレーションの米
国登録商標である。)
【0039】図8で示されるように、(マイクロプロセ
ッサ20を通じて)アダプタ・カード11の動作を管理
するマイクロプログラムは、モジュール30ないし33
の階層構造にすることができる。これらには、タスク監
視(スーパバイザ)用モジュール30、命令プロセッサ
用モジュール31、データ転送制御用モジュール32、
及びSCSIインターフェース・ハンドラ用モジュール
33が含まれる。またマイクロプログラムは、本発明と
は無関係であるが、点線で示す34の診断用モジュール
を含んでいてもよい。
ッサ20を通じて)アダプタ・カード11の動作を管理
するマイクロプログラムは、モジュール30ないし33
の階層構造にすることができる。これらには、タスク監
視(スーパバイザ)用モジュール30、命令プロセッサ
用モジュール31、データ転送制御用モジュール32、
及びSCSIインターフェース・ハンドラ用モジュール
33が含まれる。またマイクロプログラムは、本発明と
は無関係であるが、点線で示す34の診断用モジュール
を含んでいてもよい。
【0040】タスク監視部30は、(診断部34の指示
に従って行うテストを含む処理の中で)アダプタ・カー
ド・サブシステムを初期化し、サブシステムによって実
行される全ての主要なタスクを調整する。命令プロセッ
サ部31は、ホスト・システム・インターフェースとS
CSIバスに連結された周辺装置との間で実行されるI
/O動作を定義する命令の実行を管理する。命令プロセ
ッサ部31は、ホスト・バス・インターフェース・ユニ
ット23(図7)の動作を直接制御し、制御ユニット1
1a及び11b(図7)の動作を管理するためにモジュ
ール32及び33と相互作用する。
に従って行うテストを含む処理の中で)アダプタ・カー
ド・サブシステムを初期化し、サブシステムによって実
行される全ての主要なタスクを調整する。命令プロセッ
サ部31は、ホスト・システム・インターフェースとS
CSIバスに連結された周辺装置との間で実行されるI
/O動作を定義する命令の実行を管理する。命令プロセ
ッサ部31は、ホスト・バス・インターフェース・ユニ
ット23(図7)の動作を直接制御し、制御ユニット1
1a及び11b(図7)の動作を管理するためにモジュ
ール32及び33と相互作用する。
【0041】データ転送制御部32は、SCSIバスに
関する制御ユニット11a及び11bのデータ転送動作
を制御する。SCSIインターフェース・ハンドラ部3
3は、制御ユニット11a、11bとSCSIバスに連
結された周辺装置との間の通知機能を制御する役割を有
する。その中には、SCSIバス・インターフェースに
おいて受信された割込み及び他の要求に対する処理が含
まれる。
関する制御ユニット11a及び11bのデータ転送動作
を制御する。SCSIインターフェース・ハンドラ部3
3は、制御ユニット11a、11bとSCSIバスに連
結された周辺装置との間の通知機能を制御する役割を有
する。その中には、SCSIバス・インターフェースに
おいて受信された割込み及び他の要求に対する処理が含
まれる。
【0042】これらのモジュールの動作で、本発明に関
連するものについては、図9から図13の流れ図を参照
しながら以下に記載する。図9、10、11は、モジュ
ール31によって管理される命令処理動作及び装置構成
動作を示している。図12は、モジュール32によって
管理される装置の初期化動作を示している。図13は、
モジュール33によって管理される割込み処理機能を示
している。
連するものについては、図9から図13の流れ図を参照
しながら以下に記載する。図9、10、11は、モジュ
ール31によって管理される命令処理動作及び装置構成
動作を示している。図12は、モジュール32によって
管理される装置の初期化動作を示している。図13は、
モジュール33によって管理される割込み処理機能を示
している。
【0043】図9によれば、I/O命令は、個々の論理
装置(LDn)に関して実行される。命令の実行は40
で開始され、41において次の2つの経路の内のいずれ
かに分岐する。即ち、1つは「割当て(Assig
n)」命令に対するもので、もう1つは他の全命令に対
応するものである。割当て命令は、アダプタ・カード・
サブシステムの初期化中に(ホスト・システムによる操
作指示に従って)実行される。42に示すように、1つ
の割当て命令が、サブシステムによって与えられ、個々
の装置において実行される。43に示すように、割当て
処理においては、命令プロセッサが、(インターフェー
ス・ハンドラ33が呼出した事前の行動によって獲得さ
れた)それぞれの装置についての情報を用いて、(図7
のRAM22内の)割当てテーブルを更新する。44に
示すように、動作43が完了すると、それぞれの装置に
関係するフラグをクリアすることによって、その装置が
初期化されたこと及びまだ(データを転送する等の)命
令を受信していないことを示す。45に示すように、こ
れらの動作が完了した時点で、制御は、例えばタスク監
視部30に戻される。
装置(LDn)に関して実行される。命令の実行は40
で開始され、41において次の2つの経路の内のいずれ
かに分岐する。即ち、1つは「割当て(Assig
n)」命令に対するもので、もう1つは他の全命令に対
応するものである。割当て命令は、アダプタ・カード・
サブシステムの初期化中に(ホスト・システムによる操
作指示に従って)実行される。42に示すように、1つ
の割当て命令が、サブシステムによって与えられ、個々
の装置において実行される。43に示すように、割当て
処理においては、命令プロセッサが、(インターフェー
ス・ハンドラ33が呼出した事前の行動によって獲得さ
れた)それぞれの装置についての情報を用いて、(図7
のRAM22内の)割当てテーブルを更新する。44に
示すように、動作43が完了すると、それぞれの装置に
関係するフラグをクリアすることによって、その装置が
初期化されたこと及びまだ(データを転送する等の)命
令を受信していないことを示す。45に示すように、こ
れらの動作が完了した時点で、制御は、例えばタスク監
視部30に戻される。
【0044】動作43において割当てテーブルに入力さ
れる情報は、通常、周辺装置のSCSIアドレス(I
D)、その装置に割当てられた論理装置番号LDn、及
びその装置が物理的に接続されているバス・セクション
(内部か外部か)を含んでいる。
れる情報は、通常、周辺装置のSCSIアドレス(I
D)、その装置に割当てられた論理装置番号LDn、及
びその装置が物理的に接続されているバス・セクション
(内部か外部か)を含んでいる。
【0045】割当て命令以外の命令を実行するときは、
命令プロセッサ31は、経路46を選択し、動作手順4
7(詳細は図10及び図11)へ進む。図10と図11
の双方にまたがる手順については、そのつながりを番号
によって明確に示すことにする。
命令プロセッサ31は、経路46を選択し、動作手順4
7(詳細は図10及び図11)へ進む。図10と図11
の双方にまたがる手順については、そのつながりを番号
によって明確に示すことにする。
【0046】図10によれば、他の命令に関係する手順
は、50におけるホスト・システムの現動作モードによ
って判断される分岐から開始される。この分岐では、ホ
スト・システムが互換モードで動作している場合には、
命令プロセッサが一方の経路(54へ)を選択し、ホス
ト・システムがそのモードで動作していない場合には他
方(51へ)の経路を選択する。命令プロセッサは、ホ
スト・システムによって初期化された(例えば、ユニッ
ト23の)アダプタ・カード上の構成レジスタ内の設定
を調べることによって、ホスト・システムの動作モード
を判断する。
は、50におけるホスト・システムの現動作モードによ
って判断される分岐から開始される。この分岐では、ホ
スト・システムが互換モードで動作している場合には、
命令プロセッサが一方の経路(54へ)を選択し、ホス
ト・システムがそのモードで動作していない場合には他
方(51へ)の経路を選択する。命令プロセッサは、ホ
スト・システムによって初期化された(例えば、ユニッ
ト23の)アダプタ・カード上の構成レジスタ内の設定
を調べることによって、ホスト・システムの動作モード
を判断する。
【0047】互換モードでは、ホスト・システムは、ソ
フトウェア(オペレーティング・システム及び構成ソフ
トウェア)によって制御される。このソフトウェアは、
効果的にあたかも単一の連続した(分割されていない)
経路に沿って配置されているかのようにアダプタ・カー
ド11及びその周辺装置を見ている。このことは、アダ
プタ・カード・サブシステムが、ホスト・システムに関
する動作においては、SCSIバス・セクションが一体
的なものとして当該ホストに見続けられる様にサポート
しなければならないということを意味する。それはま
た、このモードではアダプタ・カード・サブシステム
が、一体化されたバス上で許容される装置の最大数(即
ち、図1の配置における7台の装置)に対する動作しか
サポートできないことを意味する。
フトウェア(オペレーティング・システム及び構成ソフ
トウェア)によって制御される。このソフトウェアは、
効果的にあたかも単一の連続した(分割されていない)
経路に沿って配置されているかのようにアダプタ・カー
ド11及びその周辺装置を見ている。このことは、アダ
プタ・カード・サブシステムが、ホスト・システムに関
する動作においては、SCSIバス・セクションが一体
的なものとして当該ホストに見続けられる様にサポート
しなければならないということを意味する。それはま
た、このモードではアダプタ・カード・サブシステム
が、一体化されたバス上で許容される装置の最大数(即
ち、図1の配置における7台の装置)に対する動作しか
サポートできないことを意味する。
【0048】ホスト・システムが互換モードでない(こ
の明細書中では「非互換モード」と称する)とき、当該
ホスト・システムは、アダプタ・カード11及びそれに
取り付けられた周辺装置を実際に分割された構成として
見ている。(従って、ホスト・システムとアダプタ・カ
ードはより多くの周辺装置、例えば図5で示される30
台の装置をサポートすることもできる。)
の明細書中では「非互換モード」と称する)とき、当該
ホスト・システムは、アダプタ・カード11及びそれに
取り付けられた周辺装置を実際に分割された構成として
見ている。(従って、ホスト・システムとアダプタ・カ
ードはより多くの周辺装置、例えば図5で示される30
台の装置をサポートすることもできる。)
【0049】従って、ホスト・システムが互換モードで
ある時、アダプタ・カード・サブシステムは、割当てテ
ーブルを保持しなければならない。割当てテーブル中の
物理的装置アドレスは、ホストが使用している論理的ア
ドレスとは異なっている場合があるが、この物理的装置
アドレスはそれぞれの装置の実際の物理的位置(例え
ば、外部装置か内部装置か)やそれらの実際のデータ転
送モード(例えば、速いか遅いか)を示すものである。
ある時、アダプタ・カード・サブシステムは、割当てテ
ーブルを保持しなければならない。割当てテーブル中の
物理的装置アドレスは、ホストが使用している論理的ア
ドレスとは異なっている場合があるが、この物理的装置
アドレスはそれぞれの装置の実際の物理的位置(例え
ば、外部装置か内部装置か)やそれらの実際のデータ転
送モード(例えば、速いか遅いか)を示すものである。
【0050】「非互換モード」の場合に命令プロセッサ
が50において選択する手順経路は、動作51及び52
からなり、その後は経路53を経て図11に示される他
の動作へ続く。「互換モード」の場合の手順経路は、5
4ないし57の動作からなり、同じく図11中の動作へ
とつながっている。実際に、互換モードについて実行さ
れる動作は、ホスト・システムにとっては透過となるよ
うに、アダプタ・カードの分割された構成を「改善する
(retrofit)」ために行われるものである。従
ってこのモードについては、命令プロセッサは、アダプ
タ・カードと通信する正しい物理的バスの経路(例え
ば、外部であるか内部であるか)を判断できなければな
らない。
が50において選択する手順経路は、動作51及び52
からなり、その後は経路53を経て図11に示される他
の動作へ続く。「互換モード」の場合の手順経路は、5
4ないし57の動作からなり、同じく図11中の動作へ
とつながっている。実際に、互換モードについて実行さ
れる動作は、ホスト・システムにとっては透過となるよ
うに、アダプタ・カードの分割された構成を「改善する
(retrofit)」ために行われるものである。従
ってこのモードについては、命令プロセッサは、アダプ
タ・カードと通信する正しい物理的バスの経路(例え
ば、外部であるか内部であるか)を判断できなければな
らない。
【0051】50においてホストが非互換モードである
と判断した後に動作51を実行するとき、カード論理
は、現在セットされているローカル割当てテーブルが、
関連する装置フラグ(図9の動作44を参照)の状態に
関わらず、命令の送付先である論理装置(LDn)の実
際の物理位置を示すものと仮定する。従って、そのテー
ブル中に示された位置情報を用いて、その命令情報を適
切なバス・セクションを介して関連する装置へ送る。上
記の仮定は、合理的なものである。なぜなら、アダプタ
・カード上のローカル割当てテーブルは、ホスト・シス
テムから出された割当て命令に従って初期時に設定され
たものであり、かつその設定はサブシステムの実際の物
理的構成と同じであるので、当然保持すべきだからであ
る。動作52において、関連する装置に割当てられたフ
ラグが、当該装置が初期化されかつ少なくとも1つの命
令を受信したことを示すようにセットされる。
と判断した後に動作51を実行するとき、カード論理
は、現在セットされているローカル割当てテーブルが、
関連する装置フラグ(図9の動作44を参照)の状態に
関わらず、命令の送付先である論理装置(LDn)の実
際の物理位置を示すものと仮定する。従って、そのテー
ブル中に示された位置情報を用いて、その命令情報を適
切なバス・セクションを介して関連する装置へ送る。上
記の仮定は、合理的なものである。なぜなら、アダプタ
・カード上のローカル割当てテーブルは、ホスト・シス
テムから出された割当て命令に従って初期時に設定され
たものであり、かつその設定はサブシステムの実際の物
理的構成と同じであるので、当然保持すべきだからであ
る。動作52において、関連する装置に割当てられたフ
ラグが、当該装置が初期化されかつ少なくとも1つの命
令を受信したことを示すようにセットされる。
【0052】互換モードについては、命令プロセッサの
手順は54において、目的とする装置のLDnに関係す
るフラグの状態によって分岐する。そのフラグが(アダ
プタ・カードが初期化されてから少なくとも1つ命令が
その装置へ送られたことを示す)セット状態にある場合
は、54でY(イエス)の枝が選択され、前述の51の
動作へ進む。これによって、その命令が、ローカル割当
てテーブル内で指定された現経路を介してその装置へ送
られる。その後、手順経路53を経て図11に示される
動作に続く。
手順は54において、目的とする装置のLDnに関係す
るフラグの状態によって分岐する。そのフラグが(アダ
プタ・カードが初期化されてから少なくとも1つ命令が
その装置へ送られたことを示す)セット状態にある場合
は、54でY(イエス)の枝が選択され、前述の51の
動作へ進む。これによって、その命令が、ローカル割当
てテーブル内で指定された現経路を介してその装置へ送
られる。その後、手順経路53を経て図11に示される
動作に続く。
【0053】54において、目的とする装置のLDnの
フラグがクリア状態にある場合は、N(ノー)の枝が選
択され、割当てテーブルに現在リストされているその装
置の位置(外部か外部でないか)を55で判断する。そ
の装置が、現在外部装置(即ち、外部バス・セクション
12bに連結されている)としてリストされているなら
ば、外部バス・セクションを介して、現在割当てテーブ
ル内で示されている物理的な装置アドレスに命令を送る
動作51が実行される。もし、その装置が外部装置とし
て割当てられていないことが明らかになれば、当該命令
を内部バス・セクションを介してその装置へ送ろうとす
る試みが、動作56において実行される。(ここで、
「試み」としている理由は、この手順のこの状態の時点
では、ホストが目的とする装置が外部または内部のバス
・セグメントのいずれにも接続されていないかも知れな
いからである。)そして、この試みの結果により、57
において手順は分岐する。
フラグがクリア状態にある場合は、N(ノー)の枝が選
択され、割当てテーブルに現在リストされているその装
置の位置(外部か外部でないか)を55で判断する。そ
の装置が、現在外部装置(即ち、外部バス・セクション
12bに連結されている)としてリストされているなら
ば、外部バス・セクションを介して、現在割当てテーブ
ル内で示されている物理的な装置アドレスに命令を送る
動作51が実行される。もし、その装置が外部装置とし
て割当てられていないことが明らかになれば、当該命令
を内部バス・セクションを介してその装置へ送ろうとす
る試みが、動作56において実行される。(ここで、
「試み」としている理由は、この手順のこの状態の時点
では、ホストが目的とする装置が外部または内部のバス
・セグメントのいずれにも接続されていないかも知れな
いからである。)そして、この試みの結果により、57
において手順は分岐する。
【0054】もしこの試みが成功した(即ち、目的とす
る装置が内部バスを介して応答した)場合には、動作5
2において、応答している目的装置のフラグをセット
し、その動作に関係する命令手順を続行する(図1
1)。もしこの試みが不成功であったならば、N(ノ
ー)の枝が選択され、58を経て図11に示される別の
命令手順へ進む。
る装置が内部バスを介して応答した)場合には、動作5
2において、応答している目的装置のフラグをセット
し、その動作に関係する命令手順を続行する(図1
1)。もしこの試みが不成功であったならば、N(ノ
ー)の枝が選択され、58を経て図11に示される別の
命令手順へ進む。
【0055】図11を参照すると、図10の53から続
く命令手順は、動作60及びリターンまたは終了機能6
1からなる。図10の58から続く命令手順は、動作6
2及び63からなり、そしてリターン機能61へ、ある
いはさらに動作64及び(65を経てつながる図10
の)52へと続く。
く命令手順は、動作60及びリターンまたは終了機能6
1からなる。図10の58から続く命令手順は、動作6
2及び63からなり、そしてリターン機能61へ、ある
いはさらに動作64及び(65を経てつながる図10
の)52へと続く。
【0056】動作60は、図10の51で開始された命
令処理を、適切な通常の(例えば、システムへ状態情報
を返すための)手順をとおして続行する。その後制御
は、例えば61でタスク監視部に戻される。動作62
は、ローカル割当てテーブル内の現情報に基づいて(図
10の動作56を経て)内部バスを介して目的とする装
置に命令を送る試みが不成功であった後に行われるもの
である。動作62では、外部バスを介して命令を送る試
みがなされ、その結果によって手順が分岐する。
令処理を、適切な通常の(例えば、システムへ状態情報
を返すための)手順をとおして続行する。その後制御
は、例えば61でタスク監視部に戻される。動作62
は、ローカル割当てテーブル内の現情報に基づいて(図
10の動作56を経て)内部バスを介して目的とする装
置に命令を送る試みが不成功であった後に行われるもの
である。動作62では、外部バスを介して命令を送る試
みがなされ、その結果によって手順が分岐する。
【0057】動作62での試みが成功した(即ち、装置
からの応答を受信した)場合は、動作64において目的
とする装置に関する割当てテーブルを、その装置が外部
バスに連結されていることを示すように変更する。その
後手順は、65を経て図10の動作52へ続き、それぞ
れの装置のフラグをセットし、それから図11の「通常
に」続行される動作60へとつながる。もし、動作62
での試みが不成功であれば、エラーが通知される(なぜ
なら、その装置はいずれのバス・セクションにも接続さ
れていないからである)。そして、動作は61において
終了する。
からの応答を受信した)場合は、動作64において目的
とする装置に関する割当てテーブルを、その装置が外部
バスに連結されていることを示すように変更する。その
後手順は、65を経て図10の動作52へ続き、それぞ
れの装置のフラグをセットし、それから図11の「通常
に」続行される動作60へとつながる。もし、動作62
での試みが不成功であれば、エラーが通知される(なぜ
なら、その装置はいずれのバス・セクションにも接続さ
れていないからである)。そして、動作は61において
終了する。
【0058】図12は、アダプタ・カード・サブシステ
ムが行う初期動作に関する部分を示したものである。こ
の動作においてアダプタ・カード・サブシステムは、
「速度交渉(rate negotiation)」信
号を選択された装置との間で交換することによって、サ
ブシステムとその装置の間のデータ転送を、SCSIバ
スの外部セクションに関する通常の「低」速度で行うべ
きか、あるいはバスの内部セクションの全てもしくは一
部に関する「高」速度で行うべきかを判断できる。一般
に、選択される装置は、SCSIバス・セクションにお
いてより高速度でのデータ転送が「安全」である(認識
できないほど信号が歪むことが無い)とされている部分
に連結されている装置である。このとき、現在そのセク
ションに取り付けられている装置の数等を考慮する。こ
の速度交渉は、アダプタ・カードによって初期化処理の
間に開始されてもよいし、あるいは選択「カテゴリ」に
ある装置によっていつ開始されてよい。
ムが行う初期動作に関する部分を示したものである。こ
の動作においてアダプタ・カード・サブシステムは、
「速度交渉(rate negotiation)」信
号を選択された装置との間で交換することによって、サ
ブシステムとその装置の間のデータ転送を、SCSIバ
スの外部セクションに関する通常の「低」速度で行うべ
きか、あるいはバスの内部セクションの全てもしくは一
部に関する「高」速度で行うべきかを判断できる。一般
に、選択される装置は、SCSIバス・セクションにお
いてより高速度でのデータ転送が「安全」である(認識
できないほど信号が歪むことが無い)とされている部分
に連結されている装置である。このとき、現在そのセク
ションに取り付けられている装置の数等を考慮する。こ
の速度交渉は、アダプタ・カードによって初期化処理の
間に開始されてもよいし、あるいは選択「カテゴリ」に
ある装置によっていつ開始されてよい。
【0059】70で開始され、71においてサブシステ
ムは、所与の装置が選択カテゴリにあるものであり、通
常の低速度でも高速度でも動作できるかどうかを判断す
る。もしその装置が選択カテゴリに含まれないものであ
れば、72のリターンを経て終了する。もしその装置が
速度交渉できるならば、73において当該交渉が完了し
たかどうかの判断を開始することにより速度交渉が実行
される。判断ブロック73は、その装置に関して多数の
速度交渉が実行されていないことを確認するために必要
である。もし判断73で、この手順経路か別の手順経路
を通じて、以前の速度交渉の完了が示されれば、その手
順はリターン72を経て終了する。
ムは、所与の装置が選択カテゴリにあるものであり、通
常の低速度でも高速度でも動作できるかどうかを判断す
る。もしその装置が選択カテゴリに含まれないものであ
れば、72のリターンを経て終了する。もしその装置が
速度交渉できるならば、73において当該交渉が完了し
たかどうかの判断を開始することにより速度交渉が実行
される。判断ブロック73は、その装置に関して多数の
速度交渉が実行されていないことを確認するために必要
である。もし判断73で、この手順経路か別の手順経路
を通じて、以前の速度交渉の完了が示されれば、その手
順はリターン72を経て終了する。
【0060】もし判断ブロック73の時点で速度交渉が
まだ完了していなければ、その処理は判断ブロック74
へと続く。74において、どのバス・セクションがその
装置へ接続されているかが判断される。もしその装置が
外部装置であれば(74においてYであれば)、判断ブ
ロック75が実行され、もしその装置が内部装置であれ
ば、動作76が呼出されて高速度で速度交渉を完了す
る。そしてこの手順はリターン72を経て終了する。
まだ完了していなければ、その処理は判断ブロック74
へと続く。74において、どのバス・セクションがその
装置へ接続されているかが判断される。もしその装置が
外部装置であれば(74においてYであれば)、判断ブ
ロック75が実行され、もしその装置が内部装置であれ
ば、動作76が呼出されて高速度で速度交渉を完了す
る。そしてこの手順はリターン72を経て終了する。
【0061】サブシステムは、判断ブロック75におい
てこの(外部)装置に対して高速度が安全に使用できる
かどうかを(ホスト・システムによってセットされた構
成レジスタに示されるように、装置の型及びその外部バ
スの負荷の現状態に基づいて)判断する。もし、高速度
が使用可能であれば、動作76を経て高速度で速度交渉
は完了し、手順はその後リターン72を経て終了する。
もし高速度が使用不可能であれば、動作77を経て低速
度で速度交渉は完了し、この手順はリターン72を経て
終了する。
てこの(外部)装置に対して高速度が安全に使用できる
かどうかを(ホスト・システムによってセットされた構
成レジスタに示されるように、装置の型及びその外部バ
スの負荷の現状態に基づいて)判断する。もし、高速度
が使用可能であれば、動作76を経て高速度で速度交渉
は完了し、手順はその後リターン72を経て終了する。
もし高速度が使用不可能であれば、動作77を経て低速
度で速度交渉は完了し、この手順はリターン72を経て
終了する。
【0062】図13は、(アダプタ制御セクション11
a、11bによってそれらのSCSIバス・セクション
12a、12bへのインターフェースで受信された)装
置割込み要求の(図8のハンドラ・モジュール33によ
る)処理を明らかにしたものである。80に示すよう
に、ハンドラ33は、外部装置と内部装置からの要求を
交互に優先的に受け取るような交替手順を利用して、こ
れらの要求を選択する。このことはつまり、もし最後の
優先順位が、内部装置が上位で、外部装置が下位(ある
いは外部装置が上位で、内部装置が下位)であり、実際
に処理された最後の要求が内部(あるいは外部)のもの
であれば、次の要求の優先順位は、外部が上位で、内部
が下位(あるいは内部が上位で、外部が下位)というよ
うに逆になることを意味する。
a、11bによってそれらのSCSIバス・セクション
12a、12bへのインターフェースで受信された)装
置割込み要求の(図8のハンドラ・モジュール33によ
る)処理を明らかにしたものである。80に示すよう
に、ハンドラ33は、外部装置と内部装置からの要求を
交互に優先的に受け取るような交替手順を利用して、こ
れらの要求を選択する。このことはつまり、もし最後の
優先順位が、内部装置が上位で、外部装置が下位(ある
いは外部装置が上位で、内部装置が下位)であり、実際
に処理された最後の要求が内部(あるいは外部)のもの
であれば、次の要求の優先順位は、外部が上位で、内部
が下位(あるいは内部が上位で、外部が下位)というよ
うに逆になることを意味する。
【0063】実際の割込み要求の処理においては、要求
元の装置とホスト・システムとの間でインターフェース
・ユニット23を介してデータを転送するために、サブ
システム内のデータ転送経路が81あるいは82で選択
される。そして、その経路に対して関連するデータ転送
処理83が実行される。従って、その要求が内部装置か
らのものであれば、81において制御装置11a及びユ
ニット23を介する経路が選択され、データは、その装
置とホスト・システム・メモリ内の割り当てられたアド
レスとの間を、当該経路を介して転送される。先に述べ
たように、そのように転送されたデータは、一時的にユ
ニット11a及び23の(図示されていないFIFO)
バッファ・レジスタ内に記憶される。一方、その要求が
外部装置からのものであれば、82においてユニット1
1b及び23(内の図示されていないFIFO)を介す
る、その装置とホスト・システム・メモリ内の割り当て
られたアドレスとの間の経路が選択される。
元の装置とホスト・システムとの間でインターフェース
・ユニット23を介してデータを転送するために、サブ
システム内のデータ転送経路が81あるいは82で選択
される。そして、その経路に対して関連するデータ転送
処理83が実行される。従って、その要求が内部装置か
らのものであれば、81において制御装置11a及びユ
ニット23を介する経路が選択され、データは、その装
置とホスト・システム・メモリ内の割り当てられたアド
レスとの間を、当該経路を介して転送される。先に述べ
たように、そのように転送されたデータは、一時的にユ
ニット11a及び23の(図示されていないFIFO)
バッファ・レジスタ内に記憶される。一方、その要求が
外部装置からのものであれば、82においてユニット1
1b及び23(内の図示されていないFIFO)を介す
る、その装置とホスト・システム・メモリ内の割り当て
られたアドレスとの間の経路が選択される。
【0064】このようなアダプタ・カード上のデータ転
送の取扱いは、速度交渉で決められた速度に依存し、ま
たその速度に適合するデータ処理能力が使用されること
は、明らかであろう。
送の取扱いは、速度交渉で決められた速度に依存し、ま
たその速度に適合するデータ処理能力が使用されること
は、明らかであろう。
【0065】
【発明の効果】本発明においては、コンピュータ・シス
テム・バスと周辺装置に連結された周辺バスとの間をイ
ンターフェースするための分割可能なバス・アダプタ・
ユニットが提供され、それによって一体化された(連続
特性をもつ)バスに起因して生ずる上述の問題が解決さ
れる。
テム・バスと周辺装置に連結された周辺バスとの間をイ
ンターフェースするための分割可能なバス・アダプタ・
ユニットが提供され、それによって一体化された(連続
特性をもつ)バスに起因して生ずる上述の問題が解決さ
れる。
【図1】従来技術による、コンピュータ・システムのた
めの「分割されていない」SCSIバス配置の概略図で
ある。
めの「分割されていない」SCSIバス配置の概略図で
ある。
【図2】本発明による分割されたSCSIバス配置を、
図1のシステムに対して利用した概略図である。
図1のシステムに対して利用した概略図である。
【図3】本発明による図2のバス配置の応用を示した概
略図である。
略図である。
【図4】本発明による図2のバス配置の応用を示した概
略図である。
略図である。
【図5】本発明による図2のバス配置の応用を示した概
略図である。
略図である。
【図6】本発明による図2のバス配置の応用を示した概
略図である。
略図である。
【図7】図2のバス配置のためのアダプタ・ユニットま
たはアダプタ・カードの好ましい構成の概略図である。
たはアダプタ・カードの好ましい構成の概略図である。
【図8】図7のアダプタ・カードの動作を管理するため
のマイクロプログラムの構造を示すブロック図である。
のマイクロプログラムの構造を示すブロック図である。
【図9】本発明による、図8に示したマイクロプログラ
ムの動作を説明するための流れ図である。
ムの動作を説明するための流れ図である。
【図10】図9に一般的な形で示された動作の詳細を示
したものである。
したものである。
【図11】図9に一般的な形で示された動作の詳細を示
したものである。
したものである。
【図12】本発明による、図8に示したマイクロプログ
ラムの動作を説明するための流れ図である。
ラムの動作を説明するための流れ図である。
【図13】本発明による、図8に示したマイクロプログ
ラムの動作を説明するための流れ図である。
ラムの動作を説明するための流れ図である。
2 格納装置 3 マザーボード 4 CPU 5 一体化されたアダプタ・ユニット 6 内部装置 7 外部装置 9 SCSIバス 11 分割されたアダプタ・カード(アダプタ・ユニッ
ト) 20 サブシステムCPU 21 ROM 22 RAM 23 ホスト・バス・インターフェース 24 SCSI・BIOS 30 タスク監視プログラム 31 命令プロセッサ 32 データ転送制御 33 SCSIインターフェース・ハンドラ
ト) 20 サブシステムCPU 21 ROM 22 RAM 23 ホスト・バス・インターフェース 24 SCSI・BIOS 30 タスク監視プログラム 31 命令プロセッサ 32 データ転送制御 33 SCSIインターフェース・ハンドラ
フロントページの続き (72)発明者 アンドリュー・ボイス・マクネイル アメリカ合衆国33442 フロリダ州ディ アフィールド・ビーチ、エヌ.ダブリ ュ.フォーティーワン・ウェイ 181 (72)発明者 トーマス・ハロルド・ニューサム アメリカ合衆国33486 フロリダ州ボ カ・ラトン、カミノ・レイクス・サーク ル 753 (72)発明者 ケビン・リー・シェーン アメリカ合衆国33442 フロリダ州ディ アフィールド・ビーチ、ウォーターフォ ード・ドライブ・サウス 2832 (72)発明者 リチャード・ダブリュ・ボーヘス アメリカ合衆国33431 フロリダ州ボ カ・ラトン、エヌ.ダブリュ.サード・ アベニュー 4072 (72)発明者 エドワード・アービン・ウォチュテル アメリカ合衆国33433 フロリダ州ボ カ・ラトン、セレナタ・サークル・イー スト 22167
Claims (7)
- 【請求項1】1または複数の周辺装置が取り付けられて
いるバスにコンピュータ・システムを接続するためのバ
ス・アダプタ・システムであって、 前記コンピュータ・システムあるいは前記バスの現構成
とは非互換に動作する前記周辺装置によって、該コンピ
ュータ・システムの動作が損なわれることが無いよう
に、前記バスを、異なるレベルのセグメントに分割して
該コンピュータ・システムから分離する分割アダプタ手
段を有する、 バス・アダプタ・システム。 - 【請求項2】前記分割アダプタ手段が、 前記バスを、物理的に分離された、固定長の第1バス・
セグメントと可変長の第2バス・セグメントとに分割す
る手段と、 前記コンピュータ・システムと前記第1バス・セグメン
ト間でのデータ転送、並びに前記コンピュータ・システ
ムと前記第2バス・セグメント間でのデータ転送をそれ
ぞれ第1のデータ転送速度及び第2のデータ転送速度で
制御する手段とを含み、 上記第1の転送速度は上記第2の転送速度よりも高速で
ある、 請求項1に記載のバス・アダプタ・システム。 - 【請求項3】前記分割アダプタ手段が、 前記バスを分離された第1のバス・セグメント及び第2
のバス・セグメントに分割して、一方のバス・セグメン
トに取り付けられた前記周辺装置が、他方のバス・セグ
メントに取り付けられた前記周辺装置と直接アクセスし
て通信できないようにする手段を含む、 請求項1に記載のバス・アダプタ・システム。 - 【請求項4】前記バス・セグメントのそれぞれは、事前
に規定された数までは、複数の周辺装置を接続すること
ができる、 請求項2に記載のバス・アダプタ・システム。 - 【請求項5】前記コンピュータ・システムが、前記周辺
装置を取り付けるために設けられたソケットを有する格
納装置内に設置されており、 前記第1のバス・セグメントと前記アダプタ・システム
が、該格納装置内に収納され、前記第2のバス・セグメ
ントが、該格納装置の外部に設置されている、 請求項2に記載のバス・アダプタ・システム。 - 【請求項6】前記コンピュータ・システムと前記第1及
び第2のバス・セグメントとの間のインターフェースを
行うアダプタ手段を含み、 前記アダプタ手段が、前記第1及び第2のバス・セグメ
ントが、実際には物理的・電気的に分離されているにも
関わらず、前記コンピュータ・システムには、単一の論
理的に連続したバス・エンティティとして認識させる、 請求項5のバス・アダプタ・システム。 - 【請求項7】互換モードと非互換モードの動作を有する
バス・アダプタ・システムであって、 前記コンピュータ・システムに、前記バス・セグメント
に関する前記周辺装置の物理的位置に関わらず該周辺装
置を一意的に識別できることを保証するように、該周辺
装置に対する論理的識別子の割当てを制限することを要
求する互換モードと、 前記の論理的識別子の割当てを制限することを要求しな
い非互換モードとを有するバス・アダプタ・システムで
あって、 前記互換モードにおいては、前記アダプタ手段は前記コ
ンピュータ・システムと共働し、前記アダプタ・システ
ムの機能によって単一の連続するバスに連結されている
様に見える前記複数の周辺装置に対して前記コンピュー
タ・システムがその動作を行う一方で、該コンピュータ
・システムの動作を前記第1及び第2のバス・セグメン
トに連結されている周辺装置に対して行うことができ
る、 請求項3に記載のバス・アダプタ・システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US90133792A | 1992-06-19 | 1992-06-19 | |
US901337 | 1992-06-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0652095A JPH0652095A (ja) | 1994-02-25 |
JP2503183B2 true JP2503183B2 (ja) | 1996-06-05 |
Family
ID=25413970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5105245A Expired - Lifetime JP2503183B2 (ja) | 1992-06-19 | 1993-05-06 | バス・アダプタ・システム |
Country Status (9)
Country | Link |
---|---|
US (1) | US5550990A (ja) |
EP (1) | EP0575042A1 (ja) |
JP (1) | JP2503183B2 (ja) |
KR (1) | KR960016420B1 (ja) |
CN (1) | CN1053979C (ja) |
CA (1) | CA2092631C (ja) |
MY (1) | MY109397A (ja) |
SG (1) | SG42891A1 (ja) |
TW (1) | TW214586B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3216931B2 (ja) * | 1993-01-13 | 2001-10-09 | 日本電気株式会社 | バスサイジングを有するマイクロプロセッサ |
US5638520A (en) * | 1995-03-31 | 1997-06-10 | Motorola, Inc. | Method and apparatus for distributing bus loading in a data processing system |
US5958056A (en) * | 1995-05-26 | 1999-09-28 | Intel Corporation | Method and apparatus for selecting operating voltages in a backplane bus |
US5734850A (en) * | 1995-07-05 | 1998-03-31 | National Semiconductor Corporation | Transparent bridge between of a computer system and a method of interfacing the buses to operate as a single logical bus |
US5706447A (en) * | 1995-08-11 | 1998-01-06 | Dell Usa, L.P. | System for automatic reconfiguration termination to multi-processor bus without added expense of removable termination module |
US5832244A (en) * | 1996-02-20 | 1998-11-03 | Iomega Corporation | Multiple interface input/output port for a peripheral device |
US6175888B1 (en) * | 1996-04-10 | 2001-01-16 | International Business Machines Corporation | Dual host bridge with peer to peer support |
US5925120A (en) * | 1996-06-18 | 1999-07-20 | Hewlett-Packard Company | Self-contained high speed repeater/lun converter which controls all SCSI operations between the host SCSI bus and local SCSI bus |
WO1998000958A1 (en) | 1996-06-28 | 1998-01-08 | Advanced Micro Devices, Inc. | Telephone calling party announcement system and method |
US5870571A (en) * | 1996-08-02 | 1999-02-09 | Hewlett-Packard Company | Automatic control of data transfer rates over a computer bus |
US6263389B1 (en) | 1998-01-21 | 2001-07-17 | Micron Technology, Inc. | Apparatus for increasing the number of loads supported by a host bus |
US6041380A (en) * | 1998-01-21 | 2000-03-21 | Micron Electronics, Inc. | Method for increasing the number of devices capable of being operably connected to a host bus |
US6425025B1 (en) | 1999-06-03 | 2002-07-23 | Dell Usa, L.P. | System and method for connecting electronic circuitry in a computer system |
US6715013B1 (en) | 1999-08-16 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Bus system having improved control process |
JP4226188B2 (ja) | 2000-04-07 | 2009-02-18 | 富士フイルム株式会社 | オーディオ機能搭載デジタルカメラ |
JP4542514B2 (ja) * | 2006-02-13 | 2010-09-15 | 株式会社日立製作所 | 計算機の制御方法、プログラム及び仮想計算機システム |
US8689508B2 (en) | 2008-05-28 | 2014-04-08 | Steeltec Supply, Inc. | Extra strength backing stud having notched flanges |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4716525A (en) * | 1985-04-15 | 1987-12-29 | Concurrent Computer Corporation | Peripheral controller for coupling data buses having different protocol and transfer rates |
US5003508A (en) * | 1985-10-31 | 1991-03-26 | Floating Point Systems, Inc. | Linear nearest neighbor interconnect bus system |
US4975829A (en) * | 1986-09-22 | 1990-12-04 | At&T Bell Laboratories | Communication interface protocol |
ES2032851T3 (es) * | 1987-04-22 | 1993-03-01 | International Business Machines Corporation | Conmutador de adaptadores de buses para mejorar la disponibilidad de una unidad de control. |
US5117486A (en) * | 1989-04-21 | 1992-05-26 | International Business Machines Corp. | Buffer for packetizing block of data with different sizes and rates received from first processor before transferring to second processor |
US5191653A (en) * | 1990-12-28 | 1993-03-02 | Apple Computer, Inc. | Io adapter for system and io buses having different protocols and speeds |
AU660659B2 (en) * | 1991-04-17 | 1995-07-06 | Wang Laboratories, Inc. | Apparatus for driving both single-ended and differential computer uses |
US5274783A (en) * | 1991-06-28 | 1993-12-28 | Digital Equipment Corporation | SCSI interface employing bus extender and auxiliary bus |
US5191656A (en) * | 1991-08-29 | 1993-03-02 | Digital Equipment Corporation | Method and apparatus for shared use of a multiplexed address/data signal bus by multiple bus masters |
-
1993
- 1993-03-12 CA CA002092631A patent/CA2092631C/en not_active Expired - Fee Related
- 1993-04-26 TW TW082103202A patent/TW214586B/zh active
- 1993-05-04 SG SG1996000456A patent/SG42891A1/en unknown
- 1993-05-04 EP EP93303471A patent/EP0575042A1/en not_active Ceased
- 1993-05-06 JP JP5105245A patent/JP2503183B2/ja not_active Expired - Lifetime
- 1993-06-07 MY MYPI93001084A patent/MY109397A/en unknown
- 1993-06-14 KR KR1019930011008A patent/KR960016420B1/ko not_active IP Right Cessation
- 1993-06-14 CN CN93107292A patent/CN1053979C/zh not_active Expired - Fee Related
-
1995
- 1995-03-03 US US08/400,425 patent/US5550990A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR940000982A (ko) | 1994-01-10 |
KR960016420B1 (ko) | 1996-12-11 |
US5550990A (en) | 1996-08-27 |
CN1053979C (zh) | 2000-06-28 |
TW214586B (en) | 1993-10-11 |
MY109397A (en) | 1997-01-31 |
JPH0652095A (ja) | 1994-02-25 |
CN1080071A (zh) | 1993-12-29 |
CA2092631C (en) | 1997-04-08 |
EP0575042A1 (en) | 1993-12-22 |
CA2092631A1 (en) | 1993-12-20 |
SG42891A1 (en) | 1997-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2503183B2 (ja) | バス・アダプタ・システム | |
US7191268B2 (en) | Combined host interface controller for conducting communication between a host system and multiple devices in multiple protocols | |
US7627708B2 (en) | Multi-host USB device | |
US6965956B1 (en) | Disk array controller and system with automated detection and control of both ATA and SCSI disk drives | |
JP5085334B2 (ja) | Usb・otgコントローラ | |
US6854045B2 (en) | Hardware emulation of parallel ATA drives with serial ATA interface | |
US5548730A (en) | Intelligent bus bridge for input/output subsystems in a computer system | |
US6038624A (en) | Real-time hardware master/slave re-initialization | |
JP3403284B2 (ja) | 情報処理システム及びその制御方法 | |
US5109517A (en) | System for selectively controlling slots in an IBM-AT/NEC 9801 dual-compatible computer | |
US20030221061A1 (en) | Serial interface for a data storage array | |
EP1166209A1 (en) | Shared memory apparatus and method for multiprocessor systems | |
EP0403207A2 (en) | Diagnostic subsystem | |
US7225288B2 (en) | Extended host controller test mode support for use with full-speed USB devices | |
JPH07281984A (ja) | 多重モードscsiコントローラを備えた装置及び方法 | |
US7007126B2 (en) | Accessing a primary bus messaging unit from a secondary bus through a PCI bridge | |
US5838995A (en) | System and method for high frequency operation of I/O bus | |
CN113190084B (zh) | 一种支持多种位宽硬盘的硬盘背板连接方法及装置 | |
EP1817677B1 (en) | Usb on-the-go controller | |
WO2009148432A1 (en) | Queue sharing and reconfiguration in pci express links | |
US6804737B2 (en) | Methods and systems for intelligent I/O controller with channel expandability via master/slave configuration | |
US20030188080A1 (en) | Apparatus, method and system for remote registered peripheral component interconnect bus | |
KR20000009126A (ko) | 피씨아이 로컬버스 제어장치 | |
JP2000172627A (ja) | 割込み制御回路 |