CN1053979C - 逻辑上连续的总线的物理分隔 - Google Patents
逻辑上连续的总线的物理分隔 Download PDFInfo
- Publication number
- CN1053979C CN1053979C CN93107292A CN93107292A CN1053979C CN 1053979 C CN1053979 C CN 1053979C CN 93107292 A CN93107292 A CN 93107292A CN 93107292 A CN93107292 A CN 93107292A CN 1053979 C CN1053979 C CN 1053979C
- Authority
- CN
- China
- Prior art keywords
- bus
- computing machine
- equipment
- data
- total
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
对一种物理上整体结构的总线进行分隔的安排,这种分隔对于计算机和经该总线通信的设备是透明的并能避免因数据传送速率可能引起的一些问题。一种典型总线结构是SCSI总线,其物理上连续的总线结构会引起信号失真、数据安全性/完整性、总线并行比特数与负载量限制、最佳的总线利用等问题。总线分隔分成内部段和外部段,其上连接的内部设备和外部设备数目可增多,数据通过量可提高。
Description
本发明涉及在计算机和***设备之间传送数据的总线***。
现代的“计算机—***设备”总线***,以美国国家标准学会(ANSI)规定的SCSI(小型计算机***接口)为例(参阅文件X3.131-1986和修正草案X3T9.2/86109,它们均由ANSI出版和持有版权),可沿着一条电气上连续的总线设置可变数目的***设备,它们互相间有可变的距离,与主计算机也有可变的距离,并以基带脉冲形式与主计算机交换数据信号。许多这样的***不需要信号滤波,但被传送的信号可能会有陡峭的过渡边沿。业已观察到,在某些***配置中这些信号会遇到妨碍准确接收的总线阻抗状态,这接着会导致潜在的不确定性质的***故障。
因此,在耦联至总线分支上的设备内所存储数据的安全性以及链接至总线上的特定计算机的预定用途,都可能被链接至总线上的其它设备轻易地破坏了。
此外,因这样的总线演变出原总线研制者未考虑到的服务组态配置(configuration),故主计算机为使总线组态配置初始化而执行的控制软件相对于新组态配置会变得无用了,为提高到这新组态配置的处理过程要附加一份不希望的软件费用。
为适当有效地缓解这些问题,本发明力求提供一种总线布置。
本发明的一个目的是提供一种总线***,用以可靠地将可变数目***设备链接到一个计算机上。其中,***设备的总线连接在设备相互之间以及它们与计算机之间可以有可变的间隔,并当呈现给计算机的是物理上连续的总线的逻辑外表时,总线的逻辑配置避免上文所述的一种或多种问题。
本发明的另一个目的是提供一种数据总线,用以将***设备连接在计算机。该总线接逻辑布置的对计算机呈现为一个连续的总线整体,但在物理上是由多个相互隔离的总线隔段组成的,而且这些隔段是通过明显不同地相隔开的传导路径接入计算机的,这些传导路径可以不同的信令速率工作;借此,数据可在这些路径以这样的最佳速率传送,亦即该速率相对于在计算机与链接到这些路径上的***设备之间的传输距离来说可能做到有效地最佳化,因而对于在每个路径中可能遇到的最坏情况的阻抗状态,各速率亦有效地最佳化。
本发明的再一个目的是提供一种数据总线***,用以使计算机与设置在该计算机离开各种信令距离的多个***设备以及多个***设备之间进行可靠地链接,其中,数据可以不同的速率在计算机与***设备之间进行传送,这些不同的速率是在对计算机和***设备为透明的方式下设计成以实现有效地传送,并将代表数据的信号面临失真超出识别界限的危险性减至最小。
本发明的又一个目的是提供一种数据总线***,用以将多个数据处理设备相互之间可靠地链接,该设备包括一个计算机和至少一个存储装置。在该***内,总线可在物理上被分隔,以便有选择地防止除计算之外的诸多设备不致对存储装置中存储的数据进行存取,同时相对于计算机而言使总线的外观维持为一个逻辑上连续的整体。
本发明还有一个目的是提供一种逻辑上连续但物理上分隔的数据总线***,用以将计算机与多个***设备可靠地链接,在该***,当计算机按照特定设计以配置成一个物理上连续的总线***的控制软运行时,该总线的初始配置可在计算机的控制下以电的方式建立。
本发明另有一个目的是提供一种数据总线***,用以将计算机与其内至少包括有一个存储装置的一个或多个***设备相连接,其中,该总线***适宜防止任一个其它的能有害地影响计算机所使用的、存储在这至少一个的存储装置中的数据的***设备不致存取一个存储装置。
本发明再有一个目的是提供一种数据总线***,用以将计算机与***设备相连接,其中,总线被制作成对计算机呈现为用于数据的一个单一的逻辑上连接的通路,但在物理上可分隔为多个段,这些段在电气上相互绝缘,并可用来在截然不同的方式传送数据。本发明的一个衍生的目的是提供一种上述可分段的总线,其中,数据相对于连接至不同总线段的各***设备可同时传送,以获得相对于这些设备而更高效率的传送。
本发明又有一个目的是提供一种数据总线适配***,该***与物理上分隔成多段的、但相对于计算机和连接到各段上的***设备、能保持在逻辑上连续总线的外观的一条总线相接口;其中,该适配***是可操作的,以维持与计算机中的控制软件相兼容,而那控制软件专门设计来配置一条在物理上连续的总线***。
上述的这些目的和其它目的是通过提供一个用以在计算机***总线与链接***设备的***总线之间接口的分隔总线适配单元(adapting unit)而实现的。该适配单元设有两个或多个端口,分别与***总线各分离段相连接;相当于其内的分离段通常通过该配接单元连续地相互链接的一个总线***。在允许***总线相对于该计算机被配置得如同它在逻辑上是一条单一的连续的总线时,在每个单元端口与计算机***总线之间的数据传输在适配单元内分别地受到控制。因此,就每一个***总线端口来说,适配单元能提供惯用的、数据传输处理。
依照本发明,这种惯用的处理能力的一种应用是在适配单元诸多端口与总线的诸多不同段之间能以不同的速率传送数据,以避免针对一个或多个总线分段的潜在噪声问题。在这种应用中,计算机***、配接单元和某些链接于适配单元一个***端口上的“内部”设备都被容置在一个共用的壳罩内;而链接于一个或多个该适配单元的其它***端口上的其它“外部”设备位于该共用壳罩的外面或里面。外部设备与适配单元之间的距离比内部设备与配接单元之间的距离大些。因此,数据在内部设备与适配单元之间右以比该数据在外部设备与适配单元之间的传送速率高些的速率传送。
在这种应用和其它应用中,适配单元对其各***端口可自适应同时接通数据传输操作,以针对所有的***设备的数据总通过量能以比它在***总线如同一个单一的、在物理上连续的整体时高些的速率被保持住。
在这种分隔式端口配置的另一种应用中,打算由主计算机***专用和控制的存储器,由于具有与适配单元不同***端口相耦联的内部设备和外部设备而使这些存储器与外部设备相隔离的;不过,按照***总线结构标准的常规实践,主计算机***也可直接访问其它设备。
本发明特别可适用于上述SCSI总线的特点是由以下事实得出的,亦即在当代的计算机***中,封装计算机及其电源的壳体能用来封装和供电给适配单元、几个“内部”设备以及将那些设备链接至适配单元的***/SCSI总线分段上。链接到***总线的其它“外部”设备都位于该壳体的外部。在这种环境下,配接单元与内部设备之间的间隔由计算机***的设计者严格控制,而该适配单元与外部设备之间的间隔一般留给***的用户来确定,而不由设计者决定。由此,内部设备和外部设备均可配置得对适配单元提供出一些阻抗状态,这些阻抗状态可分别在计算机***设计者控制的可控范围之内和可控范围之外。据此,利用分隔适配单元来分别服务内部设备和外部设备,可使相对于内部设备的数据传送的速率最佳化,而无需考虑与该SCSI总线的外部阻抗会有关的失真。
图1示出一个计算机***的先有技术的“不分隔”SCSI总线布置的示意图。
图2示出图1的***中所使用的本发明的一种分隔式SCS总线布置的示意图。
图3至图6概略地示出本发明在图2所示的总线布置的各种应用。
图7概略地示出用于图2所示的总线布置的一种适配器单元/卡的一个优选结构。
图8示出用以指引图7中适配器卡工作的一个微程序构造的方框图。
图9至图11示出用以解释图8中所示的微程序的操作的流程图,它们都考虑到了与本发明的关联性;图9A和图9B示出图9中按一般形式指明的一种操作的细节。
本发明所描述的一些问题是参看图1中所示的常规计算机***和(先有技术)SCSI总线布置来解释的。图1中,1总括地表示***和总线布置。***的“母板”和保存在该母板上的***的CPU(中央处理单元)分别用3和4表示。I/O(输入/输出)适配器单元5示为***在母板上的一个卡;将该***通过用9表示的一条物理上连续的SCI(小型计算机***接口)总线电缆链接的它的某些***设备6和7上。***设备6和7分别称为内部设备和外部设备;内部设备封装在壳体2内(可以与CPU和封装在壳体内的其它***元件一起供电),外部设备在物理上位于壳体的外面。内部设备6连接到总线9的内部段9a,外部设备7连接到同一总线9的外部段9b。总线段9a和9b如图所示是互相连接的。
为地简化起见,安装在或连接到母板3上的***其它部件未在图中画出,这些部件包括:***的存储器(随机存取存储器和只读存储器);定时控制器;***I/O总线,用以将该***与其***设备适配器(包括适配器5)链接;以及除了用“6”表示的那些内部设备以外可能附加的一些内部设备,例如与SCSI总线9不相链接的硬盘驱动器和软盘驱动器的存储器。这类***的一种典型的“主”计算机可以是IBM个人***/2(或PS/2)型***IBM个个***/2和PS/2是国际商业机器公司(IBM公司)的产品商标名称,典型的***设备6和7包括硬盘驱动存储器、打印机、等等,它们根据SCSI标准规定具有“智能控制”能力。如图1所示,***1和总线9有能力支持高达7个内部和外部设备的组合(全部链接至总线9的菊花链式段上)。
下面解释由总线9的连续性质引起的各种问题在下。
1A.信号失真问题。
应该理解,通常内部设备6相互之间及其与适配器5之间的距离比外部设备7相互之间及其与适配器5之间的距离小些。还应理解,在总线9的内部段9a(内部设备之间总线段的长度,与各个内部设备耦联的总线节段长度,等等)上影响阻抗和信号失真特性的诸多因素,通常与影响外部段9b的阻抗的可对照的因素相比,***1内部部件的设计者对此能好控制得多。
还需要指出,***设备6和7的设计参数可能破坏总线上通信数据完整性,这是***设计者很难控制的;例如,不可以保证任一个此类设备具有这样的内部逻辑,亦即它可补偿因信号失真造成的差错。再者,在缺乏差错检测能力的***中,因信号失真引起的差错会导致***差错或故障,这也许是难以或者甚至不可能被查出的。
于是,可以理解,在总线9的整个长度上的数据通过速率必定受到“数据信号在外部段9b上传送的速率和从段9b上明晰地接收的速率”的限制;由此推论出,如图1中所示的联合式(unified)总线的布置使内部设备6不能得到最佳的应用。
1B.数据安全性/完整性问题
在上述的环境中,存储在与总线段9a相连接的内部硬盘驱动器上的数据的安全性可以折衷考虑。
SCSI结构允许在总线上连接的设备之间双向通信。据此,打算主要由CPU应用的、与***1的内部处理元件相关联的内部硬盘驱动器上存储的数据会变得要经受到外部设备的修改,这是内部***配置的设计者所预计不到的。
1C.总线宽度与负载限制问题
早期的总线结构型式规定总线导体由8条数据线和一数目的控制线组成,数据线用来同时地并行传送8比特数据,控制线用来控制这种传送。就内部设备以及具有由计算机***设计人员可决定的形式和间隔的更多元的数据(例如,同时传送16比特或32比特)。
同样可以看出,图1中假定的设备负载界限是在整个总线9上不多于7个设备负载,这将是不适度的限制。
1D.最佳的总线利用问题
与图1中联合式总线布置相关联的另一个制约在于,在主计算机与总线段之间的数据传送均受限于总线配置。因此,在内部总线段和外部总线段两者上的数据传送,难以做到最佳的同时发生。
如图2中所示,本发明将总线和总线适配器单元进行分开来讨论。适配器单元11包含有控制器部分11a和11b,它们与各自的总线段12a和12b相配接,以提供本发明的功能。虽然,这里仅示出并叙述了一个双向分隔,但应理解到,所揭示的原理对于两个以上的分隔来说也是有用的,可支持那些等效的功能。
图3至图6示例出适配器11如何能用来避免前述的问题。图3示出应用适配器部分11a和11b来支持总线段12a和12b上数据传送的不同速率(在内部段12a上是10MHz,在外部段12b上是5MHz),以便在外部段上避免过分的信号失真,而同时允许最佳地利用内部设备6。
图4示出适配器分隔如何能用来限制住唯有主CPU才能访问内部硬盘存储器6a。
图5示出分隔方式怎样能运用来增加可由适配器提供服务的设备的数目(与图1中指出最大为7个设备相比较,这里最大为30个设备)。
图6示出分隔方式如何能用来允许在内部和外部段总线段上同时传送。
其它方面的应用将对照图9到图11在下文描述。
图7示例性示出适配器11的一个优选实施例的元件。虽然,这里将该适配器表示为一张卡,它可***至主***母板上(在图中未画出的)插座中;但应理解到,此种卡上的各部分(集成电路块和连接部件)也可直接集成在该母板上。
除了总线控制器部分11a和11b之外,适配器卡11上还包含有一个微处理器20、ROM21、RAM22、主总线接口单元23、另一个ROM存储单元24用以存储BIOS(基本的输入、输出***)控制信息、以及连接延伸头25-27。连接头25连接到主***总线,连接头26和27分别连接到SCSI总线的内部段和外部段(12a和12b)上。
如图所示基本上微处理器20由一个Intel 80C186微处理器模件组成,在RAM22中存储的指令和ROM21中存储的微程序的控制上,直接控制着单元11a、11b、23和24的逻辑操作。单元23与单元11a、11b和24的协同工作,直接控制主连接接口25与***连接接口26和27之间的数据信号流。主接口25与内部SCSI总线接口26之间路径上的数据由单元23和11a来管理,而主接口25与外部SCSI总线接口27之间路径上的数据由单元23和11b来管理。单元23具有(图中未画出的)缓存器,用来存储对于接口25传送的数据;单元11a和11b也具有(图中未画出的)缓存器,用来存储单元23分别与SCSI接口26和27之间路径上的数据。
连接延伸头25***进主***母板上的一个插座,经由该插座耦联至一条I/O总线(例如在PS/2主***中是耦联至一条微通道(微通道是IBM公司产品的一种商标名称)总线上),此I/O总线使主***链接到包括卡11的一些***设备适配器单元上。连接延伸头26和27以可***方式连接至SCSI电缆段的末端。
如图8中建议的,对卡11进行操作管理(通过微处理器20)的微程序可以组模件30-33的层级内;它包括一个任务监控模件30、指令处理器模件31、数据传送控制模件32和SCSI接口管理模件33。如点划线框34建议的,微程序还可以包含有诊断单元,但它与本发明无关。
任务监控模件30对卡的子***进行初始化(在处理在,这涉及到在诊断单元34的管理下进行测试)并协调由子***实施的全部主要任务。指令处理模件31管理指令的执行,规定出主***接口与链接至SCSI总线的***设备之间实施的I/O操作。指令处理模件31直接控制主总线接口单元23(参见图7)的工作,并与模体32和33发生交互作用来管理控制器单元11a和11b(参见图7)的工作。
数据传送控制模件32对控制器11a和11b相关于SCSI总线的数据传送工作进行控制。SCSI接口管理模件33照应到在控制器11a和11b与链接器SCSI总线的***设备之间进行信令功能控制;它包括对SCSI总线接口上接收到的中断请求和其它请求作出处理。
这些模件当前的有关运行在下面参照图9、9A、9B、10和11的流程图来予以说明。图9、9A和9B一起示例性示出由模件32管理的设备初始化操作。图11示例出由模件33管理的中断处理功能。
参看图9,针对各自的逻辑设备(LDn)执行I/O指令。指令执行开始于步骤40,在步骤41处分支去往两条路径之一;一条路径供“指配”指令通行,另一条路径供所有其它指令通行。指配指令是在卡的子***初始化期间实施的(在主***的促使下)。如步骤42所示,对于每一个由子***提供服务的设备,执行一条指配指令。如步骤43处所示,在指配序列中,指令处理器用有关设备方面的信息(从接口管理模件33移交的先前的动作中得到)来更新指配表(在图7的RAM22内)。如步骤44处所示,如果步骤43操作成载地完成了,则一个与有关设备相联的标志被清除,借以指出该设备已初始化,且尚未接收到一个指令(来传送数据,等等)。如步骤45处所示,当这些操作都完成时,控制指令返回到例如任务监控模件30。
在步骤43操作中进入指配表的信息通常包括有***设备的SCSI地址(ID)、指配给设备的逻辑设备号码LDn和设备物理上相连接的总线段(内部/外部)。
当执行的一条指令并非是指配指令时,指令处理模件31取路径46去步骤47操作,其详细情况示于图9A和9B。这些图的流程线路延伸的接续在图中已注明图号和步骤号。
参看图9A,与其它指令相关的顺序从步骤50开始,根据主***当前工作方式的功能决定分支去向。如果主***工作于兼容方式,则指令处理器取一条序列路径;如果主***不是工作于兼容性方式,则取另一序列路径。指令处理器通过对卡上的组态寄存器(例如在单元23中)中的设定值进行检查(它们由主***初始化)判定主***工作方式。
在兼容性方式下,主***受(操作***和配置)软件的控制,它有效地能将适配器11及其各设备看作仿佛它闪是着一条单独的连续(不分隔)路径定位的。这意味着,卡的子***在其相对于主***的工作中,必定能有效地做到使主***维持SCSI总线各区段有这种统一的样式。这也意味着,在这一方式下,卡的子***只能支持统一总线上允许的最大数目***设备所进行的工作(即图1的布置中为7个***设备)。
主***不处于兼容性方式(此处也可称为处于“非兼容性”模式)时,它将卡11及其连接的***设备看成它们为真实的分隔配置(因而主***和卡便可能支持更多的***设备,例如图5中所假定的30个)。
因此,当主***处于兼容性方式时,卡的子***必须维持一指配表,其中的实际设备地址可能不同于主***所使用的逻辑地址,并且其中的实际设备地址指明了各有关设备(例如外部/内部)真实的物理和它们真正的数据转移模式(例如快/慢)。
指令处理器在50处对“非兼容性方式”取定的序列路径中,包含有操作步骤51和52,操作步骤52进而经由路径53去执行图9B中所示的其它的行动和操作。“兼容性方式”时的序列路径包含有行动的操作步骤54-57,它们亦延伸向图9B中所示的接续操作。实际上,对兼容性方式实施的行动和操作是对卡的分隔配置起“改型”的作用,使得卡的状态对主***来说是透明的。因此,对于兼容性方式,指令处理器必须能判定正确的实际总线路径9例如外部/内部),以便与卡进行通信。
在步骤50处判定主***是非兼容性方式以后在步骤51中执行操作,卡的逻辑假定是,本地指配表在当前安排下指明了指令所管理的逻辑设备(LDn)的实际物理位置,而不论相关的设备标志的状态如何(参看图9中步骤44的操作),并且,应用指配表中指明的位置来得到指令信息,经由合适的总线段发送至有关的设备。上文指出的假定是合理的,这是因为,卡上的本地指配表最初是依照主***发出的指配指令设定的,并由于它符合于子***的真正实际配置而要保留下那种设定的。在步骤52的操作中,对有关的设备设定所指配的标志,以便指明该设备已经初始化,并接收到至少一条指令。
对于兼容性方式,指令处理器在步骤54处根据目标设备LDn关联的标志状态进行顺序分支。如果标志处于设定状态(它指明在卡被初始化之后至少有一条指令已发送给该设备)在步骤54处分支“是”的路径去往前面谈到的步骤51的操作,使指令经由本地指配表中当前规定的路径送往***设备,并通过序列路径53进而继续图9B中所示的行动和操作。
如果在步骤54处的检测表明,目标设备LDn的标志处于清除状态,则取“否”的路径去往判断框55,它辩识出指配表中当前列出的***设备的位置(外部的或非外部的)。如果当前列示出的设备为外部的(也即设备链接于外部总线段12b上),则在步骤51操作,将指令经由处部总线段送至指配表中当前指明的实际设备地址上。如果设备明晰地不被指配给外部总线段,则转入操作步骤56,尝试得到指令来经由总线的内部段送往***设备(这里用“尝试”来表征,是因为在序列的这一阶段中主***的目标设备可能连接在外部总线段上,也可能连接在内部总线段上),并根据尝试的结果在步骤57处进行序列分支。
如果尝试成功(经由内部总线段有设备响应),则操作步骤52,设定目标/响应设备的标志,并继续进行与该操作有关的指令序列(转入图9B)。如果尝试不成功,则取“否”的支路,经由连接到图中的线58去往图9B中所示的指令序列的另一种情况。
参看图9B,从图9A中步骤53处来的指令序列在此继续,它包含有操作60和返回/结束功能性步骤61。从图9A中线58处来的指令序列的继续在此处包含操作步骤62和63,然后或者回到功能性步骤61,或者接着操作步骤64和52(它在图9A内),经由路径65链接)。
步骤60的操作通过其适当的常规序列(例如,向***返送状态信息)继续对图9A中在步骤51处起始的指令作处理,然后将控制返回到例如步骤61处的任务监控上。在步骤62的操作中,根据本地指配表中的当前信息来成功地尝试经由内部总线段(通过图9A中的操作56)向目标设备发送指令之后,乃经由外部总线段作出发送指令的尝试,并在步骤63处根据这一尝试的结果使序列分支。
如果在步骤62处的尝试成功9在步骤63处接收到***设备来的响应),与目标设备有关的指配表入口通过操作步骤64作出修改,以表明该设备链接在外部总线段上,该顺序经过线65继续往图9A的操作步骤52,由此对有关设备设定标志,并使链接回到图9B中“正常的”连续操作步骤60。如果在步骤62处尝试不成功,则揭示出一个误码(因为该设备在总线的两种区段上都无法接触到),并在步骤61处结束工作。
图10示例出初始工作的相关部分,它们应用于卡的子***以使得对子***与选定的设备之间要交换的信号作“速率协商”,以便子***能这样确定,在它与设备之间的数据传送是否要依随SCSI总线的外部段而定、调在一个标称的“低”速率上,或者依随总线的全部或部分内部段而令、调在较高的速率上。一般说来,选足的设备是链接于SCSI总线段之某此部分上的设备,在这些部分上数据以高些的速率传送被认为是“安全的”(不大可能信号失真得超出识别范围),但读计及到当前连接在该区段上的设备的数目等。这类协商可以在卡的初始化处理期间由卡来启动,也可以由设备在任一时间选择“范畴”中来启动。
在步骤70处开始起动,在步骤71处由子***判定出给定的一具设备是否处在选择的范畴内,容许它工作在标称低速率下或较高速率下。如果一个设备并不在那范畴内,则工作到步骤72处返回而告结束。如果设备能协商,则在判断步骤73处开始实行协商,并判断协商是否已经完成。判断步骤73是需要的,以便确保对于该设备不会进行多个协商,如果在判断步骤73处指明协商先已完成,则通过这条或另一序列路径返回步骤72处结束该序列。
如果在步骤74处继续处理。在步骤74处作出判断,设备耦联在总线的哪个区段上。如果设备是在外部总线段上的(在步骤74处判断为“是”),进入判断步骤75再作判断;而若设备是在内部总线段上的,则转入操作步骤76去实行高速率的协商,然后返回步骤72结束该序列。
子***应用判断步骤75来确认出,对于该(外部)设备能否安全地采用较高的速率(根据由主***在寄存器设定的配置中所指明的设备类型和外部总线区段的当前负载情况),如果能采用较高的速率,便通过步骤76处的动作来完成该速率的协商,然后返回步骤72结束该序列。如果不能采用较高的速率,则通过操作步骤77达成低速率的协商,然后返回步骤72结束该序列。
图11表征出对设备中断请求(由适配器控制器分部11a、11b在它们与SCSI总线段12a、12b的接口上接收到)的管理(依靠图8中的模件33)。如步骤80处所指出,管理模件33应用一个交替al-ternating优先(Preferential)的序列来选择这些请求,该序列交替地偏向从内部设备和外部设备来的请求。这意思是说,如果最后级的优选权是内部为先、外部为次(或者外部为先、内部为次),则实际上被处理的最后的请求是内部的(或者外部的),而对于下一个请求来说优先权的次序将是相反的外部为先、内部为次(或者相应地是内部为先、外部为次)。
在对这些请求的实际处理过程中,在子***内的数据传送路径通过步骤(action)81或82来选择,以便在请求的设备与主***之间通过单元24传送数据,并导通与该路径有关的数据传送处理83。因此,如果请求是从一个内部设备来的,则在步骤81选择径由控制器11a和单元23的路径,数据径由此路径在该设备与主***存储器内的一个指配地址之间进行传送。如前面所指出,这样传送的数据暂时存储在单元11a和23中(未画出的FIFO)缓存器寄存器内。另一方面,如果请求是从一个外部设备来的,则在步骤82选择经由(未画出的FIFO缓存器入)单元11b和23的路径。
当然,应认识理解,处理在卡上的这种数据传送与协商的速率有关,且数据处理的能力适应于所应用的那个速率。
Claims (6)
1.一种总线适配***,用以将计算机连接到一条物理上被分割的但逻辑上成为一体的总线上,该总线具有第一总线段和第二总线段,它们在物理上相互割开,它们每个对于接附到可变配置中的***设备是有用的,所述的总线适配***其特征在于包括:
一个适配器单元,用以将所述的计算机分别地连接到所述的第一和第二总线段的每个,所述的适配器单元对于将上述总线段与计算机在不同程度上相隔离还将它们相互隔离是有用的,以使该计算机的操作相对于接附到所述的第一和第二总线段的任何一个的设备而言不受接附到所述的第一和第二总线段的另一个的***设备的影响,
所述的适配器单元包括:
电路装置,具有物理上分离的第一和第二电路路径,分别链接到所述的第一和第二总线段,所述的电路装置对于利用与所述的第一和第二总线段两者有关的相同的操作协议、在所述的相应的第一和第二电路路径上、在所述的计算机与所述的第一和第二总线段的每个之间传导数据信令操作是有用的;所述的第一和第二总线段的每个可连接到要求与该计算机通信的至少一个设备上;所述的第一总线段在物理上比第二总线段离该计算机近;该第一段具有预定的长度并且与设备连接,只用于以预定的第一速率传送数据;所述的第二段具有可变的长度,与设备连接只用于以比所述的第一速率低些的速度传送数据,所述的电路装置被设计得以所述的第一速率传送与所述的第一总线段有关的数据,和以比所述的第一速率低的速率传送与所述的第二总线段有关的数据。
2.根据权利要求1所述的总线适配***,其特征在于,还包括:
控制装置,用以控制在所述的计算机与所述的第一和第二段之间以各自的第一和第二数据传送速率对数据的传送,其中,第一数据传送速率比第二数据传送速率高。
3.根据权利要求2所述的总线适配***,其特征在于,所述的每个总线段可在一个预定的设备数目内与多个***设备连接。
4.根据权利要求2所述的总线适配***,其特征在于,所述的计算机设在一个具有一些插座的壳罩内,保留这些插座用以连接一些上述的***设备,
所述的第一总线段和所述的适配***容置在上述的壳罩内,而上述的第二总线段位于上述壳罩之外。
5.根据权利要求4所述的总线适配***,其特征在于,所述的适配器单元在所述的计算机与所述的第一和第二总线段之间接口,所述的适配器单元与所述的计算机合作,使所述的第一和第二总线段对所述的计算机呈现为一个单独的逻辑上连续的总线整体,尽管所述的两段在物理上和电气上与所述的计算机和它们相互之间都是分离的。
6.一种总线适配***,具有兼容性工作方式和非兼容性工作方式,用以将计算机连接到总线上,所述的总线对于附接到可变配置的***设备是有用的,所述的总线适配***在所述的计算机不连接到所述的总线适配***时以所述的兼容方式、以与所述的计算机使用的软件相兼容的方式操作,所述的总线适配***在所述的计算机不连接到所述的总线适配***时以非兼容方式、以与该计算机所使用的软件潜在地不兼容的方式操作,所述的总线适配***其特征在于包括:
一个适配器单元,用以有效地将所述的总线分隔成为第一和第二物理上分开的总线段,它们借助于所述的适配器单元的操作可与所述的计算机在不同的程度上相隔离,以使该计算机的操作不受设备的影响,所述的设备以与该计算机或该总线的当前配置不兼容或不相一致的方式操作,
所述的适配器单元包括:
电路装置,用以将所述的计算机链接到所述的第一和第二总线段上,所述的电路装置利用与所述两段有关的相同的操作协议;所述的总线段的每个可连接到要求与该计算机通信的至少一个设备上;所述的第一段对所述的计算机在物理上比所述的第二段近;所述的第一段具有预定的长度并且连接到设备上只以预定的第一速率传送数据;所述的第二段具有可变的长度,与设备连接用以以比所述的第一速率低的速率传送数据;
控制装置,用以控制在所述的计算机与所述的总线段的每个之间的数据传送;所述的控制装置以所述的预定的第一速率传送与所述的第一总线段有关的数据;所述的控制装置以比第一速率低的第二速率传送与所述的第二总线段有关的数据;
以所述的兼容方式操作、用以要求所述的计算机限制它对所述设备的逻辑标记的指配、以保证在所述的计算机不连接到所述的适配器***时可使所述的设备对于所述的计算机所使用的软件可独特地被识别的装置;所述的非兼容方式不要求对与所述的软件有关的标记指配的限制;及
以所述的兼容方式与所述的计算机合作、考虑到所述的计算机的操作被引导到链接在所述的第一和第二总线段上的设备的装置,而所述的计算机正把这种操作引导到由链接在单一连续总线的所述计算机所使用的软件所实际承担的设备上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US90133792A | 1992-06-19 | 1992-06-19 | |
US07/901,337 | 1992-06-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1080071A CN1080071A (zh) | 1993-12-29 |
CN1053979C true CN1053979C (zh) | 2000-06-28 |
Family
ID=25413970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN93107292A Expired - Fee Related CN1053979C (zh) | 1992-06-19 | 1993-06-14 | 逻辑上连续的总线的物理分隔 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5550990A (zh) |
EP (1) | EP0575042A1 (zh) |
JP (1) | JP2503183B2 (zh) |
KR (1) | KR960016420B1 (zh) |
CN (1) | CN1053979C (zh) |
CA (1) | CA2092631C (zh) |
MY (1) | MY109397A (zh) |
SG (1) | SG42891A1 (zh) |
TW (1) | TW214586B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3216931B2 (ja) * | 1993-01-13 | 2001-10-09 | 日本電気株式会社 | バスサイジングを有するマイクロプロセッサ |
US5638520A (en) * | 1995-03-31 | 1997-06-10 | Motorola, Inc. | Method and apparatus for distributing bus loading in a data processing system |
US5958056A (en) * | 1995-05-26 | 1999-09-28 | Intel Corporation | Method and apparatus for selecting operating voltages in a backplane bus |
US5734850A (en) * | 1995-07-05 | 1998-03-31 | National Semiconductor Corporation | Transparent bridge between of a computer system and a method of interfacing the buses to operate as a single logical bus |
US5706447A (en) * | 1995-08-11 | 1998-01-06 | Dell Usa, L.P. | System for automatic reconfiguration termination to multi-processor bus without added expense of removable termination module |
US5832244A (en) * | 1996-02-20 | 1998-11-03 | Iomega Corporation | Multiple interface input/output port for a peripheral device |
US6175888B1 (en) * | 1996-04-10 | 2001-01-16 | International Business Machines Corporation | Dual host bridge with peer to peer support |
US5925120A (en) * | 1996-06-18 | 1999-07-20 | Hewlett-Packard Company | Self-contained high speed repeater/lun converter which controls all SCSI operations between the host SCSI bus and local SCSI bus |
WO1998000958A1 (en) | 1996-06-28 | 1998-01-08 | Advanced Micro Devices, Inc. | Telephone calling party announcement system and method |
US5870571A (en) * | 1996-08-02 | 1999-02-09 | Hewlett-Packard Company | Automatic control of data transfer rates over a computer bus |
US6263389B1 (en) | 1998-01-21 | 2001-07-17 | Micron Technology, Inc. | Apparatus for increasing the number of loads supported by a host bus |
US6041380A (en) * | 1998-01-21 | 2000-03-21 | Micron Electronics, Inc. | Method for increasing the number of devices capable of being operably connected to a host bus |
US6425025B1 (en) | 1999-06-03 | 2002-07-23 | Dell Usa, L.P. | System and method for connecting electronic circuitry in a computer system |
US6715013B1 (en) | 1999-08-16 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Bus system having improved control process |
JP4226188B2 (ja) | 2000-04-07 | 2009-02-18 | 富士フイルム株式会社 | オーディオ機能搭載デジタルカメラ |
JP4542514B2 (ja) * | 2006-02-13 | 2010-09-15 | 株式会社日立製作所 | 計算機の制御方法、プログラム及び仮想計算機システム |
US8689508B2 (en) | 2008-05-28 | 2014-04-08 | Steeltec Supply, Inc. | Extra strength backing stud having notched flanges |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5003508A (en) * | 1985-10-31 | 1991-03-26 | Floating Point Systems, Inc. | Linear nearest neighbor interconnect bus system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4716525A (en) * | 1985-04-15 | 1987-12-29 | Concurrent Computer Corporation | Peripheral controller for coupling data buses having different protocol and transfer rates |
US4975829A (en) * | 1986-09-22 | 1990-12-04 | At&T Bell Laboratories | Communication interface protocol |
ES2032851T3 (es) * | 1987-04-22 | 1993-03-01 | International Business Machines Corporation | Conmutador de adaptadores de buses para mejorar la disponibilidad de una unidad de control. |
US5117486A (en) * | 1989-04-21 | 1992-05-26 | International Business Machines Corp. | Buffer for packetizing block of data with different sizes and rates received from first processor before transferring to second processor |
US5191653A (en) * | 1990-12-28 | 1993-03-02 | Apple Computer, Inc. | Io adapter for system and io buses having different protocols and speeds |
AU660659B2 (en) * | 1991-04-17 | 1995-07-06 | Wang Laboratories, Inc. | Apparatus for driving both single-ended and differential computer uses |
US5274783A (en) * | 1991-06-28 | 1993-12-28 | Digital Equipment Corporation | SCSI interface employing bus extender and auxiliary bus |
US5191656A (en) * | 1991-08-29 | 1993-03-02 | Digital Equipment Corporation | Method and apparatus for shared use of a multiplexed address/data signal bus by multiple bus masters |
-
1993
- 1993-03-12 CA CA002092631A patent/CA2092631C/en not_active Expired - Fee Related
- 1993-04-26 TW TW082103202A patent/TW214586B/zh active
- 1993-05-04 SG SG1996000456A patent/SG42891A1/en unknown
- 1993-05-04 EP EP93303471A patent/EP0575042A1/en not_active Ceased
- 1993-05-06 JP JP5105245A patent/JP2503183B2/ja not_active Expired - Lifetime
- 1993-06-07 MY MYPI93001084A patent/MY109397A/en unknown
- 1993-06-14 KR KR1019930011008A patent/KR960016420B1/ko not_active IP Right Cessation
- 1993-06-14 CN CN93107292A patent/CN1053979C/zh not_active Expired - Fee Related
-
1995
- 1995-03-03 US US08/400,425 patent/US5550990A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5003508A (en) * | 1985-10-31 | 1991-03-26 | Floating Point Systems, Inc. | Linear nearest neighbor interconnect bus system |
Also Published As
Publication number | Publication date |
---|---|
KR940000982A (ko) | 1994-01-10 |
KR960016420B1 (ko) | 1996-12-11 |
US5550990A (en) | 1996-08-27 |
TW214586B (en) | 1993-10-11 |
MY109397A (en) | 1997-01-31 |
JPH0652095A (ja) | 1994-02-25 |
CN1080071A (zh) | 1993-12-29 |
CA2092631C (en) | 1997-04-08 |
EP0575042A1 (en) | 1993-12-22 |
CA2092631A1 (en) | 1993-12-20 |
SG42891A1 (en) | 1997-10-17 |
JP2503183B2 (ja) | 1996-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1053979C (zh) | 逻辑上连续的总线的物理分隔 | |
US6886057B2 (en) | Method and system for supporting multiple bus protocols on a set of wirelines | |
US6389495B1 (en) | Dedicated circuit and method for enumerating and operating a peripheral device on a universal serial bus | |
EP1275050B1 (en) | Programmatic masking of storage units | |
KR101114011B1 (ko) | 가상 주변 장치 상호연결 다기능 장치 | |
CN101981554B (zh) | 用于将pcie sr-iov功能转换成表现为传统功能的***和方法 | |
CN100492333C (zh) | 用于与可编程逻辑设备通信的装置和方法 | |
US10733135B2 (en) | Universal serial bus network switch | |
US6557049B1 (en) | Programmable computerize enclosure module for accommodating SCSI devices and associated method of configuring operation features thereof | |
CN1714348A (zh) | 具有多种操作模式的集成电路 | |
US5727218A (en) | Controlling an apparatus disposed for adapting fiber channel transmissions to an industry standard data bus | |
US6216196B1 (en) | System and method for multiple device drivers to arbitrate for a single device | |
US7669045B2 (en) | System and method for aggregating shelf IDs in a fibre channel storage loop | |
US6738847B1 (en) | Method for assigning a multiplicity of interrupt vectors in a symmetric multi-processor computing environment | |
US6212587B1 (en) | Device proxy agent for hiding computing devices on a computer bus | |
EP0208319A2 (en) | A system for providing selective interconnection between a plurality of ports | |
CN104115138B (zh) | 电可配置选配板接口 | |
US6101557A (en) | Method and system for remote function control and delegation within multifunction bus supported devices | |
US5590374A (en) | Method and apparatus for employing a dummy read command to automatically assign a unique memory address to an interface card | |
EP0104545A2 (en) | Input and output port control unit | |
US5796964A (en) | Method for modifying an existing computer bus to enhance system performance | |
EP0845743A2 (en) | Method and apparatus for enabling a computer user to convert a computer system to an intelligent i/o system | |
US7103686B1 (en) | Method and apparatus for device discovery | |
CN116166855A (zh) | 硬盘序号识别方法及装置 | |
CN112631979A (zh) | 一种自动分配pcie信号的服务器及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20000628 |