JP2502781C - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は無整流子直流電動機に関する。さらに詳しくは永久磁石回転子の回転
位置を検出するために、ホール素子の如き回転子位置検出素子を不要とした無整
流子直流電動機に関するもので、特に起動特性の改良に関するものである。 従来の技術 無整流子直流電動機はブラシ付の直流電動機に比べ、機械的接点を持たないた
め長寿命であると同時に電気的雑音も少なく、近年、高信頼性が要求される産業
用機器や映像・音響機器に広く応用されている。 従来、この種の無整流子直流電動機はそのほとんどが固定子巻線の通電相切換
えのために、ブラシに相当する回転子位置検出素子、例えばホール素子等を使用
している。しかしながら、回転子位置検出素子自体決して安価なものではなく、
さらに素子の取付け位置調整の煩雑さ、配線数の増加により無整流子直流電動機
はブラシ付直流電動機に比べて大幅にコストが上昇する欠点がある。 また、電動機内部に回転子位置検出素子を取り付けなければならないため、構
造上の制約が起こることがしばしばある。近年、機器の小型化に伴い使用される
電動機も小型かつ薄型化され、ホール素子等の位置検出素子を取り付ける場所的
な余裕がなくなってきている。 そこで、ホール素子の如き回転子位置検出素子の全くない無整流子直流電動機
が従来よりいくつか提案されている。 その１つは、例えば特開昭５５−１６０９８０号公報に示されるような、固定
子巻線に電流を一方向だけに供給する、いわゆる半波駆動方式の無整流子直流電
動機がある。これは起動寺に自起動回路で特定の固定子巻線相のみを付勢して回
転子の位置決めを予め行い、次に３相の固定子巻線のうち休止中の２つの固定子
巻線に誘起される逆起電力を検出することによって、次の通電相を決定し固定子
巻線に電流を一方向だけに順次供給するものである。 さらには、例えば特開昭６２−２６０５８６号公報に示されるような、固定子
巻線に電流を両方向に供給する、いわゆる全波駆動方式の無整流子直流電動機が ある。これは電動機の起動時には、起動パルス発生回路の出力する起動パルスで
固定子巻線に流れる電流を強制的に順次切換えて駆動し、回転子の回転が上昇し
て固定子巻線に逆起電力が誘起されたときに、逆起電力のゼロクロス点を検出し
、その出力信号をモノマルチで一定時間だけ遅延させることによって通電のタイ
ミングを決定するものである。 発明が解決しようとする課題 これら回転子位置検出素子のない無整流子直流電動機は、基本的には固定子巻
線に誘起される逆起電力を利用して固定子巻線の相切換えに必要な位置信号を作
成している。したがって、起動時においては、各固定子巻線に逆起電力が発生し
ていないので、固定子巻線の初期通電相が定まらない。そこで上述した先行技術
に示される無整流子直流電動機にあっては、起動用に特別な起動回路を設けてい
る。特開昭５５−１６０９８０号公報に示される技術では、特定の固定子巻線の
みを付勢して予め回転子の初期位置を決定している。ところが初期位置を決定す
るために、固定子巻線の１相のみを付勢しても回転子の位置は振動的となってな
かなか静止せず、その結果起動時間が長くなる。また、特開昭６２−２６０５８
６号公報に示される技術では、起動回路の出力する出力パルスにより固定子巻線
を強制的に順次切換えている。しかしながら、固定子巻線を強制的に順次切換え
ても回転子の回転は振動的となる。したがって、検出回路で逆起電力のゼロクロ
ス点をうまく検出できても、固定子巻線を強制的に順次切換えて駆動する起動モ
ードから逆起電力のゼロクロス点を検出して行う正規の位置検出モードにはうま
く切換えることが困難である。すなわち、起動モードから正規の位置検出モード
への切換えのタイミングが難しく、電動機の起動時間が長くなる。 一般に、これら回転子位置検出素子のない無整流子直流電動機は、起動時おい
ては回転子が静止しているため各固定子巻線には逆起電力を発生していない。そ
のため初期の通電相が定まらず位置検出素子付の電動機に比べると起動性が著し
く劣るという問題点がある。 さらに特開昭５５−１６０９８０号公報に示される無整流子直流電動機にあっ
ては、固定子巻線の一方向だけに電流を供給する半波駆動方式であるため、その
駆動装置を簡単に構成できる反面、固定子巻線に流れる電流を両方向に流れるよ うに構成した全波駆動方式の電動機に比べると固定子巻線の利用率が低くて効率
が悪く、発生トルクも小さいという問題点がある。 また、特開昭６２−２６０５８６号公報に示される無整流子直流電動機にあっ
ては、固定子巻線に誘起される逆起電流のゼロクロス点で発生されたパルスをモ
ノマルチで一定時間だけ遅延させることにより通電相を決定する方式であり、そ
の遅延時間が電動機の回転数と無関係に一定であるため回転数を変える必要があ
る用途には向かず適用性に乏しいという問題点がある。 本発明は、回転子位置検出素子の不要な無整流子直流電動機でありながら特別
な起動回路が設けることなく、良好な起動特性の得られる無整流子直流電動機を
提供することを目的としている。 さらに本発明は、回転子位置検出素子の不要な、しかも固定子巻線に流れる電
流を両方向に流れるように構成した全波駆動方式の無整流子直流電動機を提供す
ることを目的としている。さらに本発明は、電動機の回転数を任意に変えること
が可能な無整流子直流電動機を提供することを目的としている。 課題を解決するための手段 本発明は上記目的を達成するために、複数相の固定子巻線のそれぞれに発生す
る逆起電力をパルス整形してパルス信号列を得る逆起電力検出手段と、パルス信
号列が入力されその信号列の周期を計数しその周期が所定の範囲内にあるときは
計数した周期の２分の１の時間だけ遅延した遅延パルスを出力し信号列の周期が
所定の範囲を超えたときは計数した周期の２分の１より短い時間だけ遅延させた
遅延パルスを出力するパルス遅延手段と、パルス遅延手段の出力信号に応動して
逆起電極と同じ周波数の複数相の相切換えパルスを発生する論理パルス発生手段
と、論理パルス発生手段の出力信号を回転子の回転位置信号となし、この信号に
より順次固定子巻線を付勢する固定子巻線電力供給手段とを含んで構成される。 作用 本発明は上記した構成により、それぞれの固定子巻線に誘起される逆起電力の
ゼロクロス点間の時間を常に計数し、その計数値をもとに次に通電すべき固定子
巻線の通電位相を決定しているので、電動機の回転数を変化させても次に通電す
べき固定子巻線の通電位相が変化することはなく、常に安定した駆動が得られる
。 したがって、回転数を変える必要がある用途にも容易に応用することが可能とな
り、従来例の回転子位置検出素子不要の無整流子直流電動機に見られるような、
回転数を変化させた場合に駆動が不安定になるということはない。 さらに加えて、本発明は起動用に特別な起動回路を設けることなく、起動時に
おいては疑似出力パルスにより固定子巻線を強制的に順次切換えている。そして
逆起電力検出手段で、逆起電力のゼロクロス点を検出したとき固定子巻線を強制
的に順次切換えて、駆動する起動モードから逆起電力のゼロクロス点を検出して
行う正規の位置検出モードに速やかに切換えることができ、従来の位置検出素子
付の電動機と比べても遜色のない起動特性が得られる。 さらに加えて、固定子巻線に誘起される逆起電力のゼロクロス点のみを検出し
ているので、駆動電流による電圧の影響を受けることもなく、固定子巻線に流れ
る電流を両方向に流せる全波駆動方式の電動機の構成をとることができる。した
がって、半波駆動方式の電動機に比べて高効率、高トルクの無整流子直流電動機
が提供できる。 実施例 以下、本発明の一実施例について、図面を参照しながら説明する。 第１図は本発明の一実施例における無整流子直流電動機の構成を示すブロック
図である。第１図において、１は逆起電力検出手段で、３相の固定子巻線１１，
１２，１３に誘起される逆起電力が入力される。逆起電力検出手段１は３相の逆
起電力のゼロクロス点を検出してパルス列ｎに変換する。このパルス列ｎは３相
の逆起電力のゼロクロス点を示す。逆起電力検出手段１の出力するパルス列ｎは
パルス遅延手段２に入力される。パルス遅延手段２はまず入力されたパルス列の
周期ｎを計数する。そして計数した周期の概略１／２の時間だけ入力パルスを遅
延させる。３は論理パルス発生手段で、パルス遅延手段２の出力するパルスｚを
分周して固定子巻線１１，１２，１３に誘起される逆起電力と同じ周波数の６相
のパルスを出力する。論理パルス発生手段３で発生された６相のパルス信号は回
転子の位置信号となり、固定子巻線電力供給手段４に入力される。固定子巻線電
力供給手段４は、論理パルス発生手段３の出力する回転子位置信号に応じて各固
定子巻線１１，１２，１３に順次駆動電流を両方向に供給する。 以上のように構成された本発明の無整流子直流電動機の動作について詳しく説
明する。 第２図は本発明の一実施例における電動機とそれを構成する固定子巻線電力供
給手段４の一実施例を示す回路構成図、第３図はその各部信号波形図である。 第２図において、２７は永久磁石回転子、１１，１２，１３は固定子巻線、２
１，２２，２３，２４，２５，２６は駆動用トランジスタでこれらのトランジス
タをオン，オフすることにより固定子巻線１１，１２，１３に電流を供給する。
そのうち２１，２２，２３はＰＮＰトランジスタ、２４，２５，２６はＮＰＮト
ランジスタで構成されている。２０は電源である。一般に無整流子直流電動機の
駆動は、回転子２７の回転位置に応じて得られる６相のパルス信号を、駆動用ト
ランジスタ２１，２６，２２，２４，２３，２５の各ベースに印加して行われる
。その６相のパルス信号波形を第３図ｄ，ｅ，ｆ，ｇ，ｈ，ｉに示す。ただし各
トランジスタのベースに加えられる信号の方向はＰＮＰトランジスタ２１，２２
，２３には電流が流出する方向に、ＮＰＮトランジスタ２４，２５，２６には電
流が流入する方向に加えられる。まずトランジスタ２１，２５が導通して固定子
巻線１１，１２に電流が流れる。次にトランジスタ２１，２６が導通して固定子
巻線１１，１３に電流が流れる。このように相切換え動作を順次行い、永久磁石
回転子２７を回転させる。そのときの固定子巻線１１，１２，１３には第３図ｊ
，ｋ，ｌに示す電流が両方向に通電される。また回転子２７が回転している状態
では、固定子巻線１１，１２，１３の各端子には第３図ａ，ｂ，ｃに示す電圧（
逆起電力）が誘起される。第３図ｄ，ｅ，ｆ，ｇ，ｈ，ｉで示される６相のパル
ス信号は回転子２７の位置信号であり、逆起電力ａ，ｂ，ｃの波形とは第３図に
示すような位相関係にあり、電気角で３０度だけ位相が異なることに注意すべき
である。したがって、本発明のようにホール素子の如き回転子位置検出素子を設
けずに回転駆動させるためには、固定子巻線に誘起される逆起電力ａ，ｂ，ｃの
ゼロクロス点を検出して、電気角で３０度だけ出力パルスを遅延するような信号
処理を行う必要がある。 このような信号処理を行う本発明の一実施例の各部の動作についてさらに図面
を用いて説明する。 第１図は第１図に示す本発明の一実施例における逆起電力検出手段１の回路構
成図である。 第４図において、１４，１５，１６は抵抗で片方は固定子巻線１１，１２，１
３の各端子に接続され、他方はそれぞれ共通接続されている。３１，３２，３３
は比較回路で、その入力端子（＋）には固定子巻線１１，１２，１３の各端子に
接触され、入力端子（−）には抵抗１４，１５，１６の共通接続点が接続されて
いる。３４，３５，３６はアンド回路で、それぞれ比較器３１，３２と、比較器
３２，３３と、比較器３３，３１との各出力が接続されている。３０は３入力の
オア回路で、アンド回路３４，３５，３６の各出力が入力されている。３９はイ
クスクルーシブオア回路で、片方の入力にはオア回路３０の出力がそのまま入力
され他方の入力にはオア回路３０の出力信号を抵抗３７とコンデンサ３８で定ま
る時定数だけ遅延した信号が入力される。 第４図に示す逆起電力検出手段１の動作について第５図を用いて説明する。 第４図の抵抗１４，１５，１６はそれぞれ固定子巻線１１，１２，１３と接続
されているので、抵抗１４，１５，１６の共通接続点には固定子巻線１１，１２
，１３の中性点ｏと同一の電位が得られる。したがって、電動機としては特別に
固定子巻線の中性点から信号線を引き出しておく必要がない。固定子巻線１１，
１２，１３に誘起される逆起電力ａ，ｂ，ｃは第４図の比較器３１，３２，３３
の入力端子（＋）に入力され、入力端子（−）には抵抗１４，１５，１６の共通
接続点に得られる固定子巻線の中性点電位が入力されている。したがって、比較
器３１，３２，３３の各出力端子には、第５図ｕ，ｖ，ｗに示すような逆起電力
ａ，ｂ，ｃを波形整形し、逆起電力ａ，ｂ，ｃのゼロクロス点とパルスエッジの
一致するパルス波形が得られる。第５図に示すｍは逆起電力検出手段１を構成す
るオア回路３０の出力波形であり、３相の逆起電力ａ，ｂ，ｃのゼロクロス点と
パルスの立ち上がり，立ち下がりエッジの位相が一致したパルス列が出力される
。第５図ｎはオア回路３０の出力信号ｍを両エッジ微分した波形である。すなわ
ち、イクスクルーシブオア回路３９と抵抗３７とコンデンサ３８でパルスの両エ
ッジ微分回路を構成しており、イクスクルーシブオア回路３９からは３相の各逆
起電力ａ，ｂ，ｃのゼロクロス点ごとにパルスが出力され、逆起電力ａ，ｂ，ｃ
の１ 周期につき６回（電気角で６０度ごと）のパルス列が出力される。第５図ｚはパ
ルス遅延手段２の出力で、その立ち上がりエッジが、ｎの立ち上がりエッジのタ
イミングを検出してから電気角で３０度だけ遅延したパルス信号波形を示す。 次に本発明の一実施例におけるパルス遅延手段２の動作について詳しく説明す
る。 第６図は第１図に示す本発明の一実施例におけるパルス遅延手段２の回路構成
図、第７図（ａ）は電動機の定常回転におけるその各部信号波形図、第７図（ｂ
）は電動機の起動時におけるその各部信号波形図である。 第６図において、４１は第１のカウント手段、４２は第２のカウント手段、４
４はクロックパルス発生手段である。第１のカウント手段４１はその計数値が所
定の値を越えたときにキャリーフラグｔを出力し、第２のカウント手段４２はそ
の計数値が零になったときにゼロフラグｚを出力する。クロックパルス発生手段
４４は２種類のクロックパルスｃｋ，ｃｋ２を発生しており、クロックパルスｃ
ｋは第１のカウント手段４１に、ククロックパルスｃｋ２（クロック周波数はｃ
ｋの２倍）は第２のカウント手段４２に入力されている。４３は転送手段で、逆
起電力検出手段１の出力するパルス列ｎと第１のカウント手段４１の出力するキ
ャリーフラグｔが入力され、第１のカウント手段４１にはその計数値をリセット
するリセットパルスｒを、第２のカウント手段４２には第１のカウント手段４１
の計数値をロードするロードパルスｓを出力する。 第６図に示すパルス遅延回路２の動作について、まず永久磁石回転子２７が定
常回転しているときについて第７図（ａ）を用いて説明する。第１のカウント手
段４１は転送手段４３の出力するリセットパルスｒが入力されるまでクロックパ
ルスｃｋをアップカウントする。リセットパルスｒは逆起電力発生手段１が出力
するパルス列ｎと同じ周期であるので、第１のカウント手段４１の計数値は逆起
電力検出手段１の出力するパルス列ｎの周期を計数したことになる。その様子を
第７図（ａ）のｐに計数値をアナログ的に示している。第２のカウント手段４２
には、転送手段４３の出力するロードパルスｓのタイミングで第１のカウント手
段４１のカウント値ｐが初期値として転送される。第２のカウント手段４２はパ
ルス列ｎの周期を計数した計数値ｐをｃｋ２のクロックでダウンカウントされる ので、ロードパルスｓ（またはｎ）のパルス列の中間点で計数値が零になる。そ
の様子を第７図（ａ）のｑａにアナログ的に示している。第２のカウント手段４
２は計数値が零のときゼロフラグが出力されるように構成されているので、第２
のカウント手段４２は第７図（ａ）のｚに示すような遅延パルスｚを出力する。
パルス列ｎは逆起電力検出手段１の出力するパルスで、３相の固定子巻線１１，
１２，１３に誘起される逆起電力ａ，ｂ，ｃのゼロクロス点を示すものであるか
ら、パルス列ｎおよびｓの間隔は電気角で６０度に相当する。したがって、第７
図（ａ）に示すｚの立ち上がりエッジは逆起電力ａ，ｂ，ｃのゼロクロス点から
電気角で３０度だけ遅延されたことになる。なお、ロードパルスｓとリセットパ
ルスｒの位相関係は第７図（ａ）の如く、リセットパルスｒがロードパルスｓよ
り遅れているが、それは第１のカウント手段４１のカウント値を第２のカウント
手段４２に確実に転送させるためである。また第７図（ａ）ではパルスｓ，ｒの
パルス幅を便宜上大きく記してあるが、パルス周期に比べて十分に狭いものとす
る。 次に電動機の起動時における動作について第７図（ｂ）を用いて説明する。第
１のカウント手段４１は、転送手段４３の出力するリセットパルスｒが入力され
るまでクロックパルスｃｋをアップカウントする。ところが、回転子２７は静止
しているので逆起電力発生手段１はパルス列ｎを出力しない。したがって、第１
のカウント手段４１の計数値は第７図（ｂ）のｐに示すように単調に増加しその
計数値が所定の値に達したとき、第１のカウント手段４１からキャリーフラグｔ
を転送手段４３に出力する。転送手段４３はその信号ｔを受けてリセットパルス
ｒとロードパルスｓを出力する。第２のカウント手段４２はロードパルスｓで初
期値がロードされた後、ダウンカウントされる。そして第２のカウント手段４２
の計数値が、零になったときゼロフラグｚが論理パルス発生手段３に出力する。
電動機の起動時においてゼロフラグｚは固定子巻線の相切換え動作を順次行うた
めの疑似信号となり、この疑似信号により永久磁石回転子２７は回転を開始する
。ところで今、第７図（ｂ）のｑａに点線で示すように、転送手段４３が信号ｔ
を受けたとき第１のカウント手段４１の計数値をそのまま第２のカウント手段４
２に初期値として転送されるものとする。このように構成したときは、第７図（
ｂ） のｑａに示す点線の波形より明らかなように、第２のカウント手段４２がダウン
カウントされてその計数値が零に達しないうちに、第１のカウント手段４１の計
数値がさらに転送される場合が発生する。その場合は第２のカウント手段４２の
計数値は零にならず遅延パルスｚが出力されない。したがって、第７図（ｂ）の
ｚに示すようなパルスｘが発生しない。その結果、固定子巻線の相切換えがうま
く行われず、電動機の加速がうまく行われない。 そこで第７図（ｂ）のｑａに示す実線波形のように、転送手段４３が信号ｔを
受けたときは、第１のカウント手段４１の計数値をそのまま第２のカウント手段
４２に転送するのではなく、第１のカウント手段４１の計数値より小さい所定値
を第２のカウント手段４２に転送する。すると前述したような第２のカウント手
段４２の計数値が零に達しないうちに第１のカウント手段４１の計数値がさらに
転送されることはなく、第２のカウント手段４２の計数値は必ず零になり遅延パ
ルスｚが出力される。以下、定常時と同様な動作で第２のカウント手段４２から
は第７図（ｂ）のｚに示すような遅延パルスｚが出力され、遅延パルスｚは論理
パルス発生手段３に加えられ、電力供給手段１により３相の固定子巻線１１，１
２，１３の通電相の切換えが順次行われる。そして電動機は加速され、良好な起
動特性が得られる。 第８図は第１図に示す本発明の一実施例におけるパルス遅延手段２の他の実施
例の要部回路構成図、第９図（ａ）は電動機の定常回転におけるその各部信号波
形図、第９図（ｂ）は電動機の起動時におけるその各部信号波形図である。 なお、第６図と同一の機能を有するものについては同一の番号を付して重複し
た説明は省略する。 第８図において４１は８ビットカウンタで構成される第１のカウント手段、４
２は５ビットカウンタで構成される第２のカウント手段でディジタルカウンタで
構成されている。第１のカウント手段４１、第２のカウント手段４２にはそれぞ
れ同一のクロックｃｋが入力されている。第１のカウント手段４１はクロックｃ
ｋをアップカウントし、第２のカウント手段４２はクロックｃｋをダウンカウン
トする。４５は５つのスイッチで構成されたスイッチ転送回路で、転送手段４３
のロードパルスｓにより短時間左側の接点に接続され、第１のカウント手段４１ の計数値の最下位ビットを除く５ビットが第２のカウント手段４２に転送される
。また、第１のカウント手段４１の計数値がオーバーフローして第１のカウント
手段４１からキャリーフラグｔが出力されたときは、短時間スイッチ転送回路４
５は右側の接点に接続され第２カウント手段４２のすべてのビットが“１”にセ
ットされる。 第８図に示すパルス遅延回路の動作についてまず永久磁石回転子２７が定常回
転しているときについて第９図（ａ）を用いて説明する。なお、定常回転時には
第１のカウント手段４１の上位２ビット分は“０”であるものとする。 第２のカウント手段４２には転送手段４３の出力するロードパルスｓのタイミ
ングで第１のカウント手段４１の計数値ｐが転送される。ただし、第２のカウン
ト手段４２には第１のカウント手段４１の最下位ビットだけが捨てられて転送さ
れるので、第９図（ａ）のｐｂに示すように、第２のカウント手段４２の初期値
は第１のカウント手段４１の計数値ｐの１／２の値が初期値として与えられるこ
とになる。第２のカウント手段４２は、パルス列ｎの周期を計数した計数値の半
分に相当するｐ／２をクロックｃｋでダウンカウントすることになるので、パル
ス列ｎの中間点で計数値が零になる。したがって、第２のカウント手段４２は第
９図（ａ）に示すような遅延パルスｚを出力する。したがって、第９図（ａ）に
示す遅延パルスｚの立ち上がりエッジは逆起電力ａ，ｂ，ｃのゼロクロス点から
ちょうど電気角で３０度だけ遅延されたことになる。 次に電動機の起動時における動作について第９図（ｂ）を用いて説明する。起
動時には逆起電力検出手段１はパルス列ｎを出力しないので、第１のカウント手
段４１はクロックパルスｃｋをアップカウントし続ける。したがって、第１のカ
ウント手段４１の計数値は第９図（ｂ）のｐに示すように単調に増加し、その計
数値がオーバーフローしたとき第１のカウント手段４１からキャリーラフグｔが
出力され、転送手段４３とスイッチ転送回路４５に入力される。転送手段４３は
その信号ｔを受けてリセットパルスｒとロードパルスｓを出力する。第２のカウ
ント手段４２はロードパルスｓで初期値がロードされるが、今、第９図（ｂ）の
ｑｂに点線で示すように、第２のカウント手段として７ビットのカウンタを用意
して転送手段４３が信号ｔを受けたとき、第１のカウント手段４１の計数値の半 分であるｐ／２の値（上位７ビット分）をそのまま第２のカウント手段４２に初
期値として転送されるものとする。このように構成されたときは、第９図（ｂ）
のｑｂに示す点線の波形より明らかなように、起動時において第２のカウント手
段４２がダウンカウントされてその計数値が零に達しないうちに第１のカウント
手段４１の計数値がさらに転送される場合が発生する。その場合は第２のカウン
ト手段４２の計数値が零にならず遅延パルスｚが出力されない。したがって、第
９図（ｂ）のｚに示すようなパルスｘが発生しない。その結果、固定子巻線の相
切換えがうまく行われず電動機の加速がうまく行われない。 そこで、第９図（ｂ）のｑｂに示す実線波形のように、起動時に転送手段４３
が信号ｔを受けたときは、第１のカウント手段４１の計数値の半分であるｐ／２
の値を、この場合は最下位１ビットを除く上位７ビットをそのまま第２のカウン
ト手段４２に転送するのではなく、転送時にはスイッチ転送回路４５を短時間右
側の接点に接続することにより、第１のカウント手段４１の計数値の半分である
ｐ／２の値よりさらに小さい所定値、この場合はすべてのビットが“１”の５ビ
ット分を第２のカウント手段４２に転送する。すると前述したような、第２のカ
ウント手段４２の計数値が零に達しないうちに第１のカウント手段４１の計数値
がさらに転送されることなく、第２のカウント手段４２の計数値は必ず零になり
遅延パルスｚが出力される。以下、定常時と同様な動作で第２のカウント手段４
２からは第９図（ｂ）のｚに示すような遅延パルスｚが出力され、遅延パルスｚ
は論理パルス発生手段３に加えられ、固定子巻線電力供給手段４により３相の固
定子巻線１１，１２，１３の通電相の切換えが順次行われる。そして電動機は加
速され、良好な起動性が得られる。 第６図に示すパルス遅延手段では第一、第２のカウント手段に供給するクロッ
クの周波数は異なるが、第８図に示すパルス遅延手段では１種類のクロックでよ
いという利点がある。 第１０図は第１図に示す本発明のパルス遅延手段２の他の実施例の回路構成図
、第１１図（ａ）は回転子の定常回転におけるその各部信号波形図、第１１図（
ｂ）は電動機の起動時におけるその各部信号波形図である。 なお第６図、第８図と同一の機能を有するものについては同一の番号を付して 重複した説明は省略する。 第１０図において、６１は第１のアップダウンカウント手段、６２は第２のア
ップダウンカウント手段である。第１のアップダウンカウント手段６１、第２の
アップダウンカウント手段６２にはそれぞれアップカウント入力ＣＵとダウンカ
ウント入力ＣＤがある。また、第１のアップダウンカウント手段６１、第２のア
ップダウンカウント手段６２はアップカウントして計数値がオーバーフローした
ときにはそれぞれキャリーフラグｔａ，ｔｂを出力し、ダウンカウントして計数
値が零になったときはそれぞれゼロフラグｚａ，ｚｂを出力する。６はオア回路
でキャリーフラグｔａ，ｔｂの２つの信号が入力され、信号ｔを出力する。６３
はクロック切換え回路で、クロック発性手段４４の発生する２種類のクロックパ
ルスｃｋ，ｃｋ２（クロック周波数はｃｋの２倍）をアップカウント入力ＣＵに
供給するか、ダウンカウント入力ＣＤに供給するかを逆起電力検出手段１の出力
するパルスｎとオア回路６の出力する信号ｔに応じて交互に切換える。６４はオ
ア回路で、第１，第２のアップダウンカウント手段６１，６２のそれぞれが出力
するゼロフラグｚａ，ｚｂが入力されて遅延パルスｚを出力する。 第１０図に示すパルス遅延回路の動作についてまず永久磁石回転子２７が定常
回転しているときについて第１１図（ａ）を用いて説明する。 まず、クロック切換え回路６３のスイッチは第１０図に示す位置にあったとす
る。すると第１のアップダウンカウント手段６１のアップカウント入力ＣＵには
クロックｃｋが供給され、パルスｎがクロック切換え回路６３に入力されるまで
第１のアップダウンカウント手段６１はアップカウント動作を行う。次にパルス
ｎがクロック切換え回路６３に入力されたとき第１のアップダウンカウント手段
６１はダウンカウント動作に切換わる。しかもクロック切換え回路６３によりダ
ウンカウント入力に供給されるクロックはｃｋ２であり、クロック周波数はＣＫ
の２倍のクロックが入力される。したがって、パルス列ｎの周期をアップカウン
トした計数値をｃｋ２のクロックでダウンカウントするので、パルス列ｎの中間
点で計数値が零になる。その様子を第１１図（ａ）のｐａに示す。その結果、第
１のアップダウンカウント手段６１は第１１図（ａ）に示すようなゼロフラグｚ
ａを出力する。同様に第２のアップダウンカウント手段６２も第１１図（ａ）の ｐｂに示すようなアップダウンカウント動作を繰り返し、第１１図（ａ）のｚに
示すようなゼロフラグを出力する。ｚａ，ｚｂは交互に発生するのでオア回路６
４からは第１１図（ａ）に示すような信号ｚが出力され、第１０図のパルス遅延
手段は立ち上がりエッジが逆起電力ａ，ｂ，ｃのゼロクロス点からちょうど電気
角で３０度だけ遅延された遅延信号ｚを出力することになる。 次に電動機の起動時における動作について第１１図（ｂ）を用いて説明する。 まず、クロック切換え回路の６３のスイッチは第１０図に示す位置にあったと
する。第１のアップダウンカウント手段６１は逆起電力発生手段１が出力するパ
ルスｎが入力されるまでクロックパルスｃｋをアップカウントする。ところが回
転子は静止しているので逆起電力発生手段１はパルス列ｎを出力しない。したが
って、第１のアップダウンカウント手段６１の計数値は第１１図（ｂ）のｐａに
示すように単調に増加し、その計数値がオーバーフローしたとき第１のアップダ
ウンカウント手段６１からはキャリーフラグｔａがクロック切換え回路６３に出
力される。するとクロック切換え回路６３は、電動機の定常回転時と同様に第１
のアップダウンカウント手段６１をアップダウンカウント動作からダウンカウン
ト動作に切換える。しかもダウンカウント入力に供給されるクロックはＣＫ２で
あり、クロック周波数はｃｋの２倍であるので、アップカウントした計数値をＣ
Ｋ２のクロックでダウンカウントし、やがて計数値が零になる。その様子を第１
１図（ｂ）のｐａに示す。その結果、第１のアップダウンカウント手段６１は第
１１図（ｂ）に示すようなゼロフラグｚａを出力する。同様に第２のアップダウ
ンカウント手段６２も第１１図（ｂ）のｐｂに示すようなアップダウンカウント
動作を繰り返し、第１１図（ｂ）のｚｂに示すようなゼロフラグを出力する。ｚ
ａ，ｚｂは交互に発生するのでオア回路６４からは第１１図（ｂ）に示すような
信号ｚが出力される。第１１図（ｂ）に示すパルス信号ｚが、起動時における疑
似信号を相当する。以下、パルス信号ｚは倫理パルス発生手段３に加えられ、電
力供給手段４により３相の固定子巻線１１，１２，１３の通電相の切換えが順次
行われる。そのて電動機は加速され、良好な起動特性が得られる。 第６図、第８図に示すパルス遅延手段においては、第１のカウント手段の計数
値を第２のカウント手段に転送する転送手段が必要であるが、第１０図に示すパ ルス遅延手段においては転送手段が不要でクロック切換え回路でアップカウント
、ダウンカウント動作の切換えだけを行えばよいという利点がある。 第１２図は第１図に示す本発明の論理パルス発生手段３の回路構成図、第１３
図はその各部信号波形図である。 第１２図において、８０は６相のリングカウンタで第１３図に示すｔ１，ｔ２
，ｔ３，ｔ４，ｔ５，ｔ６の６相パルス信号を出力する。これらパルス信号のパ
ルス幅は電気角で６０度である。８１，８２，８３，８４，８５，８６はオア回
路で、リングカウンタ８０の６相パルス信号ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ
６の各出力が入力され、第５図，第１３図に示すｄ，ｅ，ｆ，ｇ，ｈ，ｉの６相
の位置信号が出力される。これらの信号のパルス幅は電気角で１２０度である。
第１図に示す固定子巻線電力供給手段４に入力される。 以上の説明で明かなように、本発明の無整流子電動機では、まず、逆起電力検
出手段１は固定子巻線１１，１２，１３に誘起される逆起電力ａ，ｂ，ｃのゼロ
クロス点を検出して変換パルスｎに変換する。その変換パルスｎはパルス遅延手
段２で電気角で３０度だけ遅延されて遅延パルスｚに変換される。論理パルス発
生手段３は、この遅延パルスｚを受けて６相の回転位置信号ｄ，ｅ，ｆ，ｇ，ｈ
，ｉを作成する。そして最後に電力供給手段４はこの回転子位置信号ｄ，ｅ，ｆ
，ｇ，ｈ，ｉに応じて固定子巻線１１，１２，１３に第３図ｊ，ｋ，ｌに示すよ
うな駆動電流を順次両方向に供給し、その結果永久磁石回転子２７は回転される
。 したがって、本発明の無整流子電動機は、ホール素子の如き回転子位置検出素
子を設けずに固定子巻線に流れる電流を両方向に流せる全波駆動方式の電動機を
構成することができる。 また、本発明に係わる逆起電力検出手段１では第４図に示すように、固定子巻
線の中性点電位０を検出するために共通接続した３本の抵抗を使用して行ってい
るが、直接電動機の固定子巻線の中性点から信号線を引き出して使用しても可能
であることは言うまでもない。また、本発明の実施例では固定子巻線がＹ結線で
ある３相の電動機に限ったが、相数は３相に限らず何相であってもよい。また本
発明の無整流子電動機は固定子巻線がΔ結線された電動機に適用することも可能
である。 発明の効果 本発明は、以上説明したように構成されているので、以下に記載されるような
効果を奏する。 本発明の無整流子直流電動機は逆起電力検出手段で固定子巻線に誘起される逆
起電力のゼロクロス点のみを検出しているので、ホール素子の如き回転子位置検
出素子が不要でありながら、固定子巻線に流れる電流を両方向に供給する全波駆
動方式の電動機が容易に構成できる。したがって、固定子巻線の一方だけに電流
を供給する半波駆動方式に比べて固定子巻線の利用率が高く、高効率で高発生ト
ルクの電動機を提供することができる。 さらには従来の無整流子電動機のような回転子位置検出素子が不要のため、素
子の取付け位置調整の煩雑さや配線数が削減されるため大幅にコストが低減され
る。 さらに電動機内部に回転子位置検出素子を取り付ける必要がないため、電動機
は構造上の制約を受けず超小型化、超薄型化が可能となる。 また、本発明の無整流子直流電動機は起動時においては遅延パルス発生手段の
出力する疑似パルスにより固定子巻線の通電相を順次切換えているので、特別な
起動回路を設けることなく良好な起動特性が得られる。 さらに、本発明の無整流子直流電動機は各固定子巻線に誘起される逆起電力の
ゼロクロス点間の時間を常に計数し、その計数値をもとに次に通電すべき固定子
巻線の通電位相を決定しているので、電動機の回転数を変化させた場合にも次に
通電すべき固定子巻線の通電位相が変化することはなく常に安定した駆動が得ら
れるという優れた効果も併せて備えている。したがって、電動機の回転数を任意
に変える必要がある用途にも適用することが可能となる。Description: TECHNICAL FIELD The present invention relates to a commutatorless DC motor. More specifically, the rotation of the permanent magnet rotor
Irregularity that eliminates the need for a rotor position detection element such as a Hall element to detect the position
The present invention relates to a shunt DC motor, and more particularly to improvement of starting characteristics. 2. Description of the Related Art A commutatorless DC motor has no mechanical contacts compared to a brushed DC motor.
In recent years, industries that require high reliability have long life and low electrical noise.
Widely applied to audio and visual equipment. Conventionally, most of this type of commutator-less DC motors have a stator winding energized phase switch.
Use a rotor position detecting element equivalent to a brush, for example, a Hall element
doing. However, the rotor position detection element itself is by no means inexpensive,
In addition, due to the complexity of adjusting the mounting position of the element and the increase in the number of wires, a non-commutator DC motor
However, there is a disadvantage that the cost is greatly increased as compared with the brushed DC motor. Also, since the rotor position detecting element must be installed inside the motor,
Often construction constraints occur. In recent years, it is used with the miniaturization of equipment
The motor is also small and thin, and is suitable for mounting position detection elements such as Hall elements.
I can't afford it. Therefore, a commutatorless DC motor without a rotor position detecting element such as a Hall element at all.
There have been several proposals. One of them is fixed as disclosed in, for example, JP-A-55-160980.
A so-called half-wave drive type non-rectifier DC power supply that supplies current to the
There is a motive. This is done by energizing only the specific stator winding phase with the self-starting circuit to the starting temple.
The positioning of the trochanters is performed in advance, and then the two stationary stator windings of the three-phase stator windings.
By detecting the back electromotive force induced in the winding, the next energized phase is determined and the stator
The current is sequentially supplied to the winding only in one direction. Further, for example, a stator as disclosed in JP-A-62-260586 is disclosed.
There is a so-called full-wave drive type non-commutator DC motor that supplies a current to a winding in both directions. This is the starting pulse output from the starting pulse generation circuit when starting the motor.
The current flowing through the stator winding is forcibly switched and driven, and the rotation of the rotor rises.
When a back electromotive force is induced in the stator winding, the zero cross point of the back electromotive force is detected.
, The output signal is delayed by a certain time in a mono-multi
It is to decide the mining. Problems to be Solved by the Invention These commutatorless DC motors without a rotor position detecting element basically have a stator winding.
The back EMF induced in the wire is used to generate the position signal necessary for stator winding phase switching.
Has formed. Therefore, at start-up, a back electromotive force is generated in each stator winding.
The initial energized phase of the stator winding is not determined. The prior art described above
In the commutatorless DC motor shown in (1), a special starting circuit is provided for starting.
You. In the technique disclosed in Japanese Patent Application Laid-Open No. 55-160980, a specific stator winding
The initial position of the rotor is determined in advance by energizing only the rotor. However, determine the initial position
Therefore, even if only one phase of the stator winding is energized, the position of the rotor becomes oscillatory.
It does not stand still, resulting in longer startup times. Also, Japanese Patent Application Laid-Open No. 62-26058
In the technique disclosed in Japanese Patent Application Laid-Open No. 6-206, a stator winding is generated by an output pulse output from a starting circuit.
Are forcibly switched sequentially. However, the stator windings are forcibly switched sequentially
Even so, the rotation of the rotor becomes oscillatory. Therefore, the zero-cross
Start-up mode in which the stator windings are forcibly switched in sequence and driven even if the
In the normal position detection mode, where the zero cross point of the back electromotive force is detected from the
It is difficult to switch. That is, from the start mode to the regular position detection mode
Is difficult to switch to, and the starting time of the electric motor is prolonged. In general, these commutatorless DC motors without the rotor position detecting element have a
Since the rotor is stationary, no back electromotive force is generated in each stator winding. So
Because the initial energized phase is not determined, the startability is significantly higher than that of a motor with a position detection element.
There is a problem that it is inferior. In addition, a commutatorless DC motor disclosed in JP-A-55-160980 is disclosed.
However, since it is a half-wave drive system that supplies current only in one direction
Although the drive unit can be easily configured, the stator winding utilization is lower and the efficiency is lower than that of a full-wave drive type motor configured so that the current flowing through the stator winding flows in both directions.
And the generated torque is small. In addition, there is no need for a commutatorless DC motor disclosed in JP-A-62-260586.
The pulse generated at the zero-cross point of the back electromotive current induced in the stator winding.
This is a method to determine the current-carrying phase by delaying the current for a certain time.
It is necessary to change the rotation speed because the delay time is constant regardless of the rotation speed of the motor.
However, there is a problem that the method is not suitable for the intended use and has poor applicability. The present invention is a commutatorless DC motor that does not require a rotor
A commutatorless DC motor with good start-up characteristics
It is intended to provide. Furthermore, the present invention does not require a rotor position detecting element, and furthermore, an electric current flowing through the stator winding.
To provide a full-wave drive type non-commutator DC motor configured to flow current in both directions.
It is intended to be. Furthermore, the present invention provides a method of arbitrarily changing the number of revolutions of a motor.
It is an object of the present invention to provide a commutatorless DC motor capable of performing the following. Means for Solving the Problems In order to achieve the above object, the present invention provides a method in which each of a plurality of phases of a stator winding is generated.
Back electromotive force detecting means for pulse shaping the back electromotive force to obtain a pulse signal train;
When a signal sequence is input and the period of the signal sequence is counted and the period is within a predetermined range,
A delayed pulse delayed by one half of the counted cycle is output, and the cycle of the signal train is
When it exceeds a predetermined range, it is delayed by a time shorter than one half of the counted cycle.
Pulse delay means for outputting a delay pulse, and in response to an output signal of the pulse delay means
Logic pulse generating means for generating multiple phase switching pulses having the same frequency as the back electromotive electrode
And the output signal of the logic pulse generation means as the rotation position signal of the rotor,
And a stator winding power supply unit for sequentially energizing the stator winding. Operation The present invention has the above-described configuration, in which the back electromotive force induced in each stator winding is reduced.
The time between zero-cross points is always counted, and the next stator to be energized based on the count value
Since the winding phase is determined, the next phase will be applied even if the motor speed is changed.
The current-carrying phase of the power stator winding does not change, and stable driving is always obtained.
. Therefore, it can be easily applied to applications where the number of rotations needs to be changed.
As seen in conventional non-commutator DC motors that do not require a rotor position detection element,
When the rotational speed is changed, the driving does not become unstable. In addition, the present invention does not require a special start-up circuit for start-up.
In this case, the stator windings are forcibly switched sequentially by a pseudo output pulse. And
When the back electromotive force detection means detects the zero cross point of the back electromotive force, the stator winding is forced
Switch sequentially and detect the zero-cross point of the back electromotive force from the drive start mode.
Can be quickly switched to the normal position detection mode.
A starting characteristic comparable to that of a motor with a motor can be obtained. In addition, only the zero cross point of the back EMF induced in the stator winding is detected.
Flow through the stator windings without being affected by the voltage due to the drive current.
Of a full-wave drive type motor capable of flowing electric current in both directions. did
Therefore, compared to a half-wave drive type motor, a high efficiency, high torque non-commutator DC motor
Can be provided. Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a commutatorless DC motor according to an embodiment of the present invention.
FIG. In FIG. 1, reference numeral 1 denotes a back electromotive force detecting means, and three-phase stator windings 11,
The back electromotive force induced in 12, 13 is input. The back electromotive force detecting means 1 has three phases
The zero cross point of the electromotive force is detected and converted into a pulse train n. This pulse train n has three phases
2 shows the zero cross point of the back electromotive force. The pulse train n output from the back electromotive force detecting means 1 is
It is input to the pulse delay means 2. First, the pulse delay means 2
The cycle n is counted. Then, the input pulse is delayed by about half of the counted cycle.
Extend. Numeral 3 denotes a logic pulse generating means for generating a pulse z output from the pulse delaying means 2.
Six phases with the same frequency as the counter electromotive force induced in stator windings 11, 12, and 13 by frequency division
Output pulse. The six-phase pulse signal generated by the logic pulse generating means 3 is
It becomes a trochanter position signal and is input to the stator winding power supply means 4. Stator winding
The force supply means 4 is adapted to output each fixed position according to the rotor position signal output from the logic pulse generation means 3.
A drive current is sequentially supplied to the armature windings 11, 12, and 13 in both directions. The operation of the commutatorless DC motor of the present invention configured as described above will be described in detail.
I will tell. FIG. 2 shows an electric motor according to an embodiment of the present invention and a stator winding power supply constituting the electric motor.
FIG. 3 is a circuit configuration diagram showing an embodiment of the supply means 4, and FIG. 3 is a signal waveform diagram of each part thereof. In FIG. 2, 27 is a permanent magnet rotor, 11, 12, and 13 are stator windings,
1, 22, 23, 24, 25 and 26 are driving transistors and these transistors
The current is supplied to the stator windings 11, 12, and 13 by turning on and off the stator.
Among them, 21, 22, and 23 are PNP transistors, and 24, 25, and 26 are NPN transistors.
It is composed of a transistor. Reference numeral 20 denotes a power supply. Generally, a commutatorless DC motor
For driving, a six-phase pulse signal obtained according to the rotational position of the rotor 27 is used for driving.
This is performed by applying voltage to each base of the transistors 21, 26, 22, 22, 24, 23, and 25.
. The three-phase pulse signal waveforms are shown in FIGS. 3d, e, f, g, h and i. However, each
The directions of the signals applied to the bases of the transistors are PNP transistors 21 and 22.
, 23 in the direction in which current flows, and NPN transistors 24, 25, 26
The flow is added in the direction of inflow. First, the transistors 21 and 25 are turned on and the stator
A current flows through the windings 11 and 12. Next, the transistors 21 and 26 are turned on and the stator
A current flows through the windings 11 and 13. In this way, the phase switching operation is performed sequentially and the permanent magnet
The rotator 27 is rotated. At this time, the stator windings 11, 12, and 13 are shown in FIG.
, K, l are conducted in both directions. The state where the rotor 27 is rotating
Then, each terminal of the stator windings 11, 12, and 13 has a voltage (shown in FIGS. 3A, 3B, and 3C).
Back electromotive force) is induced. Fig. 3 Six-phase pallets indicated by d, e, f, g, h, and i
3 is a position signal of the rotor 27, and the waveforms of the back electromotive forces a, b, and c are shown in FIG.
Note that the phases are as shown, and the phases differ by 30 degrees in electrical angle
It is. Therefore, a rotor position detecting element such as a Hall element is provided as in the present invention.
In order to drive the motor without rotation, back electromotive forces a, b and c induced in the stator winding
A signal that detects the zero-cross point and delays the output pulse by 30 electrical degrees
Processing needs to be performed. The operation of each part of the embodiment of the present invention for performing such signal processing will be described further with reference to the drawings.
This will be described with reference to FIG. FIG. 1 is a circuit diagram of a back electromotive force detecting means 1 according to one embodiment of the present invention shown in FIG.
FIG. In FIG. 4, reference numerals 14, 15, and 16 denote resistors, one of which is a stator winding 11, 12, and 1.
3 are connected to each other, and the other is connected to each other. 31, 32, 33
Is a comparison circuit, whose input terminal (+) is connected to each terminal of the stator windings 11, 12, and 13.
And the common connection point of the resistors 14, 15, 16 is connected to the input terminal (-).
I have. Reference numerals 34, 35 and 36 denote AND circuits, which are comparators 31 and 32 and comparators, respectively.
The outputs of the comparators 32 and 33 and the comparators 33 and 31 are connected. 30 has 3 inputs
The outputs of the AND circuits 34, 35 and 36 are input to the OR circuit. 39 is a
Exclusive OR circuit, the output of OR circuit 30 is directly input to one input
The output signal of the OR circuit 30 is determined by the resistor 37 and the capacitor 38 at the other input.
A signal delayed by a certain time constant is input. The operation of the back electromotive force detecting means 1 shown in FIG. 4 will be described with reference to FIG. 4 are connected to the stator windings 11, 12, and 13, respectively.
Therefore, the stator windings 11, 12 are connected to the common connection point of the resistors 14, 15, 16.
, 13 have the same potential as the neutral point o. Therefore, specially for electric motors
There is no need to draw signal lines from the neutral point of the stator winding. Stator winding 11,
The back electromotive forces a, b, and c induced by the counters 12, 13 are calculated by the comparators 31, 32, 33 shown in FIG.
Is input to the input terminal (+), and the input terminal (-) is shared by the resistors 14, 15, and 16.
The neutral point potential of the stator winding obtained at the connection point is input. Therefore, compare
Back electromotive force as shown in FIG. 5 u, v, w
a, b, and c are waveform-shaped, and the zero-cross point of the back electromotive force a, b, and c and the pulse edge
A matching pulse waveform is obtained. M shown in FIG. 5 constitutes the back electromotive force detecting means 1.
The output waveform of the OR circuit 30 which is a zero-cross point of the three-phase back electromotive force a, b, c.
Outputs a pulse train in which the phases of the rising and falling edges of the pulse match
. FIG. 5 (n) is a waveform obtained by differentiating both edges of the output signal m of the OR circuit 30. Sand
The exclusive OR circuit 39, the resistor 37, and the capacitor 38 both generate pulses.
The exclusive OR circuit 39 has a three-phase differential circuit.
A pulse is output at each zero-cross point of the electromotive force a, b, c, and the back electromotive force a, b, c
A pulse train is output six times (every 60 electrical degrees) in one cycle. FIG.
The rising edge of the output of the pulse delay means 2
7 shows a pulse signal waveform delayed by 30 degrees in electrical angle after the detection of the imaging. Next, the operation of the pulse delay means 2 in one embodiment of the present invention will be described in detail.
You. FIG. 6 is a circuit configuration of the pulse delay means 2 in one embodiment of the present invention shown in FIG.
FIG. 7 (a) is a signal waveform diagram of each part of the electric motor during steady rotation, and FIG. 7 (b)
() Is a signal waveform diagram of each part when the motor is started. In FIG. 6, 41 is a first counting means, 42 is a second counting means,
Reference numeral 4 denotes a clock pulse generator. The first counting means 41 stores the count value.
When the predetermined value is exceeded, the carry flag t is output, and the second counting means 42 outputs the carry flag t.
Outputs a zero flag z when the count value of the zero becomes zero. Clock pulse generation means
44 generates two types of clock pulses ck and ck2, and generates a clock pulse c
k is the clock pulse ck2 (the clock frequency is c
(2 times k) is input to the second counting means 42. 43 is a transfer means,
The pulse train n output from the electromotive force detecting means 1 and the key output from the first counting means 41
And the first counting means 41 resets the counted value.
The reset pulse r to the second counting means 42 is supplied to the first counting means 41.
And outputs a load pulse s for loading the count value. Regarding the operation of the pulse delay circuit 2 shown in FIG.
The case of normal rotation will be described with reference to FIG. 1st counting hand
The stage 41 keeps the clock pulse until the reset pulse r output from the transfer means 43 is input.
Count up Rusck. The reset pulse r is output by the back electromotive force generating means 1.
Since the period is the same as that of the pulse train n, the count value of the first counting means 41
This means that the cycle of the pulse train n output from the power detection means 1 has been counted. How it looks
The count value is analogously indicated by p in FIG. 7 (a). Second counting means 42
The first counting operation is performed at the timing of the load pulse s output from the transfer means 43.
The count value p of the stage 41 is transferred as an initial value. The second counting means 42
Since the count value p obtained by counting the cycle of the loose train n is down-counted by the clock of ck2, the count value becomes zero at the middle point of the pulse train of the load pulse s (or n). So
Is analogously indicated by qa in FIG. 7 (a). Second counting means 4
2 is configured to output a zero flag when the count value is zero.
7 outputs a delay pulse z as shown by z in FIG. 7 (a).
The pulse train n is a pulse output from the back electromotive force detecting means 1 and is a three-phase stator winding 11,
Indicates the zero cross point of the back electromotive force a, b, c induced in 12, 13
Thus, the interval between the pulse trains n and s is equivalent to 60 electrical degrees. Therefore, the seventh
The rising edge of z shown in FIG. 7A is from the zero cross point of the back electromotive forces a, b, and c.
This is a delay of 30 degrees in electrical angle. Note that the load pulse s and the reset pulse
As shown in FIG. 7 (a), the reset pulse r is equal to the load pulse s.
But the count value of the first counting means 41 is changed to the second count value.
This is to ensure that the means 42 is transferred. In FIG. 7 (a), the pulses s and r
Although the pulse width is shown large for convenience, it is assumed that it is sufficiently narrower than the pulse period.
You. Next, the operation at the time of starting the motor will be described with reference to FIG. 7 (b). No.
The 1-counting means 41 receives the reset pulse r output from the transfer means 43.
The clock pulse ck is counted up until the clock pulse ck. However, the rotor 27 is stationary
Therefore, the back electromotive force generating means 1 does not output the pulse train n. Therefore, the first
The count value of the counting means 41 monotonically increases as indicated by p in FIG.
When the count value reaches a predetermined value, the carry flag t
Is output to the transfer means 43. The transfer means 43 receives the signal t and receives a reset pulse.
r and load pulse s are output. The second counting means 42 starts with a load pulse s.
After the period value is loaded, it is counted down. And the second counting means 42
Is zero, the zero flag z is output to the logic pulse generating means 3.
When the motor is started, the zero flag z is used to sequentially perform the phase switching operation of the stator winding.
And the permanent magnet rotor 27 starts rotating by the pseudo signal.
. Now, as shown by a dotted line in qa of FIG.
When the count value of the first counting means 41 is received, the second counting means 4
2 as an initial value. In such a configuration, FIG.
b) As is evident from the waveform of the dotted line indicated by qa in FIG.
Before the counted value reaches zero, the count of the first counting means 41 is counted.
Occasionally a number is transferred. In that case, the second counting means 42
The count value does not become zero and the delay pulse z is not output. Therefore, FIG.
No pulse x as shown in z is generated. As a result, the phase switching of the stator winding
The motor is not accelerated properly. Then, as shown by the solid line waveform indicated by qa in FIG.
When received, the count value of the first counting means 41 is used as it is by the second counting means.
42, a predetermined value smaller than the count value of the first counting means 41
Is transferred to the second counting means 42. Then the second counting hand as described above
Before the count value of the stage 42 reaches zero, the count value of the first counting means 41 further increases.
It is not transferred, and the count value of the second counting means 42 is always zero and the delay
Lus z is output. Hereinafter, the second counting means 42 performs the same operation as in the steady state.
Outputs a delay pulse z as shown by z in FIG. 7 (b),
In addition to the pulse generating means 3, the three-phase stator windings 11, 1
Switching of the energized phases 2 and 13 is performed sequentially. The motor is then accelerated and a good start
Dynamic characteristics are obtained. FIG. 8 shows another embodiment of the pulse delay means 2 in the embodiment of the present invention shown in FIG.
FIG. 9 (a) is a main part circuit configuration diagram of the example, and FIG.
FIG. 9 (b) is a signal waveform diagram of each part when the motor is started. 6 having the same functions as those in FIG.
Description is omitted. In FIG. 8, reference numeral 41 denotes a first counting means constituted by an 8-bit counter;
2 is a digital counter which is a second counting means composed of a 5-bit counter.
It is configured. The first counting means 41 and the second counting means 42 respectively
And the same clock ck is input. The first counting means 41 outputs the clock c
k, and the second counting means 42 counts down the clock ck.
To Reference numeral 45 denotes a switch transfer circuit composed of five switches.
Is connected to the left contact for a short time by the load pulse s, and 5 bits excluding the least significant bit of the counted value of the first counting means 41 are transferred to the second counting means 42.
. Also, the count value of the first counting means 41 overflows and the first count
When the carry flag t is output from the means 41, the short-time switch transfer circuit 4
5 is connected to the right contact and all bits of the second counting means 42 are set to "1".
Is set. The operation of the pulse delay circuit shown in FIG.
The case of turning will be described with reference to FIG. 9 (a). During steady rotation
It is assumed that the upper two bits of the first counting means 41 are "0". The second count means 42 has a timing of the load pulse s output from the transfer means 43.
The counting value p of the first counting means 41 is transferred by the counting. However, the second count
Only the least significant bit of the first counting means 41 is discarded and transferred to the
Therefore, as shown by pb in FIG. 9A, the initial value of the second counting
Is that the value of 1/2 of the count value p of the first counting means 41 is given as an initial value.
And The second counting means 42 calculates a half of the count value obtained by counting the period of the pulse train n.
Since p / 2 corresponding to the minute is counted down by the clock ck,
The count value becomes zero at the middle point of the row n. Therefore, the second counting means 42
9 outputs a delay pulse z as shown in FIG. Therefore, FIG.
The rising edge of the delay pulse z shown is from the zero cross point of the back electromotive forces a, b, and c.
That is, it is delayed by 30 degrees in electrical angle. Next, the operation at the time of starting the motor will be described with reference to FIG. 9 (b). Ki
During operation, the back electromotive force detection means 1 does not output the pulse train n.
Stage 41 continues to count up clock pulse ck. Therefore, the first power
The count value of the counting means 41 monotonically increases as shown by p in FIG.
When the numerical value overflows, the carry count t is output from the first counting means 41.
It is output and input to the transfer means 43 and the switch transfer circuit 45. The transfer means 43
Upon receiving the signal t, a reset pulse r and a load pulse s are output. Second cow
The loading means 42 is loaded with the initial value by the load pulse s.
As shown by a dotted line in qb, a 7-bit counter is prepared as the second counting means.
When the transfer means 43 receives the signal t, the value of p / 2 (upper 7 bits) which is half of the count value of the first count means 41 is initially sent to the second count means 42 as it is.
It shall be transferred as the term value. When configured as described above, FIG. 9 (b)
As can be seen from the waveform of the dotted line indicated by qb in FIG.
Stage 42 counts down to a first count before its count reaches zero.
A case occurs where the count value of the means 41 is further transferred. In that case, the second counsel
The count value of the reset means 42 does not become zero and the delay pulse z is not output. Therefore,
9 A pulse x as shown by z in FIG. 9B is not generated. As a result, the stator winding phase
Switching is not performed well, and acceleration of the motor is not performed well. Therefore, as shown by the solid line waveform indicated by qb in FIG.
Receives a signal t, p / 2 which is half of the count value of the first counting means 41
In this case, the upper 7 bits excluding the least significant 1 bit are used in the second counter.
Instead of transferring to the switch means 42, the switch transfer circuit 45
Is half of the count value of the first counting means 41 by connecting to the side contact.
A predetermined value smaller than the value of p / 2, in this case, 5 bits in which all bits are “1”
The data is transferred to the second counting means 42. Then, as described above, the second camera
Before the count value of the counting means 42 reaches zero, the count value of the first counting means 41
Is not transferred further, the count value of the second counting means 42 is always zero.
The delay pulse z is output. Hereinafter, the second counting means 4 operates in the same manner as in the steady state.
2 outputs a delay pulse z as shown by z in FIG.
Is applied to the logic pulse generating means 3 and the three-phase fixed
The energization phases of the stator windings 11, 12, and 13 are sequentially switched. And the motor is
Speed and good start-up performance. In the pulse delay means shown in FIG. 6, a clock supplied to the first and second count means is used.
Although the frequency of the clock is different, the pulse delay means shown in FIG.
There is an advantage that. FIG. 10 is a circuit diagram of another embodiment of the pulse delay means 2 of the present invention shown in FIG.
FIG. 11 (a) is a signal waveform diagram of each part of the rotor during steady rotation of the rotor, and FIG. 11 (
FIG. 4B is a signal waveform diagram of each part when the motor is started. Components having the same functions as those in FIGS. 6 and 8 are denoted by the same reference numerals, and duplicate description will be omitted. In FIG. 10, 61 is a first up / down counting means, and 62 is a second
It is a means for counting down. The first up / down counting means 61, the second
The up / down count means 62 has an up count input CU and a down count, respectively.
There is a unt input CD. The first up / down counting means 61 and the second
The up / down counting means 62 counts up and the counted value overflows.
In some cases, carry flags ta and tb are output, respectively, and counted down.
When the value becomes zero, zero flags za and zb are output, respectively. 6 is an OR circuit
, Two signals of carry flags ta and tb are input, and a signal t is output. 63
Is a clock switching circuit, which outputs two types of clock signals generated by the clock generating means 44.
Lus ck, ck2 (clock frequency is twice ck) as up-count input CU
Output from the back electromotive force detecting means 1
The switching is alternately performed according to the pulse n to be performed and the signal t output from the OR circuit 6. 64 is Oh
In the circuit, each of the first and second up / down counting means 61 and 62 outputs
And outputs a delayed pulse z. Regarding the operation of the pulse delay circuit shown in FIG.
The case of rotation will be described with reference to FIG. First, assume that the switch of the clock switching circuit 63 is at the position shown in FIG.
You. Then, the up count input CU of the first up / down count means 61 is
Until the clock ck is supplied and the pulse n is input to the clock switching circuit 63
The first up / down counting means 61 performs an up counting operation. Next pulse
first up / down counting means when n is input to the clock switching circuit 63
Reference numeral 61 switches to a down-count operation. In addition, the clock switching circuit 63
The clock supplied to the count input is ck2, and the clock frequency is CK.
Is input. Therefore, the period of the pulse train n is counted up.
The counted value is counted down by the clock of ck2.
The count value becomes zero at the point. This is shown in pa of FIG. 11 (a). As a result,
The up / down counting means 61 of 1 is a zero flag z as shown in FIG.
a is output. Similarly, the second up / down counting means 62 repeats the up / down counting operation as shown by pb in FIG.
Output a zero flag as shown. Since za and zb occur alternately, the OR circuit 6
4 outputs a signal z as shown in FIG. 11 (a) and the pulse delay shown in FIG.
The means is that the rising edge is just electric from the zero cross point of the back electromotive force a, b, c.
The delay signal z delayed by 30 degrees in the angle will be output. Next, the operation at the time of starting the motor will be described with reference to FIG. First, it is assumed that the switch 63 of the clock switching circuit was at the position shown in FIG.
I do. The first up / down counting means 61 outputs the power output from the back electromotive force generating means 1.
The clock pulse ck is counted up until the pulse n is input. But times
Since the trochanter is stationary, the back electromotive force generating means 1 does not output the pulse train n. But
Therefore, the count value of the first up / down counting means 61 is represented by pa in FIG. 11 (b).
As shown in the figure, the value increases monotonically, and when the count value overflows, the first upload is performed.
The carry flag ta is output from the count counter 61 to the clock switching circuit 63.
Is forced. Then, the clock switching circuit 63 performs the first
Of the up / down counting means 61 from the up / down counting operation.
Switch to the default operation. Moreover, the clock supplied to the down count input is CK2.
Since the clock frequency is twice as high as that of ck, the counted value counted up
The count is down-counted by the clock of K2, and the count value eventually becomes zero. The situation is the first
1 This is indicated by pa in FIG. As a result, the first up / down counting means 61
11 Outputs a zero flag za as shown in FIG. Similarly the second updow
The counting means 62 also counts up and down as indicated by pb in FIG. 11 (b).
The operation is repeated to output a zero flag as indicated by zb in FIG. 11 (b). z
Since a and zb are generated alternately, the OR circuit 64 outputs a signal as shown in FIG.
The signal z is output. The pulse signal z shown in FIG.
It corresponds to a similar signal. Hereinafter, the pulse signal z is applied to the ethical pulse generating means 3,
The current supply phases of the three-phase stator windings 11, 12, and 13 are sequentially switched by the power supply means 4.
Done. The motor is then accelerated and good starting characteristics are obtained. In the pulse delay means shown in FIG. 6 and FIG.
A transfer means for transferring the value to the second counting means is required, but the pulse delay means shown in FIG.
There is an advantage that only the switching of the down-counting operation needs to be performed. FIG. 12 is a circuit diagram of the logic pulse generating means 3 of the present invention shown in FIG.
The figure is a signal waveform diagram of each part. In FIG. 12, reference numeral 80 denotes a six-phase ring counter, t1, t2 shown in FIG.
, T3, t4, t5, and t6. The pulse signal
The loose width is 60 electrical degrees. 81, 82, 83, 84, 85 and 86 are OR times
On the road, the six-phase pulse signals t1, t2, t3, t4, t5, t of the ring counter 80
6 are input, and the six phases d, e, f, g, h, and i shown in FIGS.
Is output. The pulse width of these signals is 120 electrical degrees.
It is input to the stator winding power supply means 4 shown in FIG. As is clear from the above description, in the non-commutator motor of the present invention, first, the back electromotive force detection is performed.
The output means 1 is configured to reduce the back electromotive forces a, b, and c induced in the stator windings 11, 12, and 13 to zero.
A cross point is detected and converted to a conversion pulse n. The converted pulse n is a pulse delay
In stage 2, the signal is delayed by 30 degrees in electrical angle and converted into a delayed pulse z. Logic pulse emission
The generating means 3 receives the delay pulse z, and receives the six-phase rotational position signals d, e, f, g, and h.
, I. And finally, the power supply means 4 outputs the rotor position signals d, e, f
, G, h, i, the stator windings 11, 12, 13 are shown in FIGS.
Such a driving current is sequentially supplied in both directions, so that the permanent magnet rotor 27 is rotated.
. Therefore, the commutatorless motor of the present invention is a rotor position detecting element such as a Hall element.
A full-wave drive type motor that allows the current flowing through the stator windings to flow in both directions without providing
Can be configured. In the back electromotive force detecting means 1 according to the present invention, as shown in FIG.
In order to detect the neutral point potential 0 of the line, it is performed using three resistors connected in common.
However, it is also possible to use by directly drawing out the signal line from the neutral point of the stator winding of the motor
Needless to say, Further, in the embodiment of the present invention, the stator winding is Y-connected.
Although limited to a certain three-phase motor, the number of phases is not limited to three, and may be any number. Also book
The commutatorless motor of the present invention can also be applied to a motor in which the stator windings are connected by Δ.
It is. Advantageous Effects of the Invention The present invention is configured as described above.
It works. The commutatorless DC motor of the present invention has a counter electromotive force induced in the stator winding by the back electromotive force detecting means.
Since only the zero-cross point of the electromotive force is detected, rotor position detection such as a Hall element is detected.
Full-wave drive that supplies current flowing in the stator winding in both directions without the need for an output element
An electric motor of a dynamic system can be easily configured. Therefore, only one of the stator windings
The stator winding utilization rate is higher than that of the half-wave drive system that supplies
Luke's electric motor can be provided. Furthermore, since a rotor position detecting element such as a conventional non-commutator motor is unnecessary,
The cost is greatly reduced because the complexity of adjusting the mounting position of the
You. Furthermore, since there is no need to mount a rotor position detection element inside the motor, the motor
Can be made ultra-small and ultra-thin without any structural restrictions. Further, the commutatorless DC motor of the present invention has
Since the energized phases of the stator winding are sequentially switched by the output pseudo pulse, special
Good starting characteristics can be obtained without providing a starting circuit. Further, the commutatorless DC motor of the present invention has a counter electromotive force induced in each stator winding.
The time between zero-cross points is always counted, and the next stator to be energized based on the count value
Since the current-carrying phase of the windings is determined, even if the motor speed is changed,
The current phase of the stator winding to be energized does not change and stable drive is always obtained.
It also has the excellent effect of being Therefore, the rotation speed of the motor
It can be applied to applications that need to be changed.

【図面の簡単な説明】 第１図は本発明の無整流子直流電動機の一実施例の構成を示すブロック図、第
２図は本発明の一実施例における電動機とそれを構成する固定子巻線電力供給手
段の一実施例を示す回路構成図、第３図はその各部信号波形図、第４図は本発明
の一実施例を構成する逆起電力検出手段の一実施例を示す回路構成図、第５図は
本発明の無整流子直流電動機の一実施例の動作を説明する信号波形図、第６図は 本発明の一実施例を構成するパルス遅延手段の一実施例を示す回路構成図、第７
図（ａ）はその定常回転における各部信号波形図、第７図（ｂ）は起動時におけ
る各部信号波形図、第８図は本発明の一実施例を構成するパルス遅延手段の他の
実施例の要部回路構成図、第９図（ａ）はその定常回転における各部信号波形図
、第９図（ｂ）は起動時における各部信号波形図、第１０図は本発明の一実施例
を構成するパルス遅延手段の他の一実施例を示す回路構成図、第１１図（ａ）は
その定常回転における各部信号波形図、第１１図（ｂ）は起動時における各部信
号波形図、第１２図は本発明の一実施例を構成する論理パルス発生手段の一実施
例を示す回路構成図、第１３図はその各部信号波形図である。 １……逆起電力検出手段、２……パルス遅延手段、３……論理パルス発生手段、
４……固定子巻線電力供給手段、１１，１２，１３……固定子巻線、４１……第
１のカウント手段、４２……第２のカウント手段、６１……第１のアップダウン
カウント手段、６２……第２のアップダウンカウント手段。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a configuration of one embodiment of a non-commutator DC motor of the present invention, and FIG. 2 is a motor and a stator winding constituting the motor in one embodiment of the present invention. FIG. 3 is a circuit configuration diagram showing one embodiment of the line power supply means, FIG. 3 is a signal waveform diagram of each part thereof, and FIG. 4 is a circuit configuration showing one embodiment of the back electromotive force detection means constituting one embodiment of the present invention. FIG. 5 is a signal waveform diagram for explaining the operation of one embodiment of the non-commutator DC motor of the present invention, and FIG. 6 is a circuit showing one embodiment of pulse delay means constituting one embodiment of the present invention. Configuration diagram, seventh
FIG. 7A is a signal waveform diagram of each part in the steady rotation, FIG. 7B is a signal waveform diagram of each part at the time of startup, and FIG. 8 is another embodiment of the pulse delay means constituting one embodiment of the present invention. 9 (a) is a signal waveform diagram of each part at the time of steady rotation, FIG. 9 (b) is a signal waveform diagram of each part at the time of startup, and FIG. 10 shows an embodiment of the present invention. FIG. 11 (a) is a circuit configuration diagram showing another embodiment of the pulse delay means which performs the operation, FIG. 11 (a) is a signal waveform diagram of each part in the steady rotation, FIG. FIG. 13 is a circuit diagram showing one embodiment of a logic pulse generating means constituting one embodiment of the present invention, and FIG. 13 is a signal waveform diagram of each part thereof. 1 ... back electromotive force detection means, 2 ... pulse delay means, 3 ... logic pulse generation means,
4 ... stator winding power supply means, 11, 12, 13 ... stator winding, 41 ... first counting means, 42 ... second counting means, 61 ... first up / down counting Means, 62... Second up / down counting means.

Claims (1)

【特許請求の範囲】 （１） 複数相の固定子巻線と、前記固定子巻線に発生する逆起電力に応動した
パルス信号列を得る逆起電力検出手段と、前記パルス信号列の周期が所定の範囲
内にあるときには前記周期の２分の１の時間だけ遅延させた遅延パルスを発生し
、前記周期が所定の範囲を超えたときには前記周期の２分の１より短い時間だけ
遅延させた遅延パルスを発生するパルス遅延手段と、前記パルス遅延手段の出力
信号に応動して複数相のパルスを発生する論理パルス発生手段と、前記論理パル
ス発生手段の出力信号に応動して複数相のパルスを発生する論理パルス発生手段
と、前記論理パルス発生手段の出力信号に応動して前記固定子巻線に電力を供給
する電力供給手段とを含んで構成されたことを特徴とする無整流子直流電動機。 （２） パルス遅延手段は、入力されたクロックをアップカウントしてパルス信
号列の周期を計数する第１のカウント手段と、前記第１のカウント手段の計数値
が所定の範囲内にあるときには前記計数値を転送し、前記計数値が所定の範囲を
超えたときには前記計数値より小さい値を転送する転送手段と、前記転送された
計数値が前記第１のカウント手段に入力されるクロックの２倍の周波数でダウン
カウントされて計数値が零になったときに遅延パルスを発生する第２のカウント
手段と、前記第１，第２のカウント手段にクロックを出力するクロック発生手段
とを含んで構成されたことを特徴とする請求項（１）記載の無整流子直流電動機
。 （３） パルス遅延手段は、入力されたクロックをアップカウントしてパルス信
号列の周期を計数する第１のカウント手段と、前記第１のカウント手段の計数値
が所定の範囲内にあるときには前記計数値の２分の１の値を転送し、前記計数値
が所定の範囲を超えたときには前記計数値の２分の１より小さい値を第２のカウ
ント手段に転送する転送手段と、前記送された計数値が前記第１のカウント手段
に入力されるクロックと同一周波数でダウンカウントされて計数値が零になった
ときに遅延パルスを発生する第２のカウント手段と、前記第１，第２のカウント
手段にクロックを出力するクロック発生手段とを含んで構成されたことを特徴 とする請求項（１）記載の無整流子直流電動機Claims: (1) A plurality of stator windings, back electromotive force detecting means for obtaining a pulse signal train in response to a back electromotive force generated in the stator winding, and a period of the pulse signal train Generates a delay pulse delayed by one half of the period when the value is within a predetermined range, and delays the pulse by a time shorter than one half of the period when the period exceeds a predetermined range. Pulse delay means for generating a delayed pulse, logic pulse generation means for generating a pulse of a plurality of phases in response to an output signal of the pulse delay means, A non-rectifier comprising: a logic pulse generating means for generating a pulse; and a power supply means for supplying power to the stator winding in response to an output signal of the logic pulse generating means. DC motor. (2) The pulse delay unit includes a first counting unit that counts up a cycle of the pulse signal train by up-counting the input clock, and a pulse counting unit that counts a period of the pulse signal train when the count value of the first counting unit is within a predetermined range. A transfer means for transferring the count value, and transferring a value smaller than the count value when the count value exceeds a predetermined range; and a clock for transferring the transferred count value to the first count means. A second counting means for generating a delay pulse when the count value is reduced to zero at a double frequency, and a clock generating means for outputting a clock to the first and second counting means. The commutatorless DC motor according to claim 1, wherein the DC motor is configured. (3) The pulse delay unit includes a first counting unit that counts up a cycle of the pulse signal train by counting up an input clock; and a pulse counting unit that counts a period of the pulse signal train when a count value of the first counting unit is within a predetermined range. Transferring means for transferring a half value of the count value, and transferring a value smaller than half of the count value to a second counting means when the count value exceeds a predetermined range; A second counting means for generating a delay pulse when the counted value is down-counted at the same frequency as the clock input to the first counting means and the counted value becomes zero; 2. The non-rectifier DC motor according to claim 1, further comprising a clock generating means for outputting a clock to the second counting means.