JP2501734B2 - 接続導体の形成方法 - Google Patents
接続導体の形成方法Info
- Publication number
- JP2501734B2 JP2501734B2 JP4302964A JP30296492A JP2501734B2 JP 2501734 B2 JP2501734 B2 JP 2501734B2 JP 4302964 A JP4302964 A JP 4302964A JP 30296492 A JP30296492 A JP 30296492A JP 2501734 B2 JP2501734 B2 JP 2501734B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- layer
- silicon region
- polysilicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 51
- 239000004020 conductor Substances 0.000 title claims description 12
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 239000010410 layer Substances 0.000 claims description 129
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 98
- 229920005591 polysilicon Polymers 0.000 claims description 97
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 91
- 229910052710 silicon Inorganic materials 0.000 claims description 91
- 239000010703 silicon Substances 0.000 claims description 91
- 238000009792 diffusion process Methods 0.000 claims description 70
- 230000004888 barrier function Effects 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 23
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 2
- 238000009751 slip forming Methods 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 description 34
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 33
- KWYUFKZDYYNOTN-UHFFFAOYSA-M potassium hydroxide Inorganic materials [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 22
- 238000005530 etching Methods 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 16
- 150000004767 nitrides Chemical class 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 229910008484 TiSi Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 239000003870 refractory metal Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N isopropyl alcohol Natural products CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 235000012939 Caryocar nuciferum Nutrition 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 235000014056 Juglans cinerea Nutrition 0.000 description 1
- 240000004929 Juglans cinerea Species 0.000 description 1
- 206010057040 Temperature intolerance Diseases 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000008543 heat sensitivity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- WRECIMRULFAWHA-UHFFFAOYSA-N trimethyl borate Chemical compound COB(OC)OC WRECIMRULFAWHA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、電気的接続導体の形成
方法に関する。更に具体的に言うならば、本発明は、誘
電体を挟んで設けられた第1のシリコン領域の上面及び
第2のシリコン領域の上面を電気的に接続する導体の形
成方法に関する。
方法に関する。更に具体的に言うならば、本発明は、誘
電体を挟んで設けられた第1のシリコン領域の上面及び
第2のシリコン領域の上面を電気的に接続する導体の形
成方法に関する。
【0002】
【従来の技術】一般的に半導体デバイスは相互に接続す
る必要がある多数の導電性構造物を有する。こうした導
電性構造物は例えば、誘電体領域により分離されたシリ
コン領域を含む。この導電性構造物間に「ブリツジ状の
コンタクト」すなわち「ストラツプ」を形成することに
よつて導電性構造物は相互接続される。
る必要がある多数の導電性構造物を有する。こうした導
電性構造物は例えば、誘電体領域により分離されたシリ
コン領域を含む。この導電性構造物間に「ブリツジ状の
コンタクト」すなわち「ストラツプ」を形成することに
よつて導電性構造物は相互接続される。
【0003】導電性構造物を相互接続する際には耐火性
金属及びや耐火性ケイ化金属が用いられる。これらの材
料はアルミニウム及び銅などの通常金属が有する低抵抗
特性を有し、これらの金属に固有の製造上の難点(アル
ミニウムの場合における熱感受性、銅の場合におけるパ
ターニング困難性)をもつていない。一般的にケイ化物
電極は基板上に耐火性金属層を堆積し、この金属層を加
熱して露出しているシリコン領域上にケイ化物領域を形
成し、基板をウエツトエツチ液内において処理して反応
しなかつた耐火性金属を除去することによつてシリコン
拡散領域上に形成される。
金属及びや耐火性ケイ化金属が用いられる。これらの材
料はアルミニウム及び銅などの通常金属が有する低抵抗
特性を有し、これらの金属に固有の製造上の難点(アル
ミニウムの場合における熱感受性、銅の場合におけるパ
ターニング困難性)をもつていない。一般的にケイ化物
電極は基板上に耐火性金属層を堆積し、この金属層を加
熱して露出しているシリコン領域上にケイ化物領域を形
成し、基板をウエツトエツチ液内において処理して反応
しなかつた耐火性金属を除去することによつてシリコン
拡散領域上に形成される。
【0004】このケイ化物形成法はケイ化物を形成する
際に下層のシリコンを数ミクロン消費してしまうという
難点をもつている。この消費によりケイ化物/拡散界面
における効果的なドーパント濃度が著しく減少し、これ
により半導体デバイスの特性に好ましくない影響を与え
る。
際に下層のシリコンを数ミクロン消費してしまうという
難点をもつている。この消費によりケイ化物/拡散界面
における効果的なドーパント濃度が著しく減少し、これ
により半導体デバイスの特性に好ましくない影響を与え
る。
【0005】この難点を緩和する幾つかの解決策が提案
された。1つの方法はアニール処理の際に消費される接
合部シリコンが少量ですむように耐火性金属とシリコン
とを共に堆積させるものである。1987年5月5日登録、
米国特許第 4,663,191号を参照。他の技術は接合部領域
上に新たなシリコンを設けるものであり、これが下層の
シリコンの代わりに消費される。「IBM・テクニカル
・デイスクロージヤ・ブリテイン」、第20巻、第9号
(1987年2月)の3480頁〜3483頁を参照。
された。1つの方法はアニール処理の際に消費される接
合部シリコンが少量ですむように耐火性金属とシリコン
とを共に堆積させるものである。1987年5月5日登録、
米国特許第 4,663,191号を参照。他の技術は接合部領域
上に新たなシリコンを設けるものであり、これが下層の
シリコンの代わりに消費される。「IBM・テクニカル
・デイスクロージヤ・ブリテイン」、第20巻、第9号
(1987年2月)の3480頁〜3483頁を参照。
【0006】他の解決策は耐火性金属及び耐火性ケイ化
金属ではなく他の形式の材料を用いることによつて導電
性構造物を相互接続する必要性に注目した。例えば「拡
散により形成されるブリツジ状コンタクト」と題する論
文(IBM・テクニカル・デイスクロージヤ・ブリテイ
ン、第20巻、第8号(1987年1月)の3423頁)はドーパ
ント外方拡散法を用いて誘電体上のシリコン領域及びポ
リシリコン領域間に表面コンタクトを画定する技術の一
般的概念を開示している。
金属ではなく他の形式の材料を用いることによつて導電
性構造物を相互接続する必要性に注目した。例えば「拡
散により形成されるブリツジ状コンタクト」と題する論
文(IBM・テクニカル・デイスクロージヤ・ブリテイ
ン、第20巻、第8号(1987年1月)の3423頁)はドーパ
ント外方拡散法を用いて誘電体上のシリコン領域及びポ
リシリコン領域間に表面コンタクトを画定する技術の一
般的概念を開示している。
【0007】以下に示す幾つかの参考例は誘電体上のソ
ース/ドレイン領域にポリシリコンが充填されたトレン
チを接続するケイ化物ブリツジ状コンタクトの形成につ
いて開示している。米国特許第 4,873,205号(1989年10
月10日登録)。米国特許第 4,983,544号(1991年1月8
日登録)。IBM・テクニカル・デイスクロージヤ・ブ
リテイン、第29巻、第3号(1986年8月)、1037頁〜10
38頁、「トレンチをケイ化チタンによりブリツジ化する
と同時に真のゲートアイソレーシヨンを考慮するCMO
Sプロセス」。IBM・テクニカル・デイスクロージヤ
・ブリテイン、第29巻、第3号(1986年8月)1421頁〜
1422頁、「トレンチへの自己整合性電気接続」。IBM
・テクニカル・デイスクロージヤ・ブリテイン、第32
巻、第9A(1990 年2月)433 頁、「相補形金属酸化物シ
リコン、6素子静的ランダムアクセスメモリセルのため
の多目的トレンチ」。米国特許第 4,745,081号(1988年
5月17日登録)。しかしながらこのグループ内のどの参
考例もドーパント外方拡散技術を用いてはいない。
ース/ドレイン領域にポリシリコンが充填されたトレン
チを接続するケイ化物ブリツジ状コンタクトの形成につ
いて開示している。米国特許第 4,873,205号(1989年10
月10日登録)。米国特許第 4,983,544号(1991年1月8
日登録)。IBM・テクニカル・デイスクロージヤ・ブ
リテイン、第29巻、第3号(1986年8月)、1037頁〜10
38頁、「トレンチをケイ化チタンによりブリツジ化する
と同時に真のゲートアイソレーシヨンを考慮するCMO
Sプロセス」。IBM・テクニカル・デイスクロージヤ
・ブリテイン、第29巻、第3号(1986年8月)1421頁〜
1422頁、「トレンチへの自己整合性電気接続」。IBM
・テクニカル・デイスクロージヤ・ブリテイン、第32
巻、第9A(1990 年2月)433 頁、「相補形金属酸化物シ
リコン、6素子静的ランダムアクセスメモリセルのため
の多目的トレンチ」。米国特許第 4,745,081号(1988年
5月17日登録)。しかしながらこのグループ内のどの参
考例もドーパント外方拡散技術を用いてはいない。
【0008】ストラツプすなわちブリツジ状コンタクト
以外の構造物を形成するためにドーパント外方拡散プロ
セスを使用する参考例のグループを以下に示す。
以外の構造物を形成するためにドーパント外方拡散プロ
セスを使用する参考例のグループを以下に示す。
【0009】米国特許第 4,502,894号(1985年3月5日
登録)はホウ素外方拡散を用いることによつてポリシリ
コン抵抗を作るプロセスを開示している。酸化物領域を
形成した後、酸化物内にホウ素又は他のドーパントが注
入される。次にポリシリコン層が堆積されてパターン化
され、この構造物を処理してホウ素をポリシリコン内に
外方拡散させる。
登録)はホウ素外方拡散を用いることによつてポリシリ
コン抵抗を作るプロセスを開示している。酸化物領域を
形成した後、酸化物内にホウ素又は他のドーパントが注
入される。次にポリシリコン層が堆積されてパターン化
され、この構造物を処理してホウ素をポリシリコン内に
外方拡散させる。
【0010】特開昭62ー122124号公報は、上に
あるポリシリコン層内にホウ素を外方拡散させるプロセ
スを開示している。シリコン基板上に二酸化ケイ素膜を
成長させた後、ホウ素リンケイ酸ガラス(BPSG)が
堆積される。次にこのBPSG及び酸化物層内にコンタ
クトホールが形成され、続いてポリシリコン層が堆積さ
れる。その後この構造物を加熱してBPSG層からポリ
シリコン層内にホウ素を外方拡散させる。
あるポリシリコン層内にホウ素を外方拡散させるプロセ
スを開示している。シリコン基板上に二酸化ケイ素膜を
成長させた後、ホウ素リンケイ酸ガラス(BPSG)が
堆積される。次にこのBPSG及び酸化物層内にコンタ
クトホールが形成され、続いてポリシリコン層が堆積さ
れる。その後この構造物を加熱してBPSG層からポリ
シリコン層内にホウ素を外方拡散させる。
【0011】米国特許第 4,654,121号(1987年3月31日
登録)は積層型CMOSデバイスを形成するプロセスを
開示している。下層にデバイスを形成した後、ドープさ
れてない酸化物層が形成され、次にドープされた酸化物
層が形成される。その後平坦化ステツプが実行されてゲ
ート電極が露出し、ドープされた酸化物領域がゲート電
極の側面に形成される。上部ゲート酸化物を成長させ、
この酸化物上にポリシリコン層が形成される。次に下層
のドープされた酸化物領域からホウ素を外方拡散させる
ことによつて上部デバイスのためのソース領域及びドレ
イン領域が形成される。
登録)は積層型CMOSデバイスを形成するプロセスを
開示している。下層にデバイスを形成した後、ドープさ
れてない酸化物層が形成され、次にドープされた酸化物
層が形成される。その後平坦化ステツプが実行されてゲ
ート電極が露出し、ドープされた酸化物領域がゲート電
極の側面に形成される。上部ゲート酸化物を成長させ、
この酸化物上にポリシリコン層が形成される。次に下層
のドープされた酸化物領域からホウ素を外方拡散させる
ことによつて上部デバイスのためのソース領域及びドレ
イン領域が形成される。
【0012】米国特許第 4,782,036号(1988年11月1日
登録)はトレンチの側壁及び底部をドープするプロセス
を開示している。シリコン基板内にトレンチを形成した
後、TEOS及びホウ酸トリメチル(trimethylborate
)の分解によつてホウケイ酸ガラス層が堆積される。
その後この構造物が処理されて側壁及び底部内にホウ素
が拡散され、続いてガラス層が除去される。
登録)はトレンチの側壁及び底部をドープするプロセス
を開示している。シリコン基板内にトレンチを形成した
後、TEOS及びホウ酸トリメチル(trimethylborate
)の分解によつてホウケイ酸ガラス層が堆積される。
その後この構造物が処理されて側壁及び底部内にホウ素
が拡散され、続いてガラス層が除去される。
【0013】ストラツプを形成するために上述のような
方法があるにもかかわらず、導電性構造物間を低抵抗で
接続し、最小の製造コストで半導体デバイスを製造する
際に容易に利用することができる方法を開発する必要性
が依然として存在している。
方法があるにもかかわらず、導電性構造物間を低抵抗で
接続し、最小の製造コストで半導体デバイスを製造する
際に容易に利用することができる方法を開発する必要性
が依然として存在している。
【0014】
【発明が解決しようとする課題】従つて本発明の目的は
半導体分野において使用するストラツプすなわち接続用
ブリツジを製造する方法を提供することである。このス
トラツプは導電性であり、半導体デバイス内の導電性構
造物を接続する。
半導体分野において使用するストラツプすなわち接続用
ブリツジを製造する方法を提供することである。このス
トラツプは導電性であり、半導体デバイス内の導電性構
造物を接続する。
【0015】本発明の他の目的は誘電体によつて分離さ
れている、例えばポリシリコンが充填されたトレンチ及
び拡散領域のような2つのシリコン領域を相互接続する
ためにこのような方法を提供することである。
れている、例えばポリシリコンが充填されたトレンチ及
び拡散領域のような2つのシリコン領域を相互接続する
ためにこのような方法を提供することである。
【0016】本発明の他の目的はストラツプすなわち接
続用ブリツジが個別に絶縁されるこのような方法を提供
することである。
続用ブリツジが個別に絶縁されるこのような方法を提供
することである。
【0017】本発明の他の目的は当該明細書に開示する
方法によつて形成されたストラツプを提供することであ
る。
方法によつて形成されたストラツプを提供することであ
る。
【0018】
【課題を解決するための手段】本発明は、トレンチ(1
2)の側壁に沿って設けられ且つ上面が露出された誘電
体(14)、該誘電体(14)の一方の側壁に隣接して
上記トレンチ(12)内に設けられ且つ上面が露出され
た第1シリコン領域(トレンチ12内のポリシリコン)
及び上記誘電体(14)の他方の側壁に隣接して設けら
れ且つ上面が露出された第2シリコン領域(10)を含
む構造体の上記第1シリコン領域(トレンチ12内のポ
リシリコン)の上面のうち上記誘電体(14)に隣接す
る部分(30)と上記第2シリコン領域(10)の上面
のうち上記誘電体(14)に隣接する部分(26)とを
電気的に接続する導体を形成する方法であって、この方
法は、 (a)上記第1シリコン領域(トレンチ12内のポリシ
リコン)の上面及び上記第2シリコン領域(10)の上
面に不純物をドーピングする工程と(図1の工程)、 (b)上記第1シリコン領域(トレンチ12内のポリシ
リコン)の上面、上記誘電体(14)の上面及び上記第
2シリコン領域(10)の上面を連続的に覆う拡散障壁
層(18)を形成する工程と(図1の工程)、 (c)上記第1シリコン領域(トレンチ12内のポリシ
リコン)の上面のうち上記誘電体(14)に隣接する部
分(30)、上記誘電体(14)の上面(28)及び上
記第2シリコン領域(10)の上面のうち上記誘電体
(14)に隣接する部分(26)を覆う上記拡散障壁層
を除去する工程と(図2及び図3の工程)、 (d)上記第1シリコン領域(トレンチ12内のポリシ
リコン)の上面のうち上記誘電体(14)に隣接する部
分(30)、上記誘電体(14)の上面(28)、上記
第2シリコン領域(10)の上面のうち上記誘電体(1
4)に隣接する部分(26)及び残存する拡散障壁層
(18)の上にポリシリコン層(32)を連続的に堆積
する工程と(図4の工程)、 (e)上記第1シリコン領域(トレンチ12内のポリシ
リコン)の上面の不純物及び上記第2シリコン領域(1
0)の上面の不純物を、上記残存する拡散障壁層(1
8)をマスクとして、上記第1シリコン領域の上面のう
ち上記誘電体(14)に隣接する部分(30)を覆う上
記ポリシリコン層(32)の部分、上記誘電体(14)
の上面(28)を覆う上記ポリシリコン層(32)の部
分及び上記第2シリコン領域(10)の上面のうち上記
誘電体(14)に隣接する部分(26)を覆う上記ポリ
シリコン層(32)の部分にそれぞれ拡散して、上記不
純物が拡散された一体的なポリシリコン層を形成する工
程と(図5の工程)、 (f)上記不純物が拡散された上記一体的なポリシリコ
ン層以外の上記ポリシリコン層を除去する工程と(図6
の工程)、 (g)上記残存する拡散障壁層(18)を除去する工程
(図7の工程)とを含む。そして、上記工程(g)の後
に、 (h)上記不純物が拡散された一体的なポリシリコン層
及び上記工程(g)で除去された拡散障壁層が覆ってい
た領域にチタン層を堆積する工程と、 (i)上記不純物が拡散された一体的なポリシリコン層
と上記チタン層とを反応させてケイ化チタンを形成し、
上記拡散障壁層が覆っていた上記第2シリコン領域の上
面と上記チタン層とを反応させてケイ化チタンを形成す
ると共に、上記拡散障壁層が覆っていた上記第1シリコ
ン領域の上面と上記チタン層とを反応させてケイ化チタ
ンを形成する工程と、 (j)未反応のチタン層を除去する工程とを含むことを
特徴とする。そして、上記工程(f)の後に、 (k)上記不純物が拡散された一体的なポリシリコン層
の表面を酸化して酸化物保護層を形成する工程と、 (l)上記残存する拡散障壁層を除去する工程とを含む
ことを特徴とする。そして、上記第1シリコン領域及び
上記第2シリコン領域の材料はポリシリコンであること
を特徴とする。
2)の側壁に沿って設けられ且つ上面が露出された誘電
体(14)、該誘電体(14)の一方の側壁に隣接して
上記トレンチ(12)内に設けられ且つ上面が露出され
た第1シリコン領域(トレンチ12内のポリシリコン)
及び上記誘電体(14)の他方の側壁に隣接して設けら
れ且つ上面が露出された第2シリコン領域(10)を含
む構造体の上記第1シリコン領域(トレンチ12内のポ
リシリコン)の上面のうち上記誘電体(14)に隣接す
る部分(30)と上記第2シリコン領域(10)の上面
のうち上記誘電体(14)に隣接する部分(26)とを
電気的に接続する導体を形成する方法であって、この方
法は、 (a)上記第1シリコン領域(トレンチ12内のポリシ
リコン)の上面及び上記第2シリコン領域(10)の上
面に不純物をドーピングする工程と(図1の工程)、 (b)上記第1シリコン領域(トレンチ12内のポリシ
リコン)の上面、上記誘電体(14)の上面及び上記第
2シリコン領域(10)の上面を連続的に覆う拡散障壁
層(18)を形成する工程と(図1の工程)、 (c)上記第1シリコン領域(トレンチ12内のポリシ
リコン)の上面のうち上記誘電体(14)に隣接する部
分(30)、上記誘電体(14)の上面(28)及び上
記第2シリコン領域(10)の上面のうち上記誘電体
(14)に隣接する部分(26)を覆う上記拡散障壁層
を除去する工程と(図2及び図3の工程)、 (d)上記第1シリコン領域(トレンチ12内のポリシ
リコン)の上面のうち上記誘電体(14)に隣接する部
分(30)、上記誘電体(14)の上面(28)、上記
第2シリコン領域(10)の上面のうち上記誘電体(1
4)に隣接する部分(26)及び残存する拡散障壁層
(18)の上にポリシリコン層(32)を連続的に堆積
する工程と(図4の工程)、 (e)上記第1シリコン領域(トレンチ12内のポリシ
リコン)の上面の不純物及び上記第2シリコン領域(1
0)の上面の不純物を、上記残存する拡散障壁層(1
8)をマスクとして、上記第1シリコン領域の上面のう
ち上記誘電体(14)に隣接する部分(30)を覆う上
記ポリシリコン層(32)の部分、上記誘電体(14)
の上面(28)を覆う上記ポリシリコン層(32)の部
分及び上記第2シリコン領域(10)の上面のうち上記
誘電体(14)に隣接する部分(26)を覆う上記ポリ
シリコン層(32)の部分にそれぞれ拡散して、上記不
純物が拡散された一体的なポリシリコン層を形成する工
程と(図5の工程)、 (f)上記不純物が拡散された上記一体的なポリシリコ
ン層以外の上記ポリシリコン層を除去する工程と(図6
の工程)、 (g)上記残存する拡散障壁層(18)を除去する工程
(図7の工程)とを含む。そして、上記工程(g)の後
に、 (h)上記不純物が拡散された一体的なポリシリコン層
及び上記工程(g)で除去された拡散障壁層が覆ってい
た領域にチタン層を堆積する工程と、 (i)上記不純物が拡散された一体的なポリシリコン層
と上記チタン層とを反応させてケイ化チタンを形成し、
上記拡散障壁層が覆っていた上記第2シリコン領域の上
面と上記チタン層とを反応させてケイ化チタンを形成す
ると共に、上記拡散障壁層が覆っていた上記第1シリコ
ン領域の上面と上記チタン層とを反応させてケイ化チタ
ンを形成する工程と、 (j)未反応のチタン層を除去する工程とを含むことを
特徴とする。そして、上記工程(f)の後に、 (k)上記不純物が拡散された一体的なポリシリコン層
の表面を酸化して酸化物保護層を形成する工程と、 (l)上記残存する拡散障壁層を除去する工程とを含む
ことを特徴とする。そして、上記第1シリコン領域及び
上記第2シリコン領域の材料はポリシリコンであること
を特徴とする。
【0019】
【作用】これらの目的を達成するため本発明は誘電体よ
つて分離されている、ポリシリコンが充填されたトレン
チ及びそれに隣接する拡散領域間にコンタクトを形成す
るプロセスを提案する。このプロセスはホウ素を浅く注
入し、次に拡散障壁層(一般に窒化ケイ素または酸化ア
ルミニウム)を堆積する。次にこの障壁層がパターン化
されてコンタクトを形成するための開口が形成される。
その後低圧化学気相成長(LPCVD)を用いて基板
上、すなわち障壁層上及びコンタクト開口内に真性ポリ
シリコン層が堆積される。その後重要なステツプとして
アニール処理が行われてポリシリコン内にホウ素が拡散
される。次にポリシリコンのうち「軽くドープされた」
部分がウエツトエツチ液により除去され、所望のポリシ
リコンコンタクトが形成される。その後残存しているポ
リシリコンが酸化され、次の処理中に形成されるケイ化
物からポリシリコンを保護する。
つて分離されている、ポリシリコンが充填されたトレン
チ及びそれに隣接する拡散領域間にコンタクトを形成す
るプロセスを提案する。このプロセスはホウ素を浅く注
入し、次に拡散障壁層(一般に窒化ケイ素または酸化ア
ルミニウム)を堆積する。次にこの障壁層がパターン化
されてコンタクトを形成するための開口が形成される。
その後低圧化学気相成長(LPCVD)を用いて基板
上、すなわち障壁層上及びコンタクト開口内に真性ポリ
シリコン層が堆積される。その後重要なステツプとして
アニール処理が行われてポリシリコン内にホウ素が拡散
される。次にポリシリコンのうち「軽くドープされた」
部分がウエツトエツチ液により除去され、所望のポリシ
リコンコンタクトが形成される。その後残存しているポ
リシリコンが酸化され、次の処理中に形成されるケイ化
物からポリシリコンを保護する。
【0020】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【0021】当該明細書において使用する場合、ドーピ
ングとは半導体材料に不純物を添加することを言う。ド
ーピングによりn型半導体及びp型半導体を導電率の度
合いを変えて製造できる。一般にドーピングの程度が高
くなるほど導電率も高くなる。
ングとは半導体材料に不純物を添加することを言う。ド
ーピングによりn型半導体及びp型半導体を導電率の度
合いを変えて製造できる。一般にドーピングの程度が高
くなるほど導電率も高くなる。
【0022】n型材料とはドナー型不純物をドープされ
た半導体材料を言い、従つてこれは電子によつて電流を
伝える。p型材料とはアクセプタ型不純物をドープされ
た半導体材料を言い、従つてこれはホールの移動によつ
て電流を伝える。
た半導体材料を言い、従つてこれは電子によつて電流を
伝える。p型材料とはアクセプタ型不純物をドープされ
た半導体材料を言い、従つてこれはホールの移動によつ
て電流を伝える。
【0023】エツチングとは金属を化学的に腐食して所
望のパターンを有する回路を形成することである。エツ
チされた回路とは基板の導電性被覆をエツチングするこ
とによつてコンダクタ及び端子からなる必要なパターン
を設けた回路であり、この導体及び端子に個々の構成部
品が接続される。選択的エツチングとは例えば回路の製
造において半導体構造内の1つの材料の選択された部分
を他の部分から除去するエツチングの使用のことを言
う。
望のパターンを有する回路を形成することである。エツ
チされた回路とは基板の導電性被覆をエツチングするこ
とによつてコンダクタ及び端子からなる必要なパターン
を設けた回路であり、この導体及び端子に個々の構成部
品が接続される。選択的エツチングとは例えば回路の製
造において半導体構造内の1つの材料の選択された部分
を他の部分から除去するエツチングの使用のことを言
う。
【0024】キヤパシタとは基本的には誘電体(すなわ
ち絶縁体)によつて分離された2つの導電性電極すなわ
ち2枚のプレートからなる電子回路の受動素子のことを
言う。トレンチキヤパシタとは半導体基板の表面のトレ
ンチ内に形成されたキヤパシタのことを言う。スタツク
トキヤパシタとは半導体基板上にキヤパシタを積み重ね
ることによつて形成されたキヤパシタのことを言う。
ち絶縁体)によつて分離された2つの導電性電極すなわ
ち2枚のプレートからなる電子回路の受動素子のことを
言う。トレンチキヤパシタとは半導体基板の表面のトレ
ンチ内に形成されたキヤパシタのことを言う。スタツク
トキヤパシタとは半導体基板上にキヤパシタを積み重ね
ることによつて形成されたキヤパシタのことを言う。
【0025】RIEとは反応性イオンエツチングのこと
である。パツシベーシヨンとはプレナ半導体デバイスの
表面上に薄い酸化物フイルムを成長させて露出した接合
部を汚染及び短絡から保護するプロセスのこと言い、側
壁パツシベーシヨンとは側壁についてのこのプロセスの
ことを言う。
である。パツシベーシヨンとはプレナ半導体デバイスの
表面上に薄い酸化物フイルムを成長させて露出した接合
部を汚染及び短絡から保護するプロセスのこと言い、側
壁パツシベーシヨンとは側壁についてのこのプロセスの
ことを言う。
【0026】CVDとは化学気相成長のこと言い、化学
的成長とは表面上における化学反応の結果として得られ
る物質により表面を被覆することである。LPCVDと
は低圧化学気相成長のことを言う。イオン注入とは例え
ば半導体基板にドーピングするためのイオンの注入のこ
とを言う。
的成長とは表面上における化学反応の結果として得られ
る物質により表面を被覆することである。LPCVDと
は低圧化学気相成長のことを言う。イオン注入とは例え
ば半導体基板にドーピングするためのイオンの注入のこ
とを言う。
【0027】当該明細書において使用するシリコンとは
ポリシリコン(多結晶シリコン)、無定形シリコン(非
晶質シリコン)及び単結晶シリコンを含む。このような
シリコンはn型若しくはp型にドーピングされたり、又
はドープされなかつたりする。
ポリシリコン(多結晶シリコン)、無定形シリコン(非
晶質シリコン)及び単結晶シリコンを含む。このような
シリコンはn型若しくはp型にドーピングされたり、又
はドープされなかつたりする。
【0028】本発明は、トレンチの側壁に沿って設けら
れ且つ上面が露出された誘電体、該誘電体の一方の側壁
に隣接して上記トレンチ内に設けられ且つ上面が露出さ
れた第1シリコン領域及び上記誘電体の他方の側壁に隣
接して設けられ且つ上面が露出された第2シリコン領域
を含む構造体の上記第1シリコン領域の上面のうち上記
誘電体に隣接する部分と上記第2シリコン領域の上面の
うち上記誘電体に隣接する部分とを電気的に接続する導
体を形成する方法に関し、そして、以下の工程を含む。
れ且つ上面が露出された誘電体、該誘電体の一方の側壁
に隣接して上記トレンチ内に設けられ且つ上面が露出さ
れた第1シリコン領域及び上記誘電体の他方の側壁に隣
接して設けられ且つ上面が露出された第2シリコン領域
を含む構造体の上記第1シリコン領域の上面のうち上記
誘電体に隣接する部分と上記第2シリコン領域の上面の
うち上記誘電体に隣接する部分とを電気的に接続する導
体を形成する方法に関し、そして、以下の工程を含む。
【0029】(A)上記第1シリコン領域の上面及び上
記第2シリコン領域の上面に不純物をドーピングする工
程。
記第2シリコン領域の上面に不純物をドーピングする工
程。
【0030】(B)上記第1シリコン領域の上面、上記
誘電体の上面及び上記第2シリコン領域の上面を連続的
に覆う拡散障壁層を形成する工程。
誘電体の上面及び上記第2シリコン領域の上面を連続的
に覆う拡散障壁層を形成する工程。
【0031】(C)上記第1シリコン領域の上面のうち
上記誘電体に隣接する部分、上記誘電体の上面及び上記
第2シリコン領域の上面のうち上記誘電体に隣接する部
分を覆う上記拡散障壁層を除去する工程。
上記誘電体に隣接する部分、上記誘電体の上面及び上記
第2シリコン領域の上面のうち上記誘電体に隣接する部
分を覆う上記拡散障壁層を除去する工程。
【0032】(D)上記第1シリコン領域の上面のうち
上記誘電体に隣接する部分、上記誘電体の上面、上記第
2シリコン領域の上面のうち上記誘電体に隣接する部分
及び残存する拡散障壁層の上にポリシリコン層を連続的
に堆積する工程。
上記誘電体に隣接する部分、上記誘電体の上面、上記第
2シリコン領域の上面のうち上記誘電体に隣接する部分
及び残存する拡散障壁層の上にポリシリコン層を連続的
に堆積する工程。
【0033】(E)上記第1シリコン領域の上面の不純
物及び上記第2シリコン領域の上面の不純物を、上記残
存する拡散障壁層をマスクとして、上記第1シリコン領
域の上面のうち上記誘電体に隣接する部分を覆う上記ポ
リシリコン層の部分、上記誘電体の上面を覆う上記ポリ
シリコン層の部分及び上記第2シリコン領域の上面のう
ち上記誘電体に隣接する部分を覆う上記ポリシリコン層
の部分にそれぞれ拡散して、上記不純物が拡散された一
体的なポリシリコン層を形成する工程。
物及び上記第2シリコン領域の上面の不純物を、上記残
存する拡散障壁層をマスクとして、上記第1シリコン領
域の上面のうち上記誘電体に隣接する部分を覆う上記ポ
リシリコン層の部分、上記誘電体の上面を覆う上記ポリ
シリコン層の部分及び上記第2シリコン領域の上面のう
ち上記誘電体に隣接する部分を覆う上記ポリシリコン層
の部分にそれぞれ拡散して、上記不純物が拡散された一
体的なポリシリコン層を形成する工程。
【0034】(F)上記不純物が拡散された上記一体的
なポリシリコン層以外の上記ポリシリコン層を除去する
工程。
なポリシリコン層以外の上記ポリシリコン層を除去する
工程。
【0035】(G)上記残存する拡散障壁層を除去する
工程。
工程。
【0036】一実施例において第1のシリコン領域はポ
リシリコンが充填されたトレンチを含み、第2のシリコ
ン領域は拡散領域を含み、この第1のシリコン領域及び
第2のシリコン領域は二酸化ケイ素によつて分離されて
いる。これらのシリコン領域はイオン注入を用いてホウ
素をドープされる。またドーパントはBF2を含んでも
よいが、その場合フツ素をガス抜きするためにアニール
処理ステツプが必要となる。
リシリコンが充填されたトレンチを含み、第2のシリコ
ン領域は拡散領域を含み、この第1のシリコン領域及び
第2のシリコン領域は二酸化ケイ素によつて分離されて
いる。これらのシリコン領域はイオン注入を用いてホウ
素をドープされる。またドーパントはBF2を含んでも
よいが、その場合フツ素をガス抜きするためにアニール
処理ステツプが必要となる。
【0037】第1のシリコン領域及び第2のシリコン領
域の露出面をステツプ(B)及びステツプ(C)の前に
ドープする代わりにステツプ(B)及びステツプ(C)
の後にドープすることもできる。いずれの場合において
もストラツプを形成すべき場所にドーパントが添加さ
れ、このドーパントは以下に述べるように拡散に利用さ
れる。
域の露出面をステツプ(B)及びステツプ(C)の前に
ドープする代わりにステツプ(B)及びステツプ(C)
の後にドープすることもできる。いずれの場合において
もストラツプを形成すべき場所にドーパントが添加さ
れ、このドーパントは以下に述べるように拡散に利用さ
れる。
【0038】一実施例において連続的拡散障壁層は窒化
ケイ素を含むが、酸化アルミニウム又は二酸化ケイ素で
もよい。好適には拡散障壁層は化学気相成長を用いて堆
積される。
ケイ素を含むが、酸化アルミニウム又は二酸化ケイ素で
もよい。好適には拡散障壁層は化学気相成長を用いて堆
積される。
【0039】次に拡散障壁層上にマスクが適用されてパ
ターンが定義される。このパターンは電気的接続帯(す
なわちストラツプ)が形成される領域を含む。次に例え
ば反応性イオンエツチングを用いて拡散障壁層のうちマ
スクされていない部分がエツチングされる。その後残存
する拡散障壁層上及び拡散障壁層の一部を除去すること
によつて露出された下層にある表面上に連続的ポリシリ
コン層が堆積される。この堆積は化学気相成長を含むの
が好適である。
ターンが定義される。このパターンは電気的接続帯(す
なわちストラツプ)が形成される領域を含む。次に例え
ば反応性イオンエツチングを用いて拡散障壁層のうちマ
スクされていない部分がエツチングされる。その後残存
する拡散障壁層上及び拡散障壁層の一部を除去すること
によつて露出された下層にある表面上に連続的ポリシリ
コン層が堆積される。この堆積は化学気相成長を含むの
が好適である。
【0040】当該明細書に開示する方法の重要なステツ
プは、第1のシリコン領域及び第2のシリコン領域から
連続的ポリシリコン層内にドーパントを拡散させること
である。残存する拡散障壁層を介してドーパントが拡散
することはないので、ドーパントは以前にエツチングに
より拡散障壁層が除去された部分に相当する連続的ポリ
シリコン層内にだけ拡散する。好適には約 900〔℃〕で
約5分間アニール処理して拡散させるのが望ましく、こ
の結果約 0.2ミクロンの距離までポリシリコン層内にホ
ウ素が拡散する。
プは、第1のシリコン領域及び第2のシリコン領域から
連続的ポリシリコン層内にドーパントを拡散させること
である。残存する拡散障壁層を介してドーパントが拡散
することはないので、ドーパントは以前にエツチングに
より拡散障壁層が除去された部分に相当する連続的ポリ
シリコン層内にだけ拡散する。好適には約 900〔℃〕で
約5分間アニール処理して拡散させるのが望ましく、こ
の結果約 0.2ミクロンの距離までポリシリコン層内にホ
ウ素が拡散する。
【0041】次に結果として得られた構造物は水酸化カ
リウム/イソプロピルアルコール(KOH/IPA)又
は他の適切なアルコールすなわちエチレンジアミン(et
hylenediamine )、ピロカテコール(pyrocatechol)及
び水(water )(EPW)を用いてウエツトエツチング
され、ドーパントが拡散されていない連続的ポリシリコ
ン層の一部を除去する。かくして残存する連続的ポリシ
リコン層は以前に拡散障壁層がエツチングにより除去さ
れた場所に相当する部分となる。その後残存する拡散障
壁層がエツチング、好適には反応性イオンエツチングに
よりすべて除去される。連続的ポリシリコン層の残存部
分は誘電体によつて分離された第1のシリコン領域及び
第2のシリコン領域(すなわちポリシリコンが充填され
たトレンチ及び拡散領域)間に電気的接続帯(ストラツ
プ)を形成する。
リウム/イソプロピルアルコール(KOH/IPA)又
は他の適切なアルコールすなわちエチレンジアミン(et
hylenediamine )、ピロカテコール(pyrocatechol)及
び水(water )(EPW)を用いてウエツトエツチング
され、ドーパントが拡散されていない連続的ポリシリコ
ン層の一部を除去する。かくして残存する連続的ポリシ
リコン層は以前に拡散障壁層がエツチングにより除去さ
れた場所に相当する部分となる。その後残存する拡散障
壁層がエツチング、好適には反応性イオンエツチングに
よりすべて除去される。連続的ポリシリコン層の残存部
分は誘電体によつて分離された第1のシリコン領域及び
第2のシリコン領域(すなわちポリシリコンが充填され
たトレンチ及び拡散領域)間に電気的接続帯(ストラツ
プ)を形成する。
【0042】残存する拡散障壁を除去する前にストラツ
プポリシリコンを酸化させることにより、各ストラツプ
をそれぞれ絶縁することもできる。
プポリシリコンを酸化させることにより、各ストラツプ
をそれぞれ絶縁することもできる。
【0043】さらに本発明は上述の方法によつて形成さ
れた、第1のシリコン領域及び第2のシリコン領域を接
続する導電性ストラツプを提供する。一実施例において
ストラツプ構成のうちの第1のシリコン領域はポリシリ
コンが充填されたトレンチを含み、第2のシリコン領域
は拡散領域を含む。ポリシリコンが充填されたトレンチ
及び拡散領域は誘電体によつて分離されている。
れた、第1のシリコン領域及び第2のシリコン領域を接
続する導電性ストラツプを提供する。一実施例において
ストラツプ構成のうちの第1のシリコン領域はポリシリ
コンが充填されたトレンチを含み、第2のシリコン領域
は拡散領域を含む。ポリシリコンが充填されたトレンチ
及び拡散領域は誘電体によつて分離されている。
【0044】さらに特定的には本発明は「ホウ素を外方
拡散させた表面ストラツプ」すなわちBOSS(Boron
out-diffused surface strap)ストラツプを形成する方
法を提供する。図1〜図10にBOSSプロセスを図示
する。BOSSプロセスは以下の通りである。
拡散させた表面ストラツプ」すなわちBOSS(Boron
out-diffused surface strap)ストラツプを形成する方
法を提供する。図1〜図10にBOSSプロセスを図示
する。BOSSプロセスは以下の通りである。
【0045】図1に示すように誘電性二酸化ケイ素層1
4によつて分離されたP+ポリシリコン領域10及びポ
リシリコンが充填されたトレンチ12間における接合部
において付加的なホウ素イオン注入16が実行され、こ
れにより表面付近の濃度を固溶解度以上に上昇させる。
実施例においては10〔keV 〕で2x1015のBF2が使
用される。
4によつて分離されたP+ポリシリコン領域10及びポ
リシリコンが充填されたトレンチ12間における接合部
において付加的なホウ素イオン注入16が実行され、こ
れにより表面付近の濃度を固溶解度以上に上昇させる。
実施例においては10〔keV 〕で2x1015のBF2が使
用される。
【0046】ホウ素16が注入された後(ただしアニー
ル処理されない)、窒化物好適には窒化ケイ素層18が
低圧化学気相成長(LPCVD)を用いて 250〔Å〕の
厚さまで堆積される(図1参照)。
ル処理されない)、窒化物好適には窒化ケイ素層18が
低圧化学気相成長(LPCVD)を用いて 250〔Å〕の
厚さまで堆積される(図1参照)。
【0047】次に図2に示すようにレジスト層20が塗
布され、これは窒化ケイ素層18を反応性イオンエツチ
ングする際に表面ストラツプマスクとして作用する。図
3に示すようにストラツプを走らせるべき領域24にお
ける窒化ケイ素層18が22で示すようにエツチングさ
れる。この領域24は、P+領域10の上面のうち誘電
体14に隣接する部分26、誘電体14の上面28、及
びトレンチ12内のポリシリコンの上面のうち誘電体1
4に隣接する部分30を含む。
布され、これは窒化ケイ素層18を反応性イオンエツチ
ングする際に表面ストラツプマスクとして作用する。図
3に示すようにストラツプを走らせるべき領域24にお
ける窒化ケイ素層18が22で示すようにエツチングさ
れる。この領域24は、P+領域10の上面のうち誘電
体14に隣接する部分26、誘電体14の上面28、及
びトレンチ12内のポリシリコンの上面のうち誘電体1
4に隣接する部分30を含む。
【0048】図4に示すようにレジスト層20が除去さ
れた後、LPCVDを用いて構造物全体の上に真性ポリ
シリコン層32が堆積される。一実施例においてこの堆
積されたポリシリコン層32の厚さは 1,200〔Å〕であ
る。図5はホウ素外方拡散(ホウ素の拡散を矢印によつ
て示す)すなわちアニール処理のステツプを示し、これ
により、堆積されたポリシリコン層32内にホウ素を拡
散させてストラツプを形成する。一実施例におけるアニ
ール処理は 900〔℃〕で5分間であつた。
れた後、LPCVDを用いて構造物全体の上に真性ポリ
シリコン層32が堆積される。一実施例においてこの堆
積されたポリシリコン層32の厚さは 1,200〔Å〕であ
る。図5はホウ素外方拡散(ホウ素の拡散を矢印によつ
て示す)すなわちアニール処理のステツプを示し、これ
により、堆積されたポリシリコン層32内にホウ素を拡
散させてストラツプを形成する。一実施例におけるアニ
ール処理は 900〔℃〕で5分間であつた。
【0049】図6はウエツトエツチングのステツプを示
し、このステツプは例えば水酸化カリウム/イソプロピ
ルアルコール(KOH/IPA)を使用するか、又は他
の適切なアルコールすなわちエチレンジアミン、ピロカ
テコール及び水(EPW)を用いて「軽くドープされ
た」ポリシリコンを除去する(このエツチングを矢印に
よつて示す)。この軽くドープされたポリシリコンとは
ホウ素外方拡散ステツプ中に付加的なドーピングがなさ
れなかつたポリシリコン、すなわち窒化ケイ素層上に堆
積されたポリシリコンのことである。かくして残存する
ポリシリコンは図3に示す領域24に相当し、図7に示
すストラツプ34を表わす。次に図7に示す残存窒化ケ
イ素層18を除去するためにRIEが利用される。
し、このステツプは例えば水酸化カリウム/イソプロピ
ルアルコール(KOH/IPA)を使用するか、又は他
の適切なアルコールすなわちエチレンジアミン、ピロカ
テコール及び水(EPW)を用いて「軽くドープされ
た」ポリシリコンを除去する(このエツチングを矢印に
よつて示す)。この軽くドープされたポリシリコンとは
ホウ素外方拡散ステツプ中に付加的なドーピングがなさ
れなかつたポリシリコン、すなわち窒化ケイ素層上に堆
積されたポリシリコンのことである。かくして残存する
ポリシリコンは図3に示す領域24に相当し、図7に示
すストラツプ34を表わす。次に図7に示す残存窒化ケ
イ素層18を除去するためにRIEが利用される。
【0050】窒化ケイ素層18が除去された後、誘電体
14によつて分離されている拡散領域10及びポリシリ
コンが充填されたトレンチ12はストラツプ34によつ
て相互接続されている(図8参照)。次に残存している
シリコン領域及び又はポリシリコン領域上にケイ化チタ
ン層36が形成され得る。特に構造物全体の上にチタン
層が堆積されて加熱されると、チタン層及び下層のシリ
コン又はポリシリコン間に反応が起こる。その結果得ら
れるケイ化チタンの抵抗は一段と低く、反応しなかつた
チタンは当業者に周知の適正な手段を用いて除去され
る。
14によつて分離されている拡散領域10及びポリシリ
コンが充填されたトレンチ12はストラツプ34によつ
て相互接続されている(図8参照)。次に残存している
シリコン領域及び又はポリシリコン領域上にケイ化チタ
ン層36が形成され得る。特に構造物全体の上にチタン
層が堆積されて加熱されると、チタン層及び下層のシリ
コン又はポリシリコン間に反応が起こる。その結果得ら
れるケイ化チタンの抵抗は一段と低く、反応しなかつた
チタンは当業者に周知の適正な手段を用いて除去され
る。
【0051】これらの各ステツプが最適化されてプロセ
スウインドウを定義することができる。特にP+接合構
成において新たにイオンを注入する目的はストラツプ拡
散ステツプを通じて持ちこたえることのできるホウ素の
貯蔵所を設けるためである。標準的な半導体接合は既に
固溶解度を超えるほどに濃度を上昇させているので、こ
のように新たにイオンを注入しても接合の深さに変化は
生じない。1x1015又はそれ以上のイオン注入の場合
ストラツプの長さは増大しない。すなわちこれ以上ドー
ズ量を増大させてもホウ素の貯蔵所は拡散の終わりにお
いて空にならなかつた。
スウインドウを定義することができる。特にP+接合構
成において新たにイオンを注入する目的はストラツプ拡
散ステツプを通じて持ちこたえることのできるホウ素の
貯蔵所を設けるためである。標準的な半導体接合は既に
固溶解度を超えるほどに濃度を上昇させているので、こ
のように新たにイオンを注入しても接合の深さに変化は
生じない。1x1015又はそれ以上のイオン注入の場合
ストラツプの長さは増大しない。すなわちこれ以上ドー
ズ量を増大させてもホウ素の貯蔵所は拡散の終わりにお
いて空にならなかつた。
【0052】高ドーズ量イオン注入にBF2用いられる
場合、フツ素をガス抜きするアニール処理が必要とな
る。フツ素ガス抜きアニールに好適な条件は 700〔℃〕
で20分間であるが、これは挿入後でかつ反応物蒸気にあ
てる前の低圧窒化物成長に保持することによつて代える
ことができる。
場合、フツ素をガス抜きするアニール処理が必要とな
る。フツ素ガス抜きアニールに好適な条件は 700〔℃〕
で20分間であるが、これは挿入後でかつ反応物蒸気にあ
てる前の低圧窒化物成長に保持することによつて代える
ことができる。
【0053】0.2 ミクロンの「外方拡散」ストラツプ構
成を得るために 900〔℃〕で5分間の好適なアニール処
理サイクルが選択された。しかしながら一段と高い温度
で拡散させればストラツプは一段と耐久性を有するよう
になる。ホウ素の固溶解度は温度に従つて増大するので
ポリシリコンストラツプは一段と高度にドープされる。
KOH/IPAのエツチ選択性はドーピングレベルにつ
いての強力な機能のためである。1200〔Å〕のポリシリ
コン堆積及び 900〔℃〕での拡散に対してストラツプの
厚さはKOH/IPA内での 100〔%〕を超えるエツチ
ングの後に600〜800 〔Å〕になる。ストラツプは一段
と高い温度(1000〔℃〕)における拡散の場合エツチン
グの後に1200〔Å〕に近くなることが予期される。
成を得るために 900〔℃〕で5分間の好適なアニール処
理サイクルが選択された。しかしながら一段と高い温度
で拡散させればストラツプは一段と耐久性を有するよう
になる。ホウ素の固溶解度は温度に従つて増大するので
ポリシリコンストラツプは一段と高度にドープされる。
KOH/IPAのエツチ選択性はドーピングレベルにつ
いての強力な機能のためである。1200〔Å〕のポリシリ
コン堆積及び 900〔℃〕での拡散に対してストラツプの
厚さはKOH/IPA内での 100〔%〕を超えるエツチ
ングの後に600〜800 〔Å〕になる。ストラツプは一段
と高い温度(1000〔℃〕)における拡散の場合エツチン
グの後に1200〔Å〕に近くなることが予期される。
【0054】この方法によつて作られたストラツプを試
験した。パラメータ分析の結果は抵抗性ストラツプを示
している。
験した。パラメータ分析の結果は抵抗性ストラツプを示
している。
【0055】ホウ素は0.2 ミクロン外方拡散されるの
で、ゲートスタツクのサイドにストラツプが拡がるのは
この距離だけである。このことはゲートスタツクの長さ
全体に拡がる従来のストラツプとは対照的である。これ
によりゲートのノード短絡に対する影響範囲が減少す
る。またこれによりワードラインのゲート容量が減少す
る。
で、ゲートスタツクのサイドにストラツプが拡がるのは
この距離だけである。このことはゲートスタツクの長さ
全体に拡がる従来のストラツプとは対照的である。これ
によりゲートのノード短絡に対する影響範囲が減少す
る。またこれによりワードラインのゲート容量が減少す
る。
【0056】このプロセスにはマスクTTOを行つて浅
いトレンチアイソレーシヨン酸化物厚さプロセスウイン
ドウを約2000〔Å〕拡げる任意選択がある。TTOとは
「トレンチ頂部オープン(trench top open)」の略であ
り、表面全体を平坦化してゲート導体を形成した後にト
レンチを覆う酸化物を除去することを意味する。窒化物
エツチをマスキングする前、すなわち窒化物がパターン
化された後にトレンチを覆つている酸化物をエツチング
して除去することが重要である。窒化物をパターン化し
た後にトレンチ上の酸化物をエツチングするマスクTT
Oの場合には、窒化物エツチングのためのパターン状レ
ジストを除去した後にホウ素の表皮注入が行われる(下
記参照)。
いトレンチアイソレーシヨン酸化物厚さプロセスウイン
ドウを約2000〔Å〕拡げる任意選択がある。TTOとは
「トレンチ頂部オープン(trench top open)」の略であ
り、表面全体を平坦化してゲート導体を形成した後にト
レンチを覆う酸化物を除去することを意味する。窒化物
エツチをマスキングする前、すなわち窒化物がパターン
化された後にトレンチを覆つている酸化物をエツチング
して除去することが重要である。窒化物をパターン化し
た後にトレンチ上の酸化物をエツチングするマスクTT
Oの場合には、窒化物エツチングのためのパターン状レ
ジストを除去した後にホウ素の表皮注入が行われる(下
記参照)。
【0057】BOSSプロセスにSi3N4拡散障壁層の
長所を取り入れ、さらに本発明はBOSSプロセスに容
易に統合し得る短距離酸化(酸化範囲の短い酸化)を実
行してストラツプポリシリコンを選択的に酸化させる。
ストラツプポリシリコンの酸化は個々のストラツプをそ
れぞれ絶縁するので、TiSi2形成プロセスからスト
ラツプをアイソレートすることになる。ストラツプは個
別に絶縁されるので、外方拡散の長さが2つの隣接する
ストラツプホールのエツジ間の直線距離の半分を超えな
い限り隣接するセルの短絡は回避される。この距離は酸
化ステツプをもたないものに比べかなり大きい。ストラ
ツプ上にTiSi2形成されないので、ホウ素がストラ
ツプからTiSi2内に入つて空になることもなくな
る。本発明の方法にこの絶縁ステツプを取り入れたもの
を要約すれば以下のようになる(これらの新たな方法の
ステツプについての説明は上記を参照)。
長所を取り入れ、さらに本発明はBOSSプロセスに容
易に統合し得る短距離酸化(酸化範囲の短い酸化)を実
行してストラツプポリシリコンを選択的に酸化させる。
ストラツプポリシリコンの酸化は個々のストラツプをそ
れぞれ絶縁するので、TiSi2形成プロセスからスト
ラツプをアイソレートすることになる。ストラツプは個
別に絶縁されるので、外方拡散の長さが2つの隣接する
ストラツプホールのエツジ間の直線距離の半分を超えな
い限り隣接するセルの短絡は回避される。この距離は酸
化ステツプをもたないものに比べかなり大きい。ストラ
ツプ上にTiSi2形成されないので、ホウ素がストラ
ツプからTiSi2内に入つて空になることもなくな
る。本発明の方法にこの絶縁ステツプを取り入れたもの
を要約すれば以下のようになる(これらの新たな方法の
ステツプについての説明は上記を参照)。
【0058】(1)表皮へのホウ素注入(ステツプ
(4)における最初の窒化物RIEエツチ後に行うこと
もできる)。
(4)における最初の窒化物RIEエツチ後に行うこと
もできる)。
【0059】(2)窒化物の拡散障壁を 250〔Å〕堆積
させる。
させる。
【0060】(3)表面ストラツプマスクを塗布する。
【0061】(4)窒化物をRIEエツチする。
【0062】(5)真性ポリシリコンを1200〔Å〕堆積
させる。
させる。
【0063】(6)外方拡散アニール処理。
【0064】(7)KOH/IPAを用いてウエツトエ
ツチングしてポリシリコンを選択的にエツチする。
ツチングしてポリシリコンを選択的にエツチする。
【0065】(8)ストラツプを酸化させる(これは絶
縁ステツプである)。
縁ステツプである)。
【0066】(9)窒化物をRIEエツチする。
【0067】(10)TiSi2を形成する。
【0068】この任意選択の酸化ステツプを図9及び図
10に示す。図9に示すように上述した残存窒化物1
8′をRIEエツチする前にストラツプ34′上に酸化
物層38が形成される。障壁層Si3N4を除去する前に
このストラツプ酸化が行われるので酸化はポリシリコン
ストラツプ上にだけ生ずる。図10は残存窒化物層を除
去した後のストラツプ34′と酸化物層38とを示すと
共に、残存するシリコン領域及び又はポリシリコン領域
上にあるケイ化チタン層36′を示す。
10に示す。図9に示すように上述した残存窒化物1
8′をRIEエツチする前にストラツプ34′上に酸化
物層38が形成される。障壁層Si3N4を除去する前に
このストラツプ酸化が行われるので酸化はポリシリコン
ストラツプ上にだけ生ずる。図10は残存窒化物層を除
去した後のストラツプ34′と酸化物層38とを示すと
共に、残存するシリコン領域及び又はポリシリコン領域
上にあるケイ化チタン層36′を示す。
【0069】このストラツプ酸化ステツプは上述した原
型のBOSSプロセスに統合される。酸化のために付加
された加熱サイクル時間は接合の深さにほとんど影響を
与えないことが判つた。この酸化ステツプはトレンチキ
ヤパシタを拡散領域に結び付けるのに必要な外方拡散の
量が拡散領域のエツジから凹所トレンチのエツジまでの
直線距離の半分に等しいという原理に基づいている。
型のBOSSプロセスに統合される。酸化のために付加
された加熱サイクル時間は接合の深さにほとんど影響を
与えないことが判つた。この酸化ステツプはトレンチキ
ヤパシタを拡散領域に結び付けるのに必要な外方拡散の
量が拡散領域のエツジから凹所トレンチのエツジまでの
直線距離の半分に等しいという原理に基づいている。
【0070】酸化ステツプがない場合、許容し得る最大
の外方拡散はストラツプホールのエツジから隣接する拡
散領域又はトレンチまでを測つた直線距離によつて支配
される。薄い窒化物層はポリシリコンストラツプの下を
絶縁するが、その後に拡散領域及びトレンチを接続する
ストラツプの頂上にTiSi2を形成することにより、
隣接する拡散領域又はトレンチまでランダムにストラツ
プを短絡させる。さらにTiSi2形成プロセス中及び
その後のホウ素偏析のためにホウ素がなくなるとストラ
ツプは高抵抗となり、望ましくない非オーム行動を伴
う。ストラツプをTiSiから絶縁することによりこの
難点を軽減する。
の外方拡散はストラツプホールのエツジから隣接する拡
散領域又はトレンチまでを測つた直線距離によつて支配
される。薄い窒化物層はポリシリコンストラツプの下を
絶縁するが、その後に拡散領域及びトレンチを接続する
ストラツプの頂上にTiSi2を形成することにより、
隣接する拡散領域又はトレンチまでランダムにストラツ
プを短絡させる。さらにTiSi2形成プロセス中及び
その後のホウ素偏析のためにホウ素がなくなるとストラ
ツプは高抵抗となり、望ましくない非オーム行動を伴
う。ストラツプをTiSiから絶縁することによりこの
難点を軽減する。
【0071】上述の通り本発明をその最適な実施例に基
づいて図示、説明したが、本発明の精神及び範囲から脱
することなく詳細構成について種々の変更を加えてもよ
い。
づいて図示、説明したが、本発明の精神及び範囲から脱
することなく詳細構成について種々の変更を加えてもよ
い。
【0072】
【発明の効果】上述のように本発明によれば誘電体によ
つて分離されている、ポリシリコンが充填されたトレン
チ及び拡散領域の表面の一部を拡散障壁層を用いてホウ
素を外方拡散させないようにし、その後ポリシリコン層
を堆積してホウ素を外方拡散させ、ホウ素が拡散された
領域だけを残すようにポリシリコンをエツチングするこ
とにより、トレンチ及び拡散領域を低抵抗で相互接続す
る導電性ストラツプを簡易かつ確実に形成することがで
きる。
つて分離されている、ポリシリコンが充填されたトレン
チ及び拡散領域の表面の一部を拡散障壁層を用いてホウ
素を外方拡散させないようにし、その後ポリシリコン層
を堆積してホウ素を外方拡散させ、ホウ素が拡散された
領域だけを残すようにポリシリコンをエツチングするこ
とにより、トレンチ及び拡散領域を低抵抗で相互接続す
る導電性ストラツプを簡易かつ確実に形成することがで
きる。
【図1】図1は二酸化ケイ素によつてP拡散領域から分
離されている、ポリシリコンが充填されたトレンチの断
面図を示し、トレンチの露出面及び拡散領域内にホウ素
が注入され、すべての露出面に窒化ケイ素層が堆積され
る。
離されている、ポリシリコンが充填されたトレンチの断
面図を示し、トレンチの露出面及び拡散領域内にホウ素
が注入され、すべての露出面に窒化ケイ素層が堆積され
る。
【図2】図2は表面ストラツプマスクをもつた図1の構
造物の断面図を示す。
造物の断面図を示す。
【図3】図3は反応性イオンエツチングが窒化ケイ素の
一部を除去した後の図2の構造物を示す断面図である。
一部を除去した後の図2の構造物を示す断面図である。
【図4】図4は真性ポリシリコン層を化学気相成長させ
た後の図3の構造物を示す断面図である。
た後の図3の構造物を示す断面図である。
【図5】図5は図4の円で囲んだ部分の拡大図であり、
矢印はアニール処理すなわち外方拡散中におけるホウ素
の流れを表す。
矢印はアニール処理すなわち外方拡散中におけるホウ素
の流れを表す。
【図6】図6は図5の構造物の断面図であり、矢印は拡
散の後に行われるKOH/IPAによるウエツトエツチ
ングを表わす。
散の後に行われるKOH/IPAによるウエツトエツチ
ングを表わす。
【図7】図7はウエツトエツチンツグによりストラツプ
を形成した後の図6の構造物を示す断面図である。
を形成した後の図6の構造物を示す断面図である。
【図8】図8は残存する窒化ケイ素が反応性イオンエツ
チングによりすべて除去され、露出したシリコン領域上
にケイ化チタン層が選択的に形成された後の図7の構造
物を示す断面図である。
チングによりすべて除去され、露出したシリコン領域上
にケイ化チタン層が選択的に形成された後の図7の構造
物を示す断面図である。
【図9】図9は残存している窒化ケイ素をすべて除去す
る反応性イオンエツチングを行う前にポリシリコンスト
ラツプ(図7に示す)を酸化させる任意選択のステツプ
を示す断面図である。
る反応性イオンエツチングを行う前にポリシリコンスト
ラツプ(図7に示す)を酸化させる任意選択のステツプ
を示す断面図である。
【図10】図10は残存する窒化ケイ素が反応性イオン
エツチングによりすべて除去され、露出したシリコン領
域上にケイ化チタン層が選択的に形成された後の図9の
構造物を示す断面図である。
エツチングによりすべて除去され、露出したシリコン領
域上にケイ化チタン層が選択的に形成された後の図9の
構造物を示す断面図である。
10…P+ポリシリコン領域、12…ポリシリコンが充
填されたトレンチ、14…二酸化ケイ素層、16…付加
的なホウ素イオンを注入した層、18…窒化物層、20
…レジスト層、22…窒化物をエツチングする領域、2
4…ストラツプ領域、26…P+領域の上面、28…誘
電体の上面、30…トレンチの上面、32…真性ポリシ
リコン層、34…ストラツプ、36…ケイ化チタン層、
38…酸化物層。
填されたトレンチ、14…二酸化ケイ素層、16…付加
的なホウ素イオンを注入した層、18…窒化物層、20
…レジスト層、22…窒化物をエツチングする領域、2
4…ストラツプ領域、26…P+領域の上面、28…誘
電体の上面、30…トレンチの上面、32…真性ポリシ
リコン層、34…ストラツプ、36…ケイ化チタン層、
38…酸化物層。
フロントページの続き (72)発明者 ジエロメ・ブレツト・ラスキー アメリカ合衆国、ベルモント州05452、 エセツクス・ジヤンクシヨン、マーリ・ ロード 11番地 (72)発明者 クレイグ・マーシヤル・ヒル アメリカ合衆国、ベルモント州05401、 バーリントン、ウツドローン、167番地 (72)発明者 ジエームス・スピロス・ナコス アメリカ合衆国、ベルモント州05451、 エセツクス、バターナツツ・コート 3 番地 (72)発明者 ステイーブン・ジヨン・ホームズ アメリカ合衆国、ベルモント州05401、 バーリントン、モース・プレイス 117 番地 (72)発明者 ステフアン・フランク・ガイスラー アメリカ合衆国、ベルモント州05489、 アンダーヒル、ボツクス4650、アール・ アール1号 (番地なし) (72)発明者 デイビツド・ケネデイ・ロード アメリカ合衆国、ベルモント州05446、 コルチエスター、プリンセス・アン・ド ライブ 14番地 (56)参考文献 特開 昭63−120462(JP,A) 特開 昭63−110657(JP,A) 特開 昭62−122124(JP,A) 特開 平1−173714(JP,A) 特開 平2−28955(JP,A) 特開 平4−233230(JP,A)
Claims (4)
- 【請求項1】トレンチの側壁に沿って設けられ且つ上面
が露出された誘電体、該誘電体の一方の側壁に隣接して
上記トレンチ内に設けられ且つ上面が露出された第1シ
リコン領域及び上記誘電体の他方の側壁に隣接して設け
られ且つ上面が露出された第2シリコン領域を含む構造
体の上記第1シリコン領域の上面のうち上記誘電体に隣
接する部分と上記第2シリコン領域の上面のうち上記誘
電体に隣接する部分とを電気的に接続する導体を形成す
る方法であって、 (a)上記第1シリコン領域の上面及び上記第2シリコ
ン領域の上面に不純物をドーピングする工程と、 (b)上記第1シリコン領域の上面、上記誘電体の上面
及び上記第2シリコン領域の上面を連続的に覆う拡散障
壁層を形成する工程と、 (c)上記第1シリコン領域の上面のうち上記誘電体に
隣接する部分、上記誘電体の上面及び上記第2シリコン
領域の上面のうち上記誘電体に隣接する部分を覆う上記
拡散障壁層を除去する工程と、 (d)上記第1シリコン領域の上面のうち上記誘電体に
隣接する部分、上記誘電体の上面、上記第2シリコン領
域の上面のうち上記誘電体に隣接する部分及び残存する
拡散障壁層の上にポリシリコン層を連続的に堆積する工
程と、 (e)上記第1シリコン領域の上面の不純物及び上記第
2シリコン領域の上面の不純物を、上記残存する拡散障
壁層をマスクとして、上記第1シリコン領域の上面のう
ち上記誘電体に隣接する部分を覆う上記ポリシリコン層
の部分、上記誘電体の上面を覆う上記ポリシリコン層の
部分及び上記第2シリコン領域の上面のうち上記誘電体
に隣接する部分を覆う上記ポリシリコン層の部分にそれ
ぞれ拡散して、上記不純物が拡散された一体的なポリシ
リコン層を形成する工程と、 (f)上記不純物が拡散された上記一体的なポリシリコ
ン層以外の上記ポリシリコン層を除去する工程と、 (g)上記残存する拡散障壁層を除去する工程とを含む
上記接続導体の形成方法。 - 【請求項2】上記工程(g)の後に、 (h)上記不純物が拡散された一体的なポリシリコン層
及び上記工程(g)で除去された拡散障壁層が覆ってい
た領域にチタン層を堆積する工程と、 (i)上記不純物が拡散された一体的なポリシリコン層
と上記チタン層とを反応させてケイ化チタンを形成し、
上記拡散障壁層が覆っていた上記第2シリコン領域の上
面と上記チタン層とを反応させてケイ化チタンを形成す
ると共に、上記拡散障壁層が覆っていた上記第1シリコ
ン領域の上面と上記チタン層とを反応させてケイ化チタ
ンを形成する工程と、 (j)未反応のチタン層を除去する工程とを含むことを
特徴とする請求項1記載の接続導体の形成方法。 - 【請求項3】上記工程(f)の後に、 (k)上記不純物が拡散された一体的なポリシリコン層
の表面を酸化して酸化物保護層を形成する工程と、 (l)上記残存する拡散障壁層を除去する工程とを含む
ことを特徴とする請求項1記載の接続導体の形成方法。 - 【請求項4】上記第1シリコン領域及び上記第2シリコ
ン領域の材料はポリシリコンであることを特徴とする請
求項1、請求項2又は請求項3記載の接続導体の形成方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/797,506 US5185294A (en) | 1991-11-22 | 1991-11-22 | Boron out-diffused surface strap process |
US07/797506 | 1991-11-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07193023A JPH07193023A (ja) | 1995-07-28 |
JP2501734B2 true JP2501734B2 (ja) | 1996-05-29 |
Family
ID=25171021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4302964A Expired - Lifetime JP2501734B2 (ja) | 1991-11-22 | 1992-10-14 | 接続導体の形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5185294A (ja) |
EP (1) | EP0543158A3 (ja) |
JP (1) | JP2501734B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2914000B2 (ja) * | 1992-04-28 | 1999-06-28 | 日本電気株式会社 | 半導体装置の製造方法 |
US5431777A (en) * | 1992-09-17 | 1995-07-11 | International Business Machines Corporation | Methods and compositions for the selective etching of silicon |
US5731218A (en) * | 1993-11-02 | 1998-03-24 | Siemens Aktiengesellschaft | Method for producing a contact hole to a doped region |
DE4337355C2 (de) * | 1993-11-02 | 1997-08-21 | Siemens Ag | Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich |
US5521118A (en) * | 1994-12-22 | 1996-05-28 | International Business Machines Corporation | Sidewall strap |
US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
KR100247724B1 (ko) * | 1995-09-01 | 2000-03-15 | 포만 제프리 엘 | 실리사이드화된 접촉 영역을 갖는 확산 저항 구조 및 그의 제조 방법 |
US5905279A (en) * | 1996-04-09 | 1999-05-18 | Kabushiki Kaisha Toshiba | Low resistant trench fill for a semiconductor device |
US5923971A (en) * | 1996-10-22 | 1999-07-13 | International Business Machines Corporation | Reliable low resistance strap for trench storage DRAM cell using selective epitaxy |
DE19713961C2 (de) * | 1997-04-04 | 1999-05-06 | Siemens Ag | Verfahren zur Erzeugung einer leitenden Verbindung zwischen zumindest zwei Gebieten eines ersten Leitfähigkeitstyps |
JP3031294B2 (ja) * | 1997-06-06 | 2000-04-10 | 日本電気株式会社 | 半導体装置の製造方法 |
DE29722439U1 (de) * | 1997-12-18 | 1998-05-07 | Siemens AG, 80333 München | Halbleiterspeicher und Implantationsmaske |
US6074909A (en) * | 1998-07-31 | 2000-06-13 | Siemens Aktiengesellschaft | Apparatus and method for forming controlled deep trench top isolation layers |
US6100172A (en) * | 1998-10-29 | 2000-08-08 | International Business Machines Corporation | Method for forming a horizontal surface spacer and devices formed thereby |
US6096598A (en) * | 1998-10-29 | 2000-08-01 | International Business Machines Corporation | Method for forming pillar memory cells and device formed thereby |
US6194268B1 (en) | 1998-10-30 | 2001-02-27 | International Business Machines Corporation | Printing sublithographic images using a shadow mandrel and off-axis exposure |
US6150256A (en) * | 1998-10-30 | 2000-11-21 | International Business Machines Corporation | Method for forming self-aligned features |
DE19906292C1 (de) * | 1999-02-15 | 2000-03-30 | Siemens Ag | Elektrische Teststruktur auf einem Halbleitersubstrat und Testverfahren |
DE19906291A1 (de) * | 1999-02-15 | 2000-08-24 | Siemens Ag | Halbleiterstruktur mit einer Leitbahn |
US6190971B1 (en) | 1999-05-13 | 2001-02-20 | International Business Machines Corporation | Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region |
US6339228B1 (en) * | 1999-10-27 | 2002-01-15 | International Business Machines Corporation | DRAM cell buried strap leakage measurement structure and method |
TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
US6706634B1 (en) * | 2000-09-19 | 2004-03-16 | Infineon Technologies Ag | Control of separation between transfer gate and storage node in vertical DRAM |
US6815358B2 (en) | 2001-09-06 | 2004-11-09 | Seagate Technology Llc | Electron beam lithography method for plating sub-100 nm trenches |
US6833321B2 (en) * | 2001-11-30 | 2004-12-21 | Intel Corporation | Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability |
DE10234734A1 (de) * | 2002-07-30 | 2004-02-12 | Infineon Technologies Ag | Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips |
JP2006093635A (ja) * | 2004-09-27 | 2006-04-06 | Toshiba Corp | 半導体装置およびその製造方法 |
US7285472B2 (en) * | 2005-01-27 | 2007-10-23 | International Business Machines Corporation | Low tolerance polysilicon resistor for low temperature silicide processing |
US20080251934A1 (en) * | 2007-04-13 | 2008-10-16 | Jack Allan Mandelman | Semiconductor Device Structures and Methods of Fabricating Semiconductor Device Structures for Use in SRAM Devices |
US20080251878A1 (en) * | 2007-04-13 | 2008-10-16 | International Business Machines Corporation | Structure incorporating semiconductor device structures for use in sram devices |
US9853055B2 (en) | 2016-03-30 | 2017-12-26 | Globalfoundries Inc. | Method to improve crystalline regrowth |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4502894A (en) * | 1983-08-12 | 1985-03-05 | Fairchild Camera & Instrument Corporation | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion |
US4939104A (en) * | 1984-10-31 | 1990-07-03 | Texas Instruments, Incorporated | Method for forming a buried lateral contact |
US4635347A (en) * | 1985-03-29 | 1987-01-13 | Advanced Micro Devices, Inc. | Method of fabricating titanium silicide gate electrodes and interconnections |
US4648175A (en) * | 1985-06-12 | 1987-03-10 | Ncr Corporation | Use of selectively deposited tungsten for contact formation and shunting metallization |
US4745081A (en) * | 1985-10-31 | 1988-05-17 | International Business Machines Corporation | Method of trench filling |
JPS62122124A (ja) * | 1985-11-21 | 1987-06-03 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US4654121A (en) * | 1986-02-27 | 1987-03-31 | Ncr Corporation | Fabrication process for aligned and stacked CMOS devices |
US4746219A (en) * | 1986-03-07 | 1988-05-24 | Texas Instruments Incorporated | Local interconnect |
US4782036A (en) * | 1986-08-29 | 1988-11-01 | Siemens Aktiengesellschaft | Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates |
US4785337A (en) * | 1986-10-17 | 1988-11-15 | International Business Machines Corporation | Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes |
US4983544A (en) * | 1986-10-20 | 1991-01-08 | International Business Machines Corporation | Silicide bridge contact process |
US4745087A (en) * | 1987-01-13 | 1988-05-17 | Advanced Micro Devices, Inc. | Method of making fully self-aligned bipolar transistor involving a polysilicon collector contact formed in a slot with an oxide sidewall |
JPS63193562A (ja) * | 1987-02-06 | 1988-08-10 | Toshiba Corp | バイポ−ラトランジスタの製造方法 |
US4873205A (en) * | 1987-12-21 | 1989-10-10 | International Business Machines Corporation | Method for providing silicide bridge contact between silicon regions separated by a thin dielectric |
-
1991
- 1991-11-22 US US07/797,506 patent/US5185294A/en not_active Expired - Fee Related
-
1992
- 1992-10-14 JP JP4302964A patent/JP2501734B2/ja not_active Expired - Lifetime
- 1992-10-19 EP EP19920117856 patent/EP0543158A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US5185294A (en) | 1993-02-09 |
EP0543158A2 (en) | 1993-05-26 |
EP0543158A3 (en) | 1993-12-29 |
JPH07193023A (ja) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2501734B2 (ja) | 接続導体の形成方法 | |
JP3017064B2 (ja) | 選択窒化物酸化物エッチングを使用するプラグ・ストラップの製造方法 | |
US6476488B1 (en) | Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections | |
US6987041B2 (en) | Semiconductor device having both memory and logic circuit and its manufacture | |
KR0169013B1 (ko) | 반도체 다이내믹 랜덤 액세스 메모리 장치의 제조방법 | |
US5874359A (en) | Small contacts for ultra large scale integration semiconductor devices without separation ground rule | |
US6218693B1 (en) | Dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor by a novel fabrication method | |
US5780338A (en) | Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits | |
US5770484A (en) | Method of making silicon on insulator buried plate trench capacitor | |
JP2889137B2 (ja) | 低漏洩基板プレート・トレンチdramセルを製作する方法及びそれにより形成されるデバイス | |
US5198386A (en) | Method of making stacked capacitors for DRAM cell | |
US6165861A (en) | Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion | |
US4894693A (en) | Single-polysilicon dram device and process | |
JP3132435B2 (ja) | 半導体装置の製造方法 | |
US6184129B1 (en) | Low resistivity poly-silicon gate produced by selective metal growth | |
US5795804A (en) | Method of fabricating a stack/trench capacitor for a dynamic random access memory (DRAM) | |
US5612239A (en) | Use of oxide spacers formed by liquid phase deposition | |
US5899735A (en) | Method for making low-resistance contacts between polysilicon and metal silicide on semiconductor integrated circuits | |
US5888875A (en) | Diffusion resistor structure with silicided contact areas, and methods of fabrication thereof | |
US5491104A (en) | Method for fabricating DRAM cells having fin-type stacked storage capacitors | |
JPH0691210B2 (ja) | Dramセル用高性能トレンチコンデンサ | |
US5926728A (en) | Method for fabricating tungsten polycide contacts | |
US6534393B1 (en) | Method for fabricating local metal interconnections with low contact resistance and gate electrodes with improved electrical conductivity | |
JP2945964B2 (ja) | 半導体素子の配線構造 | |
US5534457A (en) | Method of forming a stacked capacitor with an "I" shaped storage node |