JP2501012B2 - 電流測定装置 - Google Patents
電流測定装置Info
- Publication number
- JP2501012B2 JP2501012B2 JP5277006A JP27700693A JP2501012B2 JP 2501012 B2 JP2501012 B2 JP 2501012B2 JP 5277006 A JP5277006 A JP 5277006A JP 27700693 A JP27700693 A JP 27700693A JP 2501012 B2 JP2501012 B2 JP 2501012B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- pwm
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/28—Arrangements for controlling current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【0001】
【産業上の利用分野】本発明は電流測定システムに関す
る。更に具体的にいうならば、本発明は、パルス幅変調
(PWM)される増幅器で駆動される誘導負荷に於ける
電流を正確に測定するシステムに関する。
る。更に具体的にいうならば、本発明は、パルス幅変調
(PWM)される増幅器で駆動される誘導負荷に於ける
電流を正確に測定するシステムに関する。
【0002】
【従来の技術】或る負荷を駆動するのに使用される3相
ブラシレス・モータのトルクは、この負荷を正確に位置
づけるために正確に制御されねばならない。モータのト
ルクはモータの電機子巻線の電流の直接関数である。従
って、モータのトルクを制御するためにはモータの電機
子の電流が正確に測定されそして制御されねばならな
い。
ブラシレス・モータのトルクは、この負荷を正確に位置
づけるために正確に制御されねばならない。モータのト
ルクはモータの電機子巻線の電流の直接関数である。従
って、モータのトルクを制御するためにはモータの電機
子の電流が正確に測定されそして制御されねばならな
い。
【0003】例えばテープ・ドライブ・システムのリー
ルを駆動するために3相ブラシレス・モータが使用され
ることが出来、そして3つの別々のY字型に接続された
誘導巻線を含みうる。3相フル・ブリッジ・パワー増幅
器は、適切な電機子端子の両端にレイル電圧を印可する
パルス幅変調(PWM)スイッチによりモータを通して
電流を送る。各PWMスイッチは、フライバック・ダイ
オードの両端に接続され、そしてこれは、スイッチによ
り電気通路が与えられないときに電機子に対する通路を
与える。従来周知のようにダイオードの両端のスイッチ
を適切な組み合わせで閉じることにより、増幅器は、可
能な全ての位相の組み合わせのもとで任意の方向に電流
を与えることが出来る。
ルを駆動するために3相ブラシレス・モータが使用され
ることが出来、そして3つの別々のY字型に接続された
誘導巻線を含みうる。3相フル・ブリッジ・パワー増幅
器は、適切な電機子端子の両端にレイル電圧を印可する
パルス幅変調(PWM)スイッチによりモータを通して
電流を送る。各PWMスイッチは、フライバック・ダイ
オードの両端に接続され、そしてこれは、スイッチによ
り電気通路が与えられないときに電機子に対する通路を
与える。従来周知のようにダイオードの両端のスイッチ
を適切な組み合わせで閉じることにより、増幅器は、可
能な全ての位相の組み合わせのもとで任意の方向に電流
を与えることが出来る。
【0004】3相フル・ブリッジ・パワー増幅器は、連
続導通モード(CCM)若しくは不連続導通モード(D
CM)のいずれかで動作することが出来る。CCMにお
いては、2つのユニークな導通ステート(S1,S2)
が各PWMサイクルの間に存在して増幅器をトグルす
る。しかしながら、DCM動作の間PWMサイクルに第
3のアイドル・ステートが存在する。スイッチが電機子
巻線を電源レイルの両端に接続するときに、ステートS
1が各PWMサイクルの開始時に存在する。電機子電流
は、ステートS1の間ほぼ直線的に増大する。
続導通モード(CCM)若しくは不連続導通モード(D
CM)のいずれかで動作することが出来る。CCMにお
いては、2つのユニークな導通ステート(S1,S2)
が各PWMサイクルの間に存在して増幅器をトグルす
る。しかしながら、DCM動作の間PWMサイクルに第
3のアイドル・ステートが存在する。スイッチが電機子
巻線を電源レイルの両端に接続するときに、ステートS
1が各PWMサイクルの開始時に存在する。電機子電流
は、ステートS1の間ほぼ直線的に増大する。
【0005】ステートS2は、全てのPWMスイッチが
オープン回路にされるときに開始される。電機子のイン
ダクタンスは、ステートS2の間電流を巻線を介して同
じ方向に流し続ける。PWMスイッチがオープン回路に
されるので、存在する唯一の電流通路は、電気的大地電
位からフライバック・ダイオード回路網、電機子のイン
ダクタを介して電源に戻される。電機子電流は、これが
ステートS1の間に増大したよりも通常早い割合で時間
と共に直線的に減少する。CCMのみにおいて動作する
ようにされた他の更に精密なパワー増幅器は、適切なパ
ワー電界効果型トランジスタをオンにスイッチしてステ
ートS2の間逆方向に導通させることによりフライバッ
ク・ダイオードをバイパスする。このデザインは、ダイ
オードの順方向電圧降下に対するパワー損失を減少す
る。
オープン回路にされるときに開始される。電機子のイン
ダクタンスは、ステートS2の間電流を巻線を介して同
じ方向に流し続ける。PWMスイッチがオープン回路に
されるので、存在する唯一の電流通路は、電気的大地電
位からフライバック・ダイオード回路網、電機子のイン
ダクタを介して電源に戻される。電機子電流は、これが
ステートS1の間に増大したよりも通常早い割合で時間
と共に直線的に減少する。CCMのみにおいて動作する
ようにされた他の更に精密なパワー増幅器は、適切なパ
ワー電界効果型トランジスタをオンにスイッチしてステ
ートS2の間逆方向に導通させることによりフライバッ
ク・ダイオードをバイパスする。このデザインは、ダイ
オードの順方向電圧降下に対するパワー損失を減少す
る。
【0006】もしも電機子電流がステートS2の間ゼロ
に減衰されたならば、アイドル・ステートS3が開始す
る。スイッチは、PWM周期の終了まで開いたままに留
まり、そして次のPWMサイクルの開始まで電流は回路
に流れない。電機子電流は不連続であり、これはDCM
動作を規定する。電機子電流が高くそしてパルス幅が広
い場合には、ステートS3は存在しない。次のPWMサ
イクルは、電機子電流が零に減衰する前に開始する。次
のサイクルのこの開始は、PWM増幅器をステートS1
に戻す。かくして電機子電流は、これが零に減衰する前
に上昇し始める。これ状態では電機子電流が全PWMサ
イクルに亘って連続的に存在しているので、この状態は
CCMである。CCM動作においては、PWM増幅器
は、アイドルにならない。その理由は、これがステート
S1及びS2の間でのみトグルするからである。しかし
ながら、DCM動作では、電機子電流は零に到達せず、
そしてPWM増幅器は、PWMサイクルごとに3つのス
テートを繰り返す。
に減衰されたならば、アイドル・ステートS3が開始す
る。スイッチは、PWM周期の終了まで開いたままに留
まり、そして次のPWMサイクルの開始まで電流は回路
に流れない。電機子電流は不連続であり、これはDCM
動作を規定する。電機子電流が高くそしてパルス幅が広
い場合には、ステートS3は存在しない。次のPWMサ
イクルは、電機子電流が零に減衰する前に開始する。次
のサイクルのこの開始は、PWM増幅器をステートS1
に戻す。かくして電機子電流は、これが零に減衰する前
に上昇し始める。これ状態では電機子電流が全PWMサ
イクルに亘って連続的に存在しているので、この状態は
CCMである。CCM動作においては、PWM増幅器
は、アイドルにならない。その理由は、これがステート
S1及びS2の間でのみトグルするからである。しかし
ながら、DCM動作では、電機子電流は零に到達せず、
そしてPWM増幅器は、PWMサイクルごとに3つのス
テートを繰り返す。
【0007】従来周知なように、ステートS1はランプ
・アップ機能であり、そしてステートS2はランプ・ダ
ウン機能である。電流はステートS3では流れない。P
WM増幅器がステートS1,S2及びS3で動作するデ
ューティ・サイクル即ち時間部分はそれぞれD1,D2
及びD3により表される。正の値として規定される電機
子電流は零に減衰しうるが、単一のPWMサイクルの間
は極性を変更できない。しかしながら、電源電流はPW
Mサイクルの間変わることが出来る。
・アップ機能であり、そしてステートS2はランプ・ダ
ウン機能である。電流はステートS3では流れない。P
WM増幅器がステートS1,S2及びS3で動作するデ
ューティ・サイクル即ち時間部分はそれぞれD1,D2
及びD3により表される。正の値として規定される電機
子電流は零に減衰しうるが、単一のPWMサイクルの間
は極性を変更できない。しかしながら、電源電流はPW
Mサイクルの間変わることが出来る。
【0008】モータがパワーを電源レイルに戻すとき電
源電流は、ステートS1の間正であり、そしてステート
S2の間負である。
源電流は、ステートS1の間正であり、そしてステート
S2の間負である。
【0009】モータのトルクを制御するには、電機子電
流が感知されねばならない。モータの電機子電流を感知
する周知のシステム及び技術は、感知抵抗回路及びパイ
ロット感知回路を含む。
流が感知されねばならない。モータの電機子電流を感知
する周知のシステム及び技術は、感知抵抗回路及びパイ
ロット感知回路を含む。
【0010】感知抵抗回路は、正確な電流測定が要求さ
れる用途に主に利用される。感知抵抗回路においては、
感知抵抗が、PMW増幅器の電機子電流通路に配置され
る。感知抵抗は電機子電流に比例する電圧信号を生じ
る。電圧信号は、増幅されそして条件づけられて、シス
テムへの電機子電流を表す。感知抵抗電流は、供給電圧
が極性を変化すると、ステートS1及びS2の間で極性
を変化する。フルPWMサイクルに亘る平均電流を得る
ために、スイッチング回路網及びデュアル感知抵抗が必
要である。従って、それぞれPWMスイッチ及びフライ
バック抵抗を大地電位に接続する一対の感知抵抗が使用
される。スイッチに接続される感知抵抗はステートS1
の間電機子電流を流し、一方フライバック・ダイオード
に接続された感知抵抗はステートS2の間電機子電流を
流す。2つの感知抵抗の両端に発生される電圧降下は、
全PWMサイクルに亘り代数的に総和されそして平均化
される。積分演算増幅器が、この機能を行うためにしば
しば利用される。
れる用途に主に利用される。感知抵抗回路においては、
感知抵抗が、PMW増幅器の電機子電流通路に配置され
る。感知抵抗は電機子電流に比例する電圧信号を生じ
る。電圧信号は、増幅されそして条件づけられて、シス
テムへの電機子電流を表す。感知抵抗電流は、供給電圧
が極性を変化すると、ステートS1及びS2の間で極性
を変化する。フルPWMサイクルに亘る平均電流を得る
ために、スイッチング回路網及びデュアル感知抵抗が必
要である。従って、それぞれPWMスイッチ及びフライ
バック抵抗を大地電位に接続する一対の感知抵抗が使用
される。スイッチに接続される感知抵抗はステートS1
の間電機子電流を流し、一方フライバック・ダイオード
に接続された感知抵抗はステートS2の間電機子電流を
流す。2つの感知抵抗の両端に発生される電圧降下は、
全PWMサイクルに亘り代数的に総和されそして平均化
される。積分演算増幅器が、この機能を行うためにしば
しば利用される。
【0011】感知抵抗回路は、これの使用が集積モータ
増幅回路に制限されるという特性を有する。例えば、集
積回路デザインに相いれない比較的高いパワーが感知抵
抗で消費される。高いパワーを消費する素子は回路への
ダメージを最小にするために集積回路デザインでは排除
されなければならない。必要なときは、これらをチップ
外に設けることが最良である。しかしながら、この様に
チップ外に設けられるオフ・チップ感知抵抗は、ICの
高電流入出力ピンの追加を必要とし、そしてこれも又望
ましくない。一つの感知抵抗から他の感知抵抗への電流
の移りは、ステートS1及びS2の間でほぼ瞬間的であ
る。オフ・チップ感知抵抗の線及び本体のインダクタン
スは、急激に変わる電流で駆動されるときに、損傷を与
える過渡電圧を生じる。
増幅回路に制限されるという特性を有する。例えば、集
積回路デザインに相いれない比較的高いパワーが感知抵
抗で消費される。高いパワーを消費する素子は回路への
ダメージを最小にするために集積回路デザインでは排除
されなければならない。必要なときは、これらをチップ
外に設けることが最良である。しかしながら、この様に
チップ外に設けられるオフ・チップ感知抵抗は、ICの
高電流入出力ピンの追加を必要とし、そしてこれも又望
ましくない。一つの感知抵抗から他の感知抵抗への電流
の移りは、ステートS1及びS2の間でほぼ瞬間的であ
る。オフ・チップ感知抵抗の線及び本体のインダクタン
スは、急激に変わる電流で駆動されるときに、損傷を与
える過渡電圧を生じる。
【0012】誘導的な感知抵抗の両端に生じる過渡電圧
が積分されて出力信号にエラーを与える。ステートS1
及びS2の開始により、誘導電圧スパイクが感知抵抗の
両端に生じる。この電圧が感知抵抗に実際に電流を流さ
なくても、これらの誘導電圧スパイクの電圧ー時間の積
が電機子電流に加わる。非誘導抵抗でさえもエラーを生
じる過渡効果の被害を被る。低いスイッチFETのゲー
トのキャパシタンスは変位電流を生じる。FETをオン
若しくはオフにスイッチすると、ゲートーソース電流ス
パイクが感知抵抗を通過する。このゲートーソース電流
はモータの電機子電流を表さない。このオフセット・エ
ラーの対する感度は、PWM周波数、パワーFETのキ
ャパシタンス及び低電機子電流と共に増大する。
が積分されて出力信号にエラーを与える。ステートS1
及びS2の開始により、誘導電圧スパイクが感知抵抗の
両端に生じる。この電圧が感知抵抗に実際に電流を流さ
なくても、これらの誘導電圧スパイクの電圧ー時間の積
が電機子電流に加わる。非誘導抵抗でさえもエラーを生
じる過渡効果の被害を被る。低いスイッチFETのゲー
トのキャパシタンスは変位電流を生じる。FETをオン
若しくはオフにスイッチすると、ゲートーソース電流ス
パイクが感知抵抗を通過する。このゲートーソース電流
はモータの電機子電流を表さない。このオフセット・エ
ラーの対する感度は、PWM周波数、パワーFETのキ
ャパシタンス及び低電機子電流と共に増大する。
【0013】急激な過渡状態を伴う感知抵抗信号は、正
確な信号処理のためには帯域幅の大きい演算増幅器を必
要とする。インテリジェント・パワーIC技術は、高利
得ー帯域幅の演算増幅器を与えない。利得ー帯域幅の要
求に加えて、演算増幅器は感知抵抗からの正及び負に向
かう信号を処理しなければならない。この要求を満たす
にはデュアル・電源レイルが必要であり、これは又シス
テム・コストを増大する。
確な信号処理のためには帯域幅の大きい演算増幅器を必
要とする。インテリジェント・パワーIC技術は、高利
得ー帯域幅の演算増幅器を与えない。利得ー帯域幅の要
求に加えて、演算増幅器は感知抵抗からの正及び負に向
かう信号を処理しなければならない。この要求を満たす
にはデュアル・電源レイルが必要であり、これは又シス
テム・コストを増大する。
【0014】パイロット感知回路は、モータ電機子電流
(これはモータのトルクを制御するために使用される)
を感知する手段として知られている。標準的なパイロッ
ト感知回路は、ピーク電流を感知する用途で使用されて
いる。パイロット感知回路はしばしばPWMスイッチを
流れる電流を測定するため使用される。周知のように、
パイロット回路はPWMスイッチを小型にしてコピーし
たものであり、スイッチ電流をスケール・ダウンしたレ
プリカを生じる。従って、標準型のパイロット回路は、
電機子巻線の過電流を検出するのに有用である。標準的
なパイロット感知回路においては、出力信号は、パイロ
ット回路を流れる電流の和が閾値を超えたか否かを示
す。
(これはモータのトルクを制御するために使用される)
を感知する手段として知られている。標準的なパイロッ
ト感知回路は、ピーク電流を感知する用途で使用されて
いる。パイロット感知回路はしばしばPWMスイッチを
流れる電流を測定するため使用される。周知のように、
パイロット回路はPWMスイッチを小型にしてコピーし
たものであり、スイッチ電流をスケール・ダウンしたレ
プリカを生じる。従って、標準型のパイロット回路は、
電機子巻線の過電流を検出するのに有用である。標準的
なパイロット感知回路においては、出力信号は、パイロ
ット回路を流れる電流の和が閾値を超えたか否かを示
す。
【0015】又標準的なパイロット回路は、これらの使
用を集積化されたモータ増幅回路に制限するという特徴
を有する。例えば、パイロット回路の電流のエラーは、
技術、回路及び用途の効果から生じる。多くのICパワ
ー技術は、正確なパワーデバイス・スケーリングをサポ
ートしない。更に、スケールされたパイロット回路は形
状効果にもとずくビルト・イン・エラーを有する。正確
にスケールされたパイロット感知回路でさえも、端子電
圧の差に基づくエラーを生じる。理想的なパイロット回
路は、PWMスイッチ及びパイロット回路の全ての対応
する端子の電圧バイアスが同じである時のみ正確な電流
出力を生じる。標準的なパイロット回路構成は少なくと
も一つの端子に対してこの条件を破る。パイロット感知
回路の利点は一方でこれらの問題を生じる。
用を集積化されたモータ増幅回路に制限するという特徴
を有する。例えば、パイロット回路の電流のエラーは、
技術、回路及び用途の効果から生じる。多くのICパワ
ー技術は、正確なパワーデバイス・スケーリングをサポ
ートしない。更に、スケールされたパイロット回路は形
状効果にもとずくビルト・イン・エラーを有する。正確
にスケールされたパイロット感知回路でさえも、端子電
圧の差に基づくエラーを生じる。理想的なパイロット回
路は、PWMスイッチ及びパイロット回路の全ての対応
する端子の電圧バイアスが同じである時のみ正確な電流
出力を生じる。標準的なパイロット回路構成は少なくと
も一つの端子に対してこの条件を破る。パイロット感知
回路の利点は一方でこれらの問題を生じる。
【0016】標準的なパイロット回路の他の問題点は、
平均電流を正しく測定できないことである。PWMスイ
ッチ及び関連するパイロット回路はステートS1の間の
み電流を流す。かくして、PWMスイッチがステートS
2及びS3の間にオープン回路にされると、電流がパイ
ロット回路を流れない。平均電機子電流はPWMサイク
ル全体に亘って測定されねばならない。しかしながら、
パイロット感知回路は、PWMサイクルの一部分の間の
み出力信号を与える。かくして、パイロット電流だけで
はステートS2及びS3を無視することになり、そして
平均電流を正確に反映できない。
平均電流を正しく測定できないことである。PWMスイ
ッチ及び関連するパイロット回路はステートS1の間の
み電流を流す。かくして、PWMスイッチがステートS
2及びS3の間にオープン回路にされると、電流がパイ
ロット回路を流れない。平均電機子電流はPWMサイク
ル全体に亘って測定されねばならない。しかしながら、
パイロット感知回路は、PWMサイクルの一部分の間の
み出力信号を与える。かくして、パイロット電流だけで
はステートS2及びS3を無視することになり、そして
平均電流を正確に反映できない。
【0017】
【発明が解決しようとする課題】従って、PWM増幅器
のDCM動作の間のアイドル・ステートS3を保証して
真のモータ電機子電流を測定を確実に行うシステムが必
要とされてきた。
のDCM動作の間のアイドル・ステートS3を保証して
真のモータ電機子電流を測定を確実に行うシステムが必
要とされてきた。
【0018】
【課題を解決するための手段】上記従来の問題点は、本
発明の、PWM増幅器で駆動される負荷の電流を正確に
測定するシステムにより解決される。本発明は、時間間
隔Tの間の誘導負荷を流れる電流を感知し、そしてこれ
に応答して第1信号を生じる第1手段と、スケーリング
・ファクタを表す第2信号を生じる第2手段と、第1信
号及び第2信号を組み合わせて、上記誘導負荷を流れる
電流を表す第3信号を生じる第3手段とを有する。
発明の、PWM増幅器で駆動される負荷の電流を正確に
測定するシステムにより解決される。本発明は、時間間
隔Tの間の誘導負荷を流れる電流を感知し、そしてこれ
に応答して第1信号を生じる第1手段と、スケーリング
・ファクタを表す第2信号を生じる第2手段と、第1信
号及び第2信号を組み合わせて、上記誘導負荷を流れる
電流を表す第3信号を生じる第3手段とを有する。
【0019】本発明の良好な実施例においては、電流測
定システムは、第1サンプル・ホールド回路をクロック
するのに利用される1/2・S1信号を発生するパルス幅
変調器を有するパイロット電流検出回路を含む。第1サ
ンプル・ホールド回路は、PWM駆動される誘導負荷の
パイロット電流をサンプルして、PWM増幅器の第1導
通ステートの中間点においてサイクルに亘る平均負荷電
流を検出する。矯正回路は、第2導通ステートからアイ
ドル・ステート迄のPWM増幅器の遷移時間を示す論理
信号を発生する。この論理信号は、第2サンプル・ホー
ルド回路をクロックするのに使用され、平均負荷電流を
矯正するために利用されるスケーリング・ファクタが発
生される。この後に、平均負荷電流及びスケーリング・
ファクタが乗算器において組み合わされてPWM駆動さ
れる誘導負荷を制御するためのスケールされた平均負荷
電流が発生される。
定システムは、第1サンプル・ホールド回路をクロック
するのに利用される1/2・S1信号を発生するパルス幅
変調器を有するパイロット電流検出回路を含む。第1サ
ンプル・ホールド回路は、PWM駆動される誘導負荷の
パイロット電流をサンプルして、PWM増幅器の第1導
通ステートの中間点においてサイクルに亘る平均負荷電
流を検出する。矯正回路は、第2導通ステートからアイ
ドル・ステート迄のPWM増幅器の遷移時間を示す論理
信号を発生する。この論理信号は、第2サンプル・ホー
ルド回路をクロックするのに使用され、平均負荷電流を
矯正するために利用されるスケーリング・ファクタが発
生される。この後に、平均負荷電流及びスケーリング・
ファクタが乗算器において組み合わされてPWM駆動さ
れる誘導負荷を制御するためのスケールされた平均負荷
電流が発生される。
【0020】
【実施例】本発明は、図1に示されるように、パルス幅
変調(PWM)増幅器で駆動される負荷の電流を正確に
測定するシステム100である。電流測定システム10
0は、パイロット電流検出回路102、矯正回路104
及び乗算回路106を有する。パイロット電流検出回路
102は、モータ及び増幅器108、パイロット検出回
路110、パルス幅変調器112並びに第1電流モード
・サンプル・ホールド回路114を有する。パイロット
電流検出回路102の機能は、モータ動作の導通位相対
比導通位相の間の平均電機子電流を感知することであ
る。
変調(PWM)増幅器で駆動される負荷の電流を正確に
測定するシステム100である。電流測定システム10
0は、パイロット電流検出回路102、矯正回路104
及び乗算回路106を有する。パイロット電流検出回路
102は、モータ及び増幅器108、パイロット検出回
路110、パルス幅変調器112並びに第1電流モード
・サンプル・ホールド回路114を有する。パイロット
電流検出回路102の機能は、モータ動作の導通位相対
比導通位相の間の平均電機子電流を感知することであ
る。
【0021】モータ動作の連続導通モード(CCM)及
び非連続導通モード(DCM)は図2に示されている。
特に、図2の(a),(b),(c)及び(d)は、C
CM及びDCM動作の両方に於ける代表的な電機子電流
及びパイロット感知電流を示す。図2の(a)は、CC
M動作のステートS1及びS2における電機子電流の直
線的な上昇及び降下を示す。同様に、図2の(b)は、
ステートS1の間のパイロット感知回路110に於ける
感知電流の直線的な上昇を示す。しかしながら、ステー
トS2の間は電流がパイロット感知回路110に電流が
流れないので、ステートS1からの電流傾斜信号は零に
降下する。図2の(c)は、ステートS1及びステート
S2に於ける電機子電流の上昇及び降下をそれぞれ示
し、一方零電流がアイドル・ステートS3において流れ
る。図2の(d)は、ステートS1で上昇するパイロッ
ト感知電流を示し、そして零電流がステートS2及びア
イドル・ステートS3においてそれぞれ流れる。図2の
(a)及び(c)は、ステートS1に於ける正の傾斜の
電流傾斜の中点が、PWMサイクルの導通ステートの間
の平均モータ電機子電流であることに注目されたい。同
様に、図2の(b)及び(d)は、ポイント1/2・S1
に対応するポイントで感知されたパイロット電流が、期
間T1の中間点であることを示す。これは、1/2・T1に
感知されるパイロット電流(ipirot)であり、そして
これはパイロット電流検出回路102により発生される
信号である。
び非連続導通モード(DCM)は図2に示されている。
特に、図2の(a),(b),(c)及び(d)は、C
CM及びDCM動作の両方に於ける代表的な電機子電流
及びパイロット感知電流を示す。図2の(a)は、CC
M動作のステートS1及びS2における電機子電流の直
線的な上昇及び降下を示す。同様に、図2の(b)は、
ステートS1の間のパイロット感知回路110に於ける
感知電流の直線的な上昇を示す。しかしながら、ステー
トS2の間は電流がパイロット感知回路110に電流が
流れないので、ステートS1からの電流傾斜信号は零に
降下する。図2の(c)は、ステートS1及びステート
S2に於ける電機子電流の上昇及び降下をそれぞれ示
し、一方零電流がアイドル・ステートS3において流れ
る。図2の(d)は、ステートS1で上昇するパイロッ
ト感知電流を示し、そして零電流がステートS2及びア
イドル・ステートS3においてそれぞれ流れる。図2の
(a)及び(c)は、ステートS1に於ける正の傾斜の
電流傾斜の中点が、PWMサイクルの導通ステートの間
の平均モータ電機子電流であることに注目されたい。同
様に、図2の(b)及び(d)は、ポイント1/2・S1
に対応するポイントで感知されたパイロット電流が、期
間T1の中間点であることを示す。これは、1/2・T1に
感知されるパイロット電流(ipirot)であり、そして
これはパイロット電流検出回路102により発生される
信号である。
【0022】電流測定システム100で使用される技法
は、電機子抵抗のIR降下が、モータ及び電源レイル電
圧(VRail)により発生される逆EMFを含む回路の他
の全ての電圧に比べて無視可能であると仮定している。
更にこの方法は、電機子のインダクタンスはリニア即ち
直線的であり、そして決して飽和にまで駆動されないと
仮定している。1つのPWMサイクルの間で見ると、電
流波形は時間の直線的な関数である。パイロット電流だ
けでは平均電機子電流の測定を行うには不十分であるけ
れども、矯正回路104から発生されるタイミング情報
(後述する)とipilotとの組み合わせが、平均電機子
電流の正確な測定を与える。この技法は、パイロット感
知回路の利点を生かし、そしてこれの使用を平均電流測
定の用途にまで広げる。
は、電機子抵抗のIR降下が、モータ及び電源レイル電
圧(VRail)により発生される逆EMFを含む回路の他
の全ての電圧に比べて無視可能であると仮定している。
更にこの方法は、電機子のインダクタンスはリニア即ち
直線的であり、そして決して飽和にまで駆動されないと
仮定している。1つのPWMサイクルの間で見ると、電
流波形は時間の直線的な関数である。パイロット電流だ
けでは平均電機子電流の測定を行うには不十分であるけ
れども、矯正回路104から発生されるタイミング情報
(後述する)とipilotとの組み合わせが、平均電機子
電流の正確な測定を与える。この技法は、パイロット感
知回路の利点を生かし、そしてこれの使用を平均電流測
定の用途にまで広げる。
【0023】図2の(a)は、CCMの間のステートS
1に於ける平均電機子電流<iarm>が、ステートS1
の長さに係わりなく全PWMサイクルの平均電機子電流
<iarm>に近接することを示す。0からT1迄の平均電
機子電流は、0からTTWM迄の平均電機子電流をほぼ同
じである。もしも平均電流のサイクルーツゥーサイクル
の変化が十分に小さいならば、この近似値は非常に正確
である。PWM周波数がモータ制御周波数よりも非常に
高いので、正確性が保証される。パイロット感知電流
は、ステートS1の間の電機子電流のスケールされたレ
プリカである。パイロット電流は、全PWMサイクルに
亘る電機子電流のスケールされた平均を得るために使用
されうる。この関係は次式により表される。
1に於ける平均電機子電流<iarm>が、ステートS1
の長さに係わりなく全PWMサイクルの平均電機子電流
<iarm>に近接することを示す。0からT1迄の平均電
機子電流は、0からTTWM迄の平均電機子電流をほぼ同
じである。もしも平均電流のサイクルーツゥーサイクル
の変化が十分に小さいならば、この近似値は非常に正確
である。PWM周波数がモータ制御周波数よりも非常に
高いので、正確性が保証される。パイロット感知電流
は、ステートS1の間の電機子電流のスケールされたレ
プリカである。パイロット電流は、全PWMサイクルに
亘る電機子電流のスケールされた平均を得るために使用
されうる。この関係は次式により表される。
【0024】
【数1】
【0025】ここで、<iarm>PWMは、PWMサイクル
の間の平均電機子電流であり、<ipilot>S1はステー
トS1の間の平均パイロット電流であり、Kは、パイロ
ットーツゥースイッチ装置のスケーリング(縮小)定数
であり、そしてT1は、D1xTPWM(ここでD1はステ
ートS1の間のデューティ・サイクルの時間である)に
等しいステートS1の終了時刻である。式(1)により
表される積分関係は、周知の回路により実現されること
が出来る。しかしながら、この回路の組み合わせは、I
C面積及び複雑性の観点からコストが高くなる。更に、
ステートS1の開始時及び終了時に於けるパイロット電
流の急激な変化が、感知抵抗に生じる過渡電圧と同様な
過渡電流を引き起こす。過渡電流は電流測定にエラーを
生じさせる。集積化する代わりに、ステートS1の中間
点でパイロット電流をサンプリングすることにより、I
C面積及び複雑性が減少されそして正確性が改善され
る。
の間の平均電機子電流であり、<ipilot>S1はステー
トS1の間の平均パイロット電流であり、Kは、パイロ
ットーツゥースイッチ装置のスケーリング(縮小)定数
であり、そしてT1は、D1xTPWM(ここでD1はステ
ートS1の間のデューティ・サイクルの時間である)に
等しいステートS1の終了時刻である。式(1)により
表される積分関係は、周知の回路により実現されること
が出来る。しかしながら、この回路の組み合わせは、I
C面積及び複雑性の観点からコストが高くなる。更に、
ステートS1の開始時及び終了時に於けるパイロット電
流の急激な変化が、感知抵抗に生じる過渡電圧と同様な
過渡電流を引き起こす。過渡電流は電流測定にエラーを
生じさせる。集積化する代わりに、ステートS1の中間
点でパイロット電流をサンプリングすることにより、I
C面積及び複雑性が減少されそして正確性が改善され
る。
【0026】図2の(a),(b),(c)及び(d)
は、ほぼリニアな傾斜セクションを有する。電源レイル
電圧(VRail)は、理想的な電源のように働きそしてリ
ニアなインダクタであるモータの電機子を駆動する。こ
の結果、リニアな電機子電流傾斜機能が生じる。モータ
が発生する逆EMF,IR降下及び他のノン・リニアな
効果は、PWMサイクルに亘りほぼ一定でありそして無
視することが出来る。従って、これらは電流傾斜信号の
直線性に殆ど影響しない。リニアな傾斜信号の中間点は
これの平均値に等しい。ステートS1の傾斜信号の中間
点である1/2・T1における電機子電流をサンプリングす
ると、平均S1電流即ちステートS1の平均電流を生じ
る。この量は、平均電機子電流を決定する上で有用であ
りそして次式により表される。
は、ほぼリニアな傾斜セクションを有する。電源レイル
電圧(VRail)は、理想的な電源のように働きそしてリ
ニアなインダクタであるモータの電機子を駆動する。こ
の結果、リニアな電機子電流傾斜機能が生じる。モータ
が発生する逆EMF,IR降下及び他のノン・リニアな
効果は、PWMサイクルに亘りほぼ一定でありそして無
視することが出来る。従って、これらは電流傾斜信号の
直線性に殆ど影響しない。リニアな傾斜信号の中間点は
これの平均値に等しい。ステートS1の傾斜信号の中間
点である1/2・T1における電機子電流をサンプリングす
ると、平均S1電流即ちステートS1の平均電流を生じ
る。この量は、平均電機子電流を決定する上で有用であ
りそして次式により表される。
【0027】
【数2】
【0028】図1の第1のクロックされる電流モード・
サンプル・ホールド回路114は、式(2)で表される
機能を達成する。パルス幅変調器112(以下PWM回
路と呼ぶ)は、1/2・T1タイミング信号を発生する。式
(2)で表される機能を実現する例が図3の(a)に示
されている。PWM回路112は一対の比較器を有しそ
して2つの別々の信号を発生するように働く。第1及び
第2の比較器116及び118が図3の(a)に示され
ている。第1比較器116は、電圧Vrampを負の端子に
受けと入りそして電圧Vinを正の端子に受け取る。電圧
Vrampは、図1に示されるように、矯正回路104内の
修正された傾斜信号発生器120からPWM回路112
へ供給される。電圧Vinは、テープ・ドライブ制御装置
(図示せず)からパイロット電流検出回路102へ送ら
れる所望の制御入力コマンド信号である。電圧Vinは、
3相ブラシレス・モータへ印加される電流の大きさかく
してこのモータにより発生されるトルクを制御する働き
をする。第1比較器116は、ステートS1に対する制
御信号を発生し、そしてこの信号は、モータ及び増幅器
108内のPWMスイッチ制御装置(図示せず)に送ら
れる。
サンプル・ホールド回路114は、式(2)で表される
機能を達成する。パルス幅変調器112(以下PWM回
路と呼ぶ)は、1/2・T1タイミング信号を発生する。式
(2)で表される機能を実現する例が図3の(a)に示
されている。PWM回路112は一対の比較器を有しそ
して2つの別々の信号を発生するように働く。第1及び
第2の比較器116及び118が図3の(a)に示され
ている。第1比較器116は、電圧Vrampを負の端子に
受けと入りそして電圧Vinを正の端子に受け取る。電圧
Vrampは、図1に示されるように、矯正回路104内の
修正された傾斜信号発生器120からPWM回路112
へ供給される。電圧Vinは、テープ・ドライブ制御装置
(図示せず)からパイロット電流検出回路102へ送ら
れる所望の制御入力コマンド信号である。電圧Vinは、
3相ブラシレス・モータへ印加される電流の大きさかく
してこのモータにより発生されるトルクを制御する働き
をする。第1比較器116は、ステートS1に対する制
御信号を発生し、そしてこの信号は、モータ及び増幅器
108内のPWMスイッチ制御装置(図示せず)に送ら
れる。
【0029】又、第2比較器118はこれの負の端子に
電圧Vrampを受け取り、そして正の端子に電圧Vin/2
を受け取る。電圧Vin/2は、図3の(a)に示すよう
に、電圧Vinを受け取る抵抗値が等しい一対の抵抗12
2及び124から成る電圧ディバイダ回路により発生さ
れる。第2比較器118は、第1電流モード・サンプル
・ホールド回路114をステートS1の中点でクロック
するタイミング信号を1/2・S1に発生する。
電圧Vrampを受け取り、そして正の端子に電圧Vin/2
を受け取る。電圧Vin/2は、図3の(a)に示すよう
に、電圧Vinを受け取る抵抗値が等しい一対の抵抗12
2及び124から成る電圧ディバイダ回路により発生さ
れる。第2比較器118は、第1電流モード・サンプル
・ホールド回路114をステートS1の中点でクロック
するタイミング信号を1/2・S1に発生する。
【0030】モータ及び増幅器108は図3の(a)に
示されるように、3相ブラシレス・モータ、複数のフラ
イバック・ダイオード128、PWMスイッチ130及
びパワー装置即ちパワー・トランジスタ134を含む。
モータ126は、例えばテープ・ドライブ・リールを回
転させるPWM駆動される誘導負荷である。フライバッ
ク・ダイオード128、PWMスイッチ130及びパワ
ートランジスタ134の組み合わせは、3相のフル・ブ
リッジ・パワー増幅器を与える。電源レイル電圧VRail
が適切な電機子端子の両端に印加されたときに、電流が
PWMスイッチ130及びパワー・トランジスタ134
によりモータ126を流れる。各PWMスイッチ130
及びパワー・トランジスタ134はフライバック・ダイ
オード128の両端に接続されている。従来周知のよう
に、ステートS1の間PWMスイッチ130及びパワー
・トランジスタ134を適切な組み合わせで閉じること
により、増幅器は、全ての可能な位相の組み合わせのも
とに任意の方向に電流をモータ126に供給する。PW
Mスイッチ130及びパワートランジスタ134が、ス
テートS2の間オープン回路にされると、フライバック
・ダイオード128が、大地電位から電源レイルへ流れ
る電流通路を形成する。かくして、フライバック・ダイ
オード128は矯正回路104と共に働いて、ステート
S2の終了及びアイドル・ステートS3の開始を検出す
る信号を与える。
示されるように、3相ブラシレス・モータ、複数のフラ
イバック・ダイオード128、PWMスイッチ130及
びパワー装置即ちパワー・トランジスタ134を含む。
モータ126は、例えばテープ・ドライブ・リールを回
転させるPWM駆動される誘導負荷である。フライバッ
ク・ダイオード128、PWMスイッチ130及びパワ
ートランジスタ134の組み合わせは、3相のフル・ブ
リッジ・パワー増幅器を与える。電源レイル電圧VRail
が適切な電機子端子の両端に印加されたときに、電流が
PWMスイッチ130及びパワー・トランジスタ134
によりモータ126を流れる。各PWMスイッチ130
及びパワー・トランジスタ134はフライバック・ダイ
オード128の両端に接続されている。従来周知のよう
に、ステートS1の間PWMスイッチ130及びパワー
・トランジスタ134を適切な組み合わせで閉じること
により、増幅器は、全ての可能な位相の組み合わせのも
とに任意の方向に電流をモータ126に供給する。PW
Mスイッチ130及びパワートランジスタ134が、ス
テートS2の間オープン回路にされると、フライバック
・ダイオード128が、大地電位から電源レイルへ流れ
る電流通路を形成する。かくして、フライバック・ダイ
オード128は矯正回路104と共に働いて、ステート
S2の終了及びアイドル・ステートS3の開始を検出す
る信号を与える。
【0031】パイロット感知回路110は、図3の
(a)に示されるように、パワー・トランジスタ134
のそれぞれに対応する複数個のパイロット装置132を
有する。パイロット装置132は、3つの端子を有する
電界効果型トランジスタ(FET)感知装置である。各
パイロット装置132の3つの端子のうちの2つは、第
1電流モード・サンプル・ホールド回路114の入力端
子及び大地電位の間に接続されている。各パイロット装
置132の第3端子は、これに対応するパワー・トラン
ジスタ134の第3端子に接続されている。パイロット
装置132及びパイロット感知回路110の更に詳細な
説明は、図4を参照して行う。
(a)に示されるように、パワー・トランジスタ134
のそれぞれに対応する複数個のパイロット装置132を
有する。パイロット装置132は、3つの端子を有する
電界効果型トランジスタ(FET)感知装置である。各
パイロット装置132の3つの端子のうちの2つは、第
1電流モード・サンプル・ホールド回路114の入力端
子及び大地電位の間に接続されている。各パイロット装
置132の第3端子は、これに対応するパワー・トラン
ジスタ134の第3端子に接続されている。パイロット
装置132及びパイロット感知回路110の更に詳細な
説明は、図4を参照して行う。
【0032】本発明において使用されるパイロット装置
132のそれぞれは、ドレイン、ゲート及びソースを一
致させることにより、そして演算増幅器の必要性を排除
することにより、正確性を改善する。図4のパワーFE
T133(スイッチFETとも呼ぶ)のドレイン電極
は、例えば図3の(a)に示される3相ブラシレス・モ
ータ126のような負荷装置に接続される。パイロット
装置132は、感知FET135を有し、そしてこれの
ゲート電極は、線137上の制御信号を受け取るために
パワーFET133のゲート電極に接続されている。
又、感知FET135のソース電極は、パワーFET1
33のソース電極に接続されている。従って、感知FE
T135のゲート及びソース電圧は、パワーFET13
3のゲート及びソース電圧のそれぞれと同じである。
又、感知FET135のドレイン電極に於ける感知電圧
は、パワーFET133のドレイン電極に於ける負荷電
圧に正確に従う。このことは、感知FET135のドレ
イン電極及びパワーFET133のドレイン電極が直接
接続されていなくとも生じる。従って、感知FET13
5は、たとえパワーFET133が遠くそのリニア領域
に動作していても、このパワーFET133の負荷電流
を正確に感知することが出来る。
132のそれぞれは、ドレイン、ゲート及びソースを一
致させることにより、そして演算増幅器の必要性を排除
することにより、正確性を改善する。図4のパワーFE
T133(スイッチFETとも呼ぶ)のドレイン電極
は、例えば図3の(a)に示される3相ブラシレス・モ
ータ126のような負荷装置に接続される。パイロット
装置132は、感知FET135を有し、そしてこれの
ゲート電極は、線137上の制御信号を受け取るために
パワーFET133のゲート電極に接続されている。
又、感知FET135のソース電極は、パワーFET1
33のソース電極に接続されている。従って、感知FE
T135のゲート及びソース電圧は、パワーFET13
3のゲート及びソース電圧のそれぞれと同じである。
又、感知FET135のドレイン電極に於ける感知電圧
は、パワーFET133のドレイン電極に於ける負荷電
圧に正確に従う。このことは、感知FET135のドレ
イン電極及びパワーFET133のドレイン電極が直接
接続されていなくとも生じる。従って、感知FET13
5は、たとえパワーFET133が遠くそのリニア領域
に動作していても、このパワーFET133の負荷電流
を正確に感知することが出来る。
【0033】感知FET133のドレイン電極は、図4
に示されるように電圧フォロワ139及び絶縁FET1
41によりパワーFET133のドレイン電極に結合さ
れている。絶縁FET141は、パワーFET133の
ドレイン電極に於ける負荷電圧(これはFET143の
ブレーク・ダウン電圧を越えることがある)からFET
143を保護するために設けられている。絶縁FET1
41のドレイン電極は、パワーFET133のドレイン
電極に接続され、ゲート電極はコレクタ供給電圧(Vc
c)に接続され、そしてソース電極はトランジスタ14
3のエミッタ電極に接続されている。電圧フォロワ13
9は、トランジスタ143及びトランジスタ145を有
し、これらは整合されそして同じようにバイアスされて
おり、そしてこれらのべース電極はトランジスタ145
のコレクタ電極の接続されている。トランジスタ143
のエミッタ電極に於ける負荷電圧は、トランジスタ14
5のエミッタ電極で発生される感知電圧にほぼ等しい。
トランジスタ145のエミッタ電極は、感知FET13
5のドレイン電極に接続されている。トランジスタ14
3のベースーエミッタ接合の両端の電圧降下(Vbe)
は、トランジスタ145のベースーエミッタ接合の両端
の電圧降下(Vbe)によりキャンセルされる。
に示されるように電圧フォロワ139及び絶縁FET1
41によりパワーFET133のドレイン電極に結合さ
れている。絶縁FET141は、パワーFET133の
ドレイン電極に於ける負荷電圧(これはFET143の
ブレーク・ダウン電圧を越えることがある)からFET
143を保護するために設けられている。絶縁FET1
41のドレイン電極は、パワーFET133のドレイン
電極に接続され、ゲート電極はコレクタ供給電圧(Vc
c)に接続され、そしてソース電極はトランジスタ14
3のエミッタ電極に接続されている。電圧フォロワ13
9は、トランジスタ143及びトランジスタ145を有
し、これらは整合されそして同じようにバイアスされて
おり、そしてこれらのべース電極はトランジスタ145
のコレクタ電極の接続されている。トランジスタ143
のエミッタ電極に於ける負荷電圧は、トランジスタ14
5のエミッタ電極で発生される感知電圧にほぼ等しい。
トランジスタ145のエミッタ電極は、感知FET13
5のドレイン電極に接続されている。トランジスタ14
3のベースーエミッタ接合の両端の電圧降下(Vbe)
は、トランジスタ145のベースーエミッタ接合の両端
の電圧降下(Vbe)によりキャンセルされる。
【0034】整合されたトランジスタ149及び151
により形成される電流ミラー回路147は、図4に示さ
れるように、トランジスタ143及び145に整合され
たバイアス電流を与える。トランジスタ151のエミッ
タ電極はトランジスタ145のコレクタ電極に接続さ
れ、そしてベース電極はトランジスタ149のベース及
びコレクタ電極に接続されている。トランジスタ149
のエミッタ電極は、トランジスタ143のコレクタ電極
に接続されている。電流ミラー回路147は、パルス幅
変調された負荷電流したがって変調された負荷電圧に正
確に従う帯域幅を有する。結果として、感知トランジス
タ135のゲート、ソース及びドレイン電極の電圧は、
高い周波数においてさえも、パワートランジスタ133
のゲート、ソース及びドレイン電極のそれぞれの電圧に
正確に従う。更に、感知FET135、電圧フォロア1
39及び電流ミラー回路147は、パワーFET133
と同じ基板上に集積化される。かくして、処理条件及び
周囲雰囲気条件に基づく変動をキャンセルすることが出
来る。出力端子153は、トランジスタ149及び15
1のベース電極から取り出されここからバイアス電圧を
供給する。
により形成される電流ミラー回路147は、図4に示さ
れるように、トランジスタ143及び145に整合され
たバイアス電流を与える。トランジスタ151のエミッ
タ電極はトランジスタ145のコレクタ電極に接続さ
れ、そしてベース電極はトランジスタ149のベース及
びコレクタ電極に接続されている。トランジスタ149
のエミッタ電極は、トランジスタ143のコレクタ電極
に接続されている。電流ミラー回路147は、パルス幅
変調された負荷電流したがって変調された負荷電圧に正
確に従う帯域幅を有する。結果として、感知トランジス
タ135のゲート、ソース及びドレイン電極の電圧は、
高い周波数においてさえも、パワートランジスタ133
のゲート、ソース及びドレイン電極のそれぞれの電圧に
正確に従う。更に、感知FET135、電圧フォロア1
39及び電流ミラー回路147は、パワーFET133
と同じ基板上に集積化される。かくして、処理条件及び
周囲雰囲気条件に基づく変動をキャンセルすることが出
来る。出力端子153は、トランジスタ149及び15
1のベース電極から取り出されここからバイアス電圧を
供給する。
【0035】パワーFET133を流れる負荷電流が変
動すると、これのドレイン電極に於ける負荷電圧も又変
動する。感知FET135のドレインに於ける感知電圧
は、電圧フォロワ139を介して負荷電圧変動に従う。
感知FET135は、パワーFET133に対して比例
的にスケール即ち縮小されている。例えば、パワーFE
T133は、感知FET135のゲート電極幅よりも1
000倍大きいゲート電極幅を有する。かくして、感知
FET135で発生される感知電流は、負荷電流の1/
1000である。この感知電流は、負荷電流を正確にス
ケール即ち縮小したものであり、そして負荷電流をモニ
ターするために使用されることが出来る。しかしなが
ら、トランジスタ143及び145に於けるアーリー効
果により感知電流にエラーが生じうる。このアーリー効
果は、この分野で周知であり、例えば、John Wiley and
Sons社により発行されそしてP.R.Gray及びR.G.Meyerに
よるAnarysis and Design of Analog Integrated Circu
its,1977,pp.16-18に説明されている。アーリー効果に
よるエラーは、追加の装置をカスコード型に積み重ねる
ことにより最小にされることが出来る。
動すると、これのドレイン電極に於ける負荷電圧も又変
動する。感知FET135のドレインに於ける感知電圧
は、電圧フォロワ139を介して負荷電圧変動に従う。
感知FET135は、パワーFET133に対して比例
的にスケール即ち縮小されている。例えば、パワーFE
T133は、感知FET135のゲート電極幅よりも1
000倍大きいゲート電極幅を有する。かくして、感知
FET135で発生される感知電流は、負荷電流の1/
1000である。この感知電流は、負荷電流を正確にス
ケール即ち縮小したものであり、そして負荷電流をモニ
ターするために使用されることが出来る。しかしなが
ら、トランジスタ143及び145に於けるアーリー効
果により感知電流にエラーが生じうる。このアーリー効
果は、この分野で周知であり、例えば、John Wiley and
Sons社により発行されそしてP.R.Gray及びR.G.Meyerに
よるAnarysis and Design of Analog Integrated Circu
its,1977,pp.16-18に説明されている。アーリー効果に
よるエラーは、追加の装置をカスコード型に積み重ねる
ことにより最小にされることが出来る。
【0036】カスコード電流ミラー回路155はカスケ
ード構成に接続された複数個のトランジスタ157、1
59、161及び163を有しそしてこれらはトランジ
スタ143、145、149及び151と相補型であ
る。トランジスタ157のコレクタ電極はトランジスタ
149のコレクタ電極に接続され、ベース電極はトラン
ジスタ159のベース及びコレクタ電極にそしてトラン
ジスタ151のコレクタ電極に接続され、そしてエミッ
タ電極はトランジスタ161のコレクタ及びベース電極
に接続されている。トランジスタ159のエミッタ電極
はトランジスタ163のコレクタ電極に接続されてい
る。トランジスタ163のベース電極は、トランジスタ
161のベース及びコレクタ電極に接続され、そしてエ
ミッタ電極は供給電圧Vccに接続されている。又トラン
ジスタ161のエミッタ電極は供給電圧Vccに接続され
ている。
ード構成に接続された複数個のトランジスタ157、1
59、161及び163を有しそしてこれらはトランジ
スタ143、145、149及び151と相補型であ
る。トランジスタ157のコレクタ電極はトランジスタ
149のコレクタ電極に接続され、ベース電極はトラン
ジスタ159のベース及びコレクタ電極にそしてトラン
ジスタ151のコレクタ電極に接続され、そしてエミッ
タ電極はトランジスタ161のコレクタ及びベース電極
に接続されている。トランジスタ159のエミッタ電極
はトランジスタ163のコレクタ電極に接続されてい
る。トランジスタ163のベース電極は、トランジスタ
161のベース及びコレクタ電極に接続され、そしてエ
ミッタ電極は供給電圧Vccに接続されている。又トラン
ジスタ161のエミッタ電極は供給電圧Vccに接続され
ている。
【0037】感知電流の付加的なスケールされたレプリ
カは、電流レッグをカスコード電流ミラー回路155の
加えることによりそして電流レッグを出力端子153に
接続することにより容易に与えられる。図4に示される
ように、第1の電流レッグはトランジスタ165及び1
67により与えられ、そして第2の電流レッグはトラン
ジスタ169及び171により与えられる。トランジス
タ167及び169のそれぞれは、供給電圧Vccに接続
されているエミッタ、トランジスタ163のベース電極
に接続されているベース電極、並びにトランジスタ16
5及び171のエミッタ電極に接続されているコレクタ
電極を有する。図4に示されるように、トランジスタ1
65及び171のそれぞれは、トランジスタ159のベ
ース電極に接続されているベース電極、一対の線173
及び175のそれぞれにレプリカされた電流を与えるコ
レクタ電極を有する。絶縁FET141、感知FET1
35並びにトランジスタ143、145、149、15
1、157、159、161、163、165、16
7、169及び171(これらなパイロット装置132
を構成する)は、パイロット感知回路110の各パワー
FET133ごとに設けられる。
カは、電流レッグをカスコード電流ミラー回路155の
加えることによりそして電流レッグを出力端子153に
接続することにより容易に与えられる。図4に示される
ように、第1の電流レッグはトランジスタ165及び1
67により与えられ、そして第2の電流レッグはトラン
ジスタ169及び171により与えられる。トランジス
タ167及び169のそれぞれは、供給電圧Vccに接続
されているエミッタ、トランジスタ163のベース電極
に接続されているベース電極、並びにトランジスタ16
5及び171のエミッタ電極に接続されているコレクタ
電極を有する。図4に示されるように、トランジスタ1
65及び171のそれぞれは、トランジスタ159のベ
ース電極に接続されているベース電極、一対の線173
及び175のそれぞれにレプリカされた電流を与えるコ
レクタ電極を有する。絶縁FET141、感知FET1
35並びにトランジスタ143、145、149、15
1、157、159、161、163、165、16
7、169及び171(これらなパイロット装置132
を構成する)は、パイロット感知回路110の各パワー
FET133ごとに設けられる。
【0038】図3の(a)に示されるように、第1電流
モード・サンプル・ホールド回路114は、クロック入
力端子、iinとして示されるサンプル入力端子、及びi
outとして示される出力電流端子を有する。クロック端
子は第2比較器118に接続され、iin端子はパイロッ
ト装置132に接続され、そしてiout端子は図1に示
されるように乗算器106に接続されている。第1電流
モード・サンプル・ホールド回路114の機能は、第2
比較器118から1/2・S1タイミング信号を受け取っ
たときに、パイロット装置132に於けるパイロット電
流ipilotをサンプルしそして保持することである。か
くして、第1サンプル・ホールド回路114により保持
されるサンプル電流ipilotはステートS1の中間点で
測定され、そしてステートS1の間の平均電機子電流を
表す(即ちこれに比例する)。
モード・サンプル・ホールド回路114は、クロック入
力端子、iinとして示されるサンプル入力端子、及びi
outとして示される出力電流端子を有する。クロック端
子は第2比較器118に接続され、iin端子はパイロッ
ト装置132に接続され、そしてiout端子は図1に示
されるように乗算器106に接続されている。第1電流
モード・サンプル・ホールド回路114の機能は、第2
比較器118から1/2・S1タイミング信号を受け取っ
たときに、パイロット装置132に於けるパイロット電
流ipilotをサンプルしそして保持することである。か
くして、第1サンプル・ホールド回路114により保持
されるサンプル電流ipilotはステートS1の中間点で
測定され、そしてステートS1の間の平均電機子電流を
表す(即ちこれに比例する)。
【0039】サンプリング相の間、電流はiin端子から
大地電位にながれ、しかしサンプル情報はパイロット装
置132からiin端子に流れる。ついで、第1サンプル
・ホール度回路114のiout端子に生じる信号は、図
の2の(b)に示されるように、1/2・T1に評価され
る平均パイロット電流Ipilotである。もしも、モータ
126若しくは他の誘導負荷がCCMの間動作されそし
てDCMの間決して動作されないならば、パイロット電
流検出回路102は適切に働く。ステートS1の中間点
で感知された 電流Ipilotは平均モータ電流として使用
するのに十分である。DCM動作の間のこの感知された
電機子電流の矯正を以下に説明する。
大地電位にながれ、しかしサンプル情報はパイロット装
置132からiin端子に流れる。ついで、第1サンプル
・ホール度回路114のiout端子に生じる信号は、図
の2の(b)に示されるように、1/2・T1に評価され
る平均パイロット電流Ipilotである。もしも、モータ
126若しくは他の誘導負荷がCCMの間動作されそし
てDCMの間決して動作されないならば、パイロット電
流検出回路102は適切に働く。ステートS1の中間点
で感知された 電流Ipilotは平均モータ電流として使用
するのに十分である。DCM動作の間のこの感知された
電機子電流の矯正を以下に説明する。
【0040】第1サンプル及びホールド回路114を含
む本発明の電流モード・サンプル・ホールド回路は、I
C上の小さなシリコン面積しか必要としない。更に、サ
ンプル・ホールド回路は複雑でない。その理由は、クロ
ックされるサンプル・ホールド回路は、高利得ー帯域幅
の演算増幅回路よりも小さくそして容易に実現されるか
らである。従って、大地電位よりも低い回路動作が必要
とされず、そしてステートS1の中間点でのサンプリン
グは、通常生じるノイズの問題を排除する。本発明で利
用される、クロックされるサンプル・ホールド回路は、
米国特許出願760534に示されている。
む本発明の電流モード・サンプル・ホールド回路は、I
C上の小さなシリコン面積しか必要としない。更に、サ
ンプル・ホールド回路は複雑でない。その理由は、クロ
ックされるサンプル・ホールド回路は、高利得ー帯域幅
の演算増幅回路よりも小さくそして容易に実現されるか
らである。従って、大地電位よりも低い回路動作が必要
とされず、そしてステートS1の中間点でのサンプリン
グは、通常生じるノイズの問題を排除する。本発明で利
用される、クロックされるサンプル・ホールド回路は、
米国特許出願760534に示されている。
【0041】パイロット電流検出回路102に関連する
タイミング図は、図3に示されている。図3の(b1)
に示されている機能は、Vramp,Vin及びVin/2を含
む。Vrampは、各PWMの開始及び終了をセットし、そ
して矯正信号のタイミングの選択をイネーブルするリニ
ア傾斜機能を与える信号である。3つのPWMサイクル
(TPWM)が図3の(b1)に示されている。電圧Vin
は、モータ若しくは誘導負荷に与えられる電流の大きさ
を制御するテープ・ドライブ制御論理回路(図示せず)
から第1比較期116の正の端子に送られる入力コマン
ドである。曲線Vinと曲線Vrampとの交点はステートS
1及びステートS2の間の境界を決める。電圧Vin/2
は、抵抗122及び124からなる電圧ディバイダによ
り発生される。Vin/2及びVrampを表す曲線の交点
は、ステートS1の中間点を同定する。
タイミング図は、図3に示されている。図3の(b1)
に示されている機能は、Vramp,Vin及びVin/2を含
む。Vrampは、各PWMの開始及び終了をセットし、そ
して矯正信号のタイミングの選択をイネーブルするリニ
ア傾斜機能を与える信号である。3つのPWMサイクル
(TPWM)が図3の(b1)に示されている。電圧Vin
は、モータ若しくは誘導負荷に与えられる電流の大きさ
を制御するテープ・ドライブ制御論理回路(図示せず)
から第1比較期116の正の端子に送られる入力コマン
ドである。曲線Vinと曲線Vrampとの交点はステートS
1及びステートS2の間の境界を決める。電圧Vin/2
は、抵抗122及び124からなる電圧ディバイダによ
り発生される。Vin/2及びVrampを表す曲線の交点
は、ステートS1の中間点を同定する。
【0042】図3の(b2)は、CCMステートS1の
間のパイロット電流検出回路102の動作を表す曲線で
ある。この曲線は、電圧Vrampの開始により規定される
各PWMサイクルの開始時に低レベルから高レベルに変
化する。同様に、この曲線は、正の傾斜のVramp曲線と
Vin曲線と交差する時に高レベルから低レベルに変化す
る。図3の(b2)のステートS1を表す曲線のすべて
の遷移は、図3の(b1)においてVramp曲線とVin曲
線とが交差する時に生じる。ステートS1/2を表す曲
線は、図3の(b3)に示されている。S1/2曲線
は、ステートS1を表す曲線の場合と同じように各PW
Mサイクルの開始時に低レベルから高レベルに変化す
る。更に、ステートS1/2を表す曲線は、曲線Vramp
が曲線Vin/2を越えるときに高レベルから低レベルに
変化する。
間のパイロット電流検出回路102の動作を表す曲線で
ある。この曲線は、電圧Vrampの開始により規定される
各PWMサイクルの開始時に低レベルから高レベルに変
化する。同様に、この曲線は、正の傾斜のVramp曲線と
Vin曲線と交差する時に高レベルから低レベルに変化す
る。図3の(b2)のステートS1を表す曲線のすべて
の遷移は、図3の(b1)においてVramp曲線とVin曲
線とが交差する時に生じる。ステートS1/2を表す曲
線は、図3の(b3)に示されている。S1/2曲線
は、ステートS1を表す曲線の場合と同じように各PW
Mサイクルの開始時に低レベルから高レベルに変化す
る。更に、ステートS1/2を表す曲線は、曲線Vramp
が曲線Vin/2を越えるときに高レベルから低レベルに
変化する。
【0043】電圧Vinが3つのPWMサイクルにわたり
増大するので、図3の(b2)のステートS1の曲線及
び図3の(b3)のステートS1/2の曲線は時間とと
もに増大する。かくして、電圧Vinは、各PWMサイク
ルの大きな部分にわたり電圧Vrampを越える。従って、
ステートS1及びステートS1/2を表す曲線は、PW
Mサイクルのうち比例的に大きくなる部分の間高くな
る。最後に、図3の(b4)は、重ねられたパイロット
電流Ipilot及び第1サンプル・ホールド回路114の
出力電流Ioutを示す。1つのPWMサイクルの間は、
電流Iout歯一定であるとして示されている。しかしな
がら、時刻1/2・T1において、出力電流Ioutは、この
PWMサイクルの平均電流に対するIpilotの現時点の
値に調整されそして他のPWMサイクルの間この値にと
どまる。
増大するので、図3の(b2)のステートS1の曲線及
び図3の(b3)のステートS1/2の曲線は時間とと
もに増大する。かくして、電圧Vinは、各PWMサイク
ルの大きな部分にわたり電圧Vrampを越える。従って、
ステートS1及びステートS1/2を表す曲線は、PW
Mサイクルのうち比例的に大きくなる部分の間高くな
る。最後に、図3の(b4)は、重ねられたパイロット
電流Ipilot及び第1サンプル・ホールド回路114の
出力電流Ioutを示す。1つのPWMサイクルの間は、
電流Iout歯一定であるとして示されている。しかしな
がら、時刻1/2・T1において、出力電流Ioutは、この
PWMサイクルの平均電流に対するIpilotの現時点の
値に調整されそして他のPWMサイクルの間この値にと
どまる。
【0044】パイロット電流検出回路102は、CCM
動作の間平均電機子電流を測定するが、DCMサイクル
の間電流が流れないときアイドルステートS3にたいし
て働かない。かくして、図3の(a)のパイロット電流
検出回路102は、DCM動作を利用する用途には適切
でない。全PWMサイクルにわたり、ステートS1の間
の誘導電流の増加は、ステートS2の間の誘導電流の減
衰によりほぼキャンセルされる。従って、ステートS1
の間の平均電流は、ステートS2の間の平均電流にほぼ
等しくなる。
動作の間平均電機子電流を測定するが、DCMサイクル
の間電流が流れないときアイドルステートS3にたいし
て働かない。かくして、図3の(a)のパイロット電流
検出回路102は、DCM動作を利用する用途には適切
でない。全PWMサイクルにわたり、ステートS1の間
の誘導電流の増加は、ステートS2の間の誘導電流の減
衰によりほぼキャンセルされる。従って、ステートS1
の間の平均電流は、ステートS2の間の平均電流にほぼ
等しくなる。
【0045】図2に示されるDCM動作の波形は、例え
ば1/2・T1におけるiarmのように、平均電機子電流<
iarm>が、ステートS1の中間点の電流に関連づけら
れることを示す。平均電流を正確に表すために、中間点
の電流は、アイドル・ステートS3に於ける時間を補償
する係数(factor)により減少されねばならな
い。D3は、アイドル・ステートS3において占めるデ
ューティ・サイクルの時間(fraction)を表
す。かくして、ステートS1及びステートS2に於ける
デューティ・サイクルの端数は、項(1ーD3)により
表される。平均電機子電流は、時刻1/2・T1におけるパ
イロット電流を項(1ーD3)により乗算した値に比例
する。この関係は次式により表される。
ば1/2・T1におけるiarmのように、平均電機子電流<
iarm>が、ステートS1の中間点の電流に関連づけら
れることを示す。平均電流を正確に表すために、中間点
の電流は、アイドル・ステートS3に於ける時間を補償
する係数(factor)により減少されねばならな
い。D3は、アイドル・ステートS3において占めるデ
ューティ・サイクルの時間(fraction)を表
す。かくして、ステートS1及びステートS2に於ける
デューティ・サイクルの端数は、項(1ーD3)により
表される。平均電機子電流は、時刻1/2・T1におけるパ
イロット電流を項(1ーD3)により乗算した値に比例
する。この関係は次式により表される。
【0046】
【数3】
【0047】項D3は、CCM動作において零に減少
し、そしてかくして式(3)は、両CCM及びDCM動
作において有効である。項(1ーD3)によりスケール
された1/2・S1における中間点電流は、全ての条件の
もとで有効な平均電流iavgを生じる。式(3)の機能
は、図1及び図3の(a)に示される第1サンプル・ホ
ールド回路114の出力電流ioutを、サイクルごと
に、項(1ーD3)によりスケールすることにより実現
されることが出来る。任意の適切なスケーリング方法を
使用することが出来る。標準型のPWM増幅器はステー
トS1及びアイドル・ステートS3の間の変化を合図す
ることは出来ない。平均電流は、サイクル毎にステート
S1の中間点の電流を項(1ーD3)によりスケールす
ることにより見いだされるので、D3を知ることが要求
される。ステートS2の終了時(かくしてアイドル・ス
テートS3の開始時)の決定及びスケーリング・ファク
ター(1ーD3)の発生は、図1の電流測定システム1
00の矯正回路104により行われる。電流測定システ
ム100の矯正回路104は、図1においてブロックで
示され、そして修正された傾斜信号発生器120、T2
検出ブロック136及び第2のクロックされる電流モー
ド・サンプル・ホールド回路138を含む。この修正さ
れた傾斜信号発生器120は、パルス幅変調のために必
要とされるリニア電圧傾斜出力Vrampを発生するために
利用される鋸歯状波発生器である。又、傾斜信号発生器
120は、通常の電圧傾斜出力Vrampに加えて電流傾斜
出力Irampを発生する。この電流傾斜出力Irampは、例
えばモータ及び増幅器108がステートS2を終了する
時刻T2に第2のサンプル・ホールド回路138により
サンプルされて保持される。この時刻は正確には、PW
Mサイクルの(1ーD3)に生じる。従って、第2サン
プル・ホールド回路138のより保持される電流は、
(1ーD3)irefである。保持される出力電流(1ー
D3)iref対基準電流ire fの比は、(1ーD3)であ
る。この項(1ーD3)は、図1に示される乗算回路1
06に必要なスケーリング・ファクターを与えるために
理想的である。
し、そしてかくして式(3)は、両CCM及びDCM動
作において有効である。項(1ーD3)によりスケール
された1/2・S1における中間点電流は、全ての条件の
もとで有効な平均電流iavgを生じる。式(3)の機能
は、図1及び図3の(a)に示される第1サンプル・ホ
ールド回路114の出力電流ioutを、サイクルごと
に、項(1ーD3)によりスケールすることにより実現
されることが出来る。任意の適切なスケーリング方法を
使用することが出来る。標準型のPWM増幅器はステー
トS1及びアイドル・ステートS3の間の変化を合図す
ることは出来ない。平均電流は、サイクル毎にステート
S1の中間点の電流を項(1ーD3)によりスケールす
ることにより見いだされるので、D3を知ることが要求
される。ステートS2の終了時(かくしてアイドル・ス
テートS3の開始時)の決定及びスケーリング・ファク
ター(1ーD3)の発生は、図1の電流測定システム1
00の矯正回路104により行われる。電流測定システ
ム100の矯正回路104は、図1においてブロックで
示され、そして修正された傾斜信号発生器120、T2
検出ブロック136及び第2のクロックされる電流モー
ド・サンプル・ホールド回路138を含む。この修正さ
れた傾斜信号発生器120は、パルス幅変調のために必
要とされるリニア電圧傾斜出力Vrampを発生するために
利用される鋸歯状波発生器である。又、傾斜信号発生器
120は、通常の電圧傾斜出力Vrampに加えて電流傾斜
出力Irampを発生する。この電流傾斜出力Irampは、例
えばモータ及び増幅器108がステートS2を終了する
時刻T2に第2のサンプル・ホールド回路138により
サンプルされて保持される。この時刻は正確には、PW
Mサイクルの(1ーD3)に生じる。従って、第2サン
プル・ホールド回路138のより保持される電流は、
(1ーD3)irefである。保持される出力電流(1ー
D3)iref対基準電流ire fの比は、(1ーD3)であ
る。この項(1ーD3)は、図1に示される乗算回路1
06に必要なスケーリング・ファクターを与えるために
理想的である。
【0048】修正された傾斜信号発生器120は、図5
の(a)に詳細に示され、そして一対のトランジスタ1
40及び142を有する。これらのトランジスタのベー
ス電極は共通節点144に接続されている。トランジス
タ140は、抵抗146の両端のリニア電圧傾斜出力V
rampを駆動しそしてリニア傾斜電流Iramp第2サンプル
・ホールド回路138に供給するために使用される低イ
ンピーダンスのエミッタ・フォロワである。トランジス
タ142は、傾斜電圧Vrampが零にリセットされた
ときにトランジスタ140の電圧Vbeをキャンセルする
ために利用される、ダイオード接続されたNPNトラン
ジスタである。共通節点144は、Ibiasの値を有する
直流定電流源を介して正の電源レイルVccに接続され
る。積分コンデンサ148は、共通節点144及び大地
電位の間に接続される。この積分コンデンサ148は、
定電流Ibiasを積分することによりトランジスタ140
及び142のベースにリニアな傾斜電圧Vrampを発生す
るように働く。
の(a)に詳細に示され、そして一対のトランジスタ1
40及び142を有する。これらのトランジスタのベー
ス電極は共通節点144に接続されている。トランジス
タ140は、抵抗146の両端のリニア電圧傾斜出力V
rampを駆動しそしてリニア傾斜電流Iramp第2サンプル
・ホールド回路138に供給するために使用される低イ
ンピーダンスのエミッタ・フォロワである。トランジス
タ142は、傾斜電圧Vrampが零にリセットされた
ときにトランジスタ140の電圧Vbeをキャンセルする
ために利用される、ダイオード接続されたNPNトラン
ジスタである。共通節点144は、Ibiasの値を有する
直流定電流源を介して正の電源レイルVccに接続され
る。積分コンデンサ148は、共通節点144及び大地
電位の間に接続される。この積分コンデンサ148は、
定電流Ibiasを積分することによりトランジスタ140
及び142のベースにリニアな傾斜電圧Vrampを発生す
るように働く。
【0049】傾斜電流Irampのピーク値は、抵抗150
を介して大地電位に流れる基準電流Irefにスケールさ
れる。基準電流Irefは、このシステム100の他の部
分から矯正回路104に送られる。基準電流Irefが流
れる結果抵抗150の両端に発生される電圧は、基準電
圧Vrefである。傾斜出力Vrampのピークに等しい基準
電圧Vrefは、PWMサイクル(例えばTPWM)の終了を
調べるために比較器152により使用される。抵抗14
6は抵抗150と同じである。零から基準電圧Vrefの
間のレンジを有するリニア傾斜出力Vrampが抵抗146
の両端に印加されるときに、零から基準電流Iref迄の
レンジを有するリニアな傾斜電流Irampが流される。
を介して大地電位に流れる基準電流Irefにスケールさ
れる。基準電流Irefは、このシステム100の他の部
分から矯正回路104に送られる。基準電流Irefが流
れる結果抵抗150の両端に発生される電圧は、基準電
圧Vrefである。傾斜出力Vrampのピークに等しい基準
電圧Vrefは、PWMサイクル(例えばTPWM)の終了を
調べるために比較器152により使用される。抵抗14
6は抵抗150と同じである。零から基準電圧Vrefの
間のレンジを有するリニア傾斜出力Vrampが抵抗146
の両端に印加されるときに、零から基準電流Iref迄の
レンジを有するリニアな傾斜電流Irampが流される。
【0050】比較器152は、正の入力端子にリニア傾
斜電圧Vrampを受け取りそして負の入力端子に基準電圧
Vrefを受け取る。比較器152の機能は、傾斜出力V
rampが基準電圧Vrefに等しくなる時を検出することで
ある。リニア傾斜出力Vrampは、零ボルトから開始
し、そして電圧Vrefの振幅に上昇しそしてこの時比
較器152の出力が高いレベルになる。する。この動作
により、リセット制御回路154は、瞬時の間スイッチ
156を閉じる。スイッチ156が閉じると、トランジ
スタ142を大地電位に接続して電圧Vrampを零にリセ
ットする。リセット制御回路154は、傾斜電流Iramp
のピーク値を基準電流Irefに等しくなるようにスケー
リングする効果を有する。このことは、傾斜信号発生器
120により与えられるピーク電流が基準電流Irefに
等しくなることを確実にする。
斜電圧Vrampを受け取りそして負の入力端子に基準電圧
Vrefを受け取る。比較器152の機能は、傾斜出力V
rampが基準電圧Vrefに等しくなる時を検出することで
ある。リニア傾斜出力Vrampは、零ボルトから開始
し、そして電圧Vrefの振幅に上昇しそしてこの時比
較器152の出力が高いレベルになる。する。この動作
により、リセット制御回路154は、瞬時の間スイッチ
156を閉じる。スイッチ156が閉じると、トランジ
スタ142を大地電位に接続して電圧Vrampを零にリセ
ットする。リセット制御回路154は、傾斜電流Iramp
のピーク値を基準電流Irefに等しくなるようにスケー
リングする効果を有する。このことは、傾斜信号発生器
120により与えられるピーク電流が基準電流Irefに
等しくなることを確実にする。
【0051】リニア傾斜電流Irampを発生する適切な方
法は、定電流Ibiasを積分コンデンサ148に与えるこ
とである。しかしながら、電圧Vrampが大地電位に逃げ
ることを防止するために、コンデンサ148の両端の電
圧は、大地電位より1Vbe上の電位にまで減少される。
これは、共通節点144に接続されているダイオード接
続トランジスタの機能である。スイッチ156が閉ざさ
れると、コンデンサ148の端子は大地電位より1Vbe
高い電位にされそして抵抗146の両端の電圧は零であ
る。次いで、傾斜信号発生器120がこの点から積分即
ち傾斜出力を発生し始める。トランジスタ142はトラ
ンジスタ140の電圧降下Vbeに整合させるために使用
され、その結果抵抗150に流れる電流Irefは第2サ
ンプル・ホールド回路138に接続された抵抗146に
流れる電流Irampに一致する。スイッチ156が閉ざさ
れそしてトランジスタ142が大地電位に接続された後
に、PWMサイクルがこれ自身を反復する。傾斜信号発
生器120の出力は、ステートS2の終了時に第2サン
プル・ホールド回路138によりサンプルされそして保
持されるリニア電流傾斜Irampである。
法は、定電流Ibiasを積分コンデンサ148に与えるこ
とである。しかしながら、電圧Vrampが大地電位に逃げ
ることを防止するために、コンデンサ148の両端の電
圧は、大地電位より1Vbe上の電位にまで減少される。
これは、共通節点144に接続されているダイオード接
続トランジスタの機能である。スイッチ156が閉ざさ
れると、コンデンサ148の端子は大地電位より1Vbe
高い電位にされそして抵抗146の両端の電圧は零であ
る。次いで、傾斜信号発生器120がこの点から積分即
ち傾斜出力を発生し始める。トランジスタ142はトラ
ンジスタ140の電圧降下Vbeに整合させるために使用
され、その結果抵抗150に流れる電流Irefは第2サ
ンプル・ホールド回路138に接続された抵抗146に
流れる電流Irampに一致する。スイッチ156が閉ざさ
れそしてトランジスタ142が大地電位に接続された後
に、PWMサイクルがこれ自身を反復する。傾斜信号発
生器120の出力は、ステートS2の終了時に第2サン
プル・ホールド回路138によりサンプルされそして保
持されるリニア電流傾斜Irampである。
【0052】CCM及びDCMの両方に対する矯正回路
104の関連するタイミング・ダイアグラムは図5の
(b1)乃至(b3)に示されている。図5の(b1)
は、傾斜信号発生器120により発生されるリニア傾斜
電圧Vrampを示す。リニア傾斜電圧Vrampの振幅のレン
ジは、零及び基準電圧Vrefの間であることに注目され
たい。3つの連続的なPWMサイクルが示されている。
図5の(b2)は、ステートS2の間の矯正回路104
の動作を示す曲線である。電圧Vrampが正の傾斜に沿っ
て増大するときに、ステートS2に対する曲線は低レベ
ルから高レベルに変化する。高レベルから低レベルへの
変化即ち遷移は、ステートS2の終了を示す(1ーD
3)TPWMにより表されるポイントで生じる。連続的な
PWMサイクルのそれぞれの周期は等しいことに注目さ
れたい。しかしながら、個々のPWMサイクルのアイド
ル・ステートS3の長さが変動するために、対応する
(1ーD3)TPWMの長さも又変動する。従って、3つ
の連続するPWMサイクルの間の個々のステートS2の
長さは等しくない。図5の(b3)は、リニア傾斜電流
Irampに重ねられた(1ーD3)Irefに等しい矯正回
路の出力信号ioutを示す。電流Irampは、零からIref
のレンジであることに注目されたい。出力電流(1ーD
3)Irefは、第1のPWMサイクルではステートS1
及びステートS2の間一定である。しかしながら、(1
ーD3)Irefの値は各PWMサイクルに、D3の現在
値及びIrefの値に従って調整される。
104の関連するタイミング・ダイアグラムは図5の
(b1)乃至(b3)に示されている。図5の(b1)
は、傾斜信号発生器120により発生されるリニア傾斜
電圧Vrampを示す。リニア傾斜電圧Vrampの振幅のレン
ジは、零及び基準電圧Vrefの間であることに注目され
たい。3つの連続的なPWMサイクルが示されている。
図5の(b2)は、ステートS2の間の矯正回路104
の動作を示す曲線である。電圧Vrampが正の傾斜に沿っ
て増大するときに、ステートS2に対する曲線は低レベ
ルから高レベルに変化する。高レベルから低レベルへの
変化即ち遷移は、ステートS2の終了を示す(1ーD
3)TPWMにより表されるポイントで生じる。連続的な
PWMサイクルのそれぞれの周期は等しいことに注目さ
れたい。しかしながら、個々のPWMサイクルのアイド
ル・ステートS3の長さが変動するために、対応する
(1ーD3)TPWMの長さも又変動する。従って、3つ
の連続するPWMサイクルの間の個々のステートS2の
長さは等しくない。図5の(b3)は、リニア傾斜電流
Irampに重ねられた(1ーD3)Irefに等しい矯正回
路の出力信号ioutを示す。電流Irampは、零からIref
のレンジであることに注目されたい。出力電流(1ーD
3)Irefは、第1のPWMサイクルではステートS1
及びステートS2の間一定である。しかしながら、(1
ーD3)Irefの値は各PWMサイクルに、D3の現在
値及びIrefの値に従って調整される。
【0053】図1及び図5に示す第2サンプル・ホール
ド回路138をトリガするために、ステートS2及びア
イドル・ステートS3の間の遷移の正確な時間を知らね
ばならない。T2検出ブロック136はこの遷移時刻に
信号を発生する。これは、図3に示される誘導モータ負
荷126の全ての端子をモニターするのに使用される論
路的OR機能により行われる。インダクタ電流がステー
トS1の間に増大すると、モータの電機子に全ての端子
は電源レイル復帰線よりも正である。PWMスイッチ1
30及びパワー装置134がステートS2の間オープン
回路にされると、電機子巻線の減衰しつつある磁界が、
大地電圧復帰線からパワー・フライバック・ダイオード
128の1つを介して電流を引き上げる。この減衰しつ
つある磁界は次いで、大地電圧復帰線から上側のフライ
バック・ダイオード128の1つを介して高電圧パワー
・レイルに電流を駆動する。少なくとも1つの電機子巻
線は、大地電圧より1ダイオード分降下した値よりも大
きい負の電位に保つ。この電機子巻線は、ステートS2
の間、復帰線から電流を供給レイルに引き出す。もしも
電機子巻線がDCMで動作しているならば、電圧が次の
PWMサイクルの開始時に再び印加される前に、その磁
界が減衰する。貯蔵された磁界が零に減衰すると、フラ
イバック電流が流れるのが停止し、そして全ての電機子
巻線端子は再び正若しくは零になる。
ド回路138をトリガするために、ステートS2及びア
イドル・ステートS3の間の遷移の正確な時間を知らね
ばならない。T2検出ブロック136はこの遷移時刻に
信号を発生する。これは、図3に示される誘導モータ負
荷126の全ての端子をモニターするのに使用される論
路的OR機能により行われる。インダクタ電流がステー
トS1の間に増大すると、モータの電機子に全ての端子
は電源レイル復帰線よりも正である。PWMスイッチ1
30及びパワー装置134がステートS2の間オープン
回路にされると、電機子巻線の減衰しつつある磁界が、
大地電圧復帰線からパワー・フライバック・ダイオード
128の1つを介して電流を引き上げる。この減衰しつ
つある磁界は次いで、大地電圧復帰線から上側のフライ
バック・ダイオード128の1つを介して高電圧パワー
・レイルに電流を駆動する。少なくとも1つの電機子巻
線は、大地電圧より1ダイオード分降下した値よりも大
きい負の電位に保つ。この電機子巻線は、ステートS2
の間、復帰線から電流を供給レイルに引き出す。もしも
電機子巻線がDCMで動作しているならば、電圧が次の
PWMサイクルの開始時に再び印加される前に、その磁
界が減衰する。貯蔵された磁界が零に減衰すると、フラ
イバック電流が流れるのが停止し、そして全ての電機子
巻線端子は再び正若しくは零になる。
【0054】T2検出ブロック136は、閾値比較器1
58を有し、そしてこれはモータ126の電機子巻線若
しくは誘導線の1つ以上が大地電位よりも低い時を検出
する。ステートS1及びステートS2の開始は、タイミ
ングがPWM回路112により制御されそして規定され
るエベントである。閾値比較器158は、ステートS2
が終了した時及びアイドル・ステートS3が開始した時
をマークする論理的なエベントである。これは、スケー
リング・ファクタ(1ーD3)の計算のために必要とさ
れるステートD3におけるデューティ・サイクルの時間
の同定をイネーブルする。
58を有し、そしてこれはモータ126の電機子巻線若
しくは誘導線の1つ以上が大地電位よりも低い時を検出
する。ステートS1及びステートS2の開始は、タイミ
ングがPWM回路112により制御されそして規定され
るエベントである。閾値比較器158は、ステートS2
が終了した時及びアイドル・ステートS3が開始した時
をマークする論理的なエベントである。これは、スケー
リング・ファクタ(1ーD3)の計算のために必要とさ
れるステートD3におけるデューティ・サイクルの時間
の同定をイネーブルする。
【0055】閾値比較器158は、モータの電機子巻線
端子φA、φB及びφCのそれぞれの電圧を基準電圧に
常に比較することにより働く。これは、図3の(a)に
示される下側のフライバック・ダイオード128の両端
の電圧をモニターすることにより達成されうる。ステー
トS2の間、フライバック・ダイオード128の電流
は、周知のように、位相端子φA、φB及びφCの少な
くとも一つを大地電位よりも低くする。これにより閾値
比較器158の出力信号は論理的に低いレベルに降下す
る。DCM動作の間に電機子電流が零に減衰すると、フ
ライバック・ダイオード128はどれも順方向にバイア
スされない。閾値比較器158は、これの出力信号を論
理的な高いレベルに上昇することにより応答する。
端子φA、φB及びφCのそれぞれの電圧を基準電圧に
常に比較することにより働く。これは、図3の(a)に
示される下側のフライバック・ダイオード128の両端
の電圧をモニターすることにより達成されうる。ステー
トS2の間、フライバック・ダイオード128の電流
は、周知のように、位相端子φA、φB及びφCの少な
くとも一つを大地電位よりも低くする。これにより閾値
比較器158の出力信号は論理的に低いレベルに降下す
る。DCM動作の間に電機子電流が零に減衰すると、フ
ライバック・ダイオード128はどれも順方向にバイア
スされない。閾値比較器158は、これの出力信号を論
理的な高いレベルに上昇することにより応答する。
【0056】3相の誘導負荷と共に使用される閾値比較
器158は図6に示されている。比較器158は、3つ
のNPNトランジスタ160、162及び164のそれ
ぞれのエミッタ端子に接続されている入力端子φA、φ
B及びφCを含む。トランジスタ160、162及び1
64のそれぞれのベース電極は、節点166を介して固
定直流電源Vbe/2の正の端子に接続されている。固定
直流電源Vbe/2の負の端子は大地電位に接続されてい
る。トランジスタ160、162及び164のコレクタ
端子は共通線168に接続されている。共通線168
は、定電流源170を介して正の論理電源Vddに接続さ
れている。ーS2outとして示されている出力線は、線
168の出力接続点172から取り出される。
器158は図6に示されている。比較器158は、3つ
のNPNトランジスタ160、162及び164のそれ
ぞれのエミッタ端子に接続されている入力端子φA、φ
B及びφCを含む。トランジスタ160、162及び1
64のそれぞれのベース電極は、節点166を介して固
定直流電源Vbe/2の正の端子に接続されている。固定
直流電源Vbe/2の負の端子は大地電位に接続されてい
る。トランジスタ160、162及び164のコレクタ
端子は共通線168に接続されている。共通線168
は、定電流源170を介して正の論理電源Vddに接続さ
れている。ーS2outとして示されている出力線は、線
168の出力接続点172から取り出される。
【0057】入力端子φA、φB及びφCは、3つのモ
ータ電機子端子に接続されている。もしもモータ126
の電機子端子の任意の一つが大地電位の下の1/2・Vb
e(例えばシリコン接合に対しては0.3ボルトであ
る)より大きいならば、対応するNPNトランジスタ1
60、162若しくは164が順方向にバイアスされて
オンになる。次いで、電流が、電流源170から共通線
168、オンにバイアスされているトランジスタを介し
て、低い電圧を有する位相φA、φB若しくはφCに流
れる。端子172の電圧が下げられて、これにより出力
信号ーS2outは低い論理レベルに下げられる。この低
い論理レベルは、電流がフライバック・ダイオード12
8を流れていることそしてモータ増幅器108が現在ス
テートS2にあることを示す。論理出力信号ーS2out
は、各PWMサイクルのステートS2の間低い論理レベ
ルに留まるが、他の全ての時は高レベルである。
ータ電機子端子に接続されている。もしもモータ126
の電機子端子の任意の一つが大地電位の下の1/2・Vb
e(例えばシリコン接合に対しては0.3ボルトであ
る)より大きいならば、対応するNPNトランジスタ1
60、162若しくは164が順方向にバイアスされて
オンになる。次いで、電流が、電流源170から共通線
168、オンにバイアスされているトランジスタを介し
て、低い電圧を有する位相φA、φB若しくはφCに流
れる。端子172の電圧が下げられて、これにより出力
信号ーS2outは低い論理レベルに下げられる。この低
い論理レベルは、電流がフライバック・ダイオード12
8を流れていることそしてモータ増幅器108が現在ス
テートS2にあることを示す。論理出力信号ーS2out
は、各PWMサイクルのステートS2の間低い論理レベ
ルに留まるが、他の全ての時は高レベルである。
【0058】しかしながら、3つ全ての電機子端子φ
A、φB及びφCが大地電位の下の0.5Vbeよりも正
ならば、3つのトランジスタ160、162及び164
のそれぞれはオフにバイアスされる。かくしてトランジ
スタ160、162及び164のどれもが導通せず、そ
して電流が電流源170から上記3つの端子φA、φB
及びφCに流れない。従って、端子172の電圧は増大
し、これにより出力信号ーS2outは高い論理レベルに
引き上げられる。出力ーS2outにおける高い論理レベ
ルは、フライバック・ダイオード128に電流が流れて
いないことを示す。この状態は、次の2つの条件の一方
の間生じる。(A)増幅器108がアイドル・ステート
S3に入りそして電流が流れず、この場合第2サンプル
・ホールド回路138は傾斜電圧Vrampの終了前にクロ
ックされそしてスケーリング・ファクター(1ーD3)
が1/2・T1時にipilotに印加される。(B)次のPW
Mサイクルが開始され、電流がPWMスイッチ130及
びパワー装置134を流れている。これらの条件のもと
に、増幅器108はステートS2からステートS1へ直
接的に変わりそしてDCM動作はない。T2検出ブロッ
ク136により発生される出力信号ーS2outは、次の
PWMサイクルの開始の後に生じそしてPWM増幅器1
08の動作に影響を与えない。かくして式(3)に示さ
れるスケーリング・ファクター(1ーD3)は1に等し
くなりそして出力信号は変化しない。かくして、DCM
動作がない場合には、電流測定システム100に対する
電流の矯正は行われない。
A、φB及びφCが大地電位の下の0.5Vbeよりも正
ならば、3つのトランジスタ160、162及び164
のそれぞれはオフにバイアスされる。かくしてトランジ
スタ160、162及び164のどれもが導通せず、そ
して電流が電流源170から上記3つの端子φA、φB
及びφCに流れない。従って、端子172の電圧は増大
し、これにより出力信号ーS2outは高い論理レベルに
引き上げられる。出力ーS2outにおける高い論理レベ
ルは、フライバック・ダイオード128に電流が流れて
いないことを示す。この状態は、次の2つの条件の一方
の間生じる。(A)増幅器108がアイドル・ステート
S3に入りそして電流が流れず、この場合第2サンプル
・ホールド回路138は傾斜電圧Vrampの終了前にクロ
ックされそしてスケーリング・ファクター(1ーD3)
が1/2・T1時にipilotに印加される。(B)次のPW
Mサイクルが開始され、電流がPWMスイッチ130及
びパワー装置134を流れている。これらの条件のもと
に、増幅器108はステートS2からステートS1へ直
接的に変わりそしてDCM動作はない。T2検出ブロッ
ク136により発生される出力信号ーS2outは、次の
PWMサイクルの開始の後に生じそしてPWM増幅器1
08の動作に影響を与えない。かくして式(3)に示さ
れるスケーリング・ファクター(1ーD3)は1に等し
くなりそして出力信号は変化しない。かくして、DCM
動作がない場合には、電流測定システム100に対する
電流の矯正は行われない。
【0059】低論理レベルから高論理レベルへ出力信号
ーS2outが変化し、そしてこれがアイドル・ステート
S3の開始により行われると、遷移即ち変化はステート
S2の終了を示すことに注目されたい。ステートS2の
終了はアイドル・ステートS3の開始と同じである。そ
の理由は、アイドル・ステートS3がステートS2の終
了時に開始されるからである。アイドル・ステートS3
の開始時を直接測定するのは不可能である。その理由
は、これがアイドル・ステートであり、測定するパラメ
ータがないからである。
ーS2outが変化し、そしてこれがアイドル・ステート
S3の開始により行われると、遷移即ち変化はステート
S2の終了を示すことに注目されたい。ステートS2の
終了はアイドル・ステートS3の開始と同じである。そ
の理由は、アイドル・ステートS3がステートS2の終
了時に開始されるからである。アイドル・ステートS3
の開始時を直接測定するのは不可能である。その理由
は、これがアイドル・ステートであり、測定するパラメ
ータがないからである。
【0060】DCM動作に対するT2検出ブロック13
6の閾値比較器158に関連するタイミング・ダイアグ
ラムは、図7に示されている。3つの連続的なPWMサ
イクルTPWMが示されている。図7の(a)に示される
機能は、固定周波数のPWM発生器112のリニア傾斜
電圧即ちタイミング傾斜Vrampを含む。傾斜電圧Vramp
のレンジは零及び基準電圧Vrefの間であることに注目
されたい。傾斜電圧Vrampに重ねられているのは、PW
M入力制御電圧を表すVinとして示されている点線であ
る。Vinは時間と共に増加しこれにより各連続するPW
Mサイクルは次第に広くなるパルス幅及び次第に高くな
る平均電機子電流を有する。図7の(b)は、各連続す
るPWMサイクルの間の電機子電流(iload)の理想的
な立ち上がり及び立ち下がりを示す。第3PWMサイク
ルに於けるiloadは、CCM動作の閾値まで上昇してい
ることに注目されたい。従って、アイドル・ステートS
3は存在しない。
6の閾値比較器158に関連するタイミング・ダイアグ
ラムは、図7に示されている。3つの連続的なPWMサ
イクルTPWMが示されている。図7の(a)に示される
機能は、固定周波数のPWM発生器112のリニア傾斜
電圧即ちタイミング傾斜Vrampを含む。傾斜電圧Vramp
のレンジは零及び基準電圧Vrefの間であることに注目
されたい。傾斜電圧Vrampに重ねられているのは、PW
M入力制御電圧を表すVinとして示されている点線であ
る。Vinは時間と共に増加しこれにより各連続するPW
Mサイクルは次第に広くなるパルス幅及び次第に高くな
る平均電機子電流を有する。図7の(b)は、各連続す
るPWMサイクルの間の電機子電流(iload)の理想的
な立ち上がり及び立ち下がりを示す。第3PWMサイク
ルに於けるiloadは、CCM動作の閾値まで上昇してい
ることに注目されたい。従って、アイドル・ステートS
3は存在しない。
【0061】Vphaseのグラフは図7の(c)に示され
ている。Vphaseは、位相端子φA、φB若しくはφC
の一つにおいて測定されそして電源の大地電位を基準電
位とされているモータ電機子の誘導負荷の電圧のプロッ
トである。このグラフにステートS1、ステートS2及
びアイドル・ステートS3が示されていることに注目さ
れたい。選択された位相端子はステートS1の間高電圧
レイルに接続されそしてステートS2の間フライバック
・ダイオード128を介して低電圧(大地電位)レイル
に接続される。アイドル・ステートS3の間、この位相
端子は実質的にオープン回路であり、そしてその電圧
は、負荷インダクタンス及びパワー増幅器の寄生キャパ
シタンスの間の相互作用により支配される減衰発振であ
る。このリンギング効果は、もしもこれの振幅が閾値比
較器158の1/2・Vbeを越えるならば、ステートS
2の終了の後に出力信号ーS2outを再びトリガする。
ている。Vphaseは、位相端子φA、φB若しくはφC
の一つにおいて測定されそして電源の大地電位を基準電
位とされているモータ電機子の誘導負荷の電圧のプロッ
トである。このグラフにステートS1、ステートS2及
びアイドル・ステートS3が示されていることに注目さ
れたい。選択された位相端子はステートS1の間高電圧
レイルに接続されそしてステートS2の間フライバック
・ダイオード128を介して低電圧(大地電位)レイル
に接続される。アイドル・ステートS3の間、この位相
端子は実質的にオープン回路であり、そしてその電圧
は、負荷インダクタンス及びパワー増幅器の寄生キャパ
シタンスの間の相互作用により支配される減衰発振であ
る。このリンギング効果は、もしもこれの振幅が閾値比
較器158の1/2・Vbeを越えるならば、ステートS
2の終了の後に出力信号ーS2outを再びトリガする。
【0062】閾値比較器158の出力信号ーS2outは
図7の(d)に示されている。出力信号ーS2outはス
テートS2の間低レベルであり、そしてステートS1及
びアイドル・ステートS3の間高レベルである。
図7の(d)に示されている。出力信号ーS2outはス
テートS2の間低レベルであり、そしてステートS1及
びアイドル・ステートS3の間高レベルである。
【0063】出力信号ーS2outは、図7の(c)に示
されるVphaseが、ーVbe/2閾値を横切る毎にステー
トを変化する。各サイクルに於ける閾値比較器の出力信
号ーS2outの低いレベルから高いレベルへの第1番目
の変化は、ステートS2及びアイドル・ステートS3の
時刻間の境界を示す。これはアイドル・ステートS3の
開始を合図するので、興味深いエベントである。特定な
PWMサイクルの開始及び終了並びにステートS2及び
アイドル・ステートS3時刻の間の変化即ち遷移を含む
他のエベントは、PWMタイミング回路から直接的に得
られる。
されるVphaseが、ーVbe/2閾値を横切る毎にステー
トを変化する。各サイクルに於ける閾値比較器の出力信
号ーS2outの低いレベルから高いレベルへの第1番目
の変化は、ステートS2及びアイドル・ステートS3の
時刻間の境界を示す。これはアイドル・ステートS3の
開始を合図するので、興味深いエベントである。特定な
PWMサイクルの開始及び終了並びにステートS2及び
アイドル・ステートS3時刻の間の変化即ち遷移を含む
他のエベントは、PWMタイミング回路から直接的に得
られる。
【0064】図6に示される端子172の電圧が増大す
ると、閾値比較器の出力信号ーS2outは、高い論理レ
ベルに引き上げられる。このエベントは、ステートS2
の終了及びアイドル・ステートS3の開始を示す。この
高い論理信号は、図1及び図5の(a)に示されるよう
に、第2電流モード・サンプル・ホールド回路138を
クロックするのに使用される。
ると、閾値比較器の出力信号ーS2outは、高い論理レ
ベルに引き上げられる。このエベントは、ステートS2
の終了及びアイドル・ステートS3の開始を示す。この
高い論理信号は、図1及び図5の(a)に示されるよう
に、第2電流モード・サンプル・ホールド回路138を
クロックするのに使用される。
【0065】矯正回路104の第2サンプル・ホールド
回路138は、図3の(a)のパイロット電流検出回路
102の第1電流モード・サンプル・ホールド回路11
4と同じである。第2サンプル・ホールド回路138
は、ステートS2の終了時にリニア傾斜電流Iramp(こ
れは基準電流Irefにスケールされる)をサンプルす
る。ステートS2の終了及びアイドル・ステートS3の
開始を合図するために第2サンプル・ホールド回路13
8をクロックするのに利用される信号は、図6に示され
る閾値比較器158により与えられる。
回路138は、図3の(a)のパイロット電流検出回路
102の第1電流モード・サンプル・ホールド回路11
4と同じである。第2サンプル・ホールド回路138
は、ステートS2の終了時にリニア傾斜電流Iramp(こ
れは基準電流Irefにスケールされる)をサンプルす
る。ステートS2の終了及びアイドル・ステートS3の
開始を合図するために第2サンプル・ホールド回路13
8をクロックするのに利用される信号は、図6に示され
る閾値比較器158により与えられる。
【0066】第2サンプル・ホールド回路138の出力
は、図5の(a)に示されるように、基準電流Irefと
スケーリング・ファクタ(1ーD3)との積である。ア
イドル・ステートS3におけるデュティー・サイクルD
3の時間(fraction)は、アイドル・ステート
S3の開始が判るので計算により求められる。矯正回路
の出力信号(1ーD3)Irefは次いで、図1に示され
る乗算回路106に与えられる。
は、図5の(a)に示されるように、基準電流Irefと
スケーリング・ファクタ(1ーD3)との積である。ア
イドル・ステートS3におけるデュティー・サイクルD
3の時間(fraction)は、アイドル・ステート
S3の開始が判るので計算により求められる。矯正回路
の出力信号(1ーD3)Irefは次いで、図1に示され
る乗算回路106に与えられる。
【0067】図1に示される乗算回路106は、1/2・
T1におけるパイロット電流ipilotをスケーリング・フ
ァクタ(1ーD3)によりスケールするために使用され
る。これを行うために周知のアナログ乗算回路を使用す
ることが出来る。この用途のために適切な乗算回路は、
ギルバート・トランスリニア・コントロルドーカスケー
ド・マルチプライアである。このマルチプライア即ち乗
算器は、高い帯域幅、簡略性及び電流モード動作を示
す。図1に示されているように、乗算回路106は、第
1サンプル・ホールド回路114から入力iin(例えば
1/2・T1におけるパイロット電流ipilot)を、外部電
流源から入力基準電流Irefを、そして第2サンプル・
ホールド回路138から入力KIrefを受け取る。乗算
回路106からの出力信号はKiinである。iin入力に
対して1/2・T1におけるパイロット電流ipilotを使用
しそして係数Kとして(1ーD3)を使用することによ
り、1/2・T1における(1ーD3)ipilotの所望の結
果が達成される。
T1におけるパイロット電流ipilotをスケーリング・フ
ァクタ(1ーD3)によりスケールするために使用され
る。これを行うために周知のアナログ乗算回路を使用す
ることが出来る。この用途のために適切な乗算回路は、
ギルバート・トランスリニア・コントロルドーカスケー
ド・マルチプライアである。このマルチプライア即ち乗
算器は、高い帯域幅、簡略性及び電流モード動作を示
す。図1に示されているように、乗算回路106は、第
1サンプル・ホールド回路114から入力iin(例えば
1/2・T1におけるパイロット電流ipilot)を、外部電
流源から入力基準電流Irefを、そして第2サンプル・
ホールド回路138から入力KIrefを受け取る。乗算
回路106からの出力信号はKiinである。iin入力に
対して1/2・T1におけるパイロット電流ipilotを使用
しそして係数Kとして(1ーD3)を使用することによ
り、1/2・T1における(1ーD3)ipilotの所望の結
果が達成される。
【0068】図1に示される乗算回路106の出力信号
は、全ての動作ステートのもとでの真の平均電機子電流
を表す。これは、この測定が行われたPWMサイクルの
時刻T2及び次のPWMサイクルの時刻1/2・T1の間有
効である。これは、第3電流モード・サンプル・ホール
ド回路174により全PWMサイクルに亘り保持される
ことが出来る。第3サンプル・ホールド回路174は、
第1及び第2サンプル・ホールド回路114及び138
と同じである。2つの入力がこの第3サンプル・ホール
ド回路174により受け取られる。一つの入力は、乗算
回路106からの真の平均電機子電流(例えば1/2・T1
における(1ーD3)ipilot信号)であり、そして他
はPWM発生器112からのクロック・タイミング信号
である。第3サンプル・ホールド回路174は各PWM
サイクルの開始時にクロックされ、そして先行の全PW
Mサイクルに亘りスケールされた平均電機子電流を表す
電流測定システム出力電流を発生する。この電流測定シ
ステム出力電流は、フィルタされそして電流測定システ
ム100内のエラー制御ブロック(図示せず)で使用さ
れる。
は、全ての動作ステートのもとでの真の平均電機子電流
を表す。これは、この測定が行われたPWMサイクルの
時刻T2及び次のPWMサイクルの時刻1/2・T1の間有
効である。これは、第3電流モード・サンプル・ホール
ド回路174により全PWMサイクルに亘り保持される
ことが出来る。第3サンプル・ホールド回路174は、
第1及び第2サンプル・ホールド回路114及び138
と同じである。2つの入力がこの第3サンプル・ホール
ド回路174により受け取られる。一つの入力は、乗算
回路106からの真の平均電機子電流(例えば1/2・T1
における(1ーD3)ipilot信号)であり、そして他
はPWM発生器112からのクロック・タイミング信号
である。第3サンプル・ホールド回路174は各PWM
サイクルの開始時にクロックされ、そして先行の全PW
Mサイクルに亘りスケールされた平均電機子電流を表す
電流測定システム出力電流を発生する。この電流測定シ
ステム出力電流は、フィルタされそして電流測定システ
ム100内のエラー制御ブロック(図示せず)で使用さ
れる。
【0069】図6に示される位相端子入力φA、φB若
しくはφCが、トランジスタ160、162及び164
のそれぞれのベースーエミッタ接合をブレーク・ダウン
するに十分に高い電圧を保持しうることは当業者により
明らかである。又、電機子電流がステートS2のD2の
終了時にきれいに停止せず、負荷のインダクタンス及び
漂遊キャパシタンスにより制御される減衰発振を示すこ
とが当業者により明かである。更に、出力信号ーS2
out上の負荷及び浮遊キャパシタンスが、閾値比較器1
58の応答時間を遅くさせてこれの目的を阻害する。従
って、論理オア比較器158に対するこれらの問題を解
決するための論理回路が図8に示され以下これについて
説明する。この論理回路を参照番号200で示しそして
この回路200は、浮遊容量に起因して生じるブレーク
・ダウン、タイミング及び発振の問題点を解決する。
しくはφCが、トランジスタ160、162及び164
のそれぞれのベースーエミッタ接合をブレーク・ダウン
するに十分に高い電圧を保持しうることは当業者により
明らかである。又、電機子電流がステートS2のD2の
終了時にきれいに停止せず、負荷のインダクタンス及び
漂遊キャパシタンスにより制御される減衰発振を示すこ
とが当業者により明かである。更に、出力信号ーS2
out上の負荷及び浮遊キャパシタンスが、閾値比較器1
58の応答時間を遅くさせてこれの目的を阻害する。従
って、論理オア比較器158に対するこれらの問題を解
決するための論理回路が図8に示され以下これについて
説明する。この論理回路を参照番号200で示しそして
この回路200は、浮遊容量に起因して生じるブレーク
・ダウン、タイミング及び発振の問題点を解決する。
【0070】この論理回路200は、入力保護セクショ
ン202を含み、そしてこれは、閾値比較器158のト
ランジスタ160、162及び164を巻線端子φA、
φB若しくはφCから絶縁する働きをする。このこと
は、3つの巻線端子φA、φB若しくはφCのそれぞれ
を高電圧Nチャネル・エンハンスメント・モードのFE
Tゲート204に接続することにより行われる。各エン
ハンスメント・モードのFETゲート204のソース電
極は、閾値比較器158の入力を駆動する。各FETゲ
ート204のゲート電極は、このFETゲート204の
閾値よりも高い値の正の固定電圧(Vbias)に接続され
ている。かくして各FETゲート204は通常導通して
いる。電機子巻線端子φA、φB若しくはφCの任意の
一つが大地電位にほぼ等しいか若しくはこれよりも低く
なると、これに対応するFETゲート204が導通しそ
してこれの巻線電圧を閾値比較器158に通過する。巻
線電圧が正になるにつれて、直列FETゲート204の
ゲートーソース電圧はこれの閾値よりも下になり、そし
てFETゲート204はカット・オフになる。この動作
は、対応するトランジスタ160、162及び164の
ベースーエミッタ接合が逆方向にブレーク・ダウンする
ことを防止する。各トランジスタ160、162及び1
64のエミッタ電極と大地電位との間に接続されている
Pチャンネル・エンハンスメント・モードFETゲート
206は、直列FETゲート204から大地電位に漏洩
する電流を流す働きをする。この構成は、トランジスタ
160、162及び164のエミッターベース電圧がこ
れらの逆方向のブレーク・ダウン閾値に向かって増大す
ることを防止する。
ン202を含み、そしてこれは、閾値比較器158のト
ランジスタ160、162及び164を巻線端子φA、
φB若しくはφCから絶縁する働きをする。このこと
は、3つの巻線端子φA、φB若しくはφCのそれぞれ
を高電圧Nチャネル・エンハンスメント・モードのFE
Tゲート204に接続することにより行われる。各エン
ハンスメント・モードのFETゲート204のソース電
極は、閾値比較器158の入力を駆動する。各FETゲ
ート204のゲート電極は、このFETゲート204の
閾値よりも高い値の正の固定電圧(Vbias)に接続され
ている。かくして各FETゲート204は通常導通して
いる。電機子巻線端子φA、φB若しくはφCの任意の
一つが大地電位にほぼ等しいか若しくはこれよりも低く
なると、これに対応するFETゲート204が導通しそ
してこれの巻線電圧を閾値比較器158に通過する。巻
線電圧が正になるにつれて、直列FETゲート204の
ゲートーソース電圧はこれの閾値よりも下になり、そし
てFETゲート204はカット・オフになる。この動作
は、対応するトランジスタ160、162及び164の
ベースーエミッタ接合が逆方向にブレーク・ダウンする
ことを防止する。各トランジスタ160、162及び1
64のエミッタ電極と大地電位との間に接続されている
Pチャンネル・エンハンスメント・モードFETゲート
206は、直列FETゲート204から大地電位に漏洩
する電流を流す働きをする。この構成は、トランジスタ
160、162及び164のエミッターベース電圧がこ
れらの逆方向のブレーク・ダウン閾値に向かって増大す
ることを防止する。
【0071】論理オア閾値比較器158は、図6に示さ
れているのと同じである。一つのNPNトランジスタ1
60、162及び164は、誘導負荷の端子φA、φB
若しくはφCをモニタする。各トランジスタ160、1
62及び164のベース電極は、節点166を介して固
定電源に接続されている。固定電源の値は、この場合1/
2・Vbeに等しく選択されている。各トランジスタ16
0、162及び164は、対応する巻線端子φA、φB
若しくはφCが、ー1/2・Vbeよりも正であるときにオ
フにバイアスされる。しかしながら、巻線端子φA、φ
B若しくはφCがー1/2・Vbeよりも負になると、対応
するトランジスタ160、162若しくは164が付勢
されて、共通線168の共通コレクタ節点を大地電位に
引き上げる。この事柄はステートS2の間のみに生じ
る。
れているのと同じである。一つのNPNトランジスタ1
60、162及び164は、誘導負荷の端子φA、φB
若しくはφCをモニタする。各トランジスタ160、1
62及び164のベース電極は、節点166を介して固
定電源に接続されている。固定電源の値は、この場合1/
2・Vbeに等しく選択されている。各トランジスタ16
0、162及び164は、対応する巻線端子φA、φB
若しくはφCが、ー1/2・Vbeよりも正であるときにオ
フにバイアスされる。しかしながら、巻線端子φA、φ
B若しくはφCがー1/2・Vbeよりも負になると、対応
するトランジスタ160、162若しくは164が付勢
されて、共通線168の共通コレクタ節点を大地電位に
引き上げる。この事柄はステートS2の間のみに生じ
る。
【0072】固定電圧発生ブロック208は、閾値比較
器158のトランジスタ160、162及び164の順
方向のベースーエミッタ効果の半分の電圧、即ち1/2・
Vbeを発生する。閾値トランジスタ160、162及び
164と同様な高利得トランジスタ210のベース電極
は、抵抗212及び214から成る電圧ディバイダによ
りバイアスされる。抵抗214の抵抗値は、抵抗212
の値の倍である。電圧ディバイダの抵抗212及び21
4はトランジスタ210のコレクタ及びエミッタの間に
接続されている。トランジスタ210のコレクタ電圧は
かくして、Vbeの値の3/2になる。トランジスタ21
0と同じトランジスタ216は、エミッタ・フォロワと
して働く。トランジスタ216は、トランジスタ210
の3/2Vbeコレクタ電圧から電圧Vbeを引く。この設
計により、閾値比較器158の節点166に電圧Vbe/
2の低インピーダンス電源を与える。各トランジスタ2
10及び216は定電流源215及び217のそれぞれ
を介して正の論理電源Vddに接続されている。抵抗21
8は、トランジスタ210の出力を低インピーダンスに
維持するようにエミッタ・フォロワ・トランジスタ21
6をバイアスする。コンデンサ220は、高い周波数の
過渡信号を大地電位に通過させそして低インピーダンス
通路を高周波数に対して維持する。
器158のトランジスタ160、162及び164の順
方向のベースーエミッタ効果の半分の電圧、即ち1/2・
Vbeを発生する。閾値トランジスタ160、162及び
164と同様な高利得トランジスタ210のベース電極
は、抵抗212及び214から成る電圧ディバイダによ
りバイアスされる。抵抗214の抵抗値は、抵抗212
の値の倍である。電圧ディバイダの抵抗212及び21
4はトランジスタ210のコレクタ及びエミッタの間に
接続されている。トランジスタ210のコレクタ電圧は
かくして、Vbeの値の3/2になる。トランジスタ21
0と同じトランジスタ216は、エミッタ・フォロワと
して働く。トランジスタ216は、トランジスタ210
の3/2Vbeコレクタ電圧から電圧Vbeを引く。この設
計により、閾値比較器158の節点166に電圧Vbe/
2の低インピーダンス電源を与える。各トランジスタ2
10及び216は定電流源215及び217のそれぞれ
を介して正の論理電源Vddに接続されている。抵抗21
8は、トランジスタ210の出力を低インピーダンスに
維持するようにエミッタ・フォロワ・トランジスタ21
6をバイアスする。コンデンサ220は、高い周波数の
過渡信号を大地電位に通過させそして低インピーダンス
通路を高周波数に対して維持する。
【0073】スピード・アップ・バッファと呼ばれるバ
ッファ・ブロック222は、共通線168上の閾値比較
器158の論理出力に能動負荷を与え、そしてこの出力
信号を他の回路において使用するためのバッファとして
働く。閾値比較器158の出力節点即ち共通線168
は、電流源170でバイアスされている。かくして、出
力節点168の立ち上がり時間は、漂遊キャパシタンス
により増大される。バッファ・ブロック222内のエミ
ッタ接地トランジスタ増幅器224のベース電極を駆動
することにより、緩やかに動く閾値比較器の出力信号
は、急速に動作する電流出力信号のように働く。閾値比
較器158の出力信号の電圧レンジは、大地電位と+V
beとの間にクランプされ、漂遊キャパシタンスが信号の
立ち上がりを遅延することを最小にする。
ッファ・ブロック222は、共通線168上の閾値比較
器158の論理出力に能動負荷を与え、そしてこの出力
信号を他の回路において使用するためのバッファとして
働く。閾値比較器158の出力節点即ち共通線168
は、電流源170でバイアスされている。かくして、出
力節点168の立ち上がり時間は、漂遊キャパシタンス
により増大される。バッファ・ブロック222内のエミ
ッタ接地トランジスタ増幅器224のベース電極を駆動
することにより、緩やかに動く閾値比較器の出力信号
は、急速に動作する電流出力信号のように働く。閾値比
較器158の出力信号の電圧レンジは、大地電位と+V
beとの間にクランプされ、漂遊キャパシタンスが信号の
立ち上がりを遅延することを最小にする。
【0074】トランジスタ増幅器224のコレクタ電極
は、標準的な論理インバータ226及びCMOS・FE
T228のゲート電極の両方を駆動する。論理インバー
タ226は閾値比較器158からの信号を更にバッファ
する。CMOS・FET228は正帰還増幅器としてト
ランジスタ増幅器224に接続されている。インバータ
226及びFET228の両方は、それぞれ定電流源2
30及び232を介して正の電源Vddに接続されてい
る。閾値比較器158の出力信号が、トランジスタ16
0、162若しくは164の少なくとも一つのより降下
されると、CMOS・FET228は、出力節点即ち共
通線168に余分(エキストラ)電流を供給する。トラ
ンジスタ160、162及び164がステートS2の時
間の終了時にターン・オフし始めると、このエキストラ
電流が、比較器158の出力節点上の電圧の急速な引き
上げを助ける。比較器158の出力信号が+Vbeに到達
すると、トランジスタ増幅器224はターン・オンして
FET228のゲートを引き下げそしてこのエキストラ
電流の供給をターン・オフする。これにより電力消費が
減少されそしてトランジスタ160、162及び164
は、次のステートS2の開始時に比較器出力節点の電圧
を急速に引き下げる。かくして、バッファ・ブロック2
22は、閾値比較器158の電圧スイングを1ダイオー
ド順方向電圧降下に制限し、寄生回路キャパシタンスの
効果を制限し、そして入力に於ける過渡時間を減少する
正帰還ローディング方式を実現する。
は、標準的な論理インバータ226及びCMOS・FE
T228のゲート電極の両方を駆動する。論理インバー
タ226は閾値比較器158からの信号を更にバッファ
する。CMOS・FET228は正帰還増幅器としてト
ランジスタ増幅器224に接続されている。インバータ
226及びFET228の両方は、それぞれ定電流源2
30及び232を介して正の電源Vddに接続されてい
る。閾値比較器158の出力信号が、トランジスタ16
0、162若しくは164の少なくとも一つのより降下
されると、CMOS・FET228は、出力節点即ち共
通線168に余分(エキストラ)電流を供給する。トラ
ンジスタ160、162及び164がステートS2の時
間の終了時にターン・オフし始めると、このエキストラ
電流が、比較器158の出力節点上の電圧の急速な引き
上げを助ける。比較器158の出力信号が+Vbeに到達
すると、トランジスタ増幅器224はターン・オンして
FET228のゲートを引き下げそしてこのエキストラ
電流の供給をターン・オフする。これにより電力消費が
減少されそしてトランジスタ160、162及び164
は、次のステートS2の開始時に比較器出力節点の電圧
を急速に引き下げる。かくして、バッファ・ブロック2
22は、閾値比較器158の電圧スイングを1ダイオー
ド順方向電圧降下に制限し、寄生回路キャパシタンスの
効果を制限し、そして入力に於ける過渡時間を減少する
正帰還ローディング方式を実現する。
【0075】図8に示されるように、論理回路200の
出力信号は、論理インバータ226により生ぜられる。
ーS2outとして示されている出力信号は、トランジス
タ160、162及び164のそれぞれがオフにバイア
スされるときに高い論理信号である。このことは、巻線
端子φA、φB及びφCのそれぞれがー1/2・Vbeより
も正であるときに生じる。同様に、出力信号ーS2out
は、トランジスタ160、162若しくは164の一つ
が導通しているときに低レベルの信号である。この状態
は、巻線端子φA、φB若しくはφCの少なくとも一つ
がー1/2・Vbeよりも負であるときに生じる。これらの
状態のもとでは、対応するトランジスタ160、162
若しくは164が、共通線168の共通節点を大地電位
に引っ張る。この事柄はステートS2の間だけ生じる。
論理回路200の出力信号ーS2outは、ステートS2
の終了及びアイドル・ステートS3の開始を識別するの
に利用される。
出力信号は、論理インバータ226により生ぜられる。
ーS2outとして示されている出力信号は、トランジス
タ160、162及び164のそれぞれがオフにバイア
スされるときに高い論理信号である。このことは、巻線
端子φA、φB及びφCのそれぞれがー1/2・Vbeより
も正であるときに生じる。同様に、出力信号ーS2out
は、トランジスタ160、162若しくは164の一つ
が導通しているときに低レベルの信号である。この状態
は、巻線端子φA、φB若しくはφCの少なくとも一つ
がー1/2・Vbeよりも負であるときに生じる。これらの
状態のもとでは、対応するトランジスタ160、162
若しくは164が、共通線168の共通節点を大地電位
に引っ張る。この事柄はステートS2の間だけ生じる。
論理回路200の出力信号ーS2outは、ステートS2
の終了及びアイドル・ステートS3の開始を識別するの
に利用される。
【0076】漂遊キャパスタンスにより負荷端子の電圧
はアイドル・ステートS3の間発振する。もしも振幅の
スイングが十分に大きいと、この発振は、閾値比較器1
58をPWMサイクルの間何回もトリガする。ラッチ・
ブロック234が、比較器158に接続されるバッファ
・ブロック222の出力に追加されることが出来、その
結果PWMサイクル当たり最初の正の遷移即ち変化のみ
が検出される。図8において、ラッチ・ブロック234
は、論理インバータ226の出力に接続されて示されて
いる。図1に示されているPWM回路112により与え
られるクロック信号S1は、各PWMサイクルの終了時
にラッチをクリアするために使用される。ラッチ・ブロ
ック234の出力信号S3outは、アイドル・ステート
S3の間真(true)である。
はアイドル・ステートS3の間発振する。もしも振幅の
スイングが十分に大きいと、この発振は、閾値比較器1
58をPWMサイクルの間何回もトリガする。ラッチ・
ブロック234が、比較器158に接続されるバッファ
・ブロック222の出力に追加されることが出来、その
結果PWMサイクル当たり最初の正の遷移即ち変化のみ
が検出される。図8において、ラッチ・ブロック234
は、論理インバータ226の出力に接続されて示されて
いる。図1に示されているPWM回路112により与え
られるクロック信号S1は、各PWMサイクルの終了時
にラッチをクリアするために使用される。ラッチ・ブロ
ック234の出力信号S3outは、アイドル・ステート
S3の間真(true)である。
【0077】かくして、本発明は、特定な用途のための
特定な実施例を参照して説明された。
特定な実施例を参照して説明された。
【0078】本発明は、PWM駆動される3相ブラシレ
スリール・モータに関して説明したが、本発明の電流測
定システム100は、例えばスイッチング・パワー・サ
プライのようなPWM回路で誘導負荷を駆動する他の回
路に使用されることが出来る。
スリール・モータに関して説明したが、本発明の電流測
定システム100は、例えばスイッチング・パワー・サ
プライのようなPWM回路で誘導負荷を駆動する他の回
路に使用されることが出来る。
【0079】
【発明の効果】本発明は、PWM増幅器のDCM動作の
間のアイドル・ステートS3を保証して真のモータ電機
子電流を測定を確実に行うシステムを実現する。
間のアイドル・ステートS3を保証して真のモータ電機
子電流を測定を確実に行うシステムを実現する。
【図1】連続導通モード及び非連続導通モードの両方の
間インダクタの平均電流を測定するパイロット電流検出
回路及び矯正回路を示す電流測定装置のブロック図であ
る。
間インダクタの平均電流を測定するパイロット電流検出
回路及び矯正回路を示す電流測定装置のブロック図であ
る。
【図2】連続導通モード及び非連続導通モードの両方の
間の、スイッチ・モード・パワー増幅器の両端に接続さ
れるインダクタの代表的な電機子電流及びパイロット電
流対時間のプロットを示す図である。
間の、スイッチ・モード・パワー増幅器の両端に接続さ
れるインダクタの代表的な電機子電流及びパイロット電
流対時間のプロットを示す図である。
【図3】連続導通モードの間のインダクタの平均電流を
測定するパイロット電流測定回路を概略的に示し、そし
てパイロット電流測定回路に関連する多様なパラメータ
相互間のタイミング関係を示す図である。
測定するパイロット電流測定回路を概略的に示し、そし
てパイロット電流測定回路に関連する多様なパラメータ
相互間のタイミング関係を示す図である。
【図4】パイロット電流検出回路で使用されるパイロッ
ト検出回路の概略的な回路を示す図である。
ト検出回路の概略的な回路を示す図である。
【図5】図1の矯正回路の特に傾斜信号発生器を詳細に
示し、そして矯正回路の関連する種々なパラメータ相互
間のタイミング関係を示す図である。
示し、そして矯正回路の関連する種々なパラメータ相互
間のタイミング関係を示す図である。
【図6】複数のトランジスタが複数の誘導端子をモニタ
する図1の電流測定システムのフライバック検出回路を
概略的に示す図である。
する図1の電流測定システムのフライバック検出回路を
概略的に示す図である。
【図7】図6のフライバック検出回路に関連する種々な
パラメータ相互間のタイミング関係を示す図である。
パラメータ相互間のタイミング関係を示す図である。
【図8】保護セクション、比較セクション、固定電圧発
生セクション及び出力セクションを示すフライバック検
出回路の概略図である。
生セクション及び出力セクションを示すフライバック検
出回路の概略図である。
100・・・電流測定システム 102・・・パイロット電流検出回路 104・・・矯正回路 106・・・乗算回路 108・・・モータ及び増幅器 110・・・パイロット感知回路 112・・・パルス幅変調器 114・・・第1電流モード・サンプル・ホールド回路 120・・・傾斜信号発生回路 136・・・T2検出ブロック 138・・・第2電流モード・サンプル・ホールド回路 174・・・第3電流モード・サンプル・ホールド回路
Claims (10)
- 【請求項1】誘導負荷に電流が流れる第1時間間隔T1
及び上記誘導負荷がアイドル状態にある第2時間間隔T
2を含む時間間隔Tに亘り上記誘導負荷に間欠的に流れ
る電流を測定する装置において、 上記時間間隔Tの間の上記誘導負荷を流れる電流を感知
してこれに応答して第1信号を生じる第1手段と、 スケーリング・ファクタを表す第2信号を生じる第2手
段と、 上記第1信号及び上記第2信号を組み合わせて上記誘導
負荷を流れる電流を表す第3信号を生じる第3手段とを
有する上記電流測定装置。 - 【請求項2】上記第1手段はパイロット電流検出回路を
含むことを特徴とする請求項1の電流測定装置。 - 【請求項3】上記誘導負荷は、PWM駆動される誘導負
荷であることを特徴とする請求項1の電流測定装置。 - 【請求項4】上記第1手段は、上記第1時間間隔T1の
間上記誘導負荷に流れる平均電流を感知することを特徴
とする請求項1の電流測定装置。 - 【請求項5】上記電流を測定する第1手段は、パルス幅
変調器によりクロックされた時に上記電流をサンプルす
る第1サンプル・ホールド回路を含むことを特徴とする
請求項1の電流測定装置。 - 【請求項6】上記第2手段は矯正回路を含むことを特徴
とする請求項1の電流測定回路。 - 【請求項7】上記第2手段は、閾値比較器によりクロッ
クされた時に上記第2信号を発生する第2サンプル・ホ
ールド回路を含むことを特徴とする請求項1の電流測定
装置。 - 【請求項8】上記第2手段は、上記第1時間間隔T1か
ら上記第2時間間隔T2への時間遷移を示しそして上記
負荷のアイドル状態を示す論理信号を発生することを特
徴とする請求項1の電流測定装置。 - 【請求項9】上記第3手段は乗算器を含むことを特徴と
する請求項1の電流測定装置。 - 【請求項10】PWM増幅器の第1導通ステートの中間
点においてPWM駆動される誘導負荷のサイクルに亘る
平均負荷電流を検出する手段と、 上記PWM増幅器の第2導通ステートからアイドル・ス
テートへの時間遷移を示す論理信号を発生し、上記平均
負荷電流を矯正するスケーリング・ファクタを上記遷移
の時刻に発生する手段と、 上記平均電流を上記スケーリング・ファクタにより乗算
して、上記PWM駆動される誘導負荷を制御するスケー
ルされた平均負荷電流を生じる手段とを有する電流測定
装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US99219092A | 1992-12-17 | 1992-12-17 | |
US992190 | 1992-12-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07225248A JPH07225248A (ja) | 1995-08-22 |
JP2501012B2 true JP2501012B2 (ja) | 1996-05-29 |
Family
ID=25538023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5277006A Expired - Lifetime JP2501012B2 (ja) | 1992-12-17 | 1993-11-05 | 電流測定装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5436545A (ja) |
JP (1) | JP2501012B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0622592A (ja) * | 1992-07-03 | 1994-01-28 | Toshiba Corp | モータ制御回路 |
JP3329541B2 (ja) * | 1993-11-30 | 2002-09-30 | 株式会社東芝 | モータ制御装置とモータ制御方法 |
JP3354003B2 (ja) * | 1994-06-13 | 2002-12-09 | 富士通株式会社 | パルス幅制御を用いた駆動装置及び駆動方法 |
US5565123A (en) * | 1994-09-30 | 1996-10-15 | Robertshaw Controls Company | Electronic control circuit for a cooking unit employing pulse width modulation to control a radiant heating element |
JPH08237981A (ja) * | 1994-12-02 | 1996-09-13 | Lg Electron Inc | モータの速度及び位相制御装置 |
US5710495A (en) * | 1996-08-14 | 1998-01-20 | Texas Instruments Incorporated | Apparatus and method for measuring average motor current |
BR9706175A (pt) * | 1997-12-12 | 1999-09-21 | Brasil Compressores Sa | Sistema para controle de acionamento de motor elétrico. |
US6213442B1 (en) * | 1998-10-08 | 2001-04-10 | Lord Corporation | Isolation system for isolation tables and the like |
GB9920988D0 (en) * | 1999-09-07 | 1999-11-10 | Trw Lucas Varity Electric | Motor control |
US6747431B1 (en) * | 2001-08-16 | 2004-06-08 | Lexmark International, Inc. | Calibration technique for electric motor |
US6605918B2 (en) * | 2001-08-31 | 2003-08-12 | Siemens Energy & Automation | System and method for compensating the reading of noncontinuous AC sinusoidal currents |
US6735537B2 (en) | 2002-03-15 | 2004-05-11 | Motorola, Inc. | Procedure for measuring the current in each phase of a three-phase device via single current sensor |
US6949908B2 (en) * | 2003-10-06 | 2005-09-27 | Wavecrest Laboratories, Llc | Fault-tolerant electric motor control system |
US20050088134A1 (en) * | 2003-10-22 | 2005-04-28 | David Coutu | Method to reduce midrange resonance during operation of a multi-phase step motor |
US6927561B1 (en) | 2004-01-02 | 2005-08-09 | Sauer-Danfoss, Inc. | Current measuring circuit for a PWM driver and method of using the same |
US7414425B2 (en) * | 2004-05-10 | 2008-08-19 | Temic Automotive Of North America, Inc. | Damping control in a three-phase motor with a single current sensor |
EP2143196B1 (en) * | 2007-03-27 | 2018-08-15 | Danfoss Drives A/S | Method for driving a pulse width modulated controller |
JP2009081930A (ja) * | 2007-09-26 | 2009-04-16 | Jtekt Corp | モータ制御装置および電動パワーステアリング装置 |
DE102010001710A1 (de) * | 2010-02-09 | 2011-08-11 | Robert Bosch GmbH, 70469 | Verfahren zur Vorhersage der Dauer eines zukünftigen Zeitintervalls |
US8896248B2 (en) * | 2011-07-27 | 2014-11-25 | Regal Beloit America, Inc. | Methods and systems for controlling a motor |
JP5454987B2 (ja) * | 2011-12-28 | 2014-03-26 | トヨタ自動車株式会社 | 燃料電池システム |
TWI728588B (zh) * | 2019-12-11 | 2021-05-21 | 茂達電子股份有限公司 | 固定導通時間電源轉換器的電流偵測電路及方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4186334A (en) * | 1978-02-07 | 1980-01-29 | Tokyo Shibaura Denki Kabushiki Kaisha | Control systems of alternating current motors |
JPS5928148B2 (ja) * | 1978-12-30 | 1984-07-11 | ファナック株式会社 | 誘導電動機の運転制御装置 |
US4249120A (en) * | 1979-07-26 | 1981-02-03 | Mcgraw-Edison Co. | Variable speed induction motor control system |
US4496886A (en) * | 1982-11-08 | 1985-01-29 | Hewlett-Packard Company | Three state driver for inductive loads |
DE3578596D1 (de) * | 1984-04-16 | 1990-08-16 | Hitachi Ltd | Verfahren und geraet zur steuerung von pulsbreitenmodulierten wechselrichtern. |
US4611157A (en) * | 1985-02-08 | 1986-09-09 | General Electric Company | Switched reluctance motor drive operating without a shaft position sensor |
US4642543A (en) * | 1985-12-09 | 1987-02-10 | General Electric Company | Starting sequence for reluctance motor drives operating without a shaft position sensor |
FR2614481B1 (fr) * | 1987-02-13 | 1990-08-31 | Pk I | Procede de commande d'un moteur asynchrone et entrainement electrique mettant ce procede en application |
JP2934345B2 (ja) * | 1991-09-06 | 1999-08-16 | 三菱電機株式会社 | 誘導電動機の制御装置 |
US5223775A (en) * | 1991-10-28 | 1993-06-29 | Eml Research, Inc. | Apparatus and related method to compensate for torque ripple in a permanent magnet electric motor |
-
1993
- 1993-11-05 JP JP5277006A patent/JP2501012B2/ja not_active Expired - Lifetime
-
1994
- 1994-10-12 US US08/321,663 patent/US5436545A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5436545A (en) | 1995-07-25 |
JPH07225248A (ja) | 1995-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2501012B2 (ja) | 電流測定装置 | |
US6377034B1 (en) | Method and circuits for inductor current measurement in MOS switching regulators | |
US6850383B1 (en) | Disk drive comprising current sense circuitry for a voice coil motor | |
EP0580923B1 (en) | Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value | |
KR930007482B1 (ko) | 전류검출회로 | |
EP1639693B1 (en) | Dead time control in a switching circuit | |
US5204594A (en) | Circuit for providing a signal proportional to the average current flowing through coils of a motor operated in both linear and PWM modes | |
US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
US6737842B2 (en) | Method and circuits for reducing dead time and reverse recovery loss in buck regulators | |
EP0116112A1 (en) | Average current regulator for stepper motors | |
US5097403A (en) | Current sensing synchronous rectifier apparatus | |
JPH08340690A (ja) | Pwmモードにおけるモータドライバ用電流検知装置及び方法 | |
US5656897A (en) | Current sensing and control in brushless DC motors | |
JP3268365B2 (ja) | 電力増幅器のスイッチング性能を最適化する手段と方法 | |
US6747425B2 (en) | System for sharing power and signal pins on a motor controller | |
KR20000065197A (ko) | 제어루프내에서 지연과 무관한 타이밍을 가지는스위치 모드 전원공급장치 | |
JP2527875B2 (ja) | 誘導性負荷の電流検出回路 | |
US7936216B2 (en) | True current limiting | |
JP2004280452A (ja) | 電流制御回路 | |
JP2514923B2 (ja) | モ−タ制御装置 | |
US5429442A (en) | Print hammer coil current control | |
JP2511646B2 (ja) | 電源回路 | |
KR0154842B1 (ko) | 온도 보상이 되는 센스-트랜지스터 적용 전류 감지 회로 | |
JPH0311037B2 (ja) | ||
JPH0650952B2 (ja) | 制御回路 |