JP2004280452A - 電流制御回路 - Google Patents
電流制御回路 Download PDFInfo
- Publication number
- JP2004280452A JP2004280452A JP2003070751A JP2003070751A JP2004280452A JP 2004280452 A JP2004280452 A JP 2004280452A JP 2003070751 A JP2003070751 A JP 2003070751A JP 2003070751 A JP2003070751 A JP 2003070751A JP 2004280452 A JP2004280452 A JP 2004280452A
- Authority
- JP
- Japan
- Prior art keywords
- load
- voltage
- current
- control circuit
- capacitive load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
【解決手段】電圧検出器4が容量性負荷1の電圧を検出し、検出した電圧Vi2を差動増幅回路からなる制御回路5に入力する。一方、制御回路5には制御信号源6から電圧目標値Vi1が入力される。制御回路5のこれら二つの入力の差分をMOSFET3のゲートに出力する。このため、検出された容量性負荷1の電圧Vi2が制御信号源6によって指示される目標値Vi1に近づくようMOSFET3のインピーダンスが制御される。このように、起動時に流れる容量性負荷への駆動状態を監視しながらの制御がされるので、負荷に過大な電流が流れないよう制御することができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、容量性負荷の起動時に負荷に流れる電流を制御するための電流制御回路に関する。
【0002】
【従来の技術】
従来より、負荷起動時における過渡的状態を監視し、回路全体への影響を回避するための方策が種々提案されている。例えば、容量性の負荷を起動する場合や、負荷にデカップリングコンデンサを並列接続したような構成の場合には、電源投入時に容量性負荷あるいはデカップリングコンデンサに瞬間的に大電流が流れる。
【0003】
この大電流、即ち突入電流を押さえるために、直流電源及び負荷と直列に可変インピーダンス素子を配置し、可変インピーダンス素子のインピーダンスを徐々に下げるという方法が提案されている(例えば、特許文献1参照)。具体的には、可変インピーダンス素子としMOSFETを使用し、そのゲート電圧を徐々に大きくすることで出力電流を徐々に大きくしていた。かかる方法によりデカップリングコンデンサへの突入電流の発生を抑制することができる。
【0004】
【特許文献1】
特開2002―290223号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来技術の回路構成において、MOSFETにおける電力損失を低減し、負荷電流に対応した出力電流路を確保する目的で、単一のMOSFETの代わりに複数のMOSFETの並列回路を接続して使用する場合があるが、複数あるMOSFETのゲートスレショールド電圧のばらつきにより一つのMOSFETに過大な電流が流れる可能性がある。このように一つのMOSFETに過大な電流が流れれば、デカップリングコンデンサあるいは容量性負荷に突入電流が流れてしまい、突入電流を抑制するという本来の目的を達成することができないこととなる。
【0006】
そこで、本発明は、負荷起動時に過大な電流が流れることを確実に防止できるようにした電流制御回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載の発明は、容量性負荷と、直流電源と、可変インピーダンス素子とを直列に接続してなり、可変インピーダンス素子のインピーダンスを制御して負荷起動時に容量性負荷に流れる電流を制御するようにした電流制御回路において、容量性負荷の駆動状態を表す負荷駆動情報を検出するための負荷駆動情報検出手段と、容量性負荷の駆動状態の目標値を設定する負荷駆動指示手段と、負荷駆動情報をフィードバックし、負荷駆動情報が負荷駆動指示手段により設定された目標値に近づくよう可変インピーダンス素子のインピーダンスを制御するフィードバック手段とを有することを特徴としている。
【0008】
このように構成された電流制御回路では、負荷駆動情報検出手段が容量性負荷の駆動状態を表す負荷駆動情報を検出して、これをフィードバック手段にフィードバックする。フィードバック手段は、検出された負荷駆動情報が負荷駆動指示手段により設定された目標値に近づくよう可変インピーダンス素子のインピーダンスを制御する。このように、容量性負荷の起動時における負荷駆動情報を監視しながら、容量性負荷の駆動状態が目標の状態に近づくようフィードバック制御するので、起動時に流れる容量性負荷への電流を監視しながらの制御が可能となり、負荷起動時に過大な電流が流れるような事態を確実に防止することができる。
【0009】
請求項2記載の発明は、請求項1記載の電流制御回路において、容量性負荷に流れる電流がほぼ一定となるように目標値が設定されていることを特徴としている。
【0010】
容量性負荷に流れる電流の目標値をこのように設定したので、起動時に流れる容量性負荷への電流を監視しながら、その電流値がほぼ一定となるようにフィードバック制御が行われる。従って、回路の電源投入時のおける容量性負荷への突入電流などは抑制することができる。
【0011】
請求項3記載の発明は、請求項1記載の電流制御回路において、容量性負荷に流れる電流が漸増するように目標値が設定されていることを特徴としている。
【0012】
容量性負荷に流れる電流の目標値をこのように設定したので、起動時に流れる容量性負荷への電流を監視しながら、その電流値が漸増するようにフィードバック制御が行われる。従って、容量性負荷をスロースタートさせることができる。
【0013】
請求項4記載の発明は、請求項1乃至3のいずれか1項記載の電流制御回路 において、容量性負荷の電圧値を負荷駆動情報検出手段が検出することを特徴としている。
【0014】
負荷駆動情報検出手段は、容量性負荷の端子間電圧値を直接検出してもよいし、可変インピーダンス素子間の電圧を検出することで間接的に容量性負荷の端子間電圧を検出するようにしてもよい。容量性負荷の端子間電圧と可変インピーダンス素子間の電圧の和が直流電源の電源電圧に等しいので、可変インピーダンス素子間の電圧も容量性負荷の端子間電圧に対応しているからである。
【0015】
上記いずれかの方法で、負荷駆動情報検出手段は容量性負荷両端の電圧値を検出する。一方、負荷駆動指示手段は容量性負荷の目標電圧値を設定する。フィードバック手段は、容量性負荷の検出電圧値と目標電圧値との差分を制御情報として可変インピーダンス素子へ出力する。可変インピーダンス素子として、例えば、MOSFETを用いた場合には、検出電圧値と目標電圧値の差分に相当する電圧をMOSFETのゲート電圧とする。容量性負荷は徐々に充電されて電圧レベルが増加するので、例えば、容量性負荷に流れる電流をほぼ一定に維持するよう制御する場合には、負荷駆動指示手段が設定する容量性負荷の目標電圧値は、容量性負荷の充電に伴う電圧レベルの増加に対応して増加するように設定する。このようにすることでMOSFETのゲート電圧はゲートスレショールドレベルを超えた一定値に維持され、容量性負荷に流れる電流をほぼ一定に維持することができ、回路の電源投入時のおける電流制御を実現することができる。
【0016】
請求項5記載の発明は、請求項1乃至3のいずれか1項に記載の電流制御回路において、容量性負荷に流れる電流値を負荷駆動情報検出手段が検出するようにしたことを特徴としている。
【0017】
このように構成された電流制御回路では、負荷駆動情報検出手段は容量性負荷に流れる電流値を検出してフィードバック制御する。容量性負荷に電流が流れ始めると、負荷駆動情報検出手段はこの電流を直接検出し、検出した電流に相当する信号を負荷駆動情報としてフィードバック手段に入力する。フィードバック手段は、入力された信号が目標値に近づくよう可変インピーダンス素子のインピーダンスを制御する。
【0018】
請求項6記載の発明は、請求項1乃至5のいずれか1項に記載の電流制御回路において、可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を負荷と直流電源の間に接続し、フィードバック手段が複数の可変インピーダンス素子それぞれのインピーダンスを制御するようにしたことを特徴としている。
【0019】
このように構成された電流制御回路では、可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を負荷と直流電源の間に接続した構成とし、可変インピーダンス素子における電力損失を低減し、負荷電流に対応した出力電流路を確保している。複数の可変インピーダンス素子それぞれのインピーダンスを個別的に独自の制御をすることはできないが、包括的に複数ある可変インピーダンス素子のインピーダンスを制御することで、容量性負荷に流れる電流を制御することができる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。最初に、図1を参照しながら、電圧制御方式により本発明を実現する場合の実施の形態について説明する。図1(a)は、本発明の実施の形態に係わる電流制御回路10の回路図、図1(b)は、図1(a)に示した回路図の動作を説明するためのタイミングチャートである。
【0021】
図1(a)に示すように、電流制御回路10は、容量性負荷1(以下、単に「負荷1」という)と、電源電圧Vinの直流電源2と、可変インピーダンス素子としてのMOSFET3(以下、単に「FET3」という)が直列に接続された回路に、電圧検出器4、制御回路5及び制御信号源6で構成されるフィードバックループが付加された構成となっている。
【0022】
減衰度αの電圧検出器4は非反転入力端子が負荷1の高電位側に、反転入力端子が負荷1の低電位側に接続されており、負荷1の両端電圧を検出する。電圧検出器4の出力端子は、制御回路5の反転入力端子に、また制御信号源6の出力端子は制御回路5の非反転入力端子に接続されている。制御回路5は、増幅度Avのオペアンプで構成されており、制御信号源6の出力電圧Vi1と電圧検出器4の出力電圧Vi2の差分が出力される。制御回路5の出力端子は、FET3のゲートに接続されている。
【0023】
図5は、制御信号源6の回路例である。図に示すように、制御信号源6は、直流電源51、定電流源52及びNPNトランジスタ54(以下、単に「トランジスタ54」という)の直列回路と、トランジスタ54のコレクタ・エミッタ間に接続されたコンデンサ53とから構成されている。トランジスタ54のベースには、制御信号源6の入力信号としてのON/OFF信号が印加されている。また、コンデンサ53の電圧が制御信号源6の信号源出力として取り出される。
【0024】
トランジスタ54のベースに印加されるON/OFF信号がOFFのときには、トランジスタ54は非導通であり、制御信号源6からの出力はない。ON/OFF信号がONになるとトランジスタ54は導通して定電流源52に電流が流れる。これに伴いコンデンサ53は徐々に充電され、コンデンサ53の電圧は時間の経過と共に所定レベルに至るまで直線的に増加していく。このコンデンサ53の電圧が信号源出力として取り出される。
【0025】
次に、図1(a)に示した電流制御回路10の動作を図1(b)に示したタイミングチャートを参照しながら説明する。タイミングチャートの横軸は時間軸であり、便宜的にT0〜T3のタイミングに区分けして説明する。
【0026】
T0−T1の期間、電流制御回路10は非動作状態にある。制御信号源6に印加されるON/OFF信号はOFFであり、制御信号源6からの出力電圧Vi1はゼロレベルにある。このとき、負荷1には電圧はかかっておらず、FET3のソース・ドレイン間電圧Vds(以下、単に「ドレイン電圧Vds」という)が直流電源2の電源電圧Vinに等しくなっている。
【0027】
T1のタイミングで制御信号源6のON/OFF信号がONに切り替わると、制御信号源6の出力電圧Vi1は直線的に増大していく。それに伴って、制御回路5からの出力電圧は増加するが、出力電圧がFET3のゲートスレショールド電圧に達するまでは、FET3は導通せず負荷1には電流が流れないので、電圧検出器4からの出力電圧Vi2はゼロレベルのままである。
【0028】
T2のタイミングでFET3のソース・ゲート間電圧Vgs(以下、単に「ゲート電圧Vgs」という)がゲートスレショールド電圧に達すると、FET3が導通し、出力電流Idsが流れ始める。すると、容量性の負荷1が充電を開始し、負荷1の両端電圧が徐々に増加し始める。電圧検出器4からは負荷1の両端電圧のα倍の電圧が出力される。図1(b)に示されているように、電圧検出器4からの出力電圧Vi2は、T2―T3の期間で直線的に増加する。これは前述のように容量性の負荷1の充電の進行に対応したものである。
【0029】
制御信号源6からの出力電圧Vi1の増加の割合dV/dtは、電圧検出器4の出力電圧Vi2の増加割合と略同一になるように、また制御信号源6の出力電圧Vi1の方が電圧検出器4の出力電圧Vi2よりわずかに大きくなるよう、即ち、Vi1−Vi2=ΔVの関係となるよう予め設定されている。従って、制御回路5の出力電圧、即ち、FET3のゲート電圧VgsはΔVに制御回路5の増幅度Avを掛けた値に等しくなっている(Vgs=ΔV×Av)。
【0030】
T2−T3の期間で、負荷1の両端電圧が増加すると、これに伴ってドレイン電圧Vdsが徐々に低下する。即ち、−Vds/dt=(dV/dt)×(1/α)の関係が成立している。タイミングT3で負荷1が満充電になると、負荷1の両端電圧は直流電源2の電源電圧Vinと等しくなる。従って、負荷1にはもはや電流は流れない。
【0031】
タイミングT3以降も制御信号源6からの出力電圧Vi1は増加し続けるので、ゲート電圧Vgsも増加に転じ、制御信号源6の出力電圧Vi1が最大レベルの一定値になったところでゲート電圧Vgsも増加をやめ一定値となる。このときのゲート電圧Vgsの最大値は制御回路5の電源電圧に依存した値となる。
【0032】
以上のように、負荷2の起動時であるT2−T3の期間で、ドレイン電圧Vdsが直線的に減少するよう、制御信号源6の出力電圧特性を負荷1の充電特性に合わせた形で設定してある。
【0033】
負荷1に流れる電流Idsは、Ids=C×dVds/dt(C:負荷1の静電容量)で表すことができる。上述のように、ドレイン電圧が直線的に減少するよう設定されているため、dVds/dtが一定となり、よって負荷1に流れる電流Idsが一定となる。言い換えれば、負荷1に流れる電流Idsが一定となるように制御することで、容量性負荷1の起動時に流れる可能性のある突入電流を防止している。なお、以上の説明は、起動時無負荷状態であることを前提としたものである。
【0034】
以上、電圧制御方式により本発明の電流制御回路を実現した場合について説明したが、電流制御方式により本発明を実現することも可能である。この場合、電流検出器7で負荷1に流れる電流Idsを直接検出し、電流検出器7から検出電流Idsに対応した出力電圧を制御回路5に入力するようにすればよい。電流検出器7としては、抵抗やホール素子を用いることができるが、それらの接続箇所は負荷1とFET3のドレインの間である必要はなく、FET3のソース側に接続するようにしてもよい。
【0035】
次に、本発明の実施例について説明する。図2(a)は、第1の実施例に係わる電流制御回路を示した回路図、図2(b)は図2(a)に示した電流制御回路の動作を説明するためのタイミングチャートである。図2(a)において、図1(a)に示した回路構成要素と同一若しくは対応する要素には同一の参照番号を付し、その説明を省略する。
【0036】
図2(a)に示した電流制御回路20は、基本的に図1(a)に示した回路構成と同じであって、負荷1と、直流電源2と、FET3とが直列接続されており、負荷1とFET3の間には電圧検出器4、制御信号源6及び制御回路5を含むフィードバックループが形成されている。電圧検出器4の非反転入力端子は負荷1の高電位側に、反転入力端子は負荷1の低電位側に接続され、負荷1の両端電圧を検出している。また、制御信号源6としては図5に示した構成のものを適用することができる。
【0037】
電圧検出器4の出力端は、制御回路5の一方の入力端子に、また制御信号源6の出力は制御回路5の他方の入力端子に接続されている。制御回路5の出力端はFET3のゲートに接続されている。
【0038】
制御回路5は差動増幅回路で構成されている。差動増幅回路はオペアンプ51を有し、オペアンプ51の反転入力端子と電圧検出器4の間には抵抗52が、非反転端子と制御信号源6の間には抵抗53が、また非反転端子とアース間には抵抗54が接続されている。オペアンプ51の出力端子と反転入力端子の間の帰還路にはコンデンサ55と抵抗56の並列回路が接続されている。
【0039】
次に、図2(b)に示したタイミングチャートを参照しながら、図2(a)に示した電流制御回路20の動作を説明する。
【0040】
T1以前では、電流制御回路20は非動作状態にある。制御信号源6に印加されるON/OFF信号はOFFであり、制御信号源6からの出力電圧Aはゼロレベルである。このとき、負荷1には電圧はかかっておらず、FET3のドレイン電圧Dが直流電源2の電源電圧に等しくなっている。
【0041】
T1のタイミングで制御信号源6のON/OFF信号がONに切り替わると、制御信号源6の出力電圧Aは徐々に増加していく。それに伴い、FET3のゲートに印加される制御回路5からの出力電圧Cが増加し始める。ゲート電圧Cがゲートスレショールド電圧に達するまでは、負荷1に電圧がかかっていないので電圧検出器4からの出力電圧Bもゼロレベルの状態を維持している。
【0042】
T2のタイミングでゲート電圧Cがゲートスレショールド電圧に達すると、FET3が導通し、出力電流Eが流れ始める。すると、容量性の負荷1が充電を開始し、負荷1の両端電圧が直線的に増加し始める。負荷1の充電の進行に対応して、電圧検出器4からの出力電圧Bも直線的に増加する。
【0043】
制御信号源6からの出力電圧Aの増加の割合は、電圧検出器4の出力電圧Bの増加割合と略同一になるように、また制御信号源6の出力電圧Aの方が電圧検出器4の出力電圧Bよりわずかに大きくなるように予め設定されている。
【0044】
T2−T3の期間で、負荷1の両端電圧が増加すると、これに伴ってドレイン電圧Dが徐々に低下する。タイミングT3で負荷1が満充電となると、負荷1にはもはや電流Eは流れない。
【0045】
タイミングT3以降も制御信号源6からの出力電圧Aは増加し続けるので、ゲート電圧Cはゲートスレショールド電圧のレベルから増加に転じ、制御信号源6の出力電圧Aが最大レベルの一定値になったところでゲート電圧Cも増加をやめ一定値を維持する。ただし、ゲート電圧Cはオペアンプ51の電源電圧を超えることはない。
【0046】
以上のように、負荷2の起動時であるT2−T3の期間で、負荷1に流れる電流がほぼ一定となるように、制御信号源6の出力電圧Aの特性を負荷1の充電特性に合わせた形で設定してある。このため、容量性の負荷1の起動時に流れる可能性のある突入電流を防止することができる。
【0047】
次に、本発明の第2の実施例について説明する。図3(a)は、第2の実施例に係わる電流制御回路を示した回路図、図3(b)は図3(a)に示した電流制御回路の動作を説明するためのタイミングチャートである。図3(a)において、図1(a)若しくは図2(a)に示した回路構成要素と同一若しくは対応する要素には同一の参照番号を付し、その説明を省略する。
【0048】
図3(a)に示した電流制御回路30は、図2(a)に示した第1実施例に係わる電流制御回路20と近似した回路構成となっている。図2(a)に示した電流制御回路20では、電圧検出回路4が負荷1の両端電圧を直接検出しているのに対して、図3(a)に示した電流制御装置30では、電圧検出回路4はFET3のソース・ドレイン間の電圧を検出している。電圧検出の箇所は異なるものの、FET3のソース・ドレイン間の電圧は、負荷1の両端電圧に対応して変化するので、FET3のソース・ドレイン間電圧を検出することは、実質的に負荷1の両端電圧を検出していることと等価である。
【0049】
電流制御装置30に組み込まれている制御信号源6’は、図2(a)に示した電流制御装置20に組み込まれている制御信号源6とは、その具体的回路構成が異なっている。図6は、制御信号源6’の回路例を示したもので、直流電源51、PNPトランジスタ54’(以下、単に「トランジスタ54’」という)及び定電流源52の直列回路と、定電流源52に並列に接続されたコンデンサ53とから構成されている。トランジスタ54’のベースには、制御信号源6’の入力信号としてのON/OFF信号が印加されている。また、コンデンサ53の電圧が制御信号源6’の信号源出力として取り出される。
【0050】
トランジスタ54’のベースに印加されるON/OFF信号がOFFのときには、トランジスタ54’は導通状態となっている。このとき、直流電源51の電源電圧がコンデンサ53に印加されているので、コンデンサ53は満充電状態となっている。従って、ON/OFF信号がOFFのときには、制御信号源6’からは信号源出力は最大レベルとなっている。
【0051】
ON/OFF信号がONに切り替わりと、トランジスタ54’は非導通状態となる。その結果、コンデンサ53と定電流源52が閉回路を構成し、コンデンサ53の放電電流が定電流源52に流れる。これに伴いコンデンサ53の電圧は時間の経過と共にほぼ直線的に減少し、所定時間経過したところでゼロレベルとなる。このコンデンサ53の直線的に減少する電圧が信号源出力として出力される。
【0052】
次に、図3(b)に示したタイミングチャートを参照しながら、図3(a)に示した電流制御回路の動作を説明する。
【0053】
T1以前では、電流制御回路30は非動作状態にある。制御信号源6’に印加されるON/OFF信号はOFFであり、制御信号源6’からの出力電圧Aは最大レベルとなっている。このとき、負荷1には電圧はかかっておらず、FET3のドレイン電圧Dは直流電源2の電源電圧に等しくなっている。従って、FET3のソース・ドレイン間電圧を検出している電圧検出器4の出力電圧Bも最大レベルとなっており、制御回路5から出力されるゲート電圧Cはゼロレベルとなっている。
【0054】
T1のタイミングで制御信号源6’のON/OFF信号がONに切り替わると、制御信号源6’の出力電圧Aは直線的に減少していく。このとき電圧検出器4の出力電圧Bは最大レベルを維持した状態にあるので、出力電圧AとBの差分が直線的に増大し、FET3のゲートに印加される制御回路5からの出力電圧Cが増加し始める。
【0055】
T2のタイミングでゲート電圧Cがゲートスレショールド電圧に達すると、FET3が導通し、出力電流Eが流れ始める。即ち、容量性の負荷1が充電を開始し、負荷1の両端電圧が直線的に増加し始める。負荷1の充電の進行に対応して、FET3のソース・ドレイン間電圧が減少するので、FET3のソース・ドレイン間電圧を検出している電圧検出器4からの出力電圧Bは直線的に減少する。
【0056】
制御信号源6’からの出力電圧Aの減少の割合は、電圧検出器4からの出力電圧Bの減少の割合と略同一になるように、また制御信号源6’の出力電圧Aの方が電圧検出器4の出力電圧Bよりわずかに大きくなるように予め設定されている。
【0057】
T2−T3の期間で、負荷1の両端電圧が増加すると、これに伴ってドレイン電圧Dが直線的に低下する。タイミングT3で負荷1が満充電状態になると、負荷1の両端電圧は直流電源2の電圧と等しくなり、FET3のドレイン電圧Dはゼロとなる。従って、負荷1にはもはや電流は流れない。
【0058】
タイミングT3以降も制御信号源6’からの出力電圧Aは減少し続けるので、ゲート電圧Cはゲートスレショールド電圧を超えて更に増加し続け、制御信号源6’の出力電圧Aがゼロレベルとなったところでゲート電圧Cも増加をやめ一定値となる。
【0059】
以上のように、負荷2の起動時に相当するT2−T3の期間で、負荷1に流れる電流がほぼ一定となるように、制御信号源6’の出力電圧Aの特性を負荷1の充電特性に合わせた形で設定してある。このため、容量性の負荷1の起動時に流れる可能性のある突入電流を防止することができる。
【0060】
次に、本発明の第3の実施例について説明する。図4(a)は、第3の実施例に係わる電流制御回路を示した回路図、図4(b)は図4(a)に示した電流制御回路の動作を説明するためのタイミングチャートである。図4(a)において、図1(a)、図2(a)若しくは図3(a)に示した回路構成要素と同一若しくは対応する要素には同一の参照番号を付し、その説明を省略する。
【0061】
図4(a)に示した電流制御回路40は、直流電源2と、負荷1と、電流検出器7と、FET3が直列に接続された回路に、制御回路5及び制御信号源6で構成されるフィードバックループが付加された構成となっている。電流検出器7は、負荷1に流れる電流を検出して、検出した電流に対応する電圧を出力するもので、前述のように、抵抗やホール素子が使われる。電流検出器7の出力端子は、制御回路5を構成するオペアンプ51の反転入力端子に抵抗52を介して接続されている。一方、制御信号源6の出力端子は、抵抗53を介してオペアンプ51の非反転入力端子に接続されている。制御回路5の構成は、図2(a)、図3(a)に示した制御回路の構成と同一であり、また制御回路5の出力端子がFET3のゲートに接続されている点も同一である。制御信号源6としては図5に示した構成のものを適用することができる。
【0062】
次に、図4(b)に示したタイミングチャートを参照しながら、図4(a)に示した電流制御回路40の動作を説明する。
【0063】
T1以前では、電流制御回路40は非動作状態にある。制御信号源6に印加されるON/OFF信号はOFFであり、制御信号源6からの出力電圧Aはゼロレベルである。このとき、負荷1には電流Eは流れず、電流検出器7からの出力電圧Bはゼロレベルである。
【0064】
T1のタイミングで制御信号源6のON/OFF信号がONに切り替わると、制御信号源6の出力電圧Aは徐々に大きくなっていく。それに伴い、FET3のゲートに印加される制御回路5からの出力電圧Cが増加し始める。ゲート電圧Cがゲートスレショールド電圧に達するまでは、負荷1に電流Eは流れないので、電流検出器7からの出力電圧Bもゼロレベルのままである。
【0065】
T2のタイミングで制御信号源6の出力電圧Aが所定レベルに達すると、ゲート電圧Cがゲートスレショールド電圧となり、FET3が導通する。すると、出力電流Eが流れ始める。電流検出器7はこの出力電流Eを検出して、検出した出力電流Eに比例した出力電圧Bを制御回路5に印加する。制御回路5は、出力電圧Bが目標値である制御信号源6からの出力電圧Aに近づくようFET3のインピーダンスを制御するよう動作する。
【0066】
本実施例では、制御信号源6からの出力電圧AはT2−T3の期間で一定の割合での増加するよう設定されているので、負荷1に流れる電流Eもゼロレベルからスタートして一定の割合で増加するように制御されている。このように、負荷1に流れる電流を直接検出してこれをフィードバックし、負荷電流が目標値に近づくよう制御しているので、制御信号源6の出力電圧がT2−T3間で所定レベルのフラットな特性となるようにすれば、起動時に負荷1を定電流制御することもできる。
【0067】
タイミングT3で負荷1が満充電状態となると、負荷1の両端電圧は直流電源2の電圧と等しくなり、負荷1にはもはや電流は流れず、電流検出器7の出力電圧Bはゼロレベルとなる。
【0068】
タイミングT3以降も制御信号源6からの出力電圧Aは増加し続けるので、ゲート電圧Cはゲートスレショールド電圧を超えて更に増加し続け、制御信号源6の出力電圧Aがハイレベルの一定値になったところでゲート電圧Cも増加をやめ一定値となる。なお、T2―T3の期間において、ゲート電圧Cは時間の経過とともにわずかずつ上昇している。
【0069】
以上のように、本実施例では、負荷2の起動時であるT2−T3の期間では、負荷1に流れる電流が徐々に増加するよう制御される。このため、容量性の負荷1をスロースタートで起動することができる。
【0070】
本発明は、上記した実施の形態若しくは実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、上記実施の形態及び各種実施例では、容量性負荷の起動時における制御について説明したが、負荷にデカップリングコンデンサを並列に接続した構成のものであっても本発明を適用することができる。この場合は、負荷へ通電する際にデカップリングコンデンサに流れる突入電流を防止することができる。特に、通常の駆動電圧よりも高い電圧で負荷を起動しようとする場合には、起動時にデカップリングコンデンサに過大な電流が流れるので、このような場合に特に有効である。
【0071】
例えば、バッテリとロボット内部回路の間にインピーダンス素子を挿入し、このインピーダンス素子を制御することで、ロボット内部回路に突入電流を流さずに、徐々にロボット内部回路に印加される電圧を上昇させることができる。ロボット内部回路の負荷はロボットの下肢、上肢等を移動させるためのモータとその駆動回路であるので、このモータに並列接続されたデカップリングコンデンサに突入電流を流さないことで、駆動回路に過大電圧が印加されたり、バッテリが過大電流を供給することがなくなるため、信頼性を高めることができる。
【0072】
また、上記実施例では、可変インピーダンス素子としてのFETを1つだけ負荷と直列に接続する構成を示したが、可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を負荷と直列に接続するようにしてもよい。かかる構成とすることにより、可変インピーダンス素子における電力損失を低減することができ、また、単一の可変インピーダンス素子に流すことのできる許容電流以上の負荷電流を流すことができる。
【0073】
また、直流電源としては、バッテリの他、DC−DCコンバータの出力を利用しても良く、可変インピーダンス素子としてはMOSFETを用いた例を示したが、MOSFETの代わりにバイポーラトランジスタを使用してもよい。
【0074】
【発明の効果】
請求項1記載の発明によれば、負荷の駆動状態を監視しながら、負荷駆動を制御する可変インピーダンス素子のインピーダンスを制御するようにしたので、負荷の駆動状態に連動した制御が行われ、負荷起動時に過大な電流が流れるような事態は確実に防止することができる。
【0075】
請求項2記載の発明によれば、負荷駆動指示手段は、容量性負荷に流れる電流がほぼ一定となるように目標値を設定するので、起動時における突入電流あるいは過大電流が流れないよう制御することができる。
【0076】
請求項3記載の発明によれば、負荷駆動指示手段は、容量性負荷に流れる電流が漸増するように目標値を設定するので、負荷のスロースタートが実現できる。
【0077】
請求項4記載の発明によれば、検出した容量性負荷の電圧値に基づき容量性負荷に流れている電流値を類推しているが、負荷に流れている電流値を知る上では、容量性負荷の電圧値を検出する方が、回路損失が少なく有利である。
【0078】
請求項5記載の発明によれば、容量性負荷に流れる電流値を直接検出し、検出した電流値に対応する値をフィードバックしているので、負荷の駆動状況を正確に知ることができる。
【0079】
請求項6記載の発明によれば、複数ある可変インピーダンス素子のゲートスレショールド電圧のばらつきがあっても、負荷駆動情報検出手段が検出した負荷駆動情報に基づいてフィードバック制御が行われるので、負荷に予期しない過大電流が流れるのを防止することができる。
【図面の簡単な説明】
【図1】(a)は、電圧制御方式により本発明を実現する場合の回路図であり、(b)は、図1(a)に示した回路図の動作を説明するためのタイミングチャートである。
【図2】(a)は、本発明の第1の実施例に係わる電流制御回路の回路図であり、(b)は図2(a)に示した回路図の動作を説明するためのタイミングチャートである。
【図3】(a)は、本発明の第2の実施例に係わる電流制御回路の回路図であり、(b)は図3(a)に示した回路図の動作を説明するためのタイミングチャートである。
【図4】(a)は、本発明の第3の実施例に係わる電流制御回路の回路図であり、(b)は図4(a)に示した回路図の動作を説明するためのタイミングチャートである。
【図5】第1及び第3の実施例に係わる電流制御回路に用いられる制御信号源の具体的回路構成を示したものである。
【図6】第2の実施例に係わる電流制御回路に用いられる制御信号源の具体的回路構成を示したものである。
【符号の説明】
1…容量性負荷、2…直流電源、3…MOSFET、4…電圧検出器、
5…制御回路(差動増幅器)、6、6’…制御信号源、7…電流検出器、
10,20,30,40…電流制御回路
Claims (6)
- 容量性負荷と、直流電源と、可変インピーダンス素子とを直列に接続してなり、前記可変インピーダンス素子のインピーダンスを制御して負荷起動時に前記容量性負荷に流れる電流を制御するようにした電流制御回路において、
前記容量性負荷の駆動状態を表す負荷駆動情報を検出するための負荷駆動情報検出手段と、
前記容量性負荷の駆動状態の目標値を設定する負荷駆動指示手段と、
前記負荷駆動情報をフィードバックし、前記負荷駆動情報が前記負荷駆動指示手段により設定された前記目標値に近づくよう前記可変インピーダンス素子のインピーダンスを制御するフィードバック手段と、
を有することを特徴とする電流制御回路。 - 前記目標値は、前記容量性負荷に流れる電流がほぼ一定となるように設定されていることを特徴とする請求項1記載の電流制限回路。
- 前記目標値は、前記容量性負荷に流れる電流が漸増するように設定されていることを特徴とする請求項1記載の電流制限回路。
- 前記負荷駆動情報検出手段は、前記容量性負荷の電圧値を検出することを特徴とする請求項1乃至3のいずれか1項記載の電流制御回路。
- 前記負荷駆動情報検出手段は、前記容量性負荷に流れる電流値を検出することを特徴とする請求項1乃至3のいずれか1項記載の電流制御回路。
- 前記可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を前記負荷と前記直流電源の間に接続し、前記フィードバック手段が前記複数の可変インピーダンス素子それぞれのインピーダンスを制御するようにしたことを特徴とする請求項1乃至5のいずれか1項に記載の電流制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003070751A JP4517579B2 (ja) | 2003-03-14 | 2003-03-14 | 電流制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003070751A JP4517579B2 (ja) | 2003-03-14 | 2003-03-14 | 電流制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004280452A true JP2004280452A (ja) | 2004-10-07 |
JP4517579B2 JP4517579B2 (ja) | 2010-08-04 |
Family
ID=33287419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003070751A Expired - Fee Related JP4517579B2 (ja) | 2003-03-14 | 2003-03-14 | 電流制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4517579B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006262682A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 電源制御回路及び電源制御回路の制御方法。 |
JP2006311171A (ja) * | 2005-04-28 | 2006-11-09 | Shinko Electric Co Ltd | 電子スイッチ |
JP2007040860A (ja) * | 2005-08-04 | 2007-02-15 | Arufakusu Kk | サージ電流抑制回路 |
JP2007215300A (ja) * | 2006-02-08 | 2007-08-23 | Toshiba Tec Corp | 電源装置 |
JP2008099348A (ja) * | 2006-10-05 | 2008-04-24 | Kawamura Electric Inc | Dc−dcコンバータ |
US7592853B2 (en) | 2006-10-18 | 2009-09-22 | Fuji Electric Device Technology Co., Ltd | Drive circuit for insulated gate device |
US7859315B2 (en) | 2007-12-06 | 2010-12-28 | Fuji Electric Systems Co., Ltd. | Driver circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0571910U (ja) * | 1991-03-05 | 1993-09-28 | 新電元工業株式会社 | 電源回路 |
JPH06153389A (ja) * | 1992-10-30 | 1994-05-31 | Isuzu Motors Ltd | コンデンサ充電方法および装置 |
JPH10293617A (ja) * | 1997-04-21 | 1998-11-04 | Fukushima Nippon Denki Kk | 定電圧電源装置及び突入電流防止回路 |
JP2000175439A (ja) * | 1998-12-08 | 2000-06-23 | Nec Corp | 突入電流防止回路 |
-
2003
- 2003-03-14 JP JP2003070751A patent/JP4517579B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0571910U (ja) * | 1991-03-05 | 1993-09-28 | 新電元工業株式会社 | 電源回路 |
JPH06153389A (ja) * | 1992-10-30 | 1994-05-31 | Isuzu Motors Ltd | コンデンサ充電方法および装置 |
JPH10293617A (ja) * | 1997-04-21 | 1998-11-04 | Fukushima Nippon Denki Kk | 定電圧電源装置及び突入電流防止回路 |
JP2000175439A (ja) * | 1998-12-08 | 2000-06-23 | Nec Corp | 突入電流防止回路 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006262682A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 電源制御回路及び電源制御回路の制御方法。 |
JP4541200B2 (ja) * | 2005-03-18 | 2010-09-08 | 富士通オプティカルコンポーネンツ株式会社 | 電源制御回路及び電源制御回路の制御方法。 |
JP2006311171A (ja) * | 2005-04-28 | 2006-11-09 | Shinko Electric Co Ltd | 電子スイッチ |
JP2007040860A (ja) * | 2005-08-04 | 2007-02-15 | Arufakusu Kk | サージ電流抑制回路 |
JP4697948B2 (ja) * | 2005-08-04 | 2011-06-08 | アルファクス株式会社 | サージ電流抑制回路 |
JP2007215300A (ja) * | 2006-02-08 | 2007-08-23 | Toshiba Tec Corp | 電源装置 |
JP2008099348A (ja) * | 2006-10-05 | 2008-04-24 | Kawamura Electric Inc | Dc−dcコンバータ |
US7592853B2 (en) | 2006-10-18 | 2009-09-22 | Fuji Electric Device Technology Co., Ltd | Drive circuit for insulated gate device |
US7859315B2 (en) | 2007-12-06 | 2010-12-28 | Fuji Electric Systems Co., Ltd. | Driver circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4517579B2 (ja) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5135214B2 (ja) | ソフトスタート回路を備えた突入電流制御システムおよび方法 | |
US7276888B2 (en) | Precharge circuit for DC/DC boost converter startup | |
US6185082B1 (en) | Protection circuit for a boost power converter | |
US7075373B2 (en) | Overcurrent protection circuit with fast current limiting control | |
JP4651428B2 (ja) | スイッチングレギュレータ及びこれを備えた電子機器 | |
JP4864463B2 (ja) | コンバータ回路およびレギュレータを制御するための方法 | |
JP4403843B2 (ja) | 電源装置 | |
US20090273874A1 (en) | Power switch circuit exhibiting over current and short circuit protection and method for limiting the output current thereof | |
JP2004364280A (ja) | 線形および飽和領域で動作可能なパワーmosfet用電流センス | |
JP2022146584A (ja) | 降圧dc/dcコンバータならびにそのコントローラおよびその制御方法、電子機器 | |
JP2019017210A (ja) | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ | |
JP4517579B2 (ja) | 電流制御回路 | |
JP3692391B2 (ja) | 電源供給制御装置および電源供給制御方法 | |
CN111464029A (zh) | 用于dc-dc转换器的电流感测控制器 | |
US7102335B1 (en) | Rail—rail current sense amplifier | |
KR20210102438A (ko) | 캐스코드 증폭기의 최적화된 턴-오프를 위한 장치 | |
US7936216B2 (en) | True current limiting | |
JP2000308250A (ja) | 電源供給制御装置および電源供給制御方法 | |
JP5144292B2 (ja) | スイッチング電源回路及びそれを備えた車両 | |
JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
JPH04142468A (ja) | インテリジェントicの過電流検出回路 | |
JPH11195971A (ja) | パワーデバイスの駆動回路 | |
JP2002315317A (ja) | Dc/dcコンバータおよびそのスイッチングノイズ低減方法 | |
JPH04295222A (ja) | 安定化電源回路 | |
US20230420975A1 (en) | Power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4517579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |