JPH06252721A - 半導体スイッチの駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 ツェナーダイオードが損傷しても半導体スイ
ッチを保護し、モータを制御する。 【構成】モータＭを制御するトランジスタＱ１のコレク
タ・エミッタ間にはトランジスタＱ１を保護するツェナ
ーダイオードＺＤが接続されている。ツェナーダイオー
ドＺＤに直列接続された第２のトランジスタＱ２をショ
ート故障検出回路５によりトランジスタＱ１のコレクタ
にかかる電圧に基づいてオフにしてトランジスタＱ１の
ベース電流を流れなくしてトランジスタＱ１をオフにし
てモータＭを制御する。又、ツェナーダイオードＺＤが
何らかの原因でオープンしてもオープン故障検出回路６
によりトランジスタＱ１のコレクタ電圧に基づいてトラ
ンジスタＱ１をオン・オフ制御することでトランジスタ
Ｑ１を過電圧より保護する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体スイッチの駆動回
路に関するものである。

【０００２】

【従来の技術】ステッピングモータ等の負荷をより応答
性を上げるために、同負荷に供給する駆動電源を制御す
る半導体スイッチのオン・オフ動作の高速化が要求され
ている。特にステッピングモータ等を素早く停止させる
ために、半導体スイッチを高速でオフさせることが要求
されている。図９にステッピングモータを高速で停止さ
せる回路を示す。

【０００３】モータ駆動電源Ｅには負荷としてのモータ
ＭとモータＭを駆動するための半導体スイッチとしての
トランジスタＱ１が直列接続されている。モータＭの一
端はモータ駆動電源Ｅに接続され、他端にはトランジス
タＱ１のコレクタが接続されている。トランジスタＱ１
のベースには出力制御回路１が接続され、エミッタは接
地されている。トランジスタＱ１のベース・コレクタ間
には保護回路としてのツェナーダイオードＺＤとダイオ
ードＤが直列接続されている。ダイオードＤとツェナー
ダイオードＺＤは、ツェナー電圧ＶＺＤ，ダイオード順
方向電圧ＶＤとトランジスタＱ１のベース・エミッタ間
電圧ＶＢＥの和の電圧ＶｃａがトランジスタＱ１の耐圧
よりも低くなるように選定されている。従って、ダイオ
ードＤとツェナーダイオードＺＤはコレクタ電圧Ｖｃが
上昇しトランジスタＱ１の耐圧を超えて破壊するのを防
いでいる。

【０００４】図１０に示すようにモータＭを始動させる
には、制御信号ＶＩＮを高電位電圧（以下Ｈレベルとい
う）にすると出力制御回路１からトランジスタＱ１のベ
ースに電圧がかかりトランジスタＱ１がオンとなり、モ
ータＭに電流ＩＭが流れモータＭが回転する。

【０００５】モータＭを停止させようと制御信号ＶＩＮ
を低電位電圧（以下Ｌレベルという）にすると、出力制
御回路１の出力がＬレベルとなりトランジスタＱ１がオ
フとなる。このときモータＭに蓄えられたエネルギーに
よりトランジスタＱ１のコレクタ電圧Ｖｃが上昇する。
コレクタ電圧Ｖｃがツェナー電圧ＶＺＤ，ダイオード順
方向電圧ＶＤとトランジスタＱ１のベース・エミッタ間
電圧ＶＢＥの和の電圧Ｖｃａを越えるとツェナーダイオ
ードＺＤにアバランシュ電流がトランジスタＱ１のコレ
クタからベースに向かって流れる。トランジスタＱ１の
ベースに電圧がかかりトランジスタＱ１が導通するとモ
ータＭのエネルギーが消費され、コレクタ電圧Ｖｃが減
少して電源Ｅの電圧とほぼ等しくなりモータＭに流れる
電流ＩＭが流れなくなりモータＭが停止する。

【０００６】

【発明が解決しようとする課題】ところが、ツェナーダ
イオードＺＤが何らかの原因で損傷してショートする
と、ダイオードＤは順方向であるので、トランジスタＱ
１のベースにベース電流が流れてトランジスタＱ１をオ
ンにする。従って、トランジスタＱ１のコレクタ電圧Ｖ
ｃはトランジスタＱ１のオン電圧Ｖｃｂまでしか上昇せ
ず、モータＭに流れる電流ＩＭは流れ続けてモータＭは
制御できなくなってしまう。

【０００７】又、ツェナーダイオードＺＤが何らかの原
因で損傷してオープンすると、モータＭのエネルギーに
よる逆起電力によりトランジスタＱ１のコレクタ電圧Ｖ
ｃはトランジスタＱ１の耐圧を超えてトランジスタＱ１
は破壊されてしまう。

【０００８】本発明の目的は、ツェナーダイオードが何
らかの原因でショートしてもツェナーダイオードに設け
た第２の半導体スイッチをショート故障検出回路により
前記ツェナーダイオードのショート故障に起因して生ず
る半導体スイッチと負荷との間の電圧に基づいて第２の
半導体スイッチをオフにしてモータを制御することがで
きる半導体スイッチの駆動回路を提供することにある。

【０００９】又、ツェナーダイオードが何らかの原因で
オープンしてもオープン故障検出回路により前記ツェナ
ーダイオードのオープン故障に起因して生ずる半導体ス
イッチと負荷との間の電圧に基づいて該半導体スイッチ
をオンさせることで半導体スイッチを保護することがで
きる半導体スイッチの駆動回路を提供することにある。

【００１０】

【課題を解決するための手段】請求項１に記載の発明に
おいては、負荷駆動用電源に接続された負荷への電力供
給を制御する半導体スイッチと、前記半導体スイッチが
オンからオフになったとき、該半導体スイッチと負荷と
の間の電圧の上昇に基づいて該半導体スイッチをオンに
させるツェナーダイオードとからなる半導体スイッチの
駆動回路において、前記ツェナーダイオードに直列に第
２の半導体スイッチを設け、前記ツェナーダイオードの
ショート故障に起因して生ずる前記半導体スイッチと負
荷との間の電圧に基づいて第２の半導体スイッチをオフ
させるショート故障検出回路を設けた。

【００１１】又、請求項２に記載の発明においては、負
荷駆動用電源に接続された負荷への電力供給を制御する
半導体スイッチと、前記半導体スイッチがオンからオフ
になったときに該半導体スイッチと負荷との間の電圧の
上昇に基づいて該半導体スイッチをオンにさせるツェナ
ーダイオードとからなる半導体スイッチの駆動回路にお
いて、前記ツェナーダイオードのオープン故障に起因し
て生ずる該半導体スイッチと負荷との間の電圧に基づい
て該半導体スイッチをオンさせるオープン故障検出回路
を設けた。

【００１２】又、請求項３に記載の発明においては、負
荷駆動用電源に接続された負荷への電力供給を制御する
半導体スイッチと、前記半導体スイッチがオンからオフ
になったときに該半導体スイッチと負荷との間の電圧の
上昇に基づいて該半導体スイッチをオンにさせるツェナ
ーダイオードとからなる半導体スイッチの駆動回路にお
いて、前記ツェナーダイオードに直列に第２の半導体ス
イッチを設け、前記ツェナーダイオードのショート故障
に起因して生ずる前記半導体スイッチと負荷との間の電
圧に基づいて第２の半導体スイッチをオフさせるショー
ト故障検出回路を設けるとともに、前記ツェナーダイオ
ードのオープン故障又は前記第２の半導体スイッチのオ
フのすくなくともいずれか一方に起因して生ずる前記半
導体スイッチと負荷との間の電圧に基づいて該半導体ス
イッチをオンさせるオープン故障検出回路を設けた。

【００１３】

【作用】請求項１に記載の発明では、ツェナーダイオー
ドが何らかの原因でショートしてもツェナーダイオード
に設けた第２の半導体スイッチをショート故障検出回路
により前記ツェナーダイオードのショート故障に起因し
て生ずる半導体スイッチと負荷との間の電圧に基づいて
第２の半導体スイッチをオフにしてモータを制御するこ
とができる。

【００１４】又、請求項２に記載の発明では、ツェナー
ダイオードが何らかの原因でオープンしてもオープン故
障検出回路により前記ツェナーダイオードのオープン故
障に起因して生ずる半導体スイッチと負荷との間の電圧
に基づいて該半導体スイッチをオンさせることで半導体
スイッチを保護することができる。

【００１５】又、請求項３に記載の発明では、ツェナー
ダイオードが何らかの原因でショートしてもツェナーダ
イオードに直列に設けた第２の半導体スイッチをショー
ト故障検出回路により前記ツェナーダイオードのショー
ト故障に起因して生ずる半導体スイッチと負荷との間の
電圧に基づいて第２の半導体スイッチをオフにしてモー
タを制御することができる。更に、ツェナーダイオード
が何らかの原因でオープンするか、又は、前記第２の半
導体スイッチのオフのいずれか一方に起因して生ずる半
導体スイッチと負荷との間の電圧に基づいオープン故障
検出回路により該半導体スイッチをオンさせることで半
導体スイッチを保護することができる。

【００１６】

【実施例】以下、本発明を具体化した第１実施例を図
１，２に従って説明する。図１に示すように、負荷駆動
用電源としてのモータ駆動電源Ｅには負荷としてのモー
タＭとモータＭの電力供給を制御するための半導体スイ
ッチとしてのトランジスタＱ１が直列接続されている。
モータＭの一端はモータ駆動電源Ｅに接続され、他端は
トランジスタＱ１のコレクタに接続されている。トラン
ジスタＱ１のベースにはトランジスタＱ１をオン・オフ
制御するための出力制御回路１が接続されている。出力
制御回路１は端子２を介して図示しない制御装置からの
制御信号ＶＩＮが入力されている。

【００１７】従って、制御信号ＶＩＮがＨレベルのとき
出力制御回路１からＨレベル、即ちトランジスタＱ１の
ベースにＨレベルの電圧が印加され、トランジスタＱ１
がオンされてモータＭが回転する。又、制御信号ＶＩＮ
がＬレベルのとき出力制御回路１からＬレベル、即ちト
ランジスタＱ１にベース電圧がかからず、トランジスタ
Ｑ１がオフされてモータＭが停止する。

【００１８】トランジスタＱ１のコレクタ・ベース間に
はツェナーダイオードＺＤとダイオードＤが直列接続さ
れている。ツェナーダイオードＺＤのカソード側はトラ
ンジスタＱ１のコレクタに接続され、アノード側がダイ
オードＤのアノード側に接続されている。ダイオードＤ
とトランジスタＱ１のベースの間には第２の半導体スイ
ッチとしての第２のトランジスタＱ２が接続されてい
る。第２のトランジスタＱ２のコレクタはダイオードＤ
のカソード側に接続され、エミッタはトランジスタＱ１
のベースに接続されている。ダイオードＤ，ツェナーダ
イオードＺＤと第２のトランジスタＱ２は、ツェナー電
圧ＶＺＤ，ダイオード順方向電圧ＶＤ，第２のトランジ
スタＱ２のオン電圧ＶＯＮとトランジスタＱ１のベース
・エミッタ間電圧ＶＢＥの和の電圧Ｖｃｃがトランジス
タＱ１の耐圧よりも低くなるように選定されている。従
って、ダイオードＤ，ツェナーダイオードＺＤ，第２の
トランジスタＱ２はコレクタ電圧Ｖｃが上昇しトランジ
スタＱ１の耐圧を超えて破壊するのを防いでいる。

【００１９】トランジスタＱ１のコレクタには分圧回路
が接続されている。分圧回路は抵抗３，４で構成されて
いる。抵抗３の一端はトランジスタＱ１のコレクタに接
続され、他端は抵抗４に接続されている。抵抗３，４の
中間からは抵抗３，４の値より定まる所定の分圧比によ
りトランジスタＱ１のコレクタ電圧Ｖｃの分圧出力Ｖｃ
２が得られる。この分圧出力Ｖｃ２はショート故障検出
回路５とオープン故障検出回路６に出力されている。

【００２０】ショート故障検出回路５は第１のコンパレ
ータ７と第１の基準電源Ｅ１と論理回路８とラッチ回路
９を備えている。第１のコンパレータ７の反転入力端子
には前記分圧出力Ｖｃ２が入力され、非反転入力端子に
は第１の基準電源Ｅ１が接続され第１の基準電圧Ｖｒｅ
ｆ１が入力されている。第１の基準電圧Ｖｒｅｆ１はト
ランジスタＱ１のコレクタ電圧Ｖｃがモータ駆動電源Ｅ
の電圧と等しくなったとき、即ちモータＭが停止してい
るときに分圧回路より出力される分圧出力Ｖｃ２ａより
も低い電圧に設定されている。又、第１の基準電圧Ｖｒ
ｅｆ１はツェナーダイオードＺＤがショートし、トラン
ジスタＱ１のベースにベース電流がかかりトランジスタ
Ｑ１がオンしたときのコレクタ電圧Ｖｃに基づいて分圧
回路より出力される分圧出力Ｖｃ２ｂよりも高い電圧に
設定されている。

【００２１】そして、第１のコンパレータ７は分圧出力
Ｖｃ２が基準電圧Ｖｒｅｆ１よりも低い時に出力Ｖｏ１
がＨレベルとなり、分圧出力Ｖｃ２が基準電圧Ｖｒｅｆ
１よりも高い時に出力Ｖｏ１がＬレベルとなる。

【００２２】第１のコンパレータ７の出力端子は論理回
路８の正入力端子に接続されている。論理回路８の負入
力端子には制御信号ＶＩＮが入力され、出力端子はラッ
チ回路９の入力端子に接続されている。従って、論理回
路８の出力Ｖａは前記出力Ｖｏ１がＨレベルかつ制御信
号ＶＩＮがＬレベルの時にＨレベルとなる。又、出力Ｖ
ｏ１がＬレベルのときには、制御信号ＶＩＮのレベルに
係わらずに論理回路８の出力ＶａはＬレベルとなる。

【００２３】ラッチ回路９の出力端子は前記第２のトラ
ンジスタＱ２のベースに接続されている。ラッチ回路９
の出力Ｖｒは通常Ｈレベルを出力し、論理回路８の出力
ＶａがＬレベルからＨレベルに立ち上がる時にＬレベル
となり図示しない回路全体の電源が切られるまでＬレベ
ルを保持する。

【００２４】又、前記ラッチ回路９の出力端子はバッフ
ァ回路１０の入力端子に接続されている。バッファ回路
１０の出力端子には図示しない異常表示装置を接続する
ための外部接続端子１１が接続されている。

【００２５】前記オープン故障検出回路６は第２のコン
パレータ１２と第２の基準電源Ｅ２で構成されている。
第２のコンパレータ１２の非反転入力端子には前記分圧
回路の分圧出力Ｖｃ２が入力されている。第２のコンパ
レータ１２の反転入力端子には第２の基準電源Ｅ２の正
極が接続され第２の基準電圧Ｖｒｅｆ２が入力されてい
る。第２の基準電圧Ｖｒｅｆ２はトランジスタＱ１のコ
レクタ電圧Ｖｃが上昇し、ツェナーダイオードＺＤにア
バランシュ電流が流れるときのコレクタ電圧Ｖｃｃに基
づいて分圧回路より出力される電圧Ｖｃ２ｃよりも高い
電圧に設定されている。又、第２の基準電圧Ｖｒｅｆ２
はトランジスタＱ１が破壊されてオープンされるときに
トランジスタＱ１のコレクタにかかる電圧であって、ト
ランジスタＱ１のコレクタ・エミッタ間の耐圧よりも低
い電圧に設定されている。

【００２６】そして、第２のコンパレータ１２の出力Ｖ
ｏ２は分圧出力Ｖｃ２が基準電圧Ｖｒｅｆ２よりも低い
時にＬレベルとなり、分圧出力Ｖｃ２が基準電圧Ｖｒｅ
ｆ２よりも高い時にＨレベルとなる。

【００２７】第２のコンパレータ１２の出力Ｖｏ２は前
記出力制御回路１に接続されている。出力制御回路１は
制御信号ＶＩＮと第２のコンパレータ１２の出力Ｖｏ２
のいずれか一方がＨレベルのときのトランジスタＱ１を
オンさせる。

【００２８】次に、このように構成された半導体スイッ
チの駆動回路の作用を図２のタイムチャートを用いて説
明する。モータＭを回転させる場合、制御信号ＶＩＮは
Ｈレベルとなり、出力制御回路１を介してトランジスタ
Ｑ１をオンさせる。トランジスタＱ１のオンに基づいて
モータＭに電流ＩＭが流れてモータＭが回転する。そし
て、トランジスタＱ１のコレクタ電位は０ボルトに近い
電位となる。従って、分圧出力Ｖｃ２もまた０ボルトに
近い電位となり、第１の基準電圧Ｖｒｅｆ１より低いの
で、第１のコンパレータ７の出力Ｖｏ１はＨレベルとな
る。又、論理回路８の出力Ｖａは制御信号ＶＩＮと第１
のコンパレータ７の出力Ｖｏ１のレベルが同じであるの
で、Ｌレベルとなる。従って、ラッチ回路９の出力はＨ
レベルとなっており、第２のトランジスタＱ２はオン状
態となっている。

【００２９】又、この時の第２のコンパレータ１２の出
力Ｖｏ２は非反転入力端子にかかる分圧出力Ｖｃ２が第
２の基準電圧Ｖｒｅｆ２よりも低いためＬレベルとな
る。次に、ツェナーダイオードＺＤが正常状態におい
て、モータＭが停止するときの動作を説明する。

【００３０】回転しているモータＭを停止させるために
制御信号ＶＩＮをＬレベルとし、出力制御回路１から出
力されるトランジスタＱ１にベース電圧がかからなくな
りトランジスタＱ１はオフ状態となる。このとき、モー
タＭに蓄えられていたエネルギーにより逆起電力が発生
しトランジスタＱ１のコレクタ電圧Ｖｃがツェナーダイ
オードＺＤにアバランシュ電流が流れる電圧Ｖｃｃまで
上昇する。ツェナーダイオードＺＤの逆方向に流れる電
流はダイオードＤと第２のトランジスタＱ２を通りトラ
ンジスタＱ１のベースに流れる。

【００３１】このとき、第１のコンパレータ７の出力Ｖ
ｏ１は分圧出力Ｖｃ２の電圧が第１の基準電圧Ｖｒｅｆ
１よりも高くなるためにＬレベルとなる。論理回路８の
出力Ｖａは第１のコンパレータ７の出力Ｖｏ１がＬレベ
ルのときには制御信号ＶＩＮに係わらずＬレベルとな
る。従って、論理回路８の出力ＶａはＬレベルとなり、
ラッチ回路９の出力ＶｒはＨレベルを保持するので、第
２のトランジスタＱ２はオン状態を保持している。

【００３２】従って、トランジスタＱ１にベース電圧が
かかりトランジスタＱ１はオンとなる。モータＭのエネ
ルギーはトランジスタＱ１を通って消費され、コレクタ
電圧Ｖｃはモータ駆動電源Ｅの電圧とほぼ等しくなり、
モータＭに流れる電流ＩＭが零となりモータＭは停止す
る。そして、トランジスタＱ１のコレクタ電圧Ｖｃはツ
ェナーダイオードＺＤにアバランシュ電流が流れる電圧
Ｖｃｃよりも低くなると、ツェナーダイオードＺＤを逆
方向に流れる電流が零となる。従って、トランジスタＱ
１のベースにベース電流が流れなくなりトランジスタＱ
１はオフとなる。この時、第２のコンパレータ１２の出
力Ｖｏ２は分圧出力Ｖｃ２が第２の基準電圧Ｖｒｅｆ２
よりも低いためＬレベルのままとなる。

【００３３】次に、ツェナーダイオードＺＤが何らかの
原因で損傷しショートしている状態の動作について説明
する。回転しているモータＭを停止させるために制御信
号ＶＩＮをＬレベルとし、出力制御回路１から出力され
るトランジスタＱ１にベース電圧がかからなくなりトラ
ンジスタＱ１はオフ状態となる。モータＭに蓄えられて
いたエネルギーにより逆起電力が発生しトランジスタＱ
１のコレクタ電圧ＶｃがツェナーダイオードＺＤにアバ
ランシュ電流が流れる電圧Ｖｃｃまで上昇しようとす
る。しかし、ツェナーダイオードＺＤがショートしてい
て、トランジスタＱ１はオンし続けているためコレクタ
電圧Ｖｃは第１のトランジスタＱ１のオン電圧Ｖｃｂま
でしか上昇しない。従って、第１のコンパレータ７の出
力Ｖｏ１は分圧出力Ｖｃ２の電圧が第１の基準電圧Ｖｒ
ｅｆ１よりも低いためにＨレベルが保持される。

【００３４】従って、制御信号ＶＩＮがＨレベルからＬ
レベルとなり、かつ第１のコンパレータ７の出力Ｖｏ１
がＨレベルのまま保持されているため、論理回路８の出
力ＶａはＬレベルからＨレベルとなる。ラッチ回路９の
出力Ｖｒは論理回路８の出力Ｖａの立ち上がりをラッチ
しＬレベルとなり第２のトランジスタＱ２をオフとする
とともにバッファ回路１０を通して外部出力端子１１よ
り外部に接続された異常表示装置にツェナーダイオード
ＺＤのショートを通報する。

【００３５】トランジスタＱ１にベース電圧がかからな
くなりトランジスタＱ１はオフとなりコレクタ電圧Ｖｃ
は第１の基準電圧Ｖｒｅｆ１よりも上昇する。従って、
第１のコンパレータ７の出力Ｖｏ１はＬレベルとなり、
論理回路８の出力Ｖａは制御信号ＶＩＮに係わらずＬレ
ベルとなる。ラッチ回路９の出力Ｖｒは論理回路８の出
力Ｖａの立ち上がりでレベルが変化するためにＬレベル
を保持する。そして、このラッチ回路９の出力Ｖｒは回
路全体の電源がオフされるまでＬレベルに保持される。

【００３６】トランジスタＱ１のオフに基づいてコレク
タ電圧Ｖｃは上昇し、分圧出力Ｖｃ２が第２の基準電圧
Ｖｒｅｆ２を超えると、第２のコンパレータ１２の出力
Ｖｏ２がＨレベルとなる。該出力Ｖｏ２は出力制御回路
１に入力され制御信号ＶＩＮがＬレベルであるにも関わ
らず第１のトランジスタＱ１を強制的にオンにする。従
って、モータＭに蓄えられたエネルギーは消費され、コ
レクタ電圧Ｖｃは下がりモータ駆動電源Ｅの電圧とほぼ
等しくなる。そして、第２のコンパレータ１２の出力Ｖ
ｏ２はＬレベルになりトランジスタＱ１はオフされモー
タＭは停止する。

【００３７】以後のモータＭの停止は第２のトランジス
タＱ２がオフに保持されているので、トランジスタＱ１
のコレクタ電圧Ｖｃは上昇する。しかし、ショート故障
検出回路５に無関係にオープン故障検出回路６によりト
ランジスタＱ１が制御されてモータＭのエネルギーを消
費させることができる。

【００３８】次に、ツェナーダイオードＺＤが何らかの
原因で損傷しオープンしている状態の動作について説明
する。回転しているモータＭを停止させるために制御信
号ＶＩＮはＬレベルとなり、出力制御回路１を介してト
ランジスタＱ１はオフ状態となる。モータＭに蓄えられ
ていたエネルギーにより逆起電力が発生しトランジスタ
Ｑ１のコレクタ電圧Ｖｃが上昇する。このとき、ツェナ
ーダイオードＺＤはオープンしているので、ツェナーダ
イオードＺＤにアバランシュ電流が流れる電圧Ｖｃｃを
超えてしまう。従って、第１のコンパレータ７の出力Ｖ
ｏ１は分圧出力Ｖｃ２の電圧が第１の基準電圧Ｖｒｅｆ
１よりも高くなりＬレベルとなる。

【００３９】論理回路８の出力Ｖａは制御信号ＶＩＮが
Ｌレベルで第１のコンパレータ７の出力Ｖｏ１がＬレベ
ルとなるためＬレベルを保持する。ラッチ回路９の出力
Ｖｒは論理回路８の出力Ｖａが変化しないので、Ｈレベ
ルを保持し、第２のトランジスタＱ２はオンのままとな
る。

【００４０】トランジスタＱ１のオフに基づいてコレク
タ電圧Ｖｃは上昇し、分圧出力Ｖｃ２が第２の基準電圧
Ｖｒｅｆ２を超えると第２のコンパレータ１２の出力Ｖ
ｏ２がＨレベルとなる。該出力Ｖｏ２は出力制御回路１
に入力され制御信号ＶＩＮに関わらず第１のトランジス
タＱ１を強制的にオンにする。従って、モータＭに蓄え
られたエネルギーは消費され、コレクタ電圧Ｖｃは下が
りモータ駆動電源Ｅの電圧とほぼ等しくなる。そして、
第２のコンパレータ１２の出力Ｖｏ２はＬレベルになり
トランジスタＱ１はオフされモータＭは停止する。

【００４１】以後、制御信号ＶＩＮをＬレベルにしてモ
ータＭを停止させるとき、ツェナーダイオードＺＤがオ
ープンしているので、トランジスタＱ１のコレクタ電圧
Ｖｃは上昇する。しかし、ショート故障検出回路５に無
関係にオープン故障検出回路６によりトランジスタＱ１
が制御されてモータＭのエネルギーを消費させることが
できる。

【００４２】このように本実施例の半導体スイッチの駆
動回路においては、ツェナーダイオードＺＤが何らかの
原因でショートしてもトランジスタＱ１のコレクタ電圧
に基づいてショート故障検出回路５が第２のトランジス
タＱ２をオフにする。この結果、ツェナーダイオードＺ
Ｄを介してトランジスタＱ１のコレクタからベースに向
かって流れるベース電流を流れなくすることで該トラン
ジスタＱ１をオフにしてモータＭを制御することができ
る。又、前記第２のトランジスタＱ２がオフに保持され
たり、ツェナーダイオードＺＤが何らかの原因でオープ
ンしてもオープン故障検出回路６がトランジスタＱ１の
コレクタ電圧に基づいて該トランジスタＱ１をオン・オ
フ制御するので、該トランジスタＱ１は破壊することな
く確実にオン・オフ動作させることができる。

【００４３】次に、第２実施例を図３〜図７に従って説
明する。尚、前記第１実施例と同一構成である部分の説
明は第１実施例の符号を用いて説明を省略し新たな構成
について説明する。

【００４４】論理回路８とラッチ回路９の間には第１の
遅延回路１３と第３のコンパレータ１４が直列接続され
ている。第１の遅延回路１３は抵抗１５とコンデンサ１
６で構成された積分回路である。抵抗１５の一端は論理
回路８の出力Ｖａが入力され、他端はコンデンサ１６に
接続されている。抵抗１５とコンデンサ１６の中間から
は抵抗１５とコンデンサ１６の値より定まる時定数によ
り徐々に増加・減少する出力Ｖａ１が第３のコンパレー
タ１４に出力される。

【００４５】第３のコンパレータ１４の非反転入力端子
には前記出力Ｖａ１が入力され、反転入力端子には第３
の基準電源Ｅ３が接続されている。基準電源Ｅ３の基準
電圧Ｖｒｅｆ３は前記出力Ｖａ１が第１の遅延回路１３
の時定数により増加し、第３のコンパレータ１４に接続
された第３の基準電圧Ｖｒｅｆ３を越えて、第３のコン
パレータ１４の出力Ｖｏ３がＨレベルとなるまでの時
間、即ち遅延時間ｔ１となるように設定されている。

【００４６】第１の遅延回路１３と第３のコンパレータ
１４の間には第２の遅延回路１７の出力端子が接続され
ている。第２の遅延回路１７は遅延回路部１８，２入力
のノア回路１９とオープンコレクタ出力の反転回路２０
で構成されている。遅延回路部１８の一端は制御信号Ｖ
ＩＮが入力端子２を介して入力され、他端の出力Ｖｂは
ノア回路１９の入力の一方に接続されている。遅延回路
部１８は制御信号ＶＩＮの立下りを所定の時間（遅延時
間）ｔ２遅らしその制御信号ＶＩＮを反転させた信号を
ノア回路１９に出力させる。

【００４７】ノア回路１９の入力の他方は制御信号ＶＩ
Ｎが直接入力されている。ノア回路１９は入力された制
御信号ＶＩＮと第２の遅延回路１７の出力Ｖｂが同時に
Ｌレベルのときに出力をＨレベルにする。従って、ノア
回路１９の出力は制御信号ＶＩＮがＨレベルからＬレベ
ルになると直ちにＬレベルからＨレベルになり、所定の
遅延時間ｔ２経過後にＨレベルからＬレベルとなる。

【００４８】ノア回路１９の出力は反転回路２０に入力
されている。従って、反転回路２０の出力Ｖｂ１は制御
信号ＶＩＮがＨレベルからＬレベルになるとＨレベルか
らＬレベルとなり遅延時間ｔ２経過後にＨレベルとな
る。反転回路２０は第３のコンパレータ１４の非反転入
力端子に接続されている。

【００４９】次に、このように構成されたモータ駆動装
置の作用を図４〜図７のタイムチャートを用いて説明す
る。制御信号ＶＩＮがＨレベルであるとき、トランジス
タＱ１はオンしてモータＭは回転している。従って、ト
ランジスタＱ１のコレクタ電圧Ｖｃは０ボルトに近い電
位となる。又、トランジスタＱ１のコレクタ電圧Ｖｃの
分圧出力Ｖｃ２も０ボルトに近い電位となる。従って、
第１のコンパレータ７の出力Ｖｏ１は非反転入力端子に
かかる分圧出力Ｖｃ２が第１の基準電圧Ｖｒｅｆ１より
も低いためＨレベルとなる。

【００５０】この時、論理回路８の出力Ｖａは制御信号
ＶＩＮがＨレベルで、第１のコンパレータの出力Ｖｏ１
がＨレベルであるので、Ｌレベルとなる。第１の遅延回
路１３の出力Ｖａ１は論理回路８の出力ＶａがＬレベル
であるので、Ｌレベルとなる。又、第２の遅延回路１７
の出力Ｖｂ１は制御信号ＶＩＮがＨレベルであるので、
Ｈレベルとなる。しかし、第２の遅延回路１７の出力Ｖ
ｂ１即ち反転回路２０の出力Ｖｂ１はオープンコレクタ
出力であって、第１の遅延回路１３の出力Ｖａ１がＬレ
ベルであるので、ＨレベルとならずにＬレベルとなる。

【００５１】第３のコンパレータ１４の非反転入力端子
の入力はＬレベルとなり第３の基準電圧Ｖｒｅｆ３より
低いので、出力Ｖｏ３はＬレベルとなる。この結果、ラ
ッチ回路９の出力はＨレベルとなり、第２のトランジス
タＱ２はオン状態となっている。

【００５２】又、この時の第２のコンパレータ１２の出
力Ｖｏ２は分圧出力Ｖｃ２が第２の基準電圧Ｖｒｅｆ２
よりも低いためＬレベルとなる。図４に示すように、制
御信号ＶＩＮがＨレベルからＬレベルに変化すると、出
力制御回路１を介してトランジスタＱ１はオフ状態にな
る。そして、トランジスタＱ１のコレクタ電圧Ｖｃはツ
ェナーダイオードＺＤにアバランシェ電流が流れる電圧
Ｖｃｃまで上昇する。この時、分圧出力Ｖｃ２も上昇し
第１の基準電圧Ｖｒｅｆ１を越えるので、第１のコンパ
レータ７の出力Ｖｏ１はＨレベルからＬレベルとなる。

【００５３】制御信号ＶＩＮがＬレベルかつ第１のコン
パレータ７の出力Ｖｏ１がＬレベルとなるので、論理回
路８の出力ＶａはＬレベルが保持される。従って、第１
の遅延回路１３の出力Ｖａ１はＬレベルのままである。
一方、第２の遅延回路１７の出力Ｖｂ１はＨレベルから
Ｌレベルとなり、遅延時間ｔ２経過後にＨレベルとな
る。第３のコンパレータ１４の非反転入力端子の入力
は、第１の遅延回路１３の出力Ｖａ１と第２の遅延回路
１７の出力Ｖｂ１が入力されている。

【００５４】従って、第３のコンパレータ１４の出力Ｖ
ｏ３は非反転入力端子の入力が第３の基準電圧Ｖｒｅｆ
３より低いので、Ｌレベルを保持する。この結果、ラッ
チ回路９の出力ＶｒはＨレベルが保持されて第２のトラ
ンジスタＱ２はオン状態に保持される。

【００５５】ところで、図５（ａ）に示すように、モー
タＭの逆起電力によりトランジスタＱ１のコレクタ電圧
Ｖｃは上昇した後に０ボルト近くまで減少することがあ
る。この時、第１のコンパレータ７の出力Ｖｏ１はトラ
ンジスタＱ１のコレクタ電圧Ｖｃの分圧回路の分圧出力
Ｖｃ２により、一度Ｌレベルになった後に再びＨレベル
となる。この結果、論理回路８の出力ＶａがＬレベルか
らＨレベルになり、ラッチ回路９の出力ＶｒがＨレベル
からＬレベルとなるので第２のトランジスタＱ２はオフ
される。

【００５６】しかし、第１の遅延回路１３によると、図
５（ｂ）のタイムチャートに示すように、第１の遅延回
路１３の出力Ｖａ１は論理回路８の出力ＶａがＬレベル
からＨレベルになると、第１の遅延回路１３の時定数に
従ってＬレベルから増加する。しかし、論理回路８の出
力Ｖａは再びＬレベルになる。これは、遅延時間ｔ１が
経過する前である。

【００５７】従って、第３のコンパレータ１４の非反転
入力端子の入力は第３の基準電圧Ｖｒｅｆ３を越えない
ので、第３のコンパレータ１４の出力Ｖｏ３はＬレベル
が保持される。この結果、ラッチ回路９の出力ＶｒはＨ
レベルに保持されて第２のトランジスタＱ２はオン状態
が保持される。従って、制御信号ＶＩＮをＨレベルから
Ｌレベルに変化させ、遅延時間ｔ１経過するまでに第１
のコンパレータ７の出力Ｖｏ１に混入するノイズは第１
の遅延回路１３により、第２のトランジスタＱ２が誤っ
てオフされることはない。

【００５８】又、制御信号ＶＩＮがＬレベルとなってト
ランジスタＱ１にベース電圧がかからなくなっても、ト
ランジスタＱ１のベースに残る残留電圧のためにトラン
ジスタＱ１がすぐにオフされないことがある。即ち、図
６（ａ）に示すように、第１のコンパレータ７の出力Ｖ
ｏ１はトランジスタＱ１のベースに残る残留電圧が減少
して、トランジスタＱ１がオフされるまでＨレベルから
Ｌレベルにはならない。

【００５９】すると、制御信号ＶＩＮがＬレベルでかつ
第１のコンパレータ７の出力Ｖｏ１がＨレベルとなるの
で、出力ＶａはＨレベルとなる。この出力Ｖａがそのま
まラッチ回路９に入力されると出力Ｖａの立ち上がりを
ラッチして第２のトランジスタＱ２をオフにしてしま
う。即ち、ツェナーダイオードＺＤが正常であるにも係
わらず、ツェナーダイオードＺＤがショートしていると
誤判断して第２のトランジスタＱ２がオフ状態にされて
しまう。

【００６０】しかし、第２の遅延回路１７によって、図
６（ｂ）のタイムチャートに示すように、第２の遅延回
路１７の出力Ｖｂ１は制御信号ＶＩＮがＬレベルとなっ
た後、遅延時間ｔ２の間Ｌレベルとなっている。従っ
て、第３のコンパレータ１４の非反転信号入力は第２の
遅延回路１７の出力Ｖｂ１により、遅延時間ｔ２が経過
する間Ｌレベルとなり第３の基準電圧Ｖｒｅｆ３を越え
ない。この結果、第３のコンパレータ１４の出力Ｖｏ３
はＬレベルが保持され、ラッチ回路９の出力ＶｒがＬレ
ベルとなることはない。

【００６１】即ち、論理回路８の出力Ｖａは制御信号Ｖ
ＩＮがＨレベルからＬレベルに反転してから遅延時間ｔ
２経過した後までＨレベルを保持していないと第２のト
ランジスタＱ２をオフさせることはできない。従って、
制御信号ＶＩＮをＨレベルからＬレベルに変化させ、遅
延時間ｔ２経過するまでに第１のコンパレータ７の出力
Ｖｏ１に混入するノイズは第２の遅延回路１７により、
第２のトランジスタＱ２が誤ってオフされることはな
い。

【００６２】更に、制御信号ＶＩＮがＬレベルとなって
トランジスタＱ１にベース電圧がかからなくなっても、
トランジスタＱ１のベースに残る残留電圧等によってト
ランジスタＱ１が図７（ａ）に示すように遅延時間ｔ１
よりも長くオフされないことがある。この場合は、又、
図７（ｂ）に示すように遅延時間ｔ２についても同様
に、これより長くなる場合がある。従って、第３のコン
パレータ１４の出力Ｖｏ３はＬレベルからＨレベルにな
り、ラッチ回路９の出力ＶｒがＨレベルからＬレベルと
なるので第２のトランジスタＱ２はオフされる。

【００６３】このような場合には、第１の遅延回路１３
と第２の遅延回路１７によって、図７（ｃ）のタイムチ
ャートに示すように制御信号ＶＩＮがＬレベルになった
後も第１のコンパレータ７の出力Ｖｏ１がＨレベルであ
るので、論理回路８の出力ＶａはＨレベルになる。第１
の遅延回路１３の出力Ｖａ１は第１の遅延回路１３の時
定数によりＬレベルから増加しようとする。この時、第
２の遅延回路１７の出力Ｖｂ１がＬレベルで加えられて
いるので、第３のコンパレータ１４の非反転入力端子の
入力は遅延時間ｔ２の間Ｌレベルとなる。

【００６４】遅延時間ｔ２経過後も論理回路８の出力Ｖ
ａはＨレベルなので、第１の遅延回路１３の出力Ｖａ１
は時定数に従って増加する。論理回路８の出力Ｖａが遅
延時間ｔ１経過する前にＬレベルになると、第３のコン
パレータ１４の非反転入力端子の入力が第３の基準電圧
Ｖｒｅｆ３を越えないので、第３のコンパレータの出力
Ｖｏ３はＬレベルが保持される。この結果、ラッチ回路
９の出力ＶｒはＨレベルに保持されて第２のトランジス
タＱ２のオン状態を保持させる。

【００６５】従って、第１の遅延回路１３と第２の遅延
回路１７により、遅延時間ｔ１と遅延時間ｔ２の間に第
１のコンパレータ７の出力Ｖｏ１に混入するノイズ等に
より第２のトランジスタＱ２がオフされる誤判定を防止
することができる。

【００６６】このように本実施例の半導体スイッチの駆
動回路においては、論理回路８の出力Ｖａに所定の遅延
時間ｔ１，ｔ２の間Ｌレベルとなる第１の遅延回路１３
と第２の遅延回路１７を設けた。この結果、モータＭが
オフするときに発生するノイズによりツェナーダイオー
ドＺＤがショートしていると誤って判断されて第２のト
ランジスタＱ２がオフされるのを防ぐことができる。
又、ツェナーダイオードが正常な場合のトランジスタＱ
１のオフの遅れによる誤判定により第２のトランジスタ
Ｑ２がオフされるのを防ぐことができる。

【００６７】なお、本発明は上記実施例に限定されるこ
とはなく、本発明の趣旨から逸脱しない範囲で以下のよ
うにしてもよい。 （１）上記実施例では外部にツェナーダイオードＺＤが
ショートしたときの異常を知らせるためのバッファ回路
１０と外部端子１１をショート故障検出回路５にのみ設
けたが、オープン故障検出回路６に設けて、ツェナーダ
イオードＺＤがオープンしたときの異常を外部に知らせ
るようにしてもよい。

【００６８】（２）上記実施例では第１の遅延回路１３
と第２の遅延回路１７を同時に設けたが、第１の遅延回
路１３と第２の遅延回路１７のいずれか一方のみを設け
てもよい。

【００６９】（３）上記実施例ではオープン故障検出回
路６の出力Ｖｏ２で第１のトランジスタＱ１をオン・オ
フ制御するようにしたが、図８に示すように第１のトラ
ンジスタＱ１のコレクタ・ベース間に第３のトランジス
タＱ３を設けて、ツェナーダイオードＺＤがオープンし
た時にオープン故障検出回路６の出力Ｖｏ２で第３のト
ランジスタＱ３をオンにするようにしてもよい。

【００７０】

【発明の効果】以上詳述したように請求項１に記載の発
明の半導体スイッチの駆動回路によれば、ツェナーダイ
オードが何らかの原因でショートしてもツェナーダイオ
ードに直列に設けた第２の半導体スイッチをショート故
障検出回路により前記ツェナーダイオードのショート故
障に起因して生ずる半導体スイッチと負荷との間の電圧
に基づいて第２の半導体スイッチをオフにしてモータを
制御することができるという優れた効果を奏する。

【００７１】又、請求項２に記載の発明の半導体スイッ
チの駆動回路によれば、ツェナーダイオードが何らかの
原因でオープンしてもオープン故障検出回路により前記
ツェナーダイオードのオープン故障に起因して生ずる半
導体スイッチと負荷との間の電圧に基づいて該半導体ス
イッチをオンさせることで半導体スイッチを保護するこ
とができるという優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す回路図である。

【図２】本発明の第１実施例の動作を示すタイムチャー
トである。

【図３】本発明の第２実施例を示す回路図である。

【図４】本発明の第２実施例の動作を示すタイムチャー
トである。

【図５】第２実施例の第１の遅延回路１３の作用を示す
タイムチャートである。

【図６】第２実施例の第２の遅延回路１７の作用を示す
タイムチャートである。

【図７】第２実施例の遅延回路１３，１７の作用を示す
タイムチャートである。

【図８】別例の駆動回路を示す図である。

【図９】従来例の駆動回路を示す図である。

【図１０】従来例の駆動回路のタイムチャートである。

【符号の説明】

Ｑ１…半導体スイッチとしてのトランジスタ、Ｑ２…第
２の半導体スイッチとしてのトランジスタ、ＺＤ…ツェ
ナーダイオード、Ｅ…負荷駆動用電源としてのモータ駆
動電源、Ｍ…負荷としてのモータ、ＶＩＮ…制御信号、
１…出力制御回路、３，４…分圧抵抗、５…ショート故
障検出回路、６…オープン故障検出回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】負荷駆動用電源に接続された負荷への電力
   供給を制御する半導体スイッチと、前記半導体スイッチ
   がオンからオフになったとき、該半導体スイッチと負荷
   との間の電圧の上昇に基づいて該半導体スイッチをオン
   にさせるツェナーダイオードとからなる半導体スイッチ
   の駆動回路において前記ツェナーダイオードに直列に第
   ２の半導体スイッチを設け、前記ツェナーダイオードの
   ショート故障に起因して生ずる前記半導体スイッチと負
   荷との間の電圧に基づいて第２の半導体スイッチをオフ
   させるショート故障検出回路を設けたことを特徴とする
   半導体スイッチの駆動回路。
2. 【請求項２】負荷駆動用電源に接続された負荷への電力
   供給を制御する半導体スイッチと、前記半導体スイッチ
   がオンからオフになったときに該半導体スイッチと負荷
   との間の電圧の上昇に基づいて該半導体スイッチをオン
   にさせるツェナーダイオードとからなる半導体スイッチ
   の駆動回路において前記ツェナーダイオードのオープン
   故障に起因して生ずる該半導体スイッチと負荷との間の
   電圧に基づいて該半導体スイッチをオンさせるオープン
   故障検出回路を設けたことを特徴とする半導体スイッチ
   の駆動回路。
3. 【請求項３】負荷駆動用電源に接続された負荷への電力
   供給を制御する半導体スイッチと、前記半導体スイッチ
   がオンからオフになったときに該半導体スイッチと負荷
   との間の電圧の上昇に基づいて該半導体スイッチをオン
   にさせるツェナーダイオードとからなる半導体スイッチ
   の駆動回路において前記ツェナーダイオードに直列に第
   ２の半導体スイッチを設け、前記ツェナーダイオードの
   ショート故障に起因して生ずる前記半導体スイッチと負
   荷との間の電圧に基づいて第２の半導体スイッチをオフ
   させるショート故障検出回路を設けるとともに、前記ツ
   ェナーダイオードのオープン故障又は前記第２の半導体
   スイッチのオフのすくなくともいずれか一方に起因して
   生ずる前記半導体スイッチと負荷との間の電圧に基づい
   て該半導体スイッチをオンさせるオープン故障検出回路
   を設けた半導体スイッチの駆動回路。