JPH06252721A - 半導体スイッチの駆動回路 - Google Patents
半導体スイッチの駆動回路Info
- Publication number
- JPH06252721A JPH06252721A JP5032129A JP3212993A JPH06252721A JP H06252721 A JPH06252721 A JP H06252721A JP 5032129 A JP5032129 A JP 5032129A JP 3212993 A JP3212993 A JP 3212993A JP H06252721 A JPH06252721 A JP H06252721A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- output
- circuit
- level
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 ツェナーダイオードが損傷しても半導体スイ
ッチを保護し、モータを制御する。 【構成】モータMを制御するトランジスタQ1のコレク
タ・エミッタ間にはトランジスタQ1を保護するツェナ
ーダイオードZDが接続されている。ツェナーダイオー
ドZDに直列接続された第2のトランジスタQ2をショ
ート故障検出回路5によりトランジスタQ1のコレクタ
にかかる電圧に基づいてオフにしてトランジスタQ1の
ベース電流を流れなくしてトランジスタQ1をオフにし
てモータMを制御する。又、ツェナーダイオードZDが
何らかの原因でオープンしてもオープン故障検出回路6
によりトランジスタQ1のコレクタ電圧に基づいてトラ
ンジスタQ1をオン・オフ制御することでトランジスタ
Q1を過電圧より保護する。
ッチを保護し、モータを制御する。 【構成】モータMを制御するトランジスタQ1のコレク
タ・エミッタ間にはトランジスタQ1を保護するツェナ
ーダイオードZDが接続されている。ツェナーダイオー
ドZDに直列接続された第2のトランジスタQ2をショ
ート故障検出回路5によりトランジスタQ1のコレクタ
にかかる電圧に基づいてオフにしてトランジスタQ1の
ベース電流を流れなくしてトランジスタQ1をオフにし
てモータMを制御する。又、ツェナーダイオードZDが
何らかの原因でオープンしてもオープン故障検出回路6
によりトランジスタQ1のコレクタ電圧に基づいてトラ
ンジスタQ1をオン・オフ制御することでトランジスタ
Q1を過電圧より保護する。
Description
【0001】
【産業上の利用分野】本発明は半導体スイッチの駆動回
路に関するものである。
路に関するものである。
【0002】
【従来の技術】ステッピングモータ等の負荷をより応答
性を上げるために、同負荷に供給する駆動電源を制御す
る半導体スイッチのオン・オフ動作の高速化が要求され
ている。特にステッピングモータ等を素早く停止させる
ために、半導体スイッチを高速でオフさせることが要求
されている。図9にステッピングモータを高速で停止さ
せる回路を示す。
性を上げるために、同負荷に供給する駆動電源を制御す
る半導体スイッチのオン・オフ動作の高速化が要求され
ている。特にステッピングモータ等を素早く停止させる
ために、半導体スイッチを高速でオフさせることが要求
されている。図9にステッピングモータを高速で停止さ
せる回路を示す。
【0003】モータ駆動電源Eには負荷としてのモータ
MとモータMを駆動するための半導体スイッチとしての
トランジスタQ1が直列接続されている。モータMの一
端はモータ駆動電源Eに接続され、他端にはトランジス
タQ1のコレクタが接続されている。トランジスタQ1
のベースには出力制御回路1が接続され、エミッタは接
地されている。トランジスタQ1のベース・コレクタ間
には保護回路としてのツェナーダイオードZDとダイオ
ードDが直列接続されている。ダイオードDとツェナー
ダイオードZDは、ツェナー電圧VZD,ダイオード順
方向電圧VDとトランジスタQ1のベース・エミッタ間
電圧VBEの和の電圧VcaがトランジスタQ1の耐圧
よりも低くなるように選定されている。従って、ダイオ
ードDとツェナーダイオードZDはコレクタ電圧Vcが
上昇しトランジスタQ1の耐圧を超えて破壊するのを防
いでいる。
MとモータMを駆動するための半導体スイッチとしての
トランジスタQ1が直列接続されている。モータMの一
端はモータ駆動電源Eに接続され、他端にはトランジス
タQ1のコレクタが接続されている。トランジスタQ1
のベースには出力制御回路1が接続され、エミッタは接
地されている。トランジスタQ1のベース・コレクタ間
には保護回路としてのツェナーダイオードZDとダイオ
ードDが直列接続されている。ダイオードDとツェナー
ダイオードZDは、ツェナー電圧VZD,ダイオード順
方向電圧VDとトランジスタQ1のベース・エミッタ間
電圧VBEの和の電圧VcaがトランジスタQ1の耐圧
よりも低くなるように選定されている。従って、ダイオ
ードDとツェナーダイオードZDはコレクタ電圧Vcが
上昇しトランジスタQ1の耐圧を超えて破壊するのを防
いでいる。
【0004】図10に示すようにモータMを始動させる
には、制御信号VINを高電位電圧(以下Hレベルとい
う)にすると出力制御回路1からトランジスタQ1のベ
ースに電圧がかかりトランジスタQ1がオンとなり、モ
ータMに電流IMが流れモータMが回転する。
には、制御信号VINを高電位電圧(以下Hレベルとい
う)にすると出力制御回路1からトランジスタQ1のベ
ースに電圧がかかりトランジスタQ1がオンとなり、モ
ータMに電流IMが流れモータMが回転する。
【0005】モータMを停止させようと制御信号VIN
を低電位電圧(以下Lレベルという)にすると、出力制
御回路1の出力がLレベルとなりトランジスタQ1がオ
フとなる。このときモータMに蓄えられたエネルギーに
よりトランジスタQ1のコレクタ電圧Vcが上昇する。
コレクタ電圧Vcがツェナー電圧VZD,ダイオード順
方向電圧VDとトランジスタQ1のベース・エミッタ間
電圧VBEの和の電圧Vcaを越えるとツェナーダイオ
ードZDにアバランシュ電流がトランジスタQ1のコレ
クタからベースに向かって流れる。トランジスタQ1の
ベースに電圧がかかりトランジスタQ1が導通するとモ
ータMのエネルギーが消費され、コレクタ電圧Vcが減
少して電源Eの電圧とほぼ等しくなりモータMに流れる
電流IMが流れなくなりモータMが停止する。
を低電位電圧(以下Lレベルという)にすると、出力制
御回路1の出力がLレベルとなりトランジスタQ1がオ
フとなる。このときモータMに蓄えられたエネルギーに
よりトランジスタQ1のコレクタ電圧Vcが上昇する。
コレクタ電圧Vcがツェナー電圧VZD,ダイオード順
方向電圧VDとトランジスタQ1のベース・エミッタ間
電圧VBEの和の電圧Vcaを越えるとツェナーダイオ
ードZDにアバランシュ電流がトランジスタQ1のコレ
クタからベースに向かって流れる。トランジスタQ1の
ベースに電圧がかかりトランジスタQ1が導通するとモ
ータMのエネルギーが消費され、コレクタ電圧Vcが減
少して電源Eの電圧とほぼ等しくなりモータMに流れる
電流IMが流れなくなりモータMが停止する。
【0006】
【発明が解決しようとする課題】ところが、ツェナーダ
イオードZDが何らかの原因で損傷してショートする
と、ダイオードDは順方向であるので、トランジスタQ
1のベースにベース電流が流れてトランジスタQ1をオ
ンにする。従って、トランジスタQ1のコレクタ電圧V
cはトランジスタQ1のオン電圧Vcbまでしか上昇せ
ず、モータMに流れる電流IMは流れ続けてモータMは
制御できなくなってしまう。
イオードZDが何らかの原因で損傷してショートする
と、ダイオードDは順方向であるので、トランジスタQ
1のベースにベース電流が流れてトランジスタQ1をオ
ンにする。従って、トランジスタQ1のコレクタ電圧V
cはトランジスタQ1のオン電圧Vcbまでしか上昇せ
ず、モータMに流れる電流IMは流れ続けてモータMは
制御できなくなってしまう。
【0007】又、ツェナーダイオードZDが何らかの原
因で損傷してオープンすると、モータMのエネルギーに
よる逆起電力によりトランジスタQ1のコレクタ電圧V
cはトランジスタQ1の耐圧を超えてトランジスタQ1
は破壊されてしまう。
因で損傷してオープンすると、モータMのエネルギーに
よる逆起電力によりトランジスタQ1のコレクタ電圧V
cはトランジスタQ1の耐圧を超えてトランジスタQ1
は破壊されてしまう。
【0008】本発明の目的は、ツェナーダイオードが何
らかの原因でショートしてもツェナーダイオードに設け
た第2の半導体スイッチをショート故障検出回路により
前記ツェナーダイオードのショート故障に起因して生ず
る半導体スイッチと負荷との間の電圧に基づいて第2の
半導体スイッチをオフにしてモータを制御することがで
きる半導体スイッチの駆動回路を提供することにある。
らかの原因でショートしてもツェナーダイオードに設け
た第2の半導体スイッチをショート故障検出回路により
前記ツェナーダイオードのショート故障に起因して生ず
る半導体スイッチと負荷との間の電圧に基づいて第2の
半導体スイッチをオフにしてモータを制御することがで
きる半導体スイッチの駆動回路を提供することにある。
【0009】又、ツェナーダイオードが何らかの原因で
オープンしてもオープン故障検出回路により前記ツェナ
ーダイオードのオープン故障に起因して生ずる半導体ス
イッチと負荷との間の電圧に基づいて該半導体スイッチ
をオンさせることで半導体スイッチを保護することがで
きる半導体スイッチの駆動回路を提供することにある。
オープンしてもオープン故障検出回路により前記ツェナ
ーダイオードのオープン故障に起因して生ずる半導体ス
イッチと負荷との間の電圧に基づいて該半導体スイッチ
をオンさせることで半導体スイッチを保護することがで
きる半導体スイッチの駆動回路を提供することにある。
【0010】
【課題を解決するための手段】請求項1に記載の発明に
おいては、負荷駆動用電源に接続された負荷への電力供
給を制御する半導体スイッチと、前記半導体スイッチが
オンからオフになったとき、該半導体スイッチと負荷と
の間の電圧の上昇に基づいて該半導体スイッチをオンに
させるツェナーダイオードとからなる半導体スイッチの
駆動回路において、前記ツェナーダイオードに直列に第
2の半導体スイッチを設け、前記ツェナーダイオードの
ショート故障に起因して生ずる前記半導体スイッチと負
荷との間の電圧に基づいて第2の半導体スイッチをオフ
させるショート故障検出回路を設けた。
おいては、負荷駆動用電源に接続された負荷への電力供
給を制御する半導体スイッチと、前記半導体スイッチが
オンからオフになったとき、該半導体スイッチと負荷と
の間の電圧の上昇に基づいて該半導体スイッチをオンに
させるツェナーダイオードとからなる半導体スイッチの
駆動回路において、前記ツェナーダイオードに直列に第
2の半導体スイッチを設け、前記ツェナーダイオードの
ショート故障に起因して生ずる前記半導体スイッチと負
荷との間の電圧に基づいて第2の半導体スイッチをオフ
させるショート故障検出回路を設けた。
【0011】又、請求項2に記載の発明においては、負
荷駆動用電源に接続された負荷への電力供給を制御する
半導体スイッチと、前記半導体スイッチがオンからオフ
になったときに該半導体スイッチと負荷との間の電圧の
上昇に基づいて該半導体スイッチをオンにさせるツェナ
ーダイオードとからなる半導体スイッチの駆動回路にお
いて、前記ツェナーダイオードのオープン故障に起因し
て生ずる該半導体スイッチと負荷との間の電圧に基づい
て該半導体スイッチをオンさせるオープン故障検出回路
を設けた。
荷駆動用電源に接続された負荷への電力供給を制御する
半導体スイッチと、前記半導体スイッチがオンからオフ
になったときに該半導体スイッチと負荷との間の電圧の
上昇に基づいて該半導体スイッチをオンにさせるツェナ
ーダイオードとからなる半導体スイッチの駆動回路にお
いて、前記ツェナーダイオードのオープン故障に起因し
て生ずる該半導体スイッチと負荷との間の電圧に基づい
て該半導体スイッチをオンさせるオープン故障検出回路
を設けた。
【0012】又、請求項3に記載の発明においては、負
荷駆動用電源に接続された負荷への電力供給を制御する
半導体スイッチと、前記半導体スイッチがオンからオフ
になったときに該半導体スイッチと負荷との間の電圧の
上昇に基づいて該半導体スイッチをオンにさせるツェナ
ーダイオードとからなる半導体スイッチの駆動回路にお
いて、前記ツェナーダイオードに直列に第2の半導体ス
イッチを設け、前記ツェナーダイオードのショート故障
に起因して生ずる前記半導体スイッチと負荷との間の電
圧に基づいて第2の半導体スイッチをオフさせるショー
ト故障検出回路を設けるとともに、前記ツェナーダイオ
ードのオープン故障又は前記第2の半導体スイッチのオ
フのすくなくともいずれか一方に起因して生ずる前記半
導体スイッチと負荷との間の電圧に基づいて該半導体ス
イッチをオンさせるオープン故障検出回路を設けた。
荷駆動用電源に接続された負荷への電力供給を制御する
半導体スイッチと、前記半導体スイッチがオンからオフ
になったときに該半導体スイッチと負荷との間の電圧の
上昇に基づいて該半導体スイッチをオンにさせるツェナ
ーダイオードとからなる半導体スイッチの駆動回路にお
いて、前記ツェナーダイオードに直列に第2の半導体ス
イッチを設け、前記ツェナーダイオードのショート故障
に起因して生ずる前記半導体スイッチと負荷との間の電
圧に基づいて第2の半導体スイッチをオフさせるショー
ト故障検出回路を設けるとともに、前記ツェナーダイオ
ードのオープン故障又は前記第2の半導体スイッチのオ
フのすくなくともいずれか一方に起因して生ずる前記半
導体スイッチと負荷との間の電圧に基づいて該半導体ス
イッチをオンさせるオープン故障検出回路を設けた。
【0013】
【作用】請求項1に記載の発明では、ツェナーダイオー
ドが何らかの原因でショートしてもツェナーダイオード
に設けた第2の半導体スイッチをショート故障検出回路
により前記ツェナーダイオードのショート故障に起因し
て生ずる半導体スイッチと負荷との間の電圧に基づいて
第2の半導体スイッチをオフにしてモータを制御するこ
とができる。
ドが何らかの原因でショートしてもツェナーダイオード
に設けた第2の半導体スイッチをショート故障検出回路
により前記ツェナーダイオードのショート故障に起因し
て生ずる半導体スイッチと負荷との間の電圧に基づいて
第2の半導体スイッチをオフにしてモータを制御するこ
とができる。
【0014】又、請求項2に記載の発明では、ツェナー
ダイオードが何らかの原因でオープンしてもオープン故
障検出回路により前記ツェナーダイオードのオープン故
障に起因して生ずる半導体スイッチと負荷との間の電圧
に基づいて該半導体スイッチをオンさせることで半導体
スイッチを保護することができる。
ダイオードが何らかの原因でオープンしてもオープン故
障検出回路により前記ツェナーダイオードのオープン故
障に起因して生ずる半導体スイッチと負荷との間の電圧
に基づいて該半導体スイッチをオンさせることで半導体
スイッチを保護することができる。
【0015】又、請求項3に記載の発明では、ツェナー
ダイオードが何らかの原因でショートしてもツェナーダ
イオードに直列に設けた第2の半導体スイッチをショー
ト故障検出回路により前記ツェナーダイオードのショー
ト故障に起因して生ずる半導体スイッチと負荷との間の
電圧に基づいて第2の半導体スイッチをオフにしてモー
タを制御することができる。更に、ツェナーダイオード
が何らかの原因でオープンするか、又は、前記第2の半
導体スイッチのオフのいずれか一方に起因して生ずる半
導体スイッチと負荷との間の電圧に基づいオープン故障
検出回路により該半導体スイッチをオンさせることで半
導体スイッチを保護することができる。
ダイオードが何らかの原因でショートしてもツェナーダ
イオードに直列に設けた第2の半導体スイッチをショー
ト故障検出回路により前記ツェナーダイオードのショー
ト故障に起因して生ずる半導体スイッチと負荷との間の
電圧に基づいて第2の半導体スイッチをオフにしてモー
タを制御することができる。更に、ツェナーダイオード
が何らかの原因でオープンするか、又は、前記第2の半
導体スイッチのオフのいずれか一方に起因して生ずる半
導体スイッチと負荷との間の電圧に基づいオープン故障
検出回路により該半導体スイッチをオンさせることで半
導体スイッチを保護することができる。
【0016】
【実施例】以下、本発明を具体化した第1実施例を図
1,2に従って説明する。図1に示すように、負荷駆動
用電源としてのモータ駆動電源Eには負荷としてのモー
タMとモータMの電力供給を制御するための半導体スイ
ッチとしてのトランジスタQ1が直列接続されている。
モータMの一端はモータ駆動電源Eに接続され、他端は
トランジスタQ1のコレクタに接続されている。トラン
ジスタQ1のベースにはトランジスタQ1をオン・オフ
制御するための出力制御回路1が接続されている。出力
制御回路1は端子2を介して図示しない制御装置からの
制御信号VINが入力されている。
1,2に従って説明する。図1に示すように、負荷駆動
用電源としてのモータ駆動電源Eには負荷としてのモー
タMとモータMの電力供給を制御するための半導体スイ
ッチとしてのトランジスタQ1が直列接続されている。
モータMの一端はモータ駆動電源Eに接続され、他端は
トランジスタQ1のコレクタに接続されている。トラン
ジスタQ1のベースにはトランジスタQ1をオン・オフ
制御するための出力制御回路1が接続されている。出力
制御回路1は端子2を介して図示しない制御装置からの
制御信号VINが入力されている。
【0017】従って、制御信号VINがHレベルのとき
出力制御回路1からHレベル、即ちトランジスタQ1の
ベースにHレベルの電圧が印加され、トランジスタQ1
がオンされてモータMが回転する。又、制御信号VIN
がLレベルのとき出力制御回路1からLレベル、即ちト
ランジスタQ1にベース電圧がかからず、トランジスタ
Q1がオフされてモータMが停止する。
出力制御回路1からHレベル、即ちトランジスタQ1の
ベースにHレベルの電圧が印加され、トランジスタQ1
がオンされてモータMが回転する。又、制御信号VIN
がLレベルのとき出力制御回路1からLレベル、即ちト
ランジスタQ1にベース電圧がかからず、トランジスタ
Q1がオフされてモータMが停止する。
【0018】トランジスタQ1のコレクタ・ベース間に
はツェナーダイオードZDとダイオードDが直列接続さ
れている。ツェナーダイオードZDのカソード側はトラ
ンジスタQ1のコレクタに接続され、アノード側がダイ
オードDのアノード側に接続されている。ダイオードD
とトランジスタQ1のベースの間には第2の半導体スイ
ッチとしての第2のトランジスタQ2が接続されてい
る。第2のトランジスタQ2のコレクタはダイオードD
のカソード側に接続され、エミッタはトランジスタQ1
のベースに接続されている。ダイオードD,ツェナーダ
イオードZDと第2のトランジスタQ2は、ツェナー電
圧VZD,ダイオード順方向電圧VD,第2のトランジ
スタQ2のオン電圧VONとトランジスタQ1のベース
・エミッタ間電圧VBEの和の電圧Vccがトランジス
タQ1の耐圧よりも低くなるように選定されている。従
って、ダイオードD,ツェナーダイオードZD,第2の
トランジスタQ2はコレクタ電圧Vcが上昇しトランジ
スタQ1の耐圧を超えて破壊するのを防いでいる。
はツェナーダイオードZDとダイオードDが直列接続さ
れている。ツェナーダイオードZDのカソード側はトラ
ンジスタQ1のコレクタに接続され、アノード側がダイ
オードDのアノード側に接続されている。ダイオードD
とトランジスタQ1のベースの間には第2の半導体スイ
ッチとしての第2のトランジスタQ2が接続されてい
る。第2のトランジスタQ2のコレクタはダイオードD
のカソード側に接続され、エミッタはトランジスタQ1
のベースに接続されている。ダイオードD,ツェナーダ
イオードZDと第2のトランジスタQ2は、ツェナー電
圧VZD,ダイオード順方向電圧VD,第2のトランジ
スタQ2のオン電圧VONとトランジスタQ1のベース
・エミッタ間電圧VBEの和の電圧Vccがトランジス
タQ1の耐圧よりも低くなるように選定されている。従
って、ダイオードD,ツェナーダイオードZD,第2の
トランジスタQ2はコレクタ電圧Vcが上昇しトランジ
スタQ1の耐圧を超えて破壊するのを防いでいる。
【0019】トランジスタQ1のコレクタには分圧回路
が接続されている。分圧回路は抵抗3,4で構成されて
いる。抵抗3の一端はトランジスタQ1のコレクタに接
続され、他端は抵抗4に接続されている。抵抗3,4の
中間からは抵抗3,4の値より定まる所定の分圧比によ
りトランジスタQ1のコレクタ電圧Vcの分圧出力Vc
2が得られる。この分圧出力Vc2はショート故障検出
回路5とオープン故障検出回路6に出力されている。
が接続されている。分圧回路は抵抗3,4で構成されて
いる。抵抗3の一端はトランジスタQ1のコレクタに接
続され、他端は抵抗4に接続されている。抵抗3,4の
中間からは抵抗3,4の値より定まる所定の分圧比によ
りトランジスタQ1のコレクタ電圧Vcの分圧出力Vc
2が得られる。この分圧出力Vc2はショート故障検出
回路5とオープン故障検出回路6に出力されている。
【0020】ショート故障検出回路5は第1のコンパレ
ータ7と第1の基準電源E1と論理回路8とラッチ回路
9を備えている。第1のコンパレータ7の反転入力端子
には前記分圧出力Vc2が入力され、非反転入力端子に
は第1の基準電源E1が接続され第1の基準電圧Vre
f1が入力されている。第1の基準電圧Vref1はト
ランジスタQ1のコレクタ電圧Vcがモータ駆動電源E
の電圧と等しくなったとき、即ちモータMが停止してい
るときに分圧回路より出力される分圧出力Vc2aより
も低い電圧に設定されている。又、第1の基準電圧Vr
ef1はツェナーダイオードZDがショートし、トラン
ジスタQ1のベースにベース電流がかかりトランジスタ
Q1がオンしたときのコレクタ電圧Vcに基づいて分圧
回路より出力される分圧出力Vc2bよりも高い電圧に
設定されている。
ータ7と第1の基準電源E1と論理回路8とラッチ回路
9を備えている。第1のコンパレータ7の反転入力端子
には前記分圧出力Vc2が入力され、非反転入力端子に
は第1の基準電源E1が接続され第1の基準電圧Vre
f1が入力されている。第1の基準電圧Vref1はト
ランジスタQ1のコレクタ電圧Vcがモータ駆動電源E
の電圧と等しくなったとき、即ちモータMが停止してい
るときに分圧回路より出力される分圧出力Vc2aより
も低い電圧に設定されている。又、第1の基準電圧Vr
ef1はツェナーダイオードZDがショートし、トラン
ジスタQ1のベースにベース電流がかかりトランジスタ
Q1がオンしたときのコレクタ電圧Vcに基づいて分圧
回路より出力される分圧出力Vc2bよりも高い電圧に
設定されている。
【0021】そして、第1のコンパレータ7は分圧出力
Vc2が基準電圧Vref1よりも低い時に出力Vo1
がHレベルとなり、分圧出力Vc2が基準電圧Vref
1よりも高い時に出力Vo1がLレベルとなる。
Vc2が基準電圧Vref1よりも低い時に出力Vo1
がHレベルとなり、分圧出力Vc2が基準電圧Vref
1よりも高い時に出力Vo1がLレベルとなる。
【0022】第1のコンパレータ7の出力端子は論理回
路8の正入力端子に接続されている。論理回路8の負入
力端子には制御信号VINが入力され、出力端子はラッ
チ回路9の入力端子に接続されている。従って、論理回
路8の出力Vaは前記出力Vo1がHレベルかつ制御信
号VINがLレベルの時にHレベルとなる。又、出力V
o1がLレベルのときには、制御信号VINのレベルに
係わらずに論理回路8の出力VaはLレベルとなる。
路8の正入力端子に接続されている。論理回路8の負入
力端子には制御信号VINが入力され、出力端子はラッ
チ回路9の入力端子に接続されている。従って、論理回
路8の出力Vaは前記出力Vo1がHレベルかつ制御信
号VINがLレベルの時にHレベルとなる。又、出力V
o1がLレベルのときには、制御信号VINのレベルに
係わらずに論理回路8の出力VaはLレベルとなる。
【0023】ラッチ回路9の出力端子は前記第2のトラ
ンジスタQ2のベースに接続されている。ラッチ回路9
の出力Vrは通常Hレベルを出力し、論理回路8の出力
VaがLレベルからHレベルに立ち上がる時にLレベル
となり図示しない回路全体の電源が切られるまでLレベ
ルを保持する。
ンジスタQ2のベースに接続されている。ラッチ回路9
の出力Vrは通常Hレベルを出力し、論理回路8の出力
VaがLレベルからHレベルに立ち上がる時にLレベル
となり図示しない回路全体の電源が切られるまでLレベ
ルを保持する。
【0024】又、前記ラッチ回路9の出力端子はバッフ
ァ回路10の入力端子に接続されている。バッファ回路
10の出力端子には図示しない異常表示装置を接続する
ための外部接続端子11が接続されている。
ァ回路10の入力端子に接続されている。バッファ回路
10の出力端子には図示しない異常表示装置を接続する
ための外部接続端子11が接続されている。
【0025】前記オープン故障検出回路6は第2のコン
パレータ12と第2の基準電源E2で構成されている。
第2のコンパレータ12の非反転入力端子には前記分圧
回路の分圧出力Vc2が入力されている。第2のコンパ
レータ12の反転入力端子には第2の基準電源E2の正
極が接続され第2の基準電圧Vref2が入力されてい
る。第2の基準電圧Vref2はトランジスタQ1のコ
レクタ電圧Vcが上昇し、ツェナーダイオードZDにア
バランシュ電流が流れるときのコレクタ電圧Vccに基
づいて分圧回路より出力される電圧Vc2cよりも高い
電圧に設定されている。又、第2の基準電圧Vref2
はトランジスタQ1が破壊されてオープンされるときに
トランジスタQ1のコレクタにかかる電圧であって、ト
ランジスタQ1のコレクタ・エミッタ間の耐圧よりも低
い電圧に設定されている。
パレータ12と第2の基準電源E2で構成されている。
第2のコンパレータ12の非反転入力端子には前記分圧
回路の分圧出力Vc2が入力されている。第2のコンパ
レータ12の反転入力端子には第2の基準電源E2の正
極が接続され第2の基準電圧Vref2が入力されてい
る。第2の基準電圧Vref2はトランジスタQ1のコ
レクタ電圧Vcが上昇し、ツェナーダイオードZDにア
バランシュ電流が流れるときのコレクタ電圧Vccに基
づいて分圧回路より出力される電圧Vc2cよりも高い
電圧に設定されている。又、第2の基準電圧Vref2
はトランジスタQ1が破壊されてオープンされるときに
トランジスタQ1のコレクタにかかる電圧であって、ト
ランジスタQ1のコレクタ・エミッタ間の耐圧よりも低
い電圧に設定されている。
【0026】そして、第2のコンパレータ12の出力V
o2は分圧出力Vc2が基準電圧Vref2よりも低い
時にLレベルとなり、分圧出力Vc2が基準電圧Vre
f2よりも高い時にHレベルとなる。
o2は分圧出力Vc2が基準電圧Vref2よりも低い
時にLレベルとなり、分圧出力Vc2が基準電圧Vre
f2よりも高い時にHレベルとなる。
【0027】第2のコンパレータ12の出力Vo2は前
記出力制御回路1に接続されている。出力制御回路1は
制御信号VINと第2のコンパレータ12の出力Vo2
のいずれか一方がHレベルのときのトランジスタQ1を
オンさせる。
記出力制御回路1に接続されている。出力制御回路1は
制御信号VINと第2のコンパレータ12の出力Vo2
のいずれか一方がHレベルのときのトランジスタQ1を
オンさせる。
【0028】次に、このように構成された半導体スイッ
チの駆動回路の作用を図2のタイムチャートを用いて説
明する。モータMを回転させる場合、制御信号VINは
Hレベルとなり、出力制御回路1を介してトランジスタ
Q1をオンさせる。トランジスタQ1のオンに基づいて
モータMに電流IMが流れてモータMが回転する。そし
て、トランジスタQ1のコレクタ電位は0ボルトに近い
電位となる。従って、分圧出力Vc2もまた0ボルトに
近い電位となり、第1の基準電圧Vref1より低いの
で、第1のコンパレータ7の出力Vo1はHレベルとな
る。又、論理回路8の出力Vaは制御信号VINと第1
のコンパレータ7の出力Vo1のレベルが同じであるの
で、Lレベルとなる。従って、ラッチ回路9の出力はH
レベルとなっており、第2のトランジスタQ2はオン状
態となっている。
チの駆動回路の作用を図2のタイムチャートを用いて説
明する。モータMを回転させる場合、制御信号VINは
Hレベルとなり、出力制御回路1を介してトランジスタ
Q1をオンさせる。トランジスタQ1のオンに基づいて
モータMに電流IMが流れてモータMが回転する。そし
て、トランジスタQ1のコレクタ電位は0ボルトに近い
電位となる。従って、分圧出力Vc2もまた0ボルトに
近い電位となり、第1の基準電圧Vref1より低いの
で、第1のコンパレータ7の出力Vo1はHレベルとな
る。又、論理回路8の出力Vaは制御信号VINと第1
のコンパレータ7の出力Vo1のレベルが同じであるの
で、Lレベルとなる。従って、ラッチ回路9の出力はH
レベルとなっており、第2のトランジスタQ2はオン状
態となっている。
【0029】又、この時の第2のコンパレータ12の出
力Vo2は非反転入力端子にかかる分圧出力Vc2が第
2の基準電圧Vref2よりも低いためLレベルとな
る。次に、ツェナーダイオードZDが正常状態におい
て、モータMが停止するときの動作を説明する。
力Vo2は非反転入力端子にかかる分圧出力Vc2が第
2の基準電圧Vref2よりも低いためLレベルとな
る。次に、ツェナーダイオードZDが正常状態におい
て、モータMが停止するときの動作を説明する。
【0030】回転しているモータMを停止させるために
制御信号VINをLレベルとし、出力制御回路1から出
力されるトランジスタQ1にベース電圧がかからなくな
りトランジスタQ1はオフ状態となる。このとき、モー
タMに蓄えられていたエネルギーにより逆起電力が発生
しトランジスタQ1のコレクタ電圧Vcがツェナーダイ
オードZDにアバランシュ電流が流れる電圧Vccまで
上昇する。ツェナーダイオードZDの逆方向に流れる電
流はダイオードDと第2のトランジスタQ2を通りトラ
ンジスタQ1のベースに流れる。
制御信号VINをLレベルとし、出力制御回路1から出
力されるトランジスタQ1にベース電圧がかからなくな
りトランジスタQ1はオフ状態となる。このとき、モー
タMに蓄えられていたエネルギーにより逆起電力が発生
しトランジスタQ1のコレクタ電圧Vcがツェナーダイ
オードZDにアバランシュ電流が流れる電圧Vccまで
上昇する。ツェナーダイオードZDの逆方向に流れる電
流はダイオードDと第2のトランジスタQ2を通りトラ
ンジスタQ1のベースに流れる。
【0031】このとき、第1のコンパレータ7の出力V
o1は分圧出力Vc2の電圧が第1の基準電圧Vref
1よりも高くなるためにLレベルとなる。論理回路8の
出力Vaは第1のコンパレータ7の出力Vo1がLレベ
ルのときには制御信号VINに係わらずLレベルとな
る。従って、論理回路8の出力VaはLレベルとなり、
ラッチ回路9の出力VrはHレベルを保持するので、第
2のトランジスタQ2はオン状態を保持している。
o1は分圧出力Vc2の電圧が第1の基準電圧Vref
1よりも高くなるためにLレベルとなる。論理回路8の
出力Vaは第1のコンパレータ7の出力Vo1がLレベ
ルのときには制御信号VINに係わらずLレベルとな
る。従って、論理回路8の出力VaはLレベルとなり、
ラッチ回路9の出力VrはHレベルを保持するので、第
2のトランジスタQ2はオン状態を保持している。
【0032】従って、トランジスタQ1にベース電圧が
かかりトランジスタQ1はオンとなる。モータMのエネ
ルギーはトランジスタQ1を通って消費され、コレクタ
電圧Vcはモータ駆動電源Eの電圧とほぼ等しくなり、
モータMに流れる電流IMが零となりモータMは停止す
る。そして、トランジスタQ1のコレクタ電圧Vcはツ
ェナーダイオードZDにアバランシュ電流が流れる電圧
Vccよりも低くなると、ツェナーダイオードZDを逆
方向に流れる電流が零となる。従って、トランジスタQ
1のベースにベース電流が流れなくなりトランジスタQ
1はオフとなる。この時、第2のコンパレータ12の出
力Vo2は分圧出力Vc2が第2の基準電圧Vref2
よりも低いためLレベルのままとなる。
かかりトランジスタQ1はオンとなる。モータMのエネ
ルギーはトランジスタQ1を通って消費され、コレクタ
電圧Vcはモータ駆動電源Eの電圧とほぼ等しくなり、
モータMに流れる電流IMが零となりモータMは停止す
る。そして、トランジスタQ1のコレクタ電圧Vcはツ
ェナーダイオードZDにアバランシュ電流が流れる電圧
Vccよりも低くなると、ツェナーダイオードZDを逆
方向に流れる電流が零となる。従って、トランジスタQ
1のベースにベース電流が流れなくなりトランジスタQ
1はオフとなる。この時、第2のコンパレータ12の出
力Vo2は分圧出力Vc2が第2の基準電圧Vref2
よりも低いためLレベルのままとなる。
【0033】次に、ツェナーダイオードZDが何らかの
原因で損傷しショートしている状態の動作について説明
する。回転しているモータMを停止させるために制御信
号VINをLレベルとし、出力制御回路1から出力され
るトランジスタQ1にベース電圧がかからなくなりトラ
ンジスタQ1はオフ状態となる。モータMに蓄えられて
いたエネルギーにより逆起電力が発生しトランジスタQ
1のコレクタ電圧VcがツェナーダイオードZDにアバ
ランシュ電流が流れる電圧Vccまで上昇しようとす
る。しかし、ツェナーダイオードZDがショートしてい
て、トランジスタQ1はオンし続けているためコレクタ
電圧Vcは第1のトランジスタQ1のオン電圧Vcbま
でしか上昇しない。従って、第1のコンパレータ7の出
力Vo1は分圧出力Vc2の電圧が第1の基準電圧Vr
ef1よりも低いためにHレベルが保持される。
原因で損傷しショートしている状態の動作について説明
する。回転しているモータMを停止させるために制御信
号VINをLレベルとし、出力制御回路1から出力され
るトランジスタQ1にベース電圧がかからなくなりトラ
ンジスタQ1はオフ状態となる。モータMに蓄えられて
いたエネルギーにより逆起電力が発生しトランジスタQ
1のコレクタ電圧VcがツェナーダイオードZDにアバ
ランシュ電流が流れる電圧Vccまで上昇しようとす
る。しかし、ツェナーダイオードZDがショートしてい
て、トランジスタQ1はオンし続けているためコレクタ
電圧Vcは第1のトランジスタQ1のオン電圧Vcbま
でしか上昇しない。従って、第1のコンパレータ7の出
力Vo1は分圧出力Vc2の電圧が第1の基準電圧Vr
ef1よりも低いためにHレベルが保持される。
【0034】従って、制御信号VINがHレベルからL
レベルとなり、かつ第1のコンパレータ7の出力Vo1
がHレベルのまま保持されているため、論理回路8の出
力VaはLレベルからHレベルとなる。ラッチ回路9の
出力Vrは論理回路8の出力Vaの立ち上がりをラッチ
しLレベルとなり第2のトランジスタQ2をオフとする
とともにバッファ回路10を通して外部出力端子11よ
り外部に接続された異常表示装置にツェナーダイオード
ZDのショートを通報する。
レベルとなり、かつ第1のコンパレータ7の出力Vo1
がHレベルのまま保持されているため、論理回路8の出
力VaはLレベルからHレベルとなる。ラッチ回路9の
出力Vrは論理回路8の出力Vaの立ち上がりをラッチ
しLレベルとなり第2のトランジスタQ2をオフとする
とともにバッファ回路10を通して外部出力端子11よ
り外部に接続された異常表示装置にツェナーダイオード
ZDのショートを通報する。
【0035】トランジスタQ1にベース電圧がかからな
くなりトランジスタQ1はオフとなりコレクタ電圧Vc
は第1の基準電圧Vref1よりも上昇する。従って、
第1のコンパレータ7の出力Vo1はLレベルとなり、
論理回路8の出力Vaは制御信号VINに係わらずLレ
ベルとなる。ラッチ回路9の出力Vrは論理回路8の出
力Vaの立ち上がりでレベルが変化するためにLレベル
を保持する。そして、このラッチ回路9の出力Vrは回
路全体の電源がオフされるまでLレベルに保持される。
くなりトランジスタQ1はオフとなりコレクタ電圧Vc
は第1の基準電圧Vref1よりも上昇する。従って、
第1のコンパレータ7の出力Vo1はLレベルとなり、
論理回路8の出力Vaは制御信号VINに係わらずLレ
ベルとなる。ラッチ回路9の出力Vrは論理回路8の出
力Vaの立ち上がりでレベルが変化するためにLレベル
を保持する。そして、このラッチ回路9の出力Vrは回
路全体の電源がオフされるまでLレベルに保持される。
【0036】トランジスタQ1のオフに基づいてコレク
タ電圧Vcは上昇し、分圧出力Vc2が第2の基準電圧
Vref2を超えると、第2のコンパレータ12の出力
Vo2がHレベルとなる。該出力Vo2は出力制御回路
1に入力され制御信号VINがLレベルであるにも関わ
らず第1のトランジスタQ1を強制的にオンにする。従
って、モータMに蓄えられたエネルギーは消費され、コ
レクタ電圧Vcは下がりモータ駆動電源Eの電圧とほぼ
等しくなる。そして、第2のコンパレータ12の出力V
o2はLレベルになりトランジスタQ1はオフされモー
タMは停止する。
タ電圧Vcは上昇し、分圧出力Vc2が第2の基準電圧
Vref2を超えると、第2のコンパレータ12の出力
Vo2がHレベルとなる。該出力Vo2は出力制御回路
1に入力され制御信号VINがLレベルであるにも関わ
らず第1のトランジスタQ1を強制的にオンにする。従
って、モータMに蓄えられたエネルギーは消費され、コ
レクタ電圧Vcは下がりモータ駆動電源Eの電圧とほぼ
等しくなる。そして、第2のコンパレータ12の出力V
o2はLレベルになりトランジスタQ1はオフされモー
タMは停止する。
【0037】以後のモータMの停止は第2のトランジス
タQ2がオフに保持されているので、トランジスタQ1
のコレクタ電圧Vcは上昇する。しかし、ショート故障
検出回路5に無関係にオープン故障検出回路6によりト
ランジスタQ1が制御されてモータMのエネルギーを消
費させることができる。
タQ2がオフに保持されているので、トランジスタQ1
のコレクタ電圧Vcは上昇する。しかし、ショート故障
検出回路5に無関係にオープン故障検出回路6によりト
ランジスタQ1が制御されてモータMのエネルギーを消
費させることができる。
【0038】次に、ツェナーダイオードZDが何らかの
原因で損傷しオープンしている状態の動作について説明
する。回転しているモータMを停止させるために制御信
号VINはLレベルとなり、出力制御回路1を介してト
ランジスタQ1はオフ状態となる。モータMに蓄えられ
ていたエネルギーにより逆起電力が発生しトランジスタ
Q1のコレクタ電圧Vcが上昇する。このとき、ツェナ
ーダイオードZDはオープンしているので、ツェナーダ
イオードZDにアバランシュ電流が流れる電圧Vccを
超えてしまう。従って、第1のコンパレータ7の出力V
o1は分圧出力Vc2の電圧が第1の基準電圧Vref
1よりも高くなりLレベルとなる。
原因で損傷しオープンしている状態の動作について説明
する。回転しているモータMを停止させるために制御信
号VINはLレベルとなり、出力制御回路1を介してト
ランジスタQ1はオフ状態となる。モータMに蓄えられ
ていたエネルギーにより逆起電力が発生しトランジスタ
Q1のコレクタ電圧Vcが上昇する。このとき、ツェナ
ーダイオードZDはオープンしているので、ツェナーダ
イオードZDにアバランシュ電流が流れる電圧Vccを
超えてしまう。従って、第1のコンパレータ7の出力V
o1は分圧出力Vc2の電圧が第1の基準電圧Vref
1よりも高くなりLレベルとなる。
【0039】論理回路8の出力Vaは制御信号VINが
Lレベルで第1のコンパレータ7の出力Vo1がLレベ
ルとなるためLレベルを保持する。ラッチ回路9の出力
Vrは論理回路8の出力Vaが変化しないので、Hレベ
ルを保持し、第2のトランジスタQ2はオンのままとな
る。
Lレベルで第1のコンパレータ7の出力Vo1がLレベ
ルとなるためLレベルを保持する。ラッチ回路9の出力
Vrは論理回路8の出力Vaが変化しないので、Hレベ
ルを保持し、第2のトランジスタQ2はオンのままとな
る。
【0040】トランジスタQ1のオフに基づいてコレク
タ電圧Vcは上昇し、分圧出力Vc2が第2の基準電圧
Vref2を超えると第2のコンパレータ12の出力V
o2がHレベルとなる。該出力Vo2は出力制御回路1
に入力され制御信号VINに関わらず第1のトランジス
タQ1を強制的にオンにする。従って、モータMに蓄え
られたエネルギーは消費され、コレクタ電圧Vcは下が
りモータ駆動電源Eの電圧とほぼ等しくなる。そして、
第2のコンパレータ12の出力Vo2はLレベルになり
トランジスタQ1はオフされモータMは停止する。
タ電圧Vcは上昇し、分圧出力Vc2が第2の基準電圧
Vref2を超えると第2のコンパレータ12の出力V
o2がHレベルとなる。該出力Vo2は出力制御回路1
に入力され制御信号VINに関わらず第1のトランジス
タQ1を強制的にオンにする。従って、モータMに蓄え
られたエネルギーは消費され、コレクタ電圧Vcは下が
りモータ駆動電源Eの電圧とほぼ等しくなる。そして、
第2のコンパレータ12の出力Vo2はLレベルになり
トランジスタQ1はオフされモータMは停止する。
【0041】以後、制御信号VINをLレベルにしてモ
ータMを停止させるとき、ツェナーダイオードZDがオ
ープンしているので、トランジスタQ1のコレクタ電圧
Vcは上昇する。しかし、ショート故障検出回路5に無
関係にオープン故障検出回路6によりトランジスタQ1
が制御されてモータMのエネルギーを消費させることが
できる。
ータMを停止させるとき、ツェナーダイオードZDがオ
ープンしているので、トランジスタQ1のコレクタ電圧
Vcは上昇する。しかし、ショート故障検出回路5に無
関係にオープン故障検出回路6によりトランジスタQ1
が制御されてモータMのエネルギーを消費させることが
できる。
【0042】このように本実施例の半導体スイッチの駆
動回路においては、ツェナーダイオードZDが何らかの
原因でショートしてもトランジスタQ1のコレクタ電圧
に基づいてショート故障検出回路5が第2のトランジス
タQ2をオフにする。この結果、ツェナーダイオードZ
Dを介してトランジスタQ1のコレクタからベースに向
かって流れるベース電流を流れなくすることで該トラン
ジスタQ1をオフにしてモータMを制御することができ
る。又、前記第2のトランジスタQ2がオフに保持され
たり、ツェナーダイオードZDが何らかの原因でオープ
ンしてもオープン故障検出回路6がトランジスタQ1の
コレクタ電圧に基づいて該トランジスタQ1をオン・オ
フ制御するので、該トランジスタQ1は破壊することな
く確実にオン・オフ動作させることができる。
動回路においては、ツェナーダイオードZDが何らかの
原因でショートしてもトランジスタQ1のコレクタ電圧
に基づいてショート故障検出回路5が第2のトランジス
タQ2をオフにする。この結果、ツェナーダイオードZ
Dを介してトランジスタQ1のコレクタからベースに向
かって流れるベース電流を流れなくすることで該トラン
ジスタQ1をオフにしてモータMを制御することができ
る。又、前記第2のトランジスタQ2がオフに保持され
たり、ツェナーダイオードZDが何らかの原因でオープ
ンしてもオープン故障検出回路6がトランジスタQ1の
コレクタ電圧に基づいて該トランジスタQ1をオン・オ
フ制御するので、該トランジスタQ1は破壊することな
く確実にオン・オフ動作させることができる。
【0043】次に、第2実施例を図3〜図7に従って説
明する。尚、前記第1実施例と同一構成である部分の説
明は第1実施例の符号を用いて説明を省略し新たな構成
について説明する。
明する。尚、前記第1実施例と同一構成である部分の説
明は第1実施例の符号を用いて説明を省略し新たな構成
について説明する。
【0044】論理回路8とラッチ回路9の間には第1の
遅延回路13と第3のコンパレータ14が直列接続され
ている。第1の遅延回路13は抵抗15とコンデンサ1
6で構成された積分回路である。抵抗15の一端は論理
回路8の出力Vaが入力され、他端はコンデンサ16に
接続されている。抵抗15とコンデンサ16の中間から
は抵抗15とコンデンサ16の値より定まる時定数によ
り徐々に増加・減少する出力Va1が第3のコンパレー
タ14に出力される。
遅延回路13と第3のコンパレータ14が直列接続され
ている。第1の遅延回路13は抵抗15とコンデンサ1
6で構成された積分回路である。抵抗15の一端は論理
回路8の出力Vaが入力され、他端はコンデンサ16に
接続されている。抵抗15とコンデンサ16の中間から
は抵抗15とコンデンサ16の値より定まる時定数によ
り徐々に増加・減少する出力Va1が第3のコンパレー
タ14に出力される。
【0045】第3のコンパレータ14の非反転入力端子
には前記出力Va1が入力され、反転入力端子には第3
の基準電源E3が接続されている。基準電源E3の基準
電圧Vref3は前記出力Va1が第1の遅延回路13
の時定数により増加し、第3のコンパレータ14に接続
された第3の基準電圧Vref3を越えて、第3のコン
パレータ14の出力Vo3がHレベルとなるまでの時
間、即ち遅延時間t1となるように設定されている。
には前記出力Va1が入力され、反転入力端子には第3
の基準電源E3が接続されている。基準電源E3の基準
電圧Vref3は前記出力Va1が第1の遅延回路13
の時定数により増加し、第3のコンパレータ14に接続
された第3の基準電圧Vref3を越えて、第3のコン
パレータ14の出力Vo3がHレベルとなるまでの時
間、即ち遅延時間t1となるように設定されている。
【0046】第1の遅延回路13と第3のコンパレータ
14の間には第2の遅延回路17の出力端子が接続され
ている。第2の遅延回路17は遅延回路部18,2入力
のノア回路19とオープンコレクタ出力の反転回路20
で構成されている。遅延回路部18の一端は制御信号V
INが入力端子2を介して入力され、他端の出力Vbは
ノア回路19の入力の一方に接続されている。遅延回路
部18は制御信号VINの立下りを所定の時間(遅延時
間)t2遅らしその制御信号VINを反転させた信号を
ノア回路19に出力させる。
14の間には第2の遅延回路17の出力端子が接続され
ている。第2の遅延回路17は遅延回路部18,2入力
のノア回路19とオープンコレクタ出力の反転回路20
で構成されている。遅延回路部18の一端は制御信号V
INが入力端子2を介して入力され、他端の出力Vbは
ノア回路19の入力の一方に接続されている。遅延回路
部18は制御信号VINの立下りを所定の時間(遅延時
間)t2遅らしその制御信号VINを反転させた信号を
ノア回路19に出力させる。
【0047】ノア回路19の入力の他方は制御信号VI
Nが直接入力されている。ノア回路19は入力された制
御信号VINと第2の遅延回路17の出力Vbが同時に
Lレベルのときに出力をHレベルにする。従って、ノア
回路19の出力は制御信号VINがHレベルからLレベ
ルになると直ちにLレベルからHレベルになり、所定の
遅延時間t2経過後にHレベルからLレベルとなる。
Nが直接入力されている。ノア回路19は入力された制
御信号VINと第2の遅延回路17の出力Vbが同時に
Lレベルのときに出力をHレベルにする。従って、ノア
回路19の出力は制御信号VINがHレベルからLレベ
ルになると直ちにLレベルからHレベルになり、所定の
遅延時間t2経過後にHレベルからLレベルとなる。
【0048】ノア回路19の出力は反転回路20に入力
されている。従って、反転回路20の出力Vb1は制御
信号VINがHレベルからLレベルになるとHレベルか
らLレベルとなり遅延時間t2経過後にHレベルとな
る。反転回路20は第3のコンパレータ14の非反転入
力端子に接続されている。
されている。従って、反転回路20の出力Vb1は制御
信号VINがHレベルからLレベルになるとHレベルか
らLレベルとなり遅延時間t2経過後にHレベルとな
る。反転回路20は第3のコンパレータ14の非反転入
力端子に接続されている。
【0049】次に、このように構成されたモータ駆動装
置の作用を図4〜図7のタイムチャートを用いて説明す
る。制御信号VINがHレベルであるとき、トランジス
タQ1はオンしてモータMは回転している。従って、ト
ランジスタQ1のコレクタ電圧Vcは0ボルトに近い電
位となる。又、トランジスタQ1のコレクタ電圧Vcの
分圧出力Vc2も0ボルトに近い電位となる。従って、
第1のコンパレータ7の出力Vo1は非反転入力端子に
かかる分圧出力Vc2が第1の基準電圧Vref1より
も低いためHレベルとなる。
置の作用を図4〜図7のタイムチャートを用いて説明す
る。制御信号VINがHレベルであるとき、トランジス
タQ1はオンしてモータMは回転している。従って、ト
ランジスタQ1のコレクタ電圧Vcは0ボルトに近い電
位となる。又、トランジスタQ1のコレクタ電圧Vcの
分圧出力Vc2も0ボルトに近い電位となる。従って、
第1のコンパレータ7の出力Vo1は非反転入力端子に
かかる分圧出力Vc2が第1の基準電圧Vref1より
も低いためHレベルとなる。
【0050】この時、論理回路8の出力Vaは制御信号
VINがHレベルで、第1のコンパレータの出力Vo1
がHレベルであるので、Lレベルとなる。第1の遅延回
路13の出力Va1は論理回路8の出力VaがLレベル
であるので、Lレベルとなる。又、第2の遅延回路17
の出力Vb1は制御信号VINがHレベルであるので、
Hレベルとなる。しかし、第2の遅延回路17の出力V
b1即ち反転回路20の出力Vb1はオープンコレクタ
出力であって、第1の遅延回路13の出力Va1がLレ
ベルであるので、HレベルとならずにLレベルとなる。
VINがHレベルで、第1のコンパレータの出力Vo1
がHレベルであるので、Lレベルとなる。第1の遅延回
路13の出力Va1は論理回路8の出力VaがLレベル
であるので、Lレベルとなる。又、第2の遅延回路17
の出力Vb1は制御信号VINがHレベルであるので、
Hレベルとなる。しかし、第2の遅延回路17の出力V
b1即ち反転回路20の出力Vb1はオープンコレクタ
出力であって、第1の遅延回路13の出力Va1がLレ
ベルであるので、HレベルとならずにLレベルとなる。
【0051】第3のコンパレータ14の非反転入力端子
の入力はLレベルとなり第3の基準電圧Vref3より
低いので、出力Vo3はLレベルとなる。この結果、ラ
ッチ回路9の出力はHレベルとなり、第2のトランジス
タQ2はオン状態となっている。
の入力はLレベルとなり第3の基準電圧Vref3より
低いので、出力Vo3はLレベルとなる。この結果、ラ
ッチ回路9の出力はHレベルとなり、第2のトランジス
タQ2はオン状態となっている。
【0052】又、この時の第2のコンパレータ12の出
力Vo2は分圧出力Vc2が第2の基準電圧Vref2
よりも低いためLレベルとなる。図4に示すように、制
御信号VINがHレベルからLレベルに変化すると、出
力制御回路1を介してトランジスタQ1はオフ状態にな
る。そして、トランジスタQ1のコレクタ電圧Vcはツ
ェナーダイオードZDにアバランシェ電流が流れる電圧
Vccまで上昇する。この時、分圧出力Vc2も上昇し
第1の基準電圧Vref1を越えるので、第1のコンパ
レータ7の出力Vo1はHレベルからLレベルとなる。
力Vo2は分圧出力Vc2が第2の基準電圧Vref2
よりも低いためLレベルとなる。図4に示すように、制
御信号VINがHレベルからLレベルに変化すると、出
力制御回路1を介してトランジスタQ1はオフ状態にな
る。そして、トランジスタQ1のコレクタ電圧Vcはツ
ェナーダイオードZDにアバランシェ電流が流れる電圧
Vccまで上昇する。この時、分圧出力Vc2も上昇し
第1の基準電圧Vref1を越えるので、第1のコンパ
レータ7の出力Vo1はHレベルからLレベルとなる。
【0053】制御信号VINがLレベルかつ第1のコン
パレータ7の出力Vo1がLレベルとなるので、論理回
路8の出力VaはLレベルが保持される。従って、第1
の遅延回路13の出力Va1はLレベルのままである。
一方、第2の遅延回路17の出力Vb1はHレベルから
Lレベルとなり、遅延時間t2経過後にHレベルとな
る。第3のコンパレータ14の非反転入力端子の入力
は、第1の遅延回路13の出力Va1と第2の遅延回路
17の出力Vb1が入力されている。
パレータ7の出力Vo1がLレベルとなるので、論理回
路8の出力VaはLレベルが保持される。従って、第1
の遅延回路13の出力Va1はLレベルのままである。
一方、第2の遅延回路17の出力Vb1はHレベルから
Lレベルとなり、遅延時間t2経過後にHレベルとな
る。第3のコンパレータ14の非反転入力端子の入力
は、第1の遅延回路13の出力Va1と第2の遅延回路
17の出力Vb1が入力されている。
【0054】従って、第3のコンパレータ14の出力V
o3は非反転入力端子の入力が第3の基準電圧Vref
3より低いので、Lレベルを保持する。この結果、ラッ
チ回路9の出力VrはHレベルが保持されて第2のトラ
ンジスタQ2はオン状態に保持される。
o3は非反転入力端子の入力が第3の基準電圧Vref
3より低いので、Lレベルを保持する。この結果、ラッ
チ回路9の出力VrはHレベルが保持されて第2のトラ
ンジスタQ2はオン状態に保持される。
【0055】ところで、図5(a)に示すように、モー
タMの逆起電力によりトランジスタQ1のコレクタ電圧
Vcは上昇した後に0ボルト近くまで減少することがあ
る。この時、第1のコンパレータ7の出力Vo1はトラ
ンジスタQ1のコレクタ電圧Vcの分圧回路の分圧出力
Vc2により、一度Lレベルになった後に再びHレベル
となる。この結果、論理回路8の出力VaがLレベルか
らHレベルになり、ラッチ回路9の出力VrがHレベル
からLレベルとなるので第2のトランジスタQ2はオフ
される。
タMの逆起電力によりトランジスタQ1のコレクタ電圧
Vcは上昇した後に0ボルト近くまで減少することがあ
る。この時、第1のコンパレータ7の出力Vo1はトラ
ンジスタQ1のコレクタ電圧Vcの分圧回路の分圧出力
Vc2により、一度Lレベルになった後に再びHレベル
となる。この結果、論理回路8の出力VaがLレベルか
らHレベルになり、ラッチ回路9の出力VrがHレベル
からLレベルとなるので第2のトランジスタQ2はオフ
される。
【0056】しかし、第1の遅延回路13によると、図
5(b)のタイムチャートに示すように、第1の遅延回
路13の出力Va1は論理回路8の出力VaがLレベル
からHレベルになると、第1の遅延回路13の時定数に
従ってLレベルから増加する。しかし、論理回路8の出
力Vaは再びLレベルになる。これは、遅延時間t1が
経過する前である。
5(b)のタイムチャートに示すように、第1の遅延回
路13の出力Va1は論理回路8の出力VaがLレベル
からHレベルになると、第1の遅延回路13の時定数に
従ってLレベルから増加する。しかし、論理回路8の出
力Vaは再びLレベルになる。これは、遅延時間t1が
経過する前である。
【0057】従って、第3のコンパレータ14の非反転
入力端子の入力は第3の基準電圧Vref3を越えない
ので、第3のコンパレータ14の出力Vo3はLレベル
が保持される。この結果、ラッチ回路9の出力VrはH
レベルに保持されて第2のトランジスタQ2はオン状態
が保持される。従って、制御信号VINをHレベルから
Lレベルに変化させ、遅延時間t1経過するまでに第1
のコンパレータ7の出力Vo1に混入するノイズは第1
の遅延回路13により、第2のトランジスタQ2が誤っ
てオフされることはない。
入力端子の入力は第3の基準電圧Vref3を越えない
ので、第3のコンパレータ14の出力Vo3はLレベル
が保持される。この結果、ラッチ回路9の出力VrはH
レベルに保持されて第2のトランジスタQ2はオン状態
が保持される。従って、制御信号VINをHレベルから
Lレベルに変化させ、遅延時間t1経過するまでに第1
のコンパレータ7の出力Vo1に混入するノイズは第1
の遅延回路13により、第2のトランジスタQ2が誤っ
てオフされることはない。
【0058】又、制御信号VINがLレベルとなってト
ランジスタQ1にベース電圧がかからなくなっても、ト
ランジスタQ1のベースに残る残留電圧のためにトラン
ジスタQ1がすぐにオフされないことがある。即ち、図
6(a)に示すように、第1のコンパレータ7の出力V
o1はトランジスタQ1のベースに残る残留電圧が減少
して、トランジスタQ1がオフされるまでHレベルから
Lレベルにはならない。
ランジスタQ1にベース電圧がかからなくなっても、ト
ランジスタQ1のベースに残る残留電圧のためにトラン
ジスタQ1がすぐにオフされないことがある。即ち、図
6(a)に示すように、第1のコンパレータ7の出力V
o1はトランジスタQ1のベースに残る残留電圧が減少
して、トランジスタQ1がオフされるまでHレベルから
Lレベルにはならない。
【0059】すると、制御信号VINがLレベルでかつ
第1のコンパレータ7の出力Vo1がHレベルとなるの
で、出力VaはHレベルとなる。この出力Vaがそのま
まラッチ回路9に入力されると出力Vaの立ち上がりを
ラッチして第2のトランジスタQ2をオフにしてしま
う。即ち、ツェナーダイオードZDが正常であるにも係
わらず、ツェナーダイオードZDがショートしていると
誤判断して第2のトランジスタQ2がオフ状態にされて
しまう。
第1のコンパレータ7の出力Vo1がHレベルとなるの
で、出力VaはHレベルとなる。この出力Vaがそのま
まラッチ回路9に入力されると出力Vaの立ち上がりを
ラッチして第2のトランジスタQ2をオフにしてしま
う。即ち、ツェナーダイオードZDが正常であるにも係
わらず、ツェナーダイオードZDがショートしていると
誤判断して第2のトランジスタQ2がオフ状態にされて
しまう。
【0060】しかし、第2の遅延回路17によって、図
6(b)のタイムチャートに示すように、第2の遅延回
路17の出力Vb1は制御信号VINがLレベルとなっ
た後、遅延時間t2の間Lレベルとなっている。従っ
て、第3のコンパレータ14の非反転信号入力は第2の
遅延回路17の出力Vb1により、遅延時間t2が経過
する間Lレベルとなり第3の基準電圧Vref3を越え
ない。この結果、第3のコンパレータ14の出力Vo3
はLレベルが保持され、ラッチ回路9の出力VrがLレ
ベルとなることはない。
6(b)のタイムチャートに示すように、第2の遅延回
路17の出力Vb1は制御信号VINがLレベルとなっ
た後、遅延時間t2の間Lレベルとなっている。従っ
て、第3のコンパレータ14の非反転信号入力は第2の
遅延回路17の出力Vb1により、遅延時間t2が経過
する間Lレベルとなり第3の基準電圧Vref3を越え
ない。この結果、第3のコンパレータ14の出力Vo3
はLレベルが保持され、ラッチ回路9の出力VrがLレ
ベルとなることはない。
【0061】即ち、論理回路8の出力Vaは制御信号V
INがHレベルからLレベルに反転してから遅延時間t
2経過した後までHレベルを保持していないと第2のト
ランジスタQ2をオフさせることはできない。従って、
制御信号VINをHレベルからLレベルに変化させ、遅
延時間t2経過するまでに第1のコンパレータ7の出力
Vo1に混入するノイズは第2の遅延回路17により、
第2のトランジスタQ2が誤ってオフされることはな
い。
INがHレベルからLレベルに反転してから遅延時間t
2経過した後までHレベルを保持していないと第2のト
ランジスタQ2をオフさせることはできない。従って、
制御信号VINをHレベルからLレベルに変化させ、遅
延時間t2経過するまでに第1のコンパレータ7の出力
Vo1に混入するノイズは第2の遅延回路17により、
第2のトランジスタQ2が誤ってオフされることはな
い。
【0062】更に、制御信号VINがLレベルとなって
トランジスタQ1にベース電圧がかからなくなっても、
トランジスタQ1のベースに残る残留電圧等によってト
ランジスタQ1が図7(a)に示すように遅延時間t1
よりも長くオフされないことがある。この場合は、又、
図7(b)に示すように遅延時間t2についても同様
に、これより長くなる場合がある。従って、第3のコン
パレータ14の出力Vo3はLレベルからHレベルにな
り、ラッチ回路9の出力VrがHレベルからLレベルと
なるので第2のトランジスタQ2はオフされる。
トランジスタQ1にベース電圧がかからなくなっても、
トランジスタQ1のベースに残る残留電圧等によってト
ランジスタQ1が図7(a)に示すように遅延時間t1
よりも長くオフされないことがある。この場合は、又、
図7(b)に示すように遅延時間t2についても同様
に、これより長くなる場合がある。従って、第3のコン
パレータ14の出力Vo3はLレベルからHレベルにな
り、ラッチ回路9の出力VrがHレベルからLレベルと
なるので第2のトランジスタQ2はオフされる。
【0063】このような場合には、第1の遅延回路13
と第2の遅延回路17によって、図7(c)のタイムチ
ャートに示すように制御信号VINがLレベルになった
後も第1のコンパレータ7の出力Vo1がHレベルであ
るので、論理回路8の出力VaはHレベルになる。第1
の遅延回路13の出力Va1は第1の遅延回路13の時
定数によりLレベルから増加しようとする。この時、第
2の遅延回路17の出力Vb1がLレベルで加えられて
いるので、第3のコンパレータ14の非反転入力端子の
入力は遅延時間t2の間Lレベルとなる。
と第2の遅延回路17によって、図7(c)のタイムチ
ャートに示すように制御信号VINがLレベルになった
後も第1のコンパレータ7の出力Vo1がHレベルであ
るので、論理回路8の出力VaはHレベルになる。第1
の遅延回路13の出力Va1は第1の遅延回路13の時
定数によりLレベルから増加しようとする。この時、第
2の遅延回路17の出力Vb1がLレベルで加えられて
いるので、第3のコンパレータ14の非反転入力端子の
入力は遅延時間t2の間Lレベルとなる。
【0064】遅延時間t2経過後も論理回路8の出力V
aはHレベルなので、第1の遅延回路13の出力Va1
は時定数に従って増加する。論理回路8の出力Vaが遅
延時間t1経過する前にLレベルになると、第3のコン
パレータ14の非反転入力端子の入力が第3の基準電圧
Vref3を越えないので、第3のコンパレータの出力
Vo3はLレベルが保持される。この結果、ラッチ回路
9の出力VrはHレベルに保持されて第2のトランジス
タQ2のオン状態を保持させる。
aはHレベルなので、第1の遅延回路13の出力Va1
は時定数に従って増加する。論理回路8の出力Vaが遅
延時間t1経過する前にLレベルになると、第3のコン
パレータ14の非反転入力端子の入力が第3の基準電圧
Vref3を越えないので、第3のコンパレータの出力
Vo3はLレベルが保持される。この結果、ラッチ回路
9の出力VrはHレベルに保持されて第2のトランジス
タQ2のオン状態を保持させる。
【0065】従って、第1の遅延回路13と第2の遅延
回路17により、遅延時間t1と遅延時間t2の間に第
1のコンパレータ7の出力Vo1に混入するノイズ等に
より第2のトランジスタQ2がオフされる誤判定を防止
することができる。
回路17により、遅延時間t1と遅延時間t2の間に第
1のコンパレータ7の出力Vo1に混入するノイズ等に
より第2のトランジスタQ2がオフされる誤判定を防止
することができる。
【0066】このように本実施例の半導体スイッチの駆
動回路においては、論理回路8の出力Vaに所定の遅延
時間t1,t2の間Lレベルとなる第1の遅延回路13
と第2の遅延回路17を設けた。この結果、モータMが
オフするときに発生するノイズによりツェナーダイオー
ドZDがショートしていると誤って判断されて第2のト
ランジスタQ2がオフされるのを防ぐことができる。
又、ツェナーダイオードが正常な場合のトランジスタQ
1のオフの遅れによる誤判定により第2のトランジスタ
Q2がオフされるのを防ぐことができる。
動回路においては、論理回路8の出力Vaに所定の遅延
時間t1,t2の間Lレベルとなる第1の遅延回路13
と第2の遅延回路17を設けた。この結果、モータMが
オフするときに発生するノイズによりツェナーダイオー
ドZDがショートしていると誤って判断されて第2のト
ランジスタQ2がオフされるのを防ぐことができる。
又、ツェナーダイオードが正常な場合のトランジスタQ
1のオフの遅れによる誤判定により第2のトランジスタ
Q2がオフされるのを防ぐことができる。
【0067】なお、本発明は上記実施例に限定されるこ
とはなく、本発明の趣旨から逸脱しない範囲で以下のよ
うにしてもよい。 (1)上記実施例では外部にツェナーダイオードZDが
ショートしたときの異常を知らせるためのバッファ回路
10と外部端子11をショート故障検出回路5にのみ設
けたが、オープン故障検出回路6に設けて、ツェナーダ
イオードZDがオープンしたときの異常を外部に知らせ
るようにしてもよい。
とはなく、本発明の趣旨から逸脱しない範囲で以下のよ
うにしてもよい。 (1)上記実施例では外部にツェナーダイオードZDが
ショートしたときの異常を知らせるためのバッファ回路
10と外部端子11をショート故障検出回路5にのみ設
けたが、オープン故障検出回路6に設けて、ツェナーダ
イオードZDがオープンしたときの異常を外部に知らせ
るようにしてもよい。
【0068】(2)上記実施例では第1の遅延回路13
と第2の遅延回路17を同時に設けたが、第1の遅延回
路13と第2の遅延回路17のいずれか一方のみを設け
てもよい。
と第2の遅延回路17を同時に設けたが、第1の遅延回
路13と第2の遅延回路17のいずれか一方のみを設け
てもよい。
【0069】(3)上記実施例ではオープン故障検出回
路6の出力Vo2で第1のトランジスタQ1をオン・オ
フ制御するようにしたが、図8に示すように第1のトラ
ンジスタQ1のコレクタ・ベース間に第3のトランジス
タQ3を設けて、ツェナーダイオードZDがオープンし
た時にオープン故障検出回路6の出力Vo2で第3のト
ランジスタQ3をオンにするようにしてもよい。
路6の出力Vo2で第1のトランジスタQ1をオン・オ
フ制御するようにしたが、図8に示すように第1のトラ
ンジスタQ1のコレクタ・ベース間に第3のトランジス
タQ3を設けて、ツェナーダイオードZDがオープンし
た時にオープン故障検出回路6の出力Vo2で第3のト
ランジスタQ3をオンにするようにしてもよい。
【0070】
【発明の効果】以上詳述したように請求項1に記載の発
明の半導体スイッチの駆動回路によれば、ツェナーダイ
オードが何らかの原因でショートしてもツェナーダイオ
ードに直列に設けた第2の半導体スイッチをショート故
障検出回路により前記ツェナーダイオードのショート故
障に起因して生ずる半導体スイッチと負荷との間の電圧
に基づいて第2の半導体スイッチをオフにしてモータを
制御することができるという優れた効果を奏する。
明の半導体スイッチの駆動回路によれば、ツェナーダイ
オードが何らかの原因でショートしてもツェナーダイオ
ードに直列に設けた第2の半導体スイッチをショート故
障検出回路により前記ツェナーダイオードのショート故
障に起因して生ずる半導体スイッチと負荷との間の電圧
に基づいて第2の半導体スイッチをオフにしてモータを
制御することができるという優れた効果を奏する。
【0071】又、請求項2に記載の発明の半導体スイッ
チの駆動回路によれば、ツェナーダイオードが何らかの
原因でオープンしてもオープン故障検出回路により前記
ツェナーダイオードのオープン故障に起因して生ずる半
導体スイッチと負荷との間の電圧に基づいて該半導体ス
イッチをオンさせることで半導体スイッチを保護するこ
とができるという優れた効果を奏する。
チの駆動回路によれば、ツェナーダイオードが何らかの
原因でオープンしてもオープン故障検出回路により前記
ツェナーダイオードのオープン故障に起因して生ずる半
導体スイッチと負荷との間の電圧に基づいて該半導体ス
イッチをオンさせることで半導体スイッチを保護するこ
とができるという優れた効果を奏する。
【図1】本発明の第1実施例を示す回路図である。
【図2】本発明の第1実施例の動作を示すタイムチャー
トである。
トである。
【図3】本発明の第2実施例を示す回路図である。
【図4】本発明の第2実施例の動作を示すタイムチャー
トである。
トである。
【図5】第2実施例の第1の遅延回路13の作用を示す
タイムチャートである。
タイムチャートである。
【図6】第2実施例の第2の遅延回路17の作用を示す
タイムチャートである。
タイムチャートである。
【図7】第2実施例の遅延回路13,17の作用を示す
タイムチャートである。
タイムチャートである。
【図8】別例の駆動回路を示す図である。
【図9】従来例の駆動回路を示す図である。
【図10】従来例の駆動回路のタイムチャートである。
Q1…半導体スイッチとしてのトランジスタ、Q2…第
2の半導体スイッチとしてのトランジスタ、ZD…ツェ
ナーダイオード、E…負荷駆動用電源としてのモータ駆
動電源、M…負荷としてのモータ、VIN…制御信号、
1…出力制御回路、3,4…分圧抵抗、5…ショート故
障検出回路、6…オープン故障検出回路
2の半導体スイッチとしてのトランジスタ、ZD…ツェ
ナーダイオード、E…負荷駆動用電源としてのモータ駆
動電源、M…負荷としてのモータ、VIN…制御信号、
1…出力制御回路、3,4…分圧抵抗、5…ショート故
障検出回路、6…オープン故障検出回路
Claims (3)
- 【請求項1】負荷駆動用電源に接続された負荷への電力
供給を制御する半導体スイッチと、前記半導体スイッチ
がオンからオフになったとき、該半導体スイッチと負荷
との間の電圧の上昇に基づいて該半導体スイッチをオン
にさせるツェナーダイオードとからなる半導体スイッチ
の駆動回路において前記ツェナーダイオードに直列に第
2の半導体スイッチを設け、前記ツェナーダイオードの
ショート故障に起因して生ずる前記半導体スイッチと負
荷との間の電圧に基づいて第2の半導体スイッチをオフ
させるショート故障検出回路を設けたことを特徴とする
半導体スイッチの駆動回路。 - 【請求項2】負荷駆動用電源に接続された負荷への電力
供給を制御する半導体スイッチと、前記半導体スイッチ
がオンからオフになったときに該半導体スイッチと負荷
との間の電圧の上昇に基づいて該半導体スイッチをオン
にさせるツェナーダイオードとからなる半導体スイッチ
の駆動回路において前記ツェナーダイオードのオープン
故障に起因して生ずる該半導体スイッチと負荷との間の
電圧に基づいて該半導体スイッチをオンさせるオープン
故障検出回路を設けたことを特徴とする半導体スイッチ
の駆動回路。 - 【請求項3】負荷駆動用電源に接続された負荷への電力
供給を制御する半導体スイッチと、前記半導体スイッチ
がオンからオフになったときに該半導体スイッチと負荷
との間の電圧の上昇に基づいて該半導体スイッチをオン
にさせるツェナーダイオードとからなる半導体スイッチ
の駆動回路において前記ツェナーダイオードに直列に第
2の半導体スイッチを設け、前記ツェナーダイオードの
ショート故障に起因して生ずる前記半導体スイッチと負
荷との間の電圧に基づいて第2の半導体スイッチをオフ
させるショート故障検出回路を設けるとともに、前記ツ
ェナーダイオードのオープン故障又は前記第2の半導体
スイッチのオフのすくなくともいずれか一方に起因して
生ずる前記半導体スイッチと負荷との間の電圧に基づい
て該半導体スイッチをオンさせるオープン故障検出回路
を設けた半導体スイッチの駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03212993A JP3227623B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体スイッチの駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03212993A JP3227623B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体スイッチの駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06252721A true JPH06252721A (ja) | 1994-09-09 |
JP3227623B2 JP3227623B2 (ja) | 2001-11-12 |
Family
ID=12350283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03212993A Expired - Fee Related JP3227623B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体スイッチの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3227623B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008011347A (ja) * | 2006-06-30 | 2008-01-17 | Denso Corp | 負荷断線検出回路 |
US7576964B2 (en) | 2003-09-30 | 2009-08-18 | Nec Electronics Corporation | Overvoltage protection circuit of output MOS transistor |
WO2015053206A1 (ja) * | 2013-10-10 | 2015-04-16 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
1993
- 1993-02-22 JP JP03212993A patent/JP3227623B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7576964B2 (en) | 2003-09-30 | 2009-08-18 | Nec Electronics Corporation | Overvoltage protection circuit of output MOS transistor |
JP2008011347A (ja) * | 2006-06-30 | 2008-01-17 | Denso Corp | 負荷断線検出回路 |
WO2015053206A1 (ja) * | 2013-10-10 | 2015-04-16 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
JPWO2015053206A1 (ja) * | 2013-10-10 | 2017-03-09 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3227623B2 (ja) | 2001-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2999887B2 (ja) | Igbtの過電流保護回路及び半導体集積回路装置 | |
US4736267A (en) | Fault detection circuit | |
US11545970B2 (en) | Current detection circuit, current detection method, and semiconductor module | |
JPH05196677A (ja) | 駆動回路の故障検出装置 | |
JP2008022152A (ja) | 電力供給制御装置 | |
US5568025A (en) | Abnormally detecting device for relay | |
US7208987B2 (en) | Reset initialization | |
US11581886B2 (en) | Current detection circuit, current detection method, and semiconductor module | |
US4845379A (en) | Sense circuit for detecting absence of a pulse train | |
JP3227623B2 (ja) | 半導体スイッチの駆動回路 | |
JPH1042586A (ja) | モータ駆動回路 | |
JP4148243B2 (ja) | 異常検出回路 | |
JP3191661B2 (ja) | 半導体素子の過負荷保護回路 | |
JPH0470869B2 (ja) | ||
JP5610421B2 (ja) | モータ駆動回路及びそれを備えたモータ | |
KR100310645B1 (ko) | 역포화를 이용한 전력 모듈의 과전류 보호회로 | |
US6300751B1 (en) | Switching regulator control circuit avoiding break-down of the switching element | |
KR0184564B1 (ko) | 모터 보호 회로 | |
JPH0139118Y2 (ja) | ||
JP3236773B2 (ja) | 給電機能付制御装置 | |
JP2001292595A (ja) | モータの制御装置 | |
JP3864497B2 (ja) | 過電流保護回路を備えた制御装置 | |
JP3094653B2 (ja) | 過電流防止回路 | |
JPH09215182A (ja) | 負荷駆動回路 | |
JPH09331243A (ja) | ゼロクロス検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |