JP2024518208A - 表示パネル及び表示装置 - Google Patents
表示パネル及び表示装置 Download PDFInfo
- Publication number
- JP2024518208A JP2024518208A JP2023514107A JP2023514107A JP2024518208A JP 2024518208 A JP2024518208 A JP 2024518208A JP 2023514107 A JP2023514107 A JP 2023514107A JP 2023514107 A JP2023514107 A JP 2023514107A JP 2024518208 A JP2024518208 A JP 2024518208A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base substrate
- area
- display panel
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 144
- 239000000463 material Substances 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 299
- 229910052751 metal Inorganic materials 0.000 description 38
- 239000002184 metal Substances 0.000 description 38
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 12
- 239000010409 thin film Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 238000007789 sealing Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002042 Silver nanowire Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本願は、表示パネル及び表示装置を開示し、表示パネルは、通常表示領域及びファンアウト表示領域を含み、ファンアウト表示領域は、第１の領域及び第２の領域を含み、表示パネルの画素駆動回路ユニットは、通常表示領域及び第１の領域に位置し、ファンアウトトレースは、第２の領域に位置し、画素定義層のベース基板から遠い側に遮蔽層を設け、遮蔽層の第２の開口を画素定義層の第１の開口に対応させて設けることで、視認性ムラ（ｍｕｒａ）の改善に有利である。【選択図】図２
Description
本願は、表示技術分野に関し、特に表示パネル及び表示装置に関する。
ＯＬＥＤパネル技術の発達に伴い、狭額縁技術はユーザーグループを引き付ける差別化技術となっている。新しいレイアウト（ｌａｙｏｕｔ）方法として、ＦＩＡＡ（Ｆａｎｏｕｔ ｉｎ ＡＡ、ファンアウトトレースが表示領域に配置される）技術は、パネルの下ベゼルを効果的に削減できる。ＦＩＡＡ技術では、多層接続トレース設計が導入され、ファンアウトトレースのための配線空間が絞り出されるが、接続トレースの配線過程において、配線空間の制限により、ファンアウト表示領域の金属トレース密度と通常表示領域の金属トレース密度に差が生じやすく、密度の違いにより金属トレースから反射する光の不均一が生じやすく、消灯状態や点灯状態において、ファンアウト表示領域と通常表示領域に視認性表示不均一（ｍｕｒａ）現象が生じやすい。
本願の実施例は、従来の表示パネル及び表示装置において、ファンアウト表示領域の金属トレース密度と通常表示領域の金属トレース密度との差が生じ、ファンアウト表示領域及び通常表示領域に視認性表示ムラ（ｍｕｒａ）現象が生じるという技術的問題を解決するための表示パネル及び表示装置を提供する。
上記の問題を解決するために、本願が提供する技術方案は以下の通りである。
本願は、通常表示領域及びファンアウト表示領域を含む表示パネルであって、前記ファンアウト表示領域は、前記通常表示領域の一側に位置し、前記ファンアウト表示領域は、前記通常表示領域から前記ファンアウト表示領域に向かう方向に順に配列された第１の領域及び第２の領域を含み、前記表示パネルは、
ベース基板と、
前記ベース基板の一側に設けられ、複数の画素駆動回路ユニット及び複数のファンアウトトレースを含み、前記画素駆動回路ユニットは、前記通常表示領域及び前記第１の領域に位置し、前記ファンアウトトレースは、前記第２の領域に位置し、ここで、前記第１の領域に位置する前記画素駆動回路ユニットの密度は、前記通常表示領域に位置する前記画素駆動回路ユニットの密度よりも大きい駆動回路層と、
前記駆動回路層の前記ベース基板から遠い側に設けられ、各々が複数の接続トレースを含む少なくとも１つの接続トレース層と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、前記画素駆動回路ユニットは、前記接続トレースを介して対応する陽極に電気的に接続される複数の陽極と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、複数の第１の開口を含み、前記第１の開口は、前記陽極の少なくとも一部を露出させる画素定義層と、
前記第１の開口内に設けられる発光層と、を含み、
ここで、前記表示パネルは、遮蔽層をさらに含み、前記画素定義層と前記遮蔽層とは同種の遮光材料を用い、前記遮蔽層は、前記画素定義層の前記ベース基板から遠い側に設けられ、前記遮蔽層は、複数の第２の開口を含み、前記第２の開口は、前記第１の開口に対応して設けられる表示パネルを提供する。
ベース基板と、
前記ベース基板の一側に設けられ、複数の画素駆動回路ユニット及び複数のファンアウトトレースを含み、前記画素駆動回路ユニットは、前記通常表示領域及び前記第１の領域に位置し、前記ファンアウトトレースは、前記第２の領域に位置し、ここで、前記第１の領域に位置する前記画素駆動回路ユニットの密度は、前記通常表示領域に位置する前記画素駆動回路ユニットの密度よりも大きい駆動回路層と、
前記駆動回路層の前記ベース基板から遠い側に設けられ、各々が複数の接続トレースを含む少なくとも１つの接続トレース層と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、前記画素駆動回路ユニットは、前記接続トレースを介して対応する陽極に電気的に接続される複数の陽極と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、複数の第１の開口を含み、前記第１の開口は、前記陽極の少なくとも一部を露出させる画素定義層と、
前記第１の開口内に設けられる発光層と、を含み、
ここで、前記表示パネルは、遮蔽層をさらに含み、前記画素定義層と前記遮蔽層とは同種の遮光材料を用い、前記遮蔽層は、前記画素定義層の前記ベース基板から遠い側に設けられ、前記遮蔽層は、複数の第２の開口を含み、前記第２の開口は、前記第１の開口に対応して設けられる表示パネルを提供する。
本願に提供される表示パネルによれば、前記第２の開口の前記ベース基板への正投影は、前記第１の開口の前記ベース基板への正投影を覆う。
本願に提供される表示パネルによれば、前記第２の開口の前記ベース基板への正投影面積と前記第１の開口の前記ベース基板への正投影面積との比は、１～１．５の範囲である。
本願に提供される表示パネルによれば、前記第１の開口の前記ベース基板への正投影は、前記第２の開口の前記ベース基板への正投影を覆う。
本願に提供される表示パネルによれば、前記第２の開口の前記ベース基板への正投影面積と前記第１の開口の前記ベース基板への正投影面積との比は、０．８～１の範囲である。
本願に提供される表示パネルによれば、前記発光層は、前記第２の開口の側壁及び底部を覆う。
本願に提供される表示パネルによれば、前記遮蔽層の前記ベース基板に垂直な方向の厚みは、１μｍ～１．５μｍである。
本願に提供される表示パネルによれば、前記遮蔽層の材料はブラックマトリックスを含む。
本願に提供される表示パネルによれば、前記表示パネルは、陰極をさらに含み、前記遮蔽層は、前記陰極と前記画素定義層との間に設けられる。
本願は、通常表示領域及びファンアウト表示領域を含む表示パネルであって、前記ファンアウト表示領域は、前記通常表示領域の一側に位置し、前記ファンアウト表示領域は、前記通常表示領域から前記ファンアウト表示領域に向かう方向に順に配列された第１の領域及び第２の領域を含み、前記表示パネルは、
ベース基板と、
前記ベース基板の一側に設けられ、複数の画素駆動回路ユニット及び複数のファンアウトトレースを含み、前記画素駆動回路ユニットは、前記通常表示領域及び前記第１の領域に位置し、前記ファンアウトトレースは、前記第２の領域に位置し、ここで、前記第１の領域に位置する前記画素駆動回路ユニットの密度は、前記通常表示領域に位置する前記画素駆動回路ユニットの密度よりも大きい駆動回路層と、
前記駆動回路層の前記ベース基板から遠い側に設けられ、各々が複数の接続トレースを含む少なくとも１つの接続トレース層と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、前記画素駆動回路ユニットは、前記接続トレースを介して対応する陽極に電気的に接続される複数の陽極と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、複数の第１の開口を含み、前記第１の開口は、前記陽極の少なくとも一部を露出させる画素定義層と、
前記第１の開口内に設けられる発光層と、を含み、
ここで、前記表示パネルは、遮蔽層をさらに含み、前記遮蔽層は、前記画素定義層の前記ベース基板から遠い側に設けられ、前記遮蔽層は、複数の第２の開口を含み、前記第２の開口は、前記第１の開口に対応して設けられる表示パネルを提供する。
ベース基板と、
前記ベース基板の一側に設けられ、複数の画素駆動回路ユニット及び複数のファンアウトトレースを含み、前記画素駆動回路ユニットは、前記通常表示領域及び前記第１の領域に位置し、前記ファンアウトトレースは、前記第２の領域に位置し、ここで、前記第１の領域に位置する前記画素駆動回路ユニットの密度は、前記通常表示領域に位置する前記画素駆動回路ユニットの密度よりも大きい駆動回路層と、
前記駆動回路層の前記ベース基板から遠い側に設けられ、各々が複数の接続トレースを含む少なくとも１つの接続トレース層と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、前記画素駆動回路ユニットは、前記接続トレースを介して対応する陽極に電気的に接続される複数の陽極と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、複数の第１の開口を含み、前記第１の開口は、前記陽極の少なくとも一部を露出させる画素定義層と、
前記第１の開口内に設けられる発光層と、を含み、
ここで、前記表示パネルは、遮蔽層をさらに含み、前記遮蔽層は、前記画素定義層の前記ベース基板から遠い側に設けられ、前記遮蔽層は、複数の第２の開口を含み、前記第２の開口は、前記第１の開口に対応して設けられる表示パネルを提供する。
本願に提供される表示パネルによれば、前記第２の開口の前記ベース基板への正投影は、前記第１の開口の前記ベース基板への正投影を覆う。
本願に提供される表示パネルによれば、前記第２の開口の前記ベース基板への正投影面積と前記第１の開口の前記ベース基板への正投影面積との比は、１～１．５の範囲である。
本願に提供される表示パネルによれば、前記第１の開口の前記ベース基板への正投影は、前記第２の開口の前記ベース基板への正投影を覆う。
本願に提供される表示パネルによれば、前記第２の開口の前記ベース基板への正投影面積と前記第１の開口の前記ベース基板への正投影面積との比は、０．８～１の範囲である。
本願に提供される表示パネルによれば、前記発光層は、前記第２の開口の側壁及び底部を覆う。
本願に提供される表示パネルによれば、前記遮蔽層の前記ベース基板に垂直な方向の厚みは、１μｍ～１．５μｍである。
本願に提供される表示パネルによれば、前記遮蔽層の材料はブラックマトリックスを含む。
本願に提供される表示パネルによれば、前記表示パネルは、陰極をさらに含み、前記遮蔽層は、前記陰極と前記画素定義層との間に設けられる。
本願に提供される表示パネルによれば、少なくとも１つの前記接続トレース層は、第１の接続トレース層及び第２の接続トレース層を含み、前記表示パネルは、前記ベース基板から離れる方向に順次積層された第１の平坦層、第２の平坦層及び第３の平坦層をさらに含み、
前記第１の平坦層は、前記駆動回路層の前記ベース基板から遠い側に覆われ、前記第１の接続トレース層は、前記第１の平坦層と前記第２の平坦層との間に設けられ、前記第２の接続トレース層は、前記第２の平坦層と前記第３の平坦層との間に設けられ、
前記駆動回路層は、前記第１の平坦層を貫通するビアホールを介して前記第１の接続トレース層における前記接続トレースと電気的に接続され、前記第１の接続トレース層は、前記第２の平坦層を貫通するビアホールを介して前記第２の接続トレース層における前記接続トレースと電気的に接続され、前記第２の接続トレース層は、前記第３の平坦層を貫通するビアホールを介して前記陽極と電気的に接続される。
前記第１の平坦層は、前記駆動回路層の前記ベース基板から遠い側に覆われ、前記第１の接続トレース層は、前記第１の平坦層と前記第２の平坦層との間に設けられ、前記第２の接続トレース層は、前記第２の平坦層と前記第３の平坦層との間に設けられ、
前記駆動回路層は、前記第１の平坦層を貫通するビアホールを介して前記第１の接続トレース層における前記接続トレースと電気的に接続され、前記第１の接続トレース層は、前記第２の平坦層を貫通するビアホールを介して前記第２の接続トレース層における前記接続トレースと電気的に接続され、前記第２の接続トレース層は、前記第３の平坦層を貫通するビアホールを介して前記陽極と電気的に接続される。
本願は、表示パネルを含む表示装置であって、前記表示パネルは、通常表示領域及びファンアウト表示領域を含み、前記ファンアウト表示領域は、前記通常表示領域の一側に位置し、前記ファンアウト表示領域は、前記通常表示領域から前記ファンアウト表示領域に向かう方向に順に配列された第１の領域及び第２の領域を含み、前記表示パネルは、
ベース基板と、
前記ベース基板の一側に設けられ、複数の画素駆動回路ユニット及び複数のファンアウトトレースを含み、前記画素駆動回路ユニットは、前記通常表示領域及び前記第１の領域に位置し、前記ファンアウトトレースは、前記第２の領域に位置し、ここで、前記第１の領域に位置する前記画素駆動回路ユニットの密度は、前記通常表示領域に位置する前記画素駆動回路ユニットの密度よりも大きい駆動回路層と、
前記駆動回路層の前記ベース基板から遠い側に設けられ、各々が複数の接続トレースを含む少なくとも１つの接続トレース層と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、前記画素駆動回路ユニットは、前記接続トレースを介して対応する陽極に電気的に接続される複数の陽極と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、複数の第１の開口を含み、前記第１の開口は、前記陽極の少なくとも一部を露出させる画素定義層と、
前記第１の開口内に設けられる発光層と、を含み、
ここで、前記表示パネルは、遮蔽層をさらに含み、前記遮蔽層は、前記画素定義層の前記ベース基板から遠い側に設けられ、前記遮蔽層は、複数の第２の開口を含み、前記第２の開口は、前記第１の開口に対応して設けられる表示装置を提供する。
ベース基板と、
前記ベース基板の一側に設けられ、複数の画素駆動回路ユニット及び複数のファンアウトトレースを含み、前記画素駆動回路ユニットは、前記通常表示領域及び前記第１の領域に位置し、前記ファンアウトトレースは、前記第２の領域に位置し、ここで、前記第１の領域に位置する前記画素駆動回路ユニットの密度は、前記通常表示領域に位置する前記画素駆動回路ユニットの密度よりも大きい駆動回路層と、
前記駆動回路層の前記ベース基板から遠い側に設けられ、各々が複数の接続トレースを含む少なくとも１つの接続トレース層と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、前記画素駆動回路ユニットは、前記接続トレースを介して対応する陽極に電気的に接続される複数の陽極と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、複数の第１の開口を含み、前記第１の開口は、前記陽極の少なくとも一部を露出させる画素定義層と、
前記第１の開口内に設けられる発光層と、を含み、
ここで、前記表示パネルは、遮蔽層をさらに含み、前記遮蔽層は、前記画素定義層の前記ベース基板から遠い側に設けられ、前記遮蔽層は、複数の第２の開口を含み、前記第２の開口は、前記第１の開口に対応して設けられる表示装置を提供する。
本願の有益な効果は、以下の通りである。本願に提供される表示パネル及び表示装置は、画素定義層のベース基板から遠い側に遮蔽層を設け、遮蔽層の複数の第２の開口を画素定義層の第１の開口に対応させて設けることで、遮蔽層は、金属トレースで反射された光を遮蔽するために使用され、ファンアウト表示領域と通常表示領域の金属トレースで反射された光を均一にすることができ、消灯状態や点灯状態において、ファンアウト表示領域の金属トレース密度と通常表示領域の金属トレース密度の差によるファンアウト表示領域及び通常表示領域の視認性ムラ（ｍｕｒａ）現象の改善に有利である。
実施例又は従来技術における技術方案をより明確に説明するために、以下に実施例又は従来技術の説明において使用する必要がある図面を簡単に説明し、以下に説明する図面は、出願のいくつかの実施例にすぎず、当業者にとっては、創造的な労働を伴わずに、これらの図面に基づいて他の図面を得ることができることは明らかである。
以下は、本願の実施例における技術方案を、本願の実施例における図面と関連して明確かつ完全に説明するが、説明した実施例は、本願の一部の実施例にすぎず、全ての実施例ではないことは明らかである。本願の実施例に基づいて、当業者が創造的な労働を行うことなく獲得したその他の実施例は、全て本願の保護範囲に属する。さらに、ここで記載された具体的な実施形態は、本願の説明及び解釈のためのものであり、本願を制限するためのものではないことが理解できるべきである。本願では、反対の説明がない限り、「上」及び「下」のような方位語は、通常、装置が実際に使用又は動作している状態における上下、具体的には図面上の図面方向を指し、「内」及び「外」は装置の輪郭を基準としたものである。
図１及び図２を参照すると、図１は、本願の実施例に提供される表示パネルの平面構造の概略図であり、図２は、本願の実施例に提供される表示パネルの第１の断面構造の概略図である。本願の実施例に提供される表示パネルは、通常表示領域１００ａ及びファンアウト表示領域１００ｂを含み、前記ファンアウト表示領域１００ｂは、前記通常表示領域１００ａの一側に設けられる。前記ファンアウト表示領域１００ｂは、前記通常表示領域１００ａから前記ファンアウト表示領域１００ｂに向かう方向に順に配列された第１の領域１００１ｂ及び第２の領域１００２ｂを含み、前記表示パネルは、ベース基板１０１と、駆動回路層１０４と、接続トレース層と、複数の陽極１１０と、画素定義層１１１と、発光層１１３とを含む。
前記ファンアウト表示領域１００ｂは、前記通常表示領域１００ａに隣接して設けられ、前記ファンアウト表示領域１００ｂは、前記表示パネルの端部に設けられてもよく、さらに、本願の実施例では、前記ファンアウト表示領域１００ｂは、前記表示パネルの下端部に設けられる。
前記駆動回路層１０４は、前記ベース基板１０１の一側に設けられ、前記駆動回路層１０４は、複数の画素駆動回路ユニット１０４ａ及び複数のファンアウトトレース１０４ｂを含み、前記画素駆動回路ユニット１０４ａは、前記通常表示領域１００ａ及び前記第１の領域１００１ｂに位置し、前記ファンアウトトレース１０４ｂは、前記第２の領域１００２ｂに位置する。前記接続トレース層の少なくとも１つは、前記駆動回路層１０４の前記ベース基板１０１から遠い側に設けられ、各層の前記接続トレース層は、複数の接続トレース１０８１を含む。複数の陽極１１０は、最上層に位置する前記接続トレース層の前記ベース基板１０１から遠い側に設けられ、前記画素駆動回路ユニット１０４ａは、前記接続トレース１０８１を介して対応する前記陽極１１０と電気的に接続される。前記画素定義層１１１は、前記接続トレース層の前記ベース基板１０１から遠い側に設けられ、前記画素定義層１１１は、複数の第１の開口Ｖ１を含み、前記第１の開口Ｖ１は、前記陽極１１０の少なくとも一部を露出させる。前記発光層１１３は、前記第１の開口Ｖ１内に設けられる。
ここで、前記表示パネルは、遮蔽層１１２をさらに含み、前記遮蔽層１１２は、前記画素定義層１１１の前記ベース基板１０１から遠い側に設けられ、前記遮蔽層１１２は、複数の第２の開口Ｖ２を含み、前記第２の開口Ｖ２は、前記第１の開口Ｖ１に対応して設けられる。
従来技術の表示パネルの表示領域における隣接する２つの発光画素間の間隔は等しく、すなわち、表示領域の各所の画素密度は等しく、各発光画素は対応する画素駆動回路ユニット１０４ａに対応して電気的に接続されているため、従来技術の表示パネルの表示領域における各所の前記画素駆動回路ユニット１０４ａの密度は等しく、隣接する２つの画素駆動回路ユニット１０４ａ間の間隔は等しくなることが理解できる。
本願の表示パネルは、通常表示領域１００ａ及びファンアウト表示領域１００ｂを含み、前記ファンアウト表示領域１００ｂにおける各発光画素の位置及び隣接する２つの発光画素間の間隔は、前記通常表示領域１００ａと一致する、すなわち、前記ファンアウト表示領域１００ｂの画素密度は、前記通常表示領域１００ａと同じである。一方、本願が従来技術と異なる点は、以下の通りである。本願の前記ファンアウト表示領域１００ｂに位置する前記画素駆動回路ユニット１０４ａは、前記接続トレース１０８１を介して対応する前記陽極１１０と電気的に接続され、前記ファンアウト表示領域１００ｂに位置する対応する発光画素を発光駆動し、前記接続トレース層を設けることにより、前記ファンアウト表示領域１００ｂにおける前記発光画素の本来の位置を変更することなく、前記ファンアウト表示領域１００ｂにおける前記画素駆動回路ユニット１０４ａの全てを前記ファンアウト表示領域１００ｂの前記第１の領域１００１ｂに集中させることができ、前記第２の領域１００２ｂには前記画素駆動回路ユニット１０４ａが設けられていないので、前記第２の領域１００２ｂは、前記ファンアウトトレース１０４ｂを配置するのに使用でき、前記ファンアウトトレース１０４ｂが前記表示パネルの非表示領域に設けられる従来技術に比べて、本願の前記ファンアウトトレース１０４ｂは、前記表示領域の面積が増大し、前記非表示領域の面積が減少するように表示領域に配置することができるので、狭額縁化及び全面スクリーン技術のさらなる実現に有利である。
具体的には、前記ファンアウト表示領域１００ｂに位置する隣接する２つの前記画素駆動回路ユニット１０４ａ間の間隔を狭めることにより、又は前記ファンアウト表示領域１００ｂに位置する前記画素駆動回路ユニット１０４ａのサイズを小さくすることにより、前記ファンアウト表示領域１００ｂに位置する全ての前記画素駆動回路ユニット１０４ａが占める全体の空間を狭めることができ、これにより、前記駆動回路層１０４は、前記ファンアウト表示領域１００ｂにおいて、前記ファンアウトトレース１０４ｂを配置するための一部の空間を絞り出すことができる。もちろん、他の方法を採用することもでき、本願はこれを限定しない。
上記から分かるように、本願の前記ファンアウト表示領域１００ｂにおける前記画素駆動回路ユニット１０４ａは、前記ファンアウト表示領域１００ｂの前記第１の領域１００１ｂに全て集中しているため、前記第１の領域１００１ｂに位置する前記画素駆動回路ユニット１０４ａの密度は、前記通常表示領域１００ａに位置する前記画素駆動回路ユニット１０４ａの密度よりも大きくなり、また、前記画素駆動回路ユニット１０４ａは、複数の金属トレースを含むため、前記第１の領域１００１ｂの金属トレース密度は、前記通常表示領域１００ａの金属トレース密度よりも大きい。
さらに、第１に、前記ファンアウトトレース１０４ｂは、前記ファンアウト表示領域１００ｂの前記第２の領域１００２ｂに設けられるため、前記ファンアウトトレース１０４ｂは金属トレースであり、新たに前記ファンアウト表示領域１００ｂに導入される金属トレースである。第２に、配置空間の制約により、前記ファンアウト表示領域１００ｂにおける前記接続トレース１０８１の密度は、前記通常表示領域１００ａにおける前記接続トレース１０８１の密度よりも大きくなり、前記接続トレース１０８１は透明金属トレースである。このため、本願の前記ファンアウト表示領域１００ｂの金属トレース密度は、前記通常表示領域１００ａの金属トレース密度よりも大きく、金属トレース密度の差により、前記ファンアウト表示領域１００ｂと前記通常表示領域１００ａとの視認性ムラ（ｍｕｒａ）現象が生じやすい。
これに鑑み、本願は、前記画素定義層１１１の前記ベース基板１０１から遠い側に前記遮蔽層１１２を設け、前記遮蔽層１１２の複数の前記第２の開口Ｖ２を前記画素定義層１１１の前記第１の開口Ｖ１に対応させて設けることで、前記遮蔽層１１２は、前記金属トレースで反射された光を遮蔽するために使用され、前記ファンアウト表示領域１００ｂと前記通常表示領域１００ａの前記金属トレースで反射された光を均一にすることができ、消灯状態や点灯状態において、前記ファンアウト表示領域１００ｂの金属トレース密度と前記通常表示領域１００ａの金属トレース密度の差による前記ファンアウト表示領域１００ｂ及び前記通常表示領域１００ａの視認性ムラ（ｍｕｒａ）現象の改善に有利である。
本願の実施例では、前記表示パネルの表示領域は、前記通常表示領域１００ａと前記ファンアウト表示領域１００ｂとで構成され、前記通常表示領域１００ａと前記ファンアウト表示領域１００ｂは、いずれも表示機能を有し、前記ファンアウトトレース１０４ｂは、前記ファンアウト表示領域１００ｂに設けられる。前記表示パネルは、非表示領域（図示せず）をさらに含み、前記ファンアウト表示領域１００ｂは、前記通常表示領域１００ａの一側に設けられ、具体的には、前記ファンアウト表示領域１００ｂは、前記通常表示領域１００ａと前記非表示領域との間に設けられる。
さらに、表示パネルは、ドライバチップをさらに含み、前記ドライバチップは、前記ファンアウト表示領域１００ｂ内に設けられてもよく、この場合、前記表示領域を省略することができるので、前記表示パネルは、枠なし及び全面スクリーンを実現することができる。
本願の実施例では、前記ベース基板１０１は柔軟性ベースであり、前記柔軟性ベースは、一般的にポリイミド、ポリエチレンテレフタレートなどの有機高分子材料である。
本願の実施例では、前記ベース基板１０１と前記駆動回路層１０４との間には、前記ベース基板１０１から離れる方向に順次積層されたバリア層１０２及びバッファ層１０３がさらに設けられており、前記バリア層１０２は、水と酸素を遮断し、外部の水蒸気や酸素が前記表示パネルを侵食することを防止するために使用され、前記バリア層１０２に用いられる材料は、酸化シリコン、窒化シリコン、酸窒化シリコン、アモルファスシリコンのうちの１つ又は２つ以上を含む。前記バッファ層１０３は、主に緩衝及び保護の役割を果たし、前記バッファ層１０３に用いられる材料は、窒化シリコン及び酸化シリコンのうちの１つ又は２つを含む。
前記画素駆動回路ユニット１０４ａは、複数の薄膜トランジスタを含み、本願の実施例では、前記薄膜トランジスタは、デュアルゲート構造の薄膜トランジスタであってもよく、具体的には、前記薄膜トランジスタは、前記ベース基板１０１から離れる方向に順に設けられた活性層１０４１と、第１のゲート絶縁層１０４２と、第１のゲート層１０４３と、第２のゲート絶縁層１０４４と、第２のゲート層１０４５と、第１の層間誘電体層１０４６と、第２の層間誘電体層１０４７と、第１のソースドレイン金属層１０４８とを含む。ここで、前記第１のソースドレイン金属層１０４８は、前記第２の層間誘電体層１０４７、前記第１の層間誘電体層１０４６、前記第２のゲート絶縁層１０４４及び前記第１のゲート絶縁層１０４２を貫通するビアホールを介して前記活性層１０４１と電気的に接続される。もちろん、いくつかの実施例では、前記薄膜トランジスタは、ゲート層を１層のみ含む薄膜トランジスタであってもよく、また、前記薄膜トランジスタは、トップゲート又はボトムゲート構造であってもよく、本願はこれを限定しない。
本願の実施例では、前記陽極１１０は、ＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ、インジウムスズ酸化物）／Ａｇ（銀）／ＩＴＯの積層構造を採用することができ、ここで、ＩＴＯは、遮水性に優れ、水蒸気や酸素が前記陽極１１０を介して前記発光層１１３に拡散することを防止でき、水蒸気や酸素によって前記発光層１１３が浸食されて前記表示パネルに黒点が発生することを防止でき、前記表示パネルの表示効果を向上させることができる。
なお、前記画素定義層１１１は、複数の前記第１の開口Ｖ１を定義し、前記第１の開口Ｖ１は画素開口であり、本願の実施例では、前記第１の開口Ｖ１は、有効発光画素の開口であり、前記第１の開口Ｖ１の前記ベース基板１０１への正投影面積は、前記発光層１１３の前記ベース基板１０１への正投影面積である。
本願の実施例では、少なくとも１層の接続トレース層は、２層の接続トレース層を含み、具体的には、第１の接続トレース層１０６及び第２の接続トレース層１０８を含み、前記表示パネルは、前記ベース基板１０１から離れる方向に順次積層された第１の平坦層１０５、第２の平坦層１０７及び第３の平坦層１０９をさらに含む。前記第１の平坦層１０５は、前記駆動回路層１０４の前記ベース基板１０１から遠い側に覆われ、前記第１の接続トレース層１０６は、前記第１の平坦層１０５と前記第２の平坦層１０７との間に設けられ、前記第２の接続トレース層１０８は、前記第２の平坦層１０７と前記第３の平坦層１０９との間に設けられる。前記駆動回路層１０４は、前記第１の平坦層１０５を貫通するビアホールを介して前記第１の接続トレース層１０６における前記接続トレース１０８１と電気的に接続され、前記第１の接続トレース層１０６は、前記第２の平坦層１０７を貫通するビアホールを介して前記第２の接続トレース層１０８における前記接続トレース１０８１と電気的に接続され、前記第２の接続トレース層１０８は、前記第３の平坦層１０９を貫通するビアホールを介して対応する前記陽極１１０と電気的に接続される。
具体的には、前記接続トレース層は透明導電層であり、前記接続トレース１０８１は透明トレースであり、前記接続トレース１０８１の材料は透明導電材料であり、透明導電材料は、インジウムスズ酸化物、インジウム酸化物、インジウム亜鉛酸化物及び銀ナノワイヤーのいずれかを含む。
もちろん、他の実施例では、前記接続トレース層は、さらに３層、４層、５層、さらにはそれ以上の層であってもよく、本願はこれを限定せず、それに応じて、前記表示パネルには、隣接する２層の前記接続トレース層の間に設けられる対応する数の平坦層がさらに必要である。具体的には、前記平坦層の材料は透明有機材料を含み、透明有機材料はポリイミド及びフォトレジスト材料を含む。
さらに、前記薄膜トランジスタはまた、インピーダンスを低減するために２層のソースドレイン金属層設計を採用することができ、具体的には、前記薄膜トランジスタは、第２のソースドレイン金属層１０５０及び第４の平坦層１０４９をさらに含み、前記第４の平坦層１０４９は、前記第１のソースドレイン金属層１０４８の前記ベース基板１０１から遠い側に覆われ、前記第２のソースドレイン金属層１０５０は、前記第４の平坦層１０４９の前記ベース基板１０１から遠い側に設けられ、前記第１の平坦層１０５は、前記第２のソースドレイン金属層１０５０の前記ベース基板１０１から遠い側に覆われ、前記第１のソースドレイン金属層１０４８は、前記第４の平坦層１０４９を貫通するビアホールを介して前記第２のソースドレイン金属層１０５０と電気的に接続され、前記第２のソースドレイン金属層１０５０は、前記第１の平坦層１０５を貫通するビアホールを介して前記第１の接続トレース層１０６における前記接続トレース１０８１と電気的に接続される。
本願の実施例では、前記ファンアウトトレース１０４ｂは、前記第１のゲート層１０４３又は前記第２のゲート層１０４５と同層に設けられ、前記ファンアウトトレース１０４ｂは、前記第１のゲート層１０４３又は前記第２のゲート層１０４５と同一のプロセスで製造される。
本願の実施例では、前記遮蔽層１１２の前記ベース基板１０１に垂直な方向の厚みは、１μｍ～１．５μｍであり、前記遮蔽層１１２の厚みは大きすぎたり小さすぎたりすることは望ましくなく、厚みが大きすぎたりすると前記表示パネル全体の厚みが増大し、現在のディスプレイの薄型化傾向に反し、厚みが小さすぎたりすると遮光効果が悪くなり、視認性ムラ（ｍｕｒａ）現象の改善に不利となる。
選択的に、前記遮蔽層１１２の前記ベース基板１０１に垂直な方向の厚みは、１μｍ、１．１μｍ、１．２μｍ、１．３μｍ、１．４μｍ、１．５μｍであってもよく、本願の実施例では、前記遮蔽層１１２の前記ベース基板１０１に垂直な方向の厚みは、１．２μｍである。
本願の実施例では、前記遮蔽層１１２の材料はブラックマトリックスを含み、もちろん、いくつかの実施例では、前記遮蔽層１１２の材料は、他の遮光材料も選択することができ、本願はこれを限定しない。
本願の実施例では、前記遮蔽層１１２は、プラズマ化学気相成長法（Ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＳＣＶＤ）により形成することができる。他のいくつかの実施例では、前記遮蔽層１１２は、化学気相成長又は原子層成長などの方法により形成されてもよい。
一実施例では、図２から図５を参照すると、図３は、図２の表示パネルにおける第１の開口及び第２の開口の部分平面構造の概略図であり、図４は、本願の実施例に提供される表示パネルの第２の断面構造の概略図であり、図５は、図４の表示パネルにおける第１の開口及び第２の開口の部分平面構造の概略図である。
本願の実施例では、前記第２の開口Ｖ２の前記ベース基板１０１への正投影は、前記第１の開口Ｖ１の前記ベース基板１０１への正投影を覆う。この実施例では、前記遮蔽層１１２は、下層金属トレースの一部を遮蔽することができ、前記遮蔽層１１２の前記ベース基板１０１への正投影と、前記発光層１１３の前記ベース基板１０１への正投影とが重ならないので、本実施例は、前記発光層１１３の発光効果に影響を与えることなく視認性ムラ（ｍｕｒａ）現象を顕著に改善することができる。
本願の実施例では、前記第２の開口Ｖ２の前記ベース基板１０１への正投影形状は、対応する前記第１の開口Ｖ１の前記ベース基板１０１への正投影形状と同一であり、すなわち、前記第２の開口Ｖ２の前記ベース基板１０１への正投影形状は、対応する前記発光層１１３の前記ベース基板１０１への正投影形状と同一である。各画素ユニット１１５がＰｅｒａｌ（パール）型に配置されている場合を例に挙げて説明すると、各前記画素ユニット１１５は、２つの赤色発光画素、２つの青色発光画素、及び４つの緑色発光画素を含み、前記赤色発光画素及び前記青色発光画素の形状が八角形であり、前記緑色発光画素の形状が楕円形である場合、本願の実施例では、前記第２の開口Ｖ２の前記ベース基板１０１への正投影形状は、八角形又は楕円形である。
もちろん、他の実施例では、前記画素ユニット１１５は、他の配置形態を採用することもでき、前記発光層１１３の前記ベース基板１０１への正投影形状は、矩形、円形又はその他の多角形などの他の形状であってもよく、前記第２の開口Ｖ２の形状は、前記第１の開口Ｖ１の形状と異なっていてもよく、本願はこれを限定せず、前記第２の開口Ｖ２は、前記第１の開口Ｖ１の配置形態及び形状に応じて設計することができる。
具体的には、前記第２の開口Ｖ２の前記ベース基板１０１への正投影面積と前記第１の開口Ｖ１の前記ベース基板１０１への正投影面積との比は、１～１．５の範囲である。
詳細には、この実施例は、２つのケースを含み、ここで、第１のケースは、図２及び図３を参照すると、前記第２の開口Ｖ２の前記ベース基板１０１への正投影エッジと前記第１の開口Ｖ１の前記ベース基板１０１への正投影エッジとの間に隙間が存在する、すなわち、前記第２の開口Ｖ２の前記ベース基板１０１への正投影面積は、前記第１の開口Ｖ１の前記ベース基板１０１への正投影面積よりも大きく、すなわち、前記第２の開口Ｖ２の前記ベース基板１０１への正投影面積と前記第１の開口Ｖ１の前記ベース基板１０１への正投影面積との比は、１より大きく１．５以下である。
第２のケースは、図４及び図５を参照すると、図４が図２と異なる点、及び図５が図３と異なる点は、以下の通りである。前記第２の開口Ｖ２の前記ベース基板１０１への正投影エッジは、前記第１の開口Ｖ１の前記ベース基板１０１への正投影エッジと完全に重なる、すなわち、前記第２の開口Ｖ２の前記ベース基板１０１への正投影面積は、前記第１の開口Ｖ１の前記ベース基板１０１への正投影面積と等しい、すなわち、前記第２の開口Ｖ２の前記ベース基板１０１への正投影面積と前記第１の開口Ｖ１の前記ベース基板１０１への正投影面積との比は、１と等しい。第２のケースは、第１のケースと比較して、前記遮蔽層１１２が遮蔽する下層金属トレースの面積が大きく、視認性ムラ（ｍｕｒａ）に対する改善効果が高いことが理解できる。
一実施例では、図６及び図７を参照すると、図６は、本願の実施例に提供される表示パネルの第３の断面構造の概略図であり、図７は、図６の表示パネルにおける第１の開口及び第２の開口の部分平面構造の概略図であり、図６が図２、図７が図３と異なる点は、以下の通りである。前記第１の開口Ｖ１の前記ベース基板１０１への正投影は、前記第２の開口Ｖ２の前記ベース基板１０１への正投影を覆い、この実施例では、前記遮蔽層１１２は、下層金属トレースのほぼ全てを遮蔽することができ、前記遮蔽層１１２の前記ベース基板１０１への正投影と前記発光層１１３の前記ベース基板１０１への正投影とが部分的に重なるため、前記発光層１１３の有効発光面積が小さくなり、したがって、本実施例は、図２及び図４に比べて視認性ムラ（ｍｕｒａ）に対する改善効果はさらに増大するが、前記発光層１１３の発光効果は犠牲となる。
具体的には、前記第２の開口Ｖ２の前記ベース基板１０１への正投影面積と前記第１の開口Ｖ１の前記ベース基板１０１への正投影面積との比は、０．８～１の範囲であり、前記第２の開口Ｖ２の前記ベース基板１０１への正投影面積が小さすぎてはならず、そうでなければ、前記ファンアウト表示領域１００ｂの前記発光層１１３の発光効果が大幅に低下し、前記ファンアウト表示領域１００ｂと前記通常表示領域１００ａとの表示効果の差が大きすぎて、表示の均一性が低下する。
さらに、一実施例では、図８及び図９を参照すると、図８は、本願の実施例に提供される表示パネルの第４の断面構造の概略図であり、図９は、図８の表示パネルにおける第１の開口及び第２の開口の部分平面構造の概略図であり、図８が図６、図９が図７と異なる点は、以下の通りである。本願の実施例における前記発光層１１３の発光効果の低下の弊害を改善するために、前記発光層１１３は、前記第２の開口Ｖ２の側壁及び底部を覆う、すなわち、前記遮蔽層１１２は、前記画素定義層１１１として機能し、前記第２の開口Ｖ２は、画素開口に相当し、好ましくは、前記発光層１１３は、前記第２の開口Ｖ２の側壁及び底部を完全に覆い、前記遮蔽層１１２の高さは、前記画素定義層１１１の高さよりも大きく、すなわち、前記第２の開口Ｖ２の高さは、前記第１の開口Ｖ１の高さよりも大きいため、本実施例において、前記発光層１１３を前記第２の開口Ｖ２内に設けることは、前記発光層１１３の有効発光面積を大きくすることに相当し、前記発光層１１３の発光効果を改善するのに有利であり、前記発光層１１３の発光効果に影響を与えることなく視認性ムラ（ｍｕｒａ）の改善を図ることができる。
一実施例では、図１０を参照すると、図１０は、本願の実施例に提供される表示パネルの第５の断面構造の概略図であり、図１０が図２と異なる点は、以下の通りである。前記画素定義層１１１と前記遮蔽層１１２とは、同じ種類の遮光材料を用いており、選択的に、前記画素定義層１１１の材料も同様にブラックマトリックスである。前記画素定義層１１１は、前記発光層１１３を規定するだけでなく、前記遮蔽層１１２と同様に機能するので、前記画素駆動回路ユニット１０４ａ、前記ファンアウトトレース１０４ｂ、前記接続トレース１０８１の大部分を遮蔽することができ、視認性ムラ（ｍｕｒａ）をさらに改善することができ、また、本実施例における前記遮蔽層１１２の厚みは、図２に比べて薄く設けることができ、さらには前記遮蔽層１１２を設けることなく、本願の技術的問題を解決することができ、前記表示パネルの薄型化に有利であることが理解できる。
本願の実施例では、前記表示パネルは、陰極１１４をさらに含み、前記遮蔽層１１２は、前記陰極１１４と前記画素定義層１１１との間に設けられ、図２及び図１０では、前記陰極１１４は、前記画素定義層１１１、前記遮蔽層１１２及び前記発光層１１３を覆い、図４、図６及び図８では、前記陰極１１４は、前記遮蔽層１１２及び前記発光層１１３を覆う。
本願の実施例では、前記表示パネルは、前記ベース基板１０１から離れる方向に順に設けられた電子注入層、電子輸送層、正孔輸送層及び正孔注入層をさらに含み、前記電子注入層、前記電子輸送層、前記正孔輸送層及び前記正孔注入層は、前記第１の開口Ｖ１内に設けられ、前記電子注入層及び前記電子輸送層は、前記発光層１１３と前記陽極１１０との間に設けられ、前記正孔輸送層及び前記正孔注入層は、前記発光層１１３と前記陰極１１４との間に設けられる。
本願の実施例では、前記表示パネルは、封止層をさらに含み、前記封止層は、前記陰極１１４の前記ベース基板１０１から遠い側に覆われ、前記発光層１１３を封止するために使用され、外部環境における水蒸気や酸素が前記発光層１１３に侵入して破損することを防止する。前記封止層は、薄膜封止を採用することができ、前記封止層は、単層又は多層封止積層構造であってもよく、好ましくは、前記封止層は、無機／有機／無機の多層封止積層構造を採用することにより、封止効果の向上を図ることができる。
本願の実施例では、前記表示パネルは、タッチ層をさらに含み、前記タッチ層は、前記封止層の前記ベース基板１０１から遠い側に設けられ、前記タッチ層のタッチタイプは、自己容量型であっても相互容量型であってもよい。前記タッチ層のタッチタイプは、実際の状況に応じて選択することができ、本願はこれを限定しない。
本願の実施例では、表示パネルは、偏光板とカバープレートをさらに含み、前記偏光板と前記カバープレートとは、前記タッチ層の前記ベース基板１０１から遠い側に順次積層されて設けられ、前記偏光板は、前記タッチ層の前記ベース基板１０１から遠い側の面に光学接着剤により貼り付けられ、前記カバープレートは、前記偏光板の前記ベース基板１０１から遠い側の面に光学接着剤により貼り付けられる。
本願の実施例は、表示装置をさらに提供し、前記表示装置は、上述した実施例における表示パネルを含み、前記表示装置は、テレビ、デスクトップなどの固定端末と、携帯電話、ノートパソコンなどのモバイル端末と、ブレスレット、ＶＲ（仮想現実）デバイス、ＡＲ（拡張現実）デバイスなどのウェアラブルデバイスとを含む。
本願の実施例は、表示パネルの製造方法をさらに提供し、前記表示パネルは、通常表示領域１００ａ及びファンアウト表示領域１００ｂを含み、前記ファンアウト表示領域１００ｂは、前記通常表示領域１００ａの一側に設けられ、前記ファンアウト表示領域１００ｂは、前記通常表示領域１００ａから前記ファンアウト表示領域１００ｂに向かう方向に順に配列された第１の領域１００１ｂ及び第２の領域１００２ｂを含み、前記製造方法は、
ベース基板１０１を提供するステップと、
前記ベース基板１０１の一側に駆動回路層１０４を形成し、前記駆動回路層１０４は、複数の画素駆動回路ユニット１０４ａ及び複数のファンアウトトレース１０４ｂを含み、前記複数の画素駆動回路ユニット１０４ａは、前記通常表示領域１００ａ及び前記第１の領域１００１ｂに設けられ、前記複数のファンアウトトレース１０４ｂは、前記第２の領域１００２ｂに設けられ、前記第１の領域１００１ｂに位置する前記画素駆動回路ユニット１０４ａの密度は、前記通常表示領域１００ａに位置する前記画素駆動回路ユニット１０４ａの密度よりも大きいステップと、
前記駆動回路層１０４の前記ベース基板１０１から遠い側に少なくとも１つの接続トレース層を形成し、各前記接続トレース層は、複数の接続トレースを含むステップと、
前記接続トレース層の前記ベース基板１０１から遠い側に陽極１１０を形成するステップと、
前記接続トレース層の前記ベース基板１０１から遠い側に画素定義層１１１を形成し、前記画素定義層１１１は、複数の第１の開口Ｖ１を含み、前記第１の開口Ｖ１は、前記陽極１１０の少なくとも一部を露出させるステップと、
前記画素定義層１１１の前記ベース基板１０１から遠い側に前記遮蔽層１１２を形成し、前記遮蔽層１１２は、複数の第２の開口Ｖ２を含み、前記第２の開口Ｖ２は、前記第１の開口Ｖ１に対応して設けられるステップと、
前記第１の開口Ｖ１内に発光層１１３を形成するステップと、を含む。
ベース基板１０１を提供するステップと、
前記ベース基板１０１の一側に駆動回路層１０４を形成し、前記駆動回路層１０４は、複数の画素駆動回路ユニット１０４ａ及び複数のファンアウトトレース１０４ｂを含み、前記複数の画素駆動回路ユニット１０４ａは、前記通常表示領域１００ａ及び前記第１の領域１００１ｂに設けられ、前記複数のファンアウトトレース１０４ｂは、前記第２の領域１００２ｂに設けられ、前記第１の領域１００１ｂに位置する前記画素駆動回路ユニット１０４ａの密度は、前記通常表示領域１００ａに位置する前記画素駆動回路ユニット１０４ａの密度よりも大きいステップと、
前記駆動回路層１０４の前記ベース基板１０１から遠い側に少なくとも１つの接続トレース層を形成し、各前記接続トレース層は、複数の接続トレースを含むステップと、
前記接続トレース層の前記ベース基板１０１から遠い側に陽極１１０を形成するステップと、
前記接続トレース層の前記ベース基板１０１から遠い側に画素定義層１１１を形成し、前記画素定義層１１１は、複数の第１の開口Ｖ１を含み、前記第１の開口Ｖ１は、前記陽極１１０の少なくとも一部を露出させるステップと、
前記画素定義層１１１の前記ベース基板１０１から遠い側に前記遮蔽層１１２を形成し、前記遮蔽層１１２は、複数の第２の開口Ｖ２を含み、前記第２の開口Ｖ２は、前記第１の開口Ｖ１に対応して設けられるステップと、
前記第１の開口Ｖ１内に発光層１１３を形成するステップと、を含む。
有益な効果は、以下の通りである。本願の実施例に提供される表示パネル及び表示装置は、画素定義層のベース基板から遠い側に遮蔽層を設け、遮蔽層の複数の第２の開口を画素定義層の第１の開口に対応させて設けることで、遮蔽層は、金属トレースで反射された光を遮蔽するために使用され、ファンアウト表示領域と通常表示領域の金属トレースで反射された光を均一にすることができ、消灯状態や点灯状態において、ファンアウト表示領域の金属トレース密度と通常表示領域の金属トレース密度の差によるファンアウト表示領域及び通常表示領域の視認性ムラ（ｍｕｒａ）現象の改善に有利である。
以上説明したように、本願は、好ましい実施例によって開示されてきたが、上述した好ましい実施例は、本願を制限するものではなく、当業者は、本願の精神及び範囲を逸脱することなく、種々の変更及び修正を行うことができるので、本願の保護範囲は、特許請求の範囲に規定される範囲を基準とする。
１００ａ：通常表示領域、１００ｂ：ファンアウト表示領域、１００１ｂ：第１の領域、１００２ｂ：第２の領域、
１０１：ベース基板、１０２：バリア層、１０３：バッファ層、１０４：駆動回路層、１０５：第１の平坦層、１０６：第１の接続トレース層、１０７：第２の平坦層、１０８：第２の接続トレース層、１０８１：接続トレース、１０９：第３の平坦層、１１０：陽極、１１１：画素定義層、１１２：遮蔽層、１１３：発光層、１１４：陰極、１１５：画素ユニット、
１０４ａ：画素駆動回路ユニット、１０４ｂ：ファンアウトトレース、活性層１０４１、１０４２：第１のゲート絶縁層、１０４３：第１のゲート層、１０４４：第２のゲート絶縁層、１０４５：第２のゲート層、１０４６：第１の層間誘電体層、１０４７：第２の層間誘電体層、１０４８：第１のソースドレイン金属層、１０４９：第４の平坦層、１０５０：第２のソースドレイン金属層、
Ｖ１：第１の開口、Ｖ２：第２の開口。
１０１：ベース基板、１０２：バリア層、１０３：バッファ層、１０４：駆動回路層、１０５：第１の平坦層、１０６：第１の接続トレース層、１０７：第２の平坦層、１０８：第２の接続トレース層、１０８１：接続トレース、１０９：第３の平坦層、１１０：陽極、１１１：画素定義層、１１２：遮蔽層、１１３：発光層、１１４：陰極、１１５：画素ユニット、
１０４ａ：画素駆動回路ユニット、１０４ｂ：ファンアウトトレース、活性層１０４１、１０４２：第１のゲート絶縁層、１０４３：第１のゲート層、１０４４：第２のゲート絶縁層、１０４５：第２のゲート層、１０４６：第１の層間誘電体層、１０４７：第２の層間誘電体層、１０４８：第１のソースドレイン金属層、１０４９：第４の平坦層、１０５０：第２のソースドレイン金属層、
Ｖ１：第１の開口、Ｖ２：第２の開口。
Claims (20)
- 通常表示領域及びファンアウト表示領域を含む表示パネルであって、前記ファンアウト表示領域は、前記通常表示領域の一側に位置し、前記ファンアウト表示領域は、前記通常表示領域から前記ファンアウト表示領域に向かう方向に順に配列された第１の領域及び第２の領域を含み、前記表示パネルは、
ベース基板と、
前記ベース基板の一側に設けられ、複数の画素駆動回路ユニット及び複数のファンアウトトレースを含み、前記画素駆動回路ユニットは、前記通常表示領域及び前記第１の領域に位置し、前記ファンアウトトレースは、前記第２の領域に位置し、ここで、前記第１の領域に位置する前記画素駆動回路ユニットの密度は、前記通常表示領域に位置する前記画素駆動回路ユニットの密度よりも大きい駆動回路層と、
前記駆動回路層の前記ベース基板から遠い側に設けられ、各々が複数の接続トレースを含む少なくとも１つの接続トレース層と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、前記画素駆動回路ユニットは、前記接続トレースを介して対応する陽極に電気的に接続される複数の陽極と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、複数の第１の開口を含み、前記第１の開口は、前記陽極の少なくとも一部を露出させる画素定義層と、
前記第１の開口内に設けられる発光層と、を含み、
ここで、前記表示パネルは、遮蔽層をさらに含み、前記画素定義層と前記遮蔽層とは同種の遮光材料を用い、前記遮蔽層は、前記画素定義層の前記ベース基板から遠い側に設けられ、前記遮蔽層は、複数の第２の開口を含み、前記第２の開口は、前記第１の開口に対応して設けられる
表示パネル。 - 前記第２の開口の前記ベース基板への正投影は、前記第１の開口の前記ベース基板への正投影を覆う
請求項１に記載の表示パネル。 - 前記第２の開口の前記ベース基板への正投影面積と前記第１の開口の前記ベース基板への正投影面積との比は、１～１．５の範囲である
請求項２に記載の表示パネル。 - 前記第１の開口の前記ベース基板への正投影は、前記第２の開口の前記ベース基板への正投影を覆う
請求項１に記載の表示パネル。 - 前記第２の開口の前記ベース基板への正投影面積と前記第１の開口の前記ベース基板への正投影面積との比は、０．８～１の範囲である
請求項４に記載の表示パネル。 - 前記発光層は、前記第２の開口の側壁及び底部を覆う
請求項５に記載の表示パネル。 - 前記遮蔽層の前記ベース基板に垂直な方向の厚みは、１μｍ～１．５μｍである
請求項１に記載の表示パネル。 - 前記遮蔽層の材料はブラックマトリックスを含む
請求項１に記載の表示パネル。 - 前記表示パネルは、陰極をさらに含み、前記遮蔽層は、前記陰極と前記画素定義層との間に設けられる
請求項１に記載の表示パネル。 - 通常表示領域及びファンアウト表示領域を含む表示パネルであって、前記ファンアウト表示領域は、前記通常表示領域の一側に位置し、前記ファンアウト表示領域は、前記通常表示領域から前記ファンアウト表示領域に向かう方向に順に配列された第１の領域及び第２の領域を含み、前記表示パネルは、
ベース基板と、
前記ベース基板の一側に設けられ、複数の画素駆動回路ユニット及び複数のファンアウトトレースを含み、前記画素駆動回路ユニットは、前記通常表示領域及び前記第１の領域に位置し、前記ファンアウトトレースは、前記第２の領域に位置し、ここで、前記第１の領域に位置する前記画素駆動回路ユニットの密度は、前記通常表示領域に位置する前記画素駆動回路ユニットの密度よりも大きい駆動回路層と、
前記駆動回路層の前記ベース基板から遠い側に設けられ、各々が複数の接続トレースを含む少なくとも１つの接続トレース層と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、前記画素駆動回路ユニットは、前記接続トレースを介して対応する陽極に電気的に接続される複数の陽極と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、複数の第１の開口を含み、前記第１の開口は、前記陽極の少なくとも一部を露出させる画素定義層と、
前記第１の開口内に設けられる発光層と、を含み、
ここで、前記表示パネルは、遮蔽層をさらに含み、前記遮蔽層は、前記画素定義層の前記ベース基板から遠い側に設けられ、前記遮蔽層は、複数の第２の開口を含み、前記第２の開口は、前記第１の開口に対応して設けられる
表示パネル。 - 前記第２の開口の前記ベース基板への正投影は、前記第１の開口の前記ベース基板への正投影を覆う
請求項１０に記載の表示パネル。 - 前記第２の開口の前記ベース基板への正投影面積と前記第１の開口の前記ベース基板への正投影面積との比は、１～１．５の範囲である
請求項１１に記載の表示パネル。 - 前記第１の開口の前記ベース基板への正投影は、前記第２の開口の前記ベース基板への正投影を覆う
請求項１０に記載の表示パネル。 - 前記第２の開口の前記ベース基板への正投影面積と前記第１の開口の前記ベース基板への正投影面積との比は、０．８～１の範囲である
請求項１３に記載の表示パネル。 - 前記発光層は、前記第２の開口の側壁及び底部を覆う
請求項１４に記載の表示パネル。 - 前記遮蔽層の前記ベース基板に垂直な方向の厚みは、１μｍ～１．５μｍである
請求項１０に記載の表示パネル。 - 前記遮蔽層の材料はブラックマトリックスを含む
請求項１０に記載の表示パネル。 - 前記表示パネルは、陰極をさらに含み、前記遮蔽層は、前記陰極と前記画素定義層との間に設けられる
請求項１０に記載の表示パネル。 - 少なくとも１つの前記接続トレース層は、第１の接続トレース層及び第２の接続トレース層を含み、前記表示パネルは、前記ベース基板から離れる方向に順次積層された第１の平坦層、第２の平坦層及び第３の平坦層をさらに含み、
前記第１の平坦層は、前記駆動回路層の前記ベース基板から遠い側に覆われ、前記第１の接続トレース層は、前記第１の平坦層と前記第２の平坦層との間に設けられ、前記第２の接続トレース層は、前記第２の平坦層と前記第３の平坦層との間に設けられ、
前記駆動回路層は、前記第１の平坦層を貫通するビアホールを介して前記第１の接続トレース層における前記接続トレースと電気的に接続され、前記第１の接続トレース層は、前記第２の平坦層を貫通するビアホールを介して前記第２の接続トレース層における前記接続トレースと電気的に接続され、前記第２の接続トレース層は、前記第３の平坦層を貫通するビアホールを介して前記陽極と電気的に接続される
請求項１０に記載の表示パネル。 - 表示パネルを含む表示装置であって、前記表示パネルは、通常表示領域及びファンアウト表示領域を含み、前記ファンアウト表示領域は、前記通常表示領域の一側に位置し、前記ファンアウト表示領域は、前記通常表示領域から前記ファンアウト表示領域に向かう方向に順に配列された第１の領域及び第２の領域を含み、前記表示パネルは、
ベース基板と、
前記ベース基板の一側に設けられ、複数の画素駆動回路ユニット及び複数のファンアウトトレースを含み、前記画素駆動回路ユニットは、前記通常表示領域及び前記第１の領域に位置し、前記ファンアウトトレースは、前記第２の領域に位置し、ここで、前記第１の領域に位置する前記画素駆動回路ユニットの密度は、前記通常表示領域に位置する前記画素駆動回路ユニットの密度よりも大きい駆動回路層と、
前記駆動回路層の前記ベース基板から遠い側に設けられ、各々が複数の接続トレースを含む少なくとも１つの接続トレース層と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、前記画素駆動回路ユニットは、前記接続トレースを介して対応する陽極に電気的に接続される複数の陽極と、
前記接続トレース層の前記ベース基板から遠い側に設けられ、複数の第１の開口を含み、前記第１の開口は、前記陽極の少なくとも一部を露出させる画素定義層と、
前記第１の開口内に設けられる発光層と、を含み、
ここで、前記表示パネルは、遮蔽層をさらに含み、前記遮蔽層は、前記画素定義層の前記ベース基板から遠い側に設けられ、前記遮蔽層は、複数の第２の開口を含み、前記第２の開口は、前記第１の開口に対応して設けられる
表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210378472.5 | 2022-04-12 | ||
| CN202210378472.5A CN114823825A (zh) | 2022-04-12 | 2022-04-12 | 显示面板及显示装置 |
| PCT/CN2022/088972 WO2023197373A1 (zh) | 2022-04-12 | 2022-04-25 | 显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024518208A true JP2024518208A (ja) | 2024-05-01 |
Family
ID=88239207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023514107A Pending JP2024518208A (ja) | 2022-04-12 | 2022-04-25 | 表示パネル及び表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230329049A1 (ja) |
| JP (1) | JP2024518208A (ja) |
| KR (1) | KR20230147515A (ja) |
-
2022
- 2022-04-25 JP JP2023514107A patent/JP2024518208A/ja active Pending
- 2022-04-25 US US17/779,813 patent/US20230329049A1/en active Pending
- 2022-04-25 KR KR1020227026260A patent/KR20230147515A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230147515A (ko) | 2023-10-23 |
| US20230329049A1 (en) | 2023-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111430439B (zh) | 一种显示面板及显示装置 | |
| KR102562108B1 (ko) | 디스플레이 장치 | |
| WO2020206721A1 (zh) | 显示面板及制作方法、显示模组 | |
| WO2020133714A1 (zh) | 显示面板及显示模组、电子装置 | |
| KR102443121B1 (ko) | 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스 | |
| WO2021143366A1 (zh) | 显示面板及显示装置 | |
| US20220407032A1 (en) | Display panel and preparation method therefor, and display device | |
| US20220028933A1 (en) | Array substrate and display device | |
| CN109859649B (zh) | 一种透明显示面板及其制备方法和显示装置 | |
| CN110323257A (zh) | 阵列基板、显示面板及显示装置 | |
| WO2022062879A1 (zh) | 触控基板及显示面板 | |
| CN114005861A (zh) | 显示基板以及显示装置 | |
| CN111785760A (zh) | 一种显示基板及其制备方法、显示装置 | |
| US20200202788A1 (en) | Display device | |
| KR20230149849A (ko) | 표시 패널 및 표시 장치 | |
| US20220384766A1 (en) | Display panel and display device | |
| WO2023004896A1 (zh) | 有机发光显示装置及制作方法 | |
| WO2024017343A1 (zh) | 显示面板及其制作方法、显示装置 | |
| WO2024016702A1 (zh) | 显示面板及显示终端 | |
| WO2023141836A1 (zh) | 触控结构、触控显示面板及显示装置 | |
| US11925074B2 (en) | Display panel and electronic apparatus | |
| JP7397556B2 (ja) | ディスプレイパネル及び表示装置 | |
| JP2024518208A (ja) | 表示パネル及び表示装置 | |
| CN112909203B (zh) | 显示面板及显示装置 | |
| CN114649349A (zh) | 显示基板及其制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240507 |