JP2024516742A - マイクロエレクトロニクスパッケージアセンブリおよび作製方法 - Google Patents

マイクロエレクトロニクスパッケージアセンブリおよび作製方法 Download PDF

Info

Publication number
JP2024516742A
JP2024516742A JP2023568590A JP2023568590A JP2024516742A JP 2024516742 A JP2024516742 A JP 2024516742A JP 2023568590 A JP2023568590 A JP 2023568590A JP 2023568590 A JP2023568590 A JP 2023568590A JP 2024516742 A JP2024516742 A JP 2024516742A
Authority
JP
Japan
Prior art keywords
insulator
coating
flange
leads
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023568590A
Other languages
English (en)
Inventor
コタンダパニ，ラメッシ
ジョンソン，クリストファー
ティー，ゼンウェイ
ドゥ・レオン・ノエル
タン，シンリ
Original Assignee
マテリオン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マテリオン コーポレイション filed Critical マテリオン コーポレイション
Publication of JP2024516742A publication Critical patent/JP2024516742A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

マイクロエレクトロニクスパッケージアセンブリおよびその作製方法が開示される。フランジは、上面、およびフランジの上面に配置された第１のコーティングを有する。絶縁体は、フランジに装着するための底面、および底面と反対側の上面を有する。第２のコーティングが絶縁体の底面に配置され、第３のコーティングが絶縁体の上面に配置される。第１のコーティング、第２のコーティング、および第３のコーティングは、それぞれ１ミクロン以下の厚さを有する。第１のコーティング、第２のコーティング、および第３のコーティングの少なくとも１つは、物理蒸着、原子堆積、または化学堆積の少なくとも１つによって塗布される。【選択図】図２

Description

優先権
[0001]本出願は、参照により本明細書に組み込まれる、２０２１年５月７日に出願された米国仮特許出願第６３／１８５，７６８号に関し、その優先権を主張する。
分野
[0002]本開示は、マイクロエレクトロニクスパッケージアセンブリ（microelectronics package assembly）、および高周波無線周波トランジスタなどの高放熱用途のためのパッケージアセンブリを作製するための加工方法に関する。
[0003]ダイ取付材料に適合する空洞を有する無線周波パッケージアセンブリは、Ｓｉ ＬＤＭＯＳ（横方向拡散金属酸化物）トランジスタ、ドハティ増幅器、ＧａＡｓ ＦＥＴ、ＧａＡｓ ＭＭＩＣ、ＧａＮ ＦＥＴ、およびＧａＮ ＭＭＩＣに使用されている。これらのパッケージは、リードによってＲＦ信号を伝送できる熱拡散性または熱伝導性デバイスを含む。このようなパッケージは、電気通信のための電波用ＲＦ発光トランジスタおよび抵抗を取り付けるために使用することができる。
[0004]半導体ダイ、特に窒化ガリウム（ＧａＮ）は、以前のトランジスタ技術よりもはるかに高い電力密度によって進化してきた。より高い電力密度は、内部散逸により、より小さな面積でより多くの熱を発生させる。散逸面積が小さくなると放熱経路の断面積が小さくなり、それによりジャンクション温度が上昇する。ジャンクション温度は、電力散逸に熱インピーダンスを乗じることによって決定される。
[0005]無線周波集積回路の性能は、パッケージ環境によって劇的に影響され得る。高速デジタルおよび無線周波数用途に対する、絶えず変化し増加する要求には、機械的な懸念に加えてＲＦ性能を考慮したダイ取付用パッケージングが必要である。パッケージングは、信頼性の高い動作のために最大ジャンクション動作温度に耐えることができなければならない。
[0006]しかし、製造される従来のパッケージアセンブリは、放熱特性が比較的低く、ＲＦ信号強度および電力出力が制限されている。さらに、従来のパッケージアセンブリは、より多くの加工ステップを含み、有機物を導入するめっきステップ中のアウトガスなどの加工制限のために低い歩留まりを示し、いくつかの用途、例えば５Ｇ用途に要求されるよりも低いＲＦ性能をもたらす可能性がある。加工中の有機物は、構成要素間、例えばフランジと絶縁体の間のせん断強度（ｓｈｅｅｒ ｓｔｒｅｎｇｔｈ）に悪影響を及ぼす。
[0007]パッケージアセンブリの作製方法が利用可能であるが、高い放熱および高周波数を提供しながら、せん断強度、ＲＦ性能、および歩留まりを改善するパッケージアセンブリおよびその作製方法に対する必要性が存在する。
[0008]一実施形態では、本開示は、マイクロエレクトロニクスパッケージアセンブリに関する。アセンブリは、上面を有するフランジ、およびフランジの上面に配置された第１のコーティングを備える。アセンブリは、ダイを部分的に囲むための絶縁体であって、フランジに装着するための底面、および底面と反対側の上面を有する絶縁体、絶縁体の底面に配置された第２のコーティング、ならびに絶縁体の上面に配置された第３のコーティングを含む。第１のコーティング、第２のコーティング、および第３のコーティングは、それぞれ１ミクロン以下の厚さを有する。第１のコーティング、第２のコーティング、および第３のコーティングの少なくとも１つは、物理蒸着、原子堆積、または化学堆積の少なくとも１つによって塗布される。一実施形態では、マイクロエレクトロニクスパッケージアセンブリは、２～１０ＧＨｚの周波数で５Ｗ超を送達する（ＧａＮ）ＲＦパワートランジスタに有用である。本明細書におけるマイクロエレクトロニクスパッケージアセンブリは、超高周波数、例えば３ＧＨｚ超で動作する５Ｇ無線増幅器にも有用である。
[0009]第１のコーティング、第２のコーティング、および第３のコーティングの少なくとも１つは、チタン、銅、それらの合金、それらの副層、またはそれらの組合せを含むことができる。第１のコーティング、第２のコーティング、および第３のコーティングのそれぞれは、ニッケルを含まなくてもよい。
[0010]絶縁体は、サファイア、アルミナ（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、ジルコニア強化アルミナ（ＺＴＡ）、炭化ケイ素（ＳｉＣ）、炭化マグネシウムケイ素（Ｍｇ－ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、またはこれらの組合せを含んでもよい。いくつかの実施形態では、絶縁体は、９６％以上の純度を有するアルミナ（Ａｌ２Ｏ３）である。絶縁体は、絶縁体の厚さを貫通する複数の貫通孔（またはビア）を含んでもよい。絶縁体の上面へのろう層は、貫通孔に浸透して絶縁体をフランジに結合させることができる。
[0011]フランジは、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率、および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料であってもよい。フランジは、ダイヤモンドベースの複合材、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せを含むことができる。
[0012]マイクロエレクトロニクスパッケージアセンブリは、絶縁体をフランジに接着させる第１の導電性合金プリフォームをさらに含んでもよい。第１の導電性合金プリフォームは、第１のコーティングおよび第２のコーティングに接触する。マイクロエレクトロニクスパッケージアセンブリは、１つまたは複数のリードをさらに含んでもよく、１つまたは複数のリードの少なくとも１つは、０．３５ミクロン以下の幅を有する。マイクロエレクトロニクスパッケージアセンブリは、１つまたは複数のリードを絶縁体に接着させるための第２の導電性合金プリフォームをさらに含んでもよく、第２の導電性合金プリフォームは、第３のコーティングおよび１つまたは複数のリードに接触する。第１および第２の導電性合金プリフォームの少なくとも１つは、銀銅（Ａｇ－Ｃｕ）合金または金錫（Ａｕ－Ｓｎ）合金である。
[0013]１つまたは複数のリードは、３０ｗｔ％～８０ｗｔ％のニッケル（Ｎｉ）および残部の鉄（Ｆｅ）の化学組成を有する合金、９．５Ｗ／（ｍＫ）～１１．５Ｗ／（ｍＫ）の範囲の熱伝導率、および０．３５ミクロン以下の１つまたは複数のリードの少なくとも２つの間の間隔距離の少なくとも１つを含むことができる。
[0014]マイクロエレクトロニクスパッケージアセンブリは、ダイを部分的に囲むための絶縁体と共にキャビティを形成するカバーをさらに含んでもよい。カバーは、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、液晶ポリマー（ＬＣＰ）、またはそれらの組合せであってもよい。
[0015]別の実施形態では、マイクロエレクトロニクスパッケージアセンブリを作製するための方法が開示される。方法は、フランジおよび絶縁体の対向する表面上に１ミクロン以下の厚さを有する第１のコーティングを堆積させるステップを含み、フランジは、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料である。方法は、フランジおよび絶縁体のコーティング表面の間に第１の導電性合金プリフォームを位置決めするステップを含む。方法は、絶縁体の上面の少なくとも一部に第２のコーティングを１ミクロン以下の厚さに堆積させて、少なくとも部分的にコーティングされた上面を形成するステップを含む。方法は、１つまたは複数のリードが０．３５ミクロン以下の狭い幅を有することを可能にするために、第２の導電性合金プリフォームを使用して少なくとも部分的にコーティングされた上面に１つまたは複数のリードを直接結合させるステップを含む。方法は、８５０℃以上の温度で、第１の導電性プリフォームを絶縁体およびフランジに、かつ第２の導電性プリフォームを絶縁体およびリードに接着させるステップを含む。第１のコーティングおよび第２のコーティングの少なくとも１つを堆積させるステップは、物理蒸着、原子堆積、または化学堆積を含む。
[0016]方法は、第１のコーティングが、チタン、銅、それらの合金、それらの副層、またはそれらの組合せを含んでもよく、第２のコーティングが、チタン、銅、それらの合金、それらの副層を含むことを含む。
[0017]第１のコーティングおよび第２のコーティングの少なくとも１つを堆積させるステップは、２つ以上の副層を堆積させることを含んでもよく、ここで第１の副層はチタンであり、第２の副層は銅であり、第１の副層は全コーティング厚さの１５％～３５％であり、第２の副層は全コーティング厚さの６５％～８５％である。
[0018]方法は、カバーを取り付けてダイのキャビティを形成するステップをさらに含むことができ、カバーは液晶ポリマーを含み、カバーはアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、液晶ポリマー（ＬＣＰ）、またはそれらの組合せである。
[0019]方法は、コーティングの前に、絶縁体の厚さを貫通する複数の貫通孔を形成するステップをさらに含んでもよく、第２のコーティングを堆積させた後、方法は、貫通孔に浸透するように絶縁体の上面に層をろう付けして、絶縁体をフランジに結合させるステップを含む。
[0020]方法は、第２のコーティングを堆積させるステップが、絶縁体の上面の全体に堆積させることを含むことをさらに含んでもよく、第２のコーティングを選択的にレーザー除去して回路を形成することをさらに含む。
[0021]別の実施形態では、本開示はマイクロエレクトロニクスパッケージアセンブリに関する。パッケージアセンブリは、フランジ、第１のコーティング、絶縁体、第２のコーティング、および導電性合金プリフォームを備える。フランジは上面を有し、フランジは、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料である。第１のコーティングは、上面に配置され、１ミクロン以下の厚さを有する。絶縁体は、ダイを部分的に囲んで装着し、絶縁体は底面を有する。第２のコーティングは、絶縁体の底面に配置される。導電性合金プリフォームは、絶縁体をフランジに接着させる。導電性合金プリフォームは、第１のコーティングおよび第２のコーティングに接触する。
[0022]別の実施形態では、マイクロエレクトロニクスパッケージアセンブリは、その上に装着された絶縁体を有するフランジを備える。絶縁体は上面を有する。第１のコーティングは、絶縁体の上面に配置され、１ミクロン以下の厚さを有する。パッケージアセンブリは、１つまたは複数のリードをさらに含み、１つまたは複数のリードの少なくとも１つは０．３５ミクロン以下の幅を有する。導電性合金プリフォームは、１つまたは複数のリードを絶縁体に接着させる。導電性合金プリフォームは、第１のコーティングおよび１つまたは複数のリードに接触する。
[0023]別の実施形態では、本開示は、マイクロエレクトロニクスパッケージアセンブリに関する。パッケージアセンブリは、フランジ、リードフレーム、およびカバーを備える。フランジは、絶縁体およびその上に装着されたダイを含む。絶縁体は、ダイを部分的に囲んでもよい。リードフレームは、フランジと反対側の絶縁体の表面のダイを取り囲む複数のリードを含む。カバーは液晶ポリマーを含み、ダイのキャビティを形成する。カバーは、非導電性接着剤によってリードフレームに接着される。
[0024]さらに別の実施形態では、マイクロエレクトロニクスパッケージアセンブリは、フランジ、第１のコーティング、絶縁体、第２のコーティング、第１の導電性合金プリフォーム、第３のコーティング、リードフレーム、第２の導電性合金プリフォーム、およびカバーを備える。フランジは上面を有し、フランジは、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料である。第１のコーティングは、フランジの上面に配置され、１ミクロン以下の厚さを有する。絶縁体は、ダイを部分的に囲んで装着するためのものであってもよい。絶縁体は、フランジに対向する底面および上面を有する。第２のコーティングは、絶縁体の底面に配置され、１ミクロン以下の厚さを有する。第１の導電性合金プリフォームは、絶縁体をフランジに接着させる。導電性合金プリフォームは、第１および第２のコーティングに接触する。第３のコーティングは、絶縁体の上面の一部に配置され、１ミクロン以下の厚さを有する。第３のコーティングは、第２のコーティングと同じであってもよい。リードフレームは、絶縁体の上面のダイを取り囲むように構成された複数のリードを含む。第２の導電性合金プリフォームは、リードフレームを絶縁体に接着させる。第２の導電性合金プリフォームは、第３のコーティングおよび複数のリードに接触する。カバーは液晶ポリマーを含み、ダイのキャビティを形成する。カバーは、非導電性接着剤によってリードフレームに接着される。
[0025]１つの態様では、本開示は、マイクロエレクトロニクスパッケージアセンブリを作製するための方法に関する。方法は、フランジおよび絶縁体の対向する表面に１ミクロン以下の厚さを有するコーティングを堆積させるステップ、フランジおよび絶縁体のコーティングされた表面の間に導電性合金プリフォームを位置決めするステップ、および８５０℃以上の温度で導電性合金プリフォームをフランジおよび絶縁体に接着させるステップを含む。フランジは、室温での熱伝導率が１４０～２０００Ｗ／（ｍＫ）の範囲であり、熱膨張係数（ＣＴＥ）が２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲である高熱伝導性材料である。
[0026]別の態様では、マイクロエレクトロニクスパッケージアセンブリにリードを取り付けるための方法は、絶縁体をフランジに装着するステップ、絶縁体の上面の一部にコーティングを１ミクロン以下の厚さに堆積させるステップ、および１つまたは複数のリードが０．３５ミクロン以下の狭い幅を有することを可能にするために、導電性合金プリフォームを使用してコーティングされた上面に１つまたは複数のリードを直接結合させるステップを含む。フランジと反対側の表面は、絶縁体の上面である。
[0027]別の態様では、本開示は、マイクロエレクトロニクスパッケージアセンブリを覆うための方法に関する。方法は、絶縁体をフランジに装着するステップ、フランジと反対側の絶縁体の表面のダイを取り囲むように構成された複数のリードを含むリードフレームを形成するステップ、および液晶ポリマーカバーを非導電性接着剤によってリードフレームに接着させることにより、ダイのキャビティを形成するステップを含む。ダイは、フランジまたは絶縁体に装着されてもよい。
[0028]さらに別の態様では、マイクロエレクトロニクスパッケージアセンブリを作製するための方法は、フランジおよび絶縁体の対向する表面に１ミクロン以下の厚さを有する第１のコーティングを堆積させるステップを含む。フランジは、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料である。方法は、フランジおよび絶縁体のコーティングされた表面の間に第１の導電性合金プリフォームを位置決めするステップを含む。方法は、絶縁体の上面の一部に第２のコーティングを１ミクロン以下の厚さに堆積させて部分的にコーティングされた上面を形成するステップ、１つまたは複数のリードが０．３５ミクロン以下の狭い幅を有することを可能にするために、第２の導電性合金プリフォームを使用して部分的にコーティングされた上面に１つまたは複数のリードを直接結合させるステップ、および８５０℃以上の温度で、第１の導電性プリフォームを絶縁体およびフランジに、かつ第２の導電性プリフォームを絶縁体およびリードに接着させるステップをさらに含む。方法は、液晶ポリマーを含むカバーを取り付けてダイのキャビティを形成するステップを含んでもよい。カバーは、非導電性接着剤によってリードフレームに接着される。
[0029]いくつかの実施形態では、フランジは、室温で１４０～６５０Ｗ／（ｍＫ）の範囲の熱伝導率および５．５ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲のＣＴＥを有する高熱伝導性材料である。フランジは、室温で１４０～４００Ｗ／（ｍＫ）の範囲の熱伝導率および５．５ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲のＣＴＥを有する高熱伝導性材料であってもよい。フランジは、室温で５００～６００Ｗ／（ｍＫ）の範囲の熱伝導率および６．０ｐｐｍ／Ｋ～１０．５ｐｐｍ／Ｋの範囲のＣＴＥを有する高熱伝導性材料であってもよい。
[0030]いくつかの実施形態では、フランジは、ダイヤモンドベースの複合材、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せを含む。フランジは、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せを含んでもよい。フランジは、銅ダイヤモンド複合材または銀ダイヤモンド複合材を含んでもよい。
[0031]いくつかの実施形態では、第１および第２のコーティングの少なくとも１つは、チタン、銅、それらの合金、またはそれらの組合せを含む。第１および第２のコーティングの少なくとも１つは、物理蒸着（ＰＶＤ）によって塗布されてもよい。第１および第２のコーティングは、ニッケルを含まなくてもよい。
[0032]いくつかの実施形態では、第１および第２の導電性合金プリフォームの少なくとも１つは、はんだ合金である。第１および第２の導電性合金プリフォームの少なくとも１つは、銀銅（Ａｇ－Ｃｕ）合金または金錫（Ａｕ－Ｓｎ）合金であってもよい。
[0033]いくつかの実施形態では、絶縁体は、サファイア、アルミナ（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、ジルコニア強化アルミナ（ＺＴＡ）、炭化ケイ素（ＳｉＣ）、炭化マグネシウムケイ素（Ｍｇ－ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、またはそれらの組合せを含む。絶縁体は、サファイア、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、またはそれらの組合せを含むことができる。絶縁体は、９６％以上の純度を有するアルミナ（Ａｌ２Ｏ３）であってもよい。絶縁体は、絶縁体の厚さを貫通する複数の貫通孔を含んでもよい。複数の貫通孔は、絶縁体の周辺領域に沿ってパターン状に構成されてもよい。絶縁体は、コーティングされた底面および上面を覆うニッケル板をさらに含んでもよい。ニッケル板は、１．０～３．５ミクロンの厚さを有してもよい。
[0034]いくつかの実施形態では、１つまたは複数のリードは、鉄、ニッケル、またはそれらの組合せの合金を含む。１つまたは複数のリードは、３０ｗｔ％～８０ｗｔ％のニッケル（Ｎｉ）および残部の鉄（Ｆｅ）の化学組成を有する合金を含んでもよい。１つまたは複数のリードは、９．５Ｗ／（ｍＫ）～１１．５Ｗ／（ｍＫ）の範囲の熱伝導率を有してもよい。１つまたは複数のリードの少なくとも２つは、０．３５ミクロン以下の間隔距離を有してもよい。
[0035]いくつかの実施形態では、アセンブリは、ダイのキャビティを形成するためのカバーをさらに含む。カバーは、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、液晶ポリマー（ＬＣＰ）、またはそれらの組合せであってもよい。カバーは、シールを提供するように構成された非導電性接着剤を含むことができる。
[0036]いくつかの実施形態では、アセンブリは、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、ケイ素（Ｓｉ）、またはそれらの組合せなどのダイをさらに含む。
[0037]いくつかの態様では、方法は、コーティングを堆積させるステップが、物理蒸着、原子堆積、または化学堆積を含むことを含む。コーティングを堆積させるステップは、物理蒸着を含んでもよい。コーティングを堆積させるステップは、２つ以上の副層の堆積を含んでもよい。第１の副層はチタンであってもよく、第２の副層は銅であってもよい。第１の副層は全コーティング厚さの１５％～３５％であってもよく、第２の副層は全コーティング厚さの６５％～８５％であってもよい。方法は、ダイを装着するステップをさらに含んでもよい。ダイを装着するステップは、ダイを金と錫の合金で溶接することを含んでもよい。
[0038]開示された技術の性質および利点のさらなる理解は、本明細書の残りの部分および図面を参照することによって実現され得る。
[0039]本明細書の実施形態によるマイクロエレクトロニクスパッケージアセンブリの透視図を示す。 [0040]図１のマイクロエレクトロニクスパッケージアセンブリの分解図を示す。 [0041]図１の線「Ａ」に沿って取ったマイクロエレクトロニクスパッケージアセンブリの断面図を示す。 [0042]図１のマイクロエレクトロニクスパッケージアセンブリのフランジの上面の透視図を示す。 [0043]図１のマイクロエレクトロニクスパッケージアセンブリのフランジの断面図を示す。 [0044]図１のマイクロエレクトロニクスパッケージアセンブリの絶縁体の透視図を示す。 [0045]図１のマイクロエレクトロニクスパッケージアセンブリの絶縁体の底面図を示す。 [0046]図１のマイクロエレクトロニクスパッケージアセンブリの絶縁体の断面図を示す。 [0047]本明細書の実施形態による絶縁体の厚さを貫通する貫通孔を示す、絶縁体の別の実施形態の部分平面図を示す。 [0048]本明細書の実施形態による貫通孔を含む、図９におけるような絶縁体の透視図を示す。 [0049]本明細書の実施形態による、フランジを絶縁体に接着させるための導電性合金プリフォームの透視図を示す。 [0050]本明細書の実施形態による、絶縁体をリードに取り付けるための導電性合金プリフォームの透視図を示す。 [0051]本明細書の実施形態による複数のリードを含むリードフレームの透視図を示す。 [0052]本明細書の実施形態による、絶縁体をカバーに接着させるための非導電性接着剤の透視図を示す。 [0053]本明細書の実施形態によるマイクロエレクトロニクスパッケージアセンブリのカバーの透視図を示す。 [0054]本明細書の実施形態によるリードフレームの平面図を示す。 [0055]本明細書の実施形態による貫通孔を含む別の絶縁体の透視図を示す。 [0056]本明細書の実施形態による図１７の絶縁体の平面図を示す。 [0057]本明細書の実施形態による、さらに金属化され、回路を形成するために金属化が少なくとも部分的に除去された図１７の絶縁体の透視図を示す。 [0058]本明細書の実施形態によるＫＯＶＡＲ（登録商標）リングフレームの平面透視図を示す。 [0059]本明細書の実施形態による図２０のＫＯＶＡＲ（登録商標）リングフレームの底面透視図を示す。 [0060]本明細書の実施形態によるマイクロエレクトロニクスパッケージアセンブリの透視図を示す。 [0061]本明細書の実施形態による、図２２におけるようなマイクロエレクトロニクスパッケージアセンブリを覆って示されるエッチ蓋の底面透視図を示す。 [0062]本明細書の実施形態によるプロセスフローチャートを示す。
緒言
[0063]本明細書に記載される様々な実施形態によれば、マイクロエレクトロニクスパッケージアセンブリは、特に電気通信用途のための無線周波数（ＲＦ）性能、接着性（高いせん断強度）、および歩留まり（熱特性の不一致による割れがない）の要求を満たすように製造される。５Ｇ無線増幅器は、＞３ＧＨｚの周波数で動作する。地方に位置する大電力基地局では、ＧａＮ ＲＦパワートランジスタは、２～１０ＧＨｚの周波数で＞５Ｗを送達する必要がある。記載されるパッケージアセンブリを使用したＲＦ性能は、最大１０ＧＨｚの周波数で、低損失でこれらの必要性を満たす。本明細書におけるこの方法は、製造時間を短縮し、ＲＦ性能に悪影響を及ぼすアウトガスを低減するための重要な改善をもたらす。アウトガス性能を改善することにより、本明細書に記載されるアセンブリはまた、ボイドが少なく、接着性が改善され、それにより最大２００℃などの極端な温度での性能範囲が拡大する。
[0064]本発明者らは、繰り返しめっき浴および焼結サイクルに代わり、薄膜を利用してフランジをコーティングすることにより、信頼性を改善し、フランジに高放散材料を利用することができることを今般見出した。さらに、繰り返しめっき浴および焼結サイクルに代わって薄膜を利用し、絶縁体をコーティングすることにより、絶縁体内および絶縁体と他の構成要素の界面の有機含有物が除去される。薄膜コーティングはまた、より精密な制御のために絶縁体を選択的に金属化させ、リードの幅を狭くし、リード間の間隔距離を最小にすることを可能にし、さらにＲＦ性能の向上をもたらす。本発明者らは、薄いＲＦラインを提供するために（金属化の）レーザー除去を利用してＲＦ性能の向上を実現できることも発見した。リード結合は、金－錫合金によるダイ取付と同様に、軟質はんだを使用してさらに増強される。パッケージアセンブリは、追加的または代替的な結合手段を提供するために、貫通孔に浸透するろうを使用して取付を増強させることもできる。本明細書で開示されるパッケージアセンブリはまた、熱可塑性カバー、特にグロスリークセーフパッケージングのための液晶ポリマーカバーと適合性がある。本明細書で開示されるパッケージアセンブリはまた、ＫＯＶＡＲ（登録商標）リングフレームおよびエッチ蓋と適合性があり、気密封止されたファインリークセーフパッケージング用のセラミックカバーを提供する。ＫＯＶＡＲ（登録商標）は鉄－ニッケル－コバルト合金である。
用語
[0065]以下の説明では、明瞭にするために特定の用語が使用されるが、これらの用語は、図面に例示するために選択された実施形態の特定の構造のみを指すことを意図しており、本開示の範囲を定義または限定することを意図しない。図面および続く以下の説明において、同様の数字表記は同様の機能の構成要素を指すことを理解されたい。
[0066]単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈が明らかにそうでないことを示さない限り、複数の指示対象を含む。
[0067]本明細書および特許請求の範囲で使用される場合、用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、「からなる」および「から本質的になる」実施形態を含み得る。本明細書で使用される用語「含む（ｃｏｍｐｒｉｓｅ（ｓ））」、「含む（ｉｎｃｌｕｄｅ（ｓ））」、「有する（ｈａｖｉｎｇ）」、「有する（ｈａｓ）」、「できる」、「含有する」およびそれらの変形は、挙げられた成分／構成要素／ステップの存在を必要とし、他の成分／構成要素／ステップの存在を許容するオープンエンドの移行句、用語、または単語であることを意図する。しかし、このような記載はまた、組成物、物品、または方法を列挙された成分／構成要素／ステップ「からなる」および「から本質的になる」と記載すると解釈されるべきであり、これは挙げられた成分／構成要素／ステップのみが、そこから生じ得る不純物と共に存在することを許容し、他の成分／構成要素／ステップを除外する。
[0068]本出願の明細書および特許請求の範囲における数値は、同じ数の有効数字まで減じたときに同じである数値、および値を決定するために本出願に記載された種類の従来の測定技術の実験誤差未満だけ記載された値と異なる数値を含むと理解されるべきである。
[0069]本明細書で開示されるすべての範囲は、言及される終点を包含し、独立して組合せ可能である（例えば、「２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋ」の範囲は、終点、２．３ｐｐｍ／Ｋまたは１７．５ｐｐｍ／Ｋ、およびすべての中間値を包含する）。
[0070]本明細書に記載される方法ステップは温度に言及し、規定がない限り、これは熱源（例えば、炉、オーブン）が設定されている温度ではなく、言及される材料が到達する温度を指す。「室温」という用語は、２０℃～２５℃（６８°Ｆ～７７°Ｆ）の範囲を指す。
マイクロエレクトロニクスパッケージアセンブリ
[0071]本開示は、前述の利点を有するマイクロエレクトロニクスパッケージアセンブリおよびその作製方法に関する。マイクロエレクトロニクスパッケージアセンブリの一例が図１および図２に示される。パッケージアセンブリ１００は、フランジ１２０、絶縁体１５０、およびフランジ１２０と絶縁体１５０との間に配置された導電性合金プリフォーム１３０を備える。絶縁体１５０は、コーティング１５５で少なくとも部分的にコーティングされた上面１５２をさらに含む。用途に応じて、絶縁体１５０は半導体ダイを部分的に囲むことができ、および／またはダイを装着するために使用することができる。本発明の範囲に影響を与えることなく、複数のダイを利用することができることが理解されるべきである。図２は、コーティング１５５でコーティングされた絶縁体上面１５２の一部に中心的に位置決めされたダイ１９５を示す。代替的にフランジ上にダイ１９５を位置決めすることを含め、ダイを囲むおよび／または装着するための他の構成が企図される。さらに、パッケージアセンブリ１００は、導電性合金プリフォーム１３０（図１１に示す）、および図１～２に示すように、複数のリード１７２を有するリードフレーム１７０、非導電性接着剤１８０、およびカバー１９０を備える。
[0072]図３は、図１の線「Ａ」に沿って見たパッケージアセンブリ１００の断面図を示す。フランジ１２０はコーティング１２５を含む。フランジの上面のコーティング１２５は、本明細書で第１のコーティングとも称される。導電性合金プリフォーム１３０は、コーティング１２５と接触している。絶縁体１５０は、コーティング１４５およびコーティング１５５を含む。絶縁体の底面のコーティング１４５は、本明細書で第２のコーティングと称される。絶縁体の上面のコーティング１５５は、本明細書で第３のコーティングと称される。いくつかの場合では、フランジおよび絶縁体の対向する表面のコーティング１２５および１４５は、それぞれ第１のコーティングと称されてもよく、その場合、絶縁体の上面のコーティング１５５は第２のコーティングと称される。導電性合金プリフォーム１３０がコーティング１２５と接触していることに加えて、導電性合金プリフォーム１３０はコーティング１４５とも接触している。コーティング１５５は、リード、相互接続、および／またはダイが取り付けられる絶縁体１５０の上面のみを部分的にコーティングするように選択的に塗布される。あるいは、コーティング１５５を絶縁体上面全体に塗布し、リード、相互接続、および／またはダイが位置決めされる場所でレーザーによって選択的に除去することができる。リードおよび／または相互接続１７２は、コーティング１５５と接触している。非導電性接着剤１８０は、図示のようにリード１７２と接触しており、コーティング１５５が選択的に塗布されているためにコーティング１５５が存在しない、線「Ａ」から離れた部分で絶縁体１５０と接触している。カバー１９０は非導電性接着剤１８０と接触しており、またダイ１９５が存在するキャビティ１８５を画定する。ダイ１９５は、パッケージアセンブリ１００に取り付けられてもよい。
[0073]フランジ１２０は、図４の透視図に示すように、マイクロエレクトロニクス用途にパッケージングを取り付けるための貫通孔１１５を有することができる。貫通孔１１５は特に限定的ではなく、フランジにスロットまたは溝が形成されてもよいことが理解されるべきである。孔、スロット、または溝は、フランジを基板またはヒートシンクベースに装着するために使用することができる。一実施形態では、孔、スロット、または溝は、エッチング、フライス加工、研削、スタンピング、または他の好適な方法によって形成される。図４のフランジ１２０の断面図である図５に見られるように、フランジ１２０の上面１２２には、コーティング１２５、好ましくは薄いコーティングｔＣが配置される。フランジ１２０の底面、反対側の面１２２には、別のコーティング（図示せず）が塗布されてもよい。フランジの厚さｔＦは、上面１２２と底面１１８の間で画定される。
[0074]絶縁体１５０を図６～８に示す。図８は、図６の線「Ａ」に沿って取った断面を示す。一実施形態では、図７および図８に示すように、絶縁体１５０の底面１４８全体にコーティング１４５、好ましくは薄いコーティングｔＣが配置される。絶縁体１５０の底面１４８を上面１５２に接続する複数の面１４６には、コーティングが塗布されない。絶縁体１５０は部分的に金属化される。一実施形態では、絶縁体１５０の上面１５２の一部にコーティング１５５が選択的に塗布される。コーティング１５５を有する部分は、リード、相互接続、および／またはダイを後に取り付けるためのものである。
[0075]絶縁体の厚さｔＩは、上面１５２と底面１４８との間に画定される。いくつかの実施形態では、絶縁体は、図９におけるような絶縁体２５０の部分平面図に示されるように、厚さを貫通する複数の貫通孔１５４を含むことができる。貫通孔（ビアとも呼ばれる）は、絶縁体２５０の周辺領域２５５に沿ってパターン状に構成されてもよい。用途およびダイに応じて、貫通孔１５４は、ＲＦ信号を増強するために絶縁体に穿孔されてもよい。貫通孔１５４は、０．０１ｍｍ～０．７ｍｍ、例えば、０．１０ｍｍ～０．７ｍｍ、０．１０ｍｍ～０．２５ｍｍ、または０．１５ｍｍ～０．２ｍｍの範囲の直径を有してもよい。好ましい実施形態では、貫通孔は、直径０．１５ｍｍ±１０％である。絶縁体のいずれかの表面に塗布されるコーティングは、貫通孔の性能に悪影響を及ぼさない。
[0076]図１０は、図９に部分的に示されるセラミック絶縁体２５０の透視図を示す。絶縁体２５０は開口部２０５を有する。開口部２０５は中央の空隙空間であり、したがって絶縁体はセラミックリングとも称され得る。絶縁体２５０は、絶縁体の厚さを貫通する複数の貫通孔１５４を含む。貫通孔はビアとも称される場合がある。図１０では、ビア１５４は、サイズが小さいため十字線で表されているが、直径を有する円形の貫通孔である。図示される図１０の実施形態では、貫通孔１５４の直径は０．１５ｍｍである。絶縁体２５０は、例えばＡｌ２Ｏ３であってもよく、ＲＦ波が伝わることを可能にするための構造の設計に応じて、５０～３００のビアを含むことができる。図示される例では、１４６個の貫通孔があり、絶縁体２５０の中央には１１．７ｍｍ×１３．５ｍｍの大きさの開口部２０５または空隙がある。貫通孔またはビアは、結合を増強するために利用することができる。その後のろう付けでは、金属ろうが貫通孔に浸透して、絶縁体と絶縁体２５０が接合するプリフォームおよび／またはフランジとの結合を向上させる。
[0077]パッケージアセンブリ１００の追加の構成要素を図１１～図１５に個別に示す。図１１は、フランジを絶縁体に接着させるための導電性合金プリフォーム１３０の透視図を示す。プリフォーム１３０は、フランジおよび／または絶縁体への結合を増強するためにＮｉめっきされてもよい。リードフレーム１３０は、本明細書で第１の導電性合金プリフォームとも称される。図１２は、絶縁体をリードに取り付けるための別の導電性合金プリフォーム１６０の透視図を示す。プリフォーム１６０は、本明細書で第２の導電性合金プリフォームとも称される。図１３は、複数のリード１７２を含むリードフレーム１７０の透視図を示す。図１４は、絶縁体をカバーに接着させるための非導電性接着剤１８０の透視図を示す。図１５は、マイクロエレクトロニクスパッケージアセンブリを覆い、保護し、封止するためのカバー１９０の透視図を示す。カバーは、示されるようにＬＣＰであってもよい。あるいは、セラミックカバーが使用されてもよい（図２３に示されるように）。
[0078]図１６は、本明細書の実施形態による別のリードフレーム２７０の平面図を示す。リードフレームは、厚さ約０．０５０８ｍｍ（２ミル）の合金シートから、例えばニッケル－鉄合金シートから切断することができる。シートをエッチング除去して空隙領域２０５を作成する。この設計により、最適な性能のためにＲＦラインおよびグランドを離間させることができる。図１６に示す例では、ＲＦラインは０．０１２’’（０．３１ｍｍ）の幅、ｗＲＦを有し、グランドは０．０２０’’（０．５１ｍｍ）の幅、ｗｇｒｏｕｎｄを有する。
[0079]他のパッケージアセンブリ構成も企図され、本明細書における例は限定的とみなされるべきではない。例えば、マイクロエレクトロニクスパッケージアセンブリの別の構成が図１７～２３に示される。
[0080]図１７は、別のセラミック絶縁体３５０の透視図を示す。絶縁体３５０は、絶縁体底面にコーティング３４５を含み、絶縁体上面にコーティング３５５を含む（絶縁体コーティング１４５および１５５について前述したのと同様）。絶縁体は、貫通孔またはビア３５４を含む。絶縁体は、開口部３０５を有してもよい（後続のダイ載置を収容するため）。代替的な実施形態では、絶縁体は、絶縁体の上面の平面の上に台座を提供するためのシムおよび／またはライザを収容するために、１つまたは複数の開口部を有することができる。シムおよび／またはライザは、ＣｕＷ、またはＣｕ－ＣｕＭｏ－Ｃｕ、Ｃｕ－Ｍｏ－Ｃｕ、Ｃｕ、またはそれらの組合せなどの他の好適な材料であってもよい。ダイは、開口部内または台座の上に位置決めすることができる。
[0081]貫通孔３５４には、絶縁体底面と接合する構成要素（例えば、フランジおよび／またはプリフォーム）への結合を増強するために、前述のようにろうを浸透させることができる。
[0082]図１８は、絶縁体の上面にコーティング３４５および３５５（例えばコーティング１４５および１５５について前述した）が堆積された図１７の絶縁体の平面図を示す。このようなコーティングは、チタンおよび／または銅の１つもしくは複数の堆積層を含むことができ、さらに金および／またはニッケルの堆積層を含むことができる。金属化の最上層４５２は金であり、したがって回路形成のために金属化層をレーザー除去する前に、絶縁体４５０の上面は金で完全にコーティングされる。
[0083]図１９は、さらなる加工後の図１７および図１８の絶縁体の透視図を示す。金を含む図１８の金属化を少なくとも部分的に除去して、図１９に示されるＲＦリードを含む回路を形成する。ＲＦセラミックリードは寸法的に非常に微細であり（狭いｗＲＦ）、したがって高温熱用途に好適である。この例では、ビアホールをレーザーによって形成した後、Ａｌ２Ｏ３であり得る絶縁体を金属化する。したがって、絶縁体の上面と下面の両方がビア（貫通孔）の内壁と同様に金属化され、ろう材が浸透し、それにより他の構成要素との結合が増強される。
[0084]ファインリークセーフ気密封止パッケージアセンブリを提供するために、図２０（平面図）に図示されるＫＯＶＡＲ（登録商標）リングフレーム４８０を、本明細書の実施形態によるパッケージアセンブリと共に利用することができる。図２１は、図２０のＫＯＶＡＲ（登録商標）リングフレーム４８０の底面透視図を示す。リングフレーム４８０は、側面の周囲および／または蓋４９０との封止のためにＡｕ－Ｓｎシームシールを使用して封止することができる。図２２は、本明細書に記載のフランジ４２０、絶縁体４５０、リング４８０、および蓋４９０を有するマイクロエレクトロニクスパッケージアセンブリ４００の透視図を示す。図２３に図示される底面透視図のエッチ蓋４９０は、図２２におけるようなマイクロエレクトロニクスパッケージアセンブリ４００と共に使用することができる。ＫＯＶＡＲ（登録商標）リングフレーム４８０およびエッチ蓋４９０は、Ｎｉ／Ａｕめっきされている。いくつかの場合では、酸化の影響を低減するため、Ｎｉ／Ａｕ／Ｎｉ／Ａｕなどの複数層が形成される。他の場合では、Ｎｉ／Ａｕめっきとともに、またはその代わりにパラジウムめっきが使用される。パッケージアセンブリは、絶縁体開口部３０５内のダイの載置が（図１９におけるように）別個に行われるように、ダイなしで顧客に提供されてもよい。
材料
[0085]パッケージングアセンブリの構成要素の材料選択において考慮すべき重要な特性には、例えば、とりわけ熱伝導率、熱膨張係数（ＣＴＥ）、放熱、および誘電特性、ならびに機械的特性が含まれる。構成要素間のＣＴＥの一致は、例えばフランジおよび／またはセラミックの割れの可能性を最小化または排除するために、機械的完全性にとって特に重要である。
[0086]フランジは、効率的に放熱する熱拡散材料である。フランジは、ダイの温度を最大動作温度未満に維持するように構築され、最大動作温度は、いくつかのＲＦ用途では２００℃以下であってもよい。フランジに適した放熱材料は、非磁性または非鉄であってもよい。フランジ１２０は、室温で１４０～２０００Ｗ／（ｍＫ）、例えば１４０～６００Ｗ／（ｍＫ）または１７５～５５０Ｗ／（ｍＫ）の範囲の熱伝導率、および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋ、例えば２．３ｐｐｍ／Ｋ～１４．４ｐｐｍ／Ｋまたは４．６ｐｐｍ／Ｋ～１４．４ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料である。好ましい実施形態では、フランジ材料は、室温で１４０～６５０Ｗ／（ｍＫ）の範囲の熱伝導率および５．５ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲のＣＴＥを有することができる。好適なフランジ材料の例としては、ダイヤモンドベースの複合材、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せが挙げられる。
[0087]特定の態様では、フランジは、室温で１４０～４００Ｗ／（ｍＫ）の範囲の熱伝導率および５．５ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲のＣＴＥを有する高熱伝導性材料である。好適なフランジ材料の例としては、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せが挙げられる。これらの例は、フランジ材料として積層体を含んでもよい。
[0088]他の態様では、フランジ高熱伝導性材料は、室温で５００～６００Ｗ／（ｍＫ）の範囲の熱伝導率および６．０ｐｐｍ／Ｋ～１０．５ｐｐｍ／Ｋの範囲のＣＴＥを有する。好適なフランジ材料の例としては、ＤＣ６０もしくはＤＣ７０などの銅ダイヤモンド複合材、またはＡＤ９０などの銀ダイヤモンド複合材が挙げられる。ダイヤモンド複合材は、株式会社アライドマテリアルまたは住友電工グループから入手可能である。一実施形態では、フランジが絶縁体材料と実質的に同様のＣＴＥを有する材料から作製されることが望ましい。
[0089]フランジ上面１２２とフランジ基底面１１８との間に画定されるフランジ厚さは、厚さｔＦである。フランジ厚さｔＦは、０．５ｍｍ～５．０ｍｍ、例えば１．０ｍｍ～３．０ｍｍ、または１．５ｍｍ～２．５ｍｍの範囲である。
[0090]具体的には、本発明者らは、以下に述べるような薄膜コーティングがダイヤモンド複合フランジ材料により好適であることを見出した。本明細書に記載の方法は、特にダイヤモンド複合材に適合し、繰り返しめっき浴および焼結サイクルによる欠点を克服する。したがって、一実施形態では、コーティング１２５、１４５および／または１５５の薄膜は、本明細書に開示されるパッケージアセンブリに多数の利点を提供するのに有用である。
[0091]図３に戻って参照すると、コーティングは、コーティング１２５、１４５および１５５（フランジ１２０の上面の第１のコーティング１２５、絶縁体１５０の底面の第２のコーティング１４５、および絶縁体１５０の上面の第３のコーティング１５５）を含み、それぞれチタン、銅、またはそれらの組合せの薄膜を含むことができる。好ましくは、薄いコーティングは、制御された実質的に均一な厚さをもたらす方法で塗布される。コーティング１２５、１４５および１５５のコーティングの厚さｔＣは、１ミクロン以下であってもよい。例えば、厚さｔＣは、０．１μｍ～１．０μｍ、例えば０．４μｍ～１．０μｍ、０．５μｍ～１．０μｍ、０．６μｍ～１．０μｍ、または０．７μｍ～０．９μｍであってもよい。下限について、厚さｔＣは、０．１μｍ超、例えば０．２μｍ超、０．３μｍ超、０．４μｍ超、０．５μｍ超、０．６μｍ超、０．７μｍ超、または０．８μｍ超であってもよい。薄膜コーティングには、導電性合金プリフォームとの接着のために十分な量の材料が必要であり、厚さが薄すぎると接着強度が低下する場合がある。上限について、厚さｔＣは、１．０μｍ未満、例えば０．９μｍ未満、０．８μｍ未満、０．７μｍ未満、または０．６μｍ未満であってもよい。本明細書に記載の方法は、薄いコーティングに十分な量の材料を提供し、コーティングが厚すぎると、生産時間の短縮および非効率的な方法につながる可能性がある。したがって、好ましい実施形態では、厚さｔＣは、０．５μｍ～１．０μｍの量である。一実施形態では、厚さｔＣは約０．８μｍ±１０％である。絶縁体３５０について図１７に示される絶縁体コーティング３４５および３５５（図２２に示される実施形態も参照されたい）、ならびにフランジコーティング３２５（図示せず）も、上述の厚さｔＣを有する。
[0092]いくつかの実施形態では、本明細書に記載されるコーティング１２５、１４５および１５５（さらに３２５、３４５および３５５）のいずれかは、それぞれ２つ以上の副層を含むことができ、ここで副層の総厚さも１ミクロン以下であり、例えば、副層の総厚さは、厚さｔＣに等しい。例えば、０．０５μｍ～０．３５μｍの厚さ、またはその間の０．０５μｍの任意の増分を有するチタンの第１の副層が塗布され、銅の第２の副層が第１の副層の上に塗布される。銅の副層は、０．４５μｍ～０．７５μｍの厚さ、またはその間の０．０５μｍの増分を有する。第１の副層と第２の副層の合計厚さは、１ミクロン以下である。好ましい実施形態では、チタンの第１の副層は０．１２μｍ～０．２８μｍであり、銅の第２の副層は０．５２μｍ～０．６８μｍである。一実施形態では、チタンの第１の副層は約０．２μｍ±１０％であり、銅の第２の副層は約０．６μｍ±１０％である。コーティング１２５、１４５および１５５（さらに３２５、３４５、および３５５）のいずれかまたはすべては、物理蒸着（ＰＶＤ）、原子堆積、化学堆積、または他の好適なスパッタリング技術によって塗布することができる。特定の態様では、フランジおよび絶縁体のための第１、第２および第３のコーティング（例えば、それぞれ１２５、１４５、１５５または３２５、３４５、３５５）は、ＰＶＤによって堆積される。一実施形態では、コーティング１２５、１４５および１５５はニッケルを含まない。別の実施形態では、コーティング３２５、３４５および３５５はニッケルを含まない。
[0093]任意選択で、コーティング１２５、１４５および１５５は、その上にニッケルめっきをさらに含んでもよい。コーティング１２５、１４５および１５５上のニッケルめっきの厚さは、１．０ミクロン～５．０ミクロン、例えば、１．０μｍ～４．０μｍ、１．０μｍ～３．５μｍ、または１．５μｍ～３．０μｍであってもよい。下限について、ニッケルめっき厚さは、１．０μｍ超、例えば１．５μｍ超であってもよい。上限について、ニッケルめっき厚さは、５．０μｍ未満、例えば４．５μｍ未満、４．０μｍ未満、または３．５μｍ未満であってもよい。好ましい実施形態では、ニッケルめっき厚さは約１．５μｍ～約３．０μｍの量で含まれる。
[0094]絶縁体１５０をフランジ１２０に接着させるための導電性合金プリフォーム１３０は、コーティング１２５および１４５に接触する。一実施形態では、プリフォーム１３０はニッケルめっきされる。プリフォーム上のＮｉめっきは、酸化を低減させることによってリードの結合強度を増強する。導電性合金プリフォーム１３０上のニッケルめっきの厚さは、上述の通りである。複数のリード１７２を含むリードフレーム１７０を絶縁体１５０に接着させるための導電性合金プリフォーム１６０は、コーティング１５５に接触する。導電性合金プリフォーム１３０および１６０の少なくとも１つは、はんだ合金である。いくつかの実施形態では、導電性合金プリフォーム１３０および１６０の少なくとも１つは、銀銅（Ａｇ－Ｃｕ）合金または金錫（Ａｕ－Ｓｎ）合金である。いくつかの実施形態では、プリフォーム１３０は、４２アロイなどの鉄／ニッケル合金であり、リードフレーム１７０はＡｇ７２Ｃｕ２８などの銀／銅合金である。
[0095]いくつかの実施形態では、第１および第２の導電性合金プリフォーム（１３０、１６０）の少なくとも１つは、銀５０～９０％および銅１０～５０％、例えば銀６０～８０％および銅２０～４０％、または銀７０～８０％および銅２０～３０％の化学組成を有する合金である。第１および第２の導電性合金プリフォーム（１３０、１６０）は、０．０１～０．１０ミリメートル、例えば０．１～５ｍｍの範囲の厚さを有してもよい。導電性合金プリフォームの厚さは、０．０１ｍｍ～０．１０ｍｍ、例えば０．０１ｍｍ～０．０８ｍｍ、０．０１ｍｍ～０．０５ｍｍ、０．０１ｍｍ～０．０４ｍｍ、または０．０１５ｍｍ～０．０３５ｍｍであってもよい。下限について、導電性合金プリフォームの厚さは、０．０１ｍｍ超、例えば０．０１５ｍｍ超、または０．０２ｍｍ超であってもよい。上限について、導電性合金プリフォームの厚さは、０．１０ｍｍ未満、例えば０．０８ｍｍ未満、０．０６ｍｍ未満、または０．０４ｍｍ未満であってもよい。好ましい実施形態では、導電性合金プリフォームの厚さは、約０．０２５ｍｍ±１０％の量で含まれる。
[0096]絶縁体は、非導電性である誘電体材料を提供する。特定の態様では、絶縁体材料は、室温で１～２００Ｗ／（ｍＫ）の範囲の熱伝導率および４．５ｐｐｍ／Ｋ～１１．５ｐｐｍ／Ｋの範囲のＣＴＥを有する。好適な絶縁体材料の例としては、サファイア、アルミナ（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、ジルコニア強化アルミナ（ＺＴＡ）、炭化ケイ素（ＳｉＣ）、炭化マグネシウムケイ素（Ｍｇ－ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、セラミック、またはそれらの組合せが挙げられる。いくつかの実施形態では、絶縁体は、サファイア、アルミナ、窒化アルミニウム、またはそれらの組合せを含む。好ましい実施形態では、絶縁体は９６％以上の純度を有するアルミナである。
[0097]絶縁体上面１５２と絶縁体底面１４８の間に画定される絶縁体厚さは、厚さｔＩである。絶縁体厚さｔＩは、０．０５ｍｍ～１ｍｍ、例えば０．１ｍｍ～０．５ｍｍの範囲である。
[0098]上面１５２にコーティング１５５を有する絶縁体は、さらにその上に金－錫（Ａｕ－Ｓｎ）合金などのめっきを有してもよい。このめっきは、図２および図３に示すように、ダイ１９５の装着に特に適している。ダイ１９５は、本明細書に記載の実施形態によって特に限定されず、いくつかの実施形態では、ダイ１９５は、ＧａＮ、ＧａＡｓ、Ｓｉ、または他の好適な半導体材料であってもよい。本明細書におけるマイクロエレクトロニクスアセンブリパッケージは、ダイ自体を含まなくてもよく、ダイは、消費者によって後に位置決めされてもよい。
[0099]図１２は、複数のリード１７２を有するリードフレーム１７０を示す。リードフレームは、サイズに合わせてエッチングすることができる。複数のリード１７２は、鉄、ニッケル、またはそれらの組合せの合金を含む。好適な合金は、４２アロイおよび／または５２アロイなどの鉄／ニッケルである。複数のリード１７２は、３０～８０ｗｔ．％のニッケル、例えば３５～８０ｗｔ．％のニッケルを有し、１ｗｔ．％未満の微量の銅、マンガン、クロム、アルミニウム、ケイ素、および／またはモリブデンを含み、残部が鉄であるニッケル－鉄合金を含んでもよい。好ましい実施形態では、複数のリードは、３９～４３％のニッケル（Ｎｉ）、０～２％のマンガン（Ｍｎ）、および残部の鉄（Ｆｅ）の化学組成を有する合金を含む。
[0100]複数のリードは、９．５Ｗ／（ｍＫ）～１１．５Ｗ／（ｍＫ）、例えば、９．５Ｗ／（ｍＫ）～１１Ｗ／（ｍＫ）、または１０Ｗ／（ｍＫ）～１０．５Ｗ／（ｍＫ）の範囲の熱伝導率を有してもよい。複数のリードは、５．０ｐｐｍ／Ｋ～９．０ｐｐｍ／Ｋ、５．５ｐｐｍ／Ｋ～９．０ｐｐｍ／Ｋ、または６．０ｐｐｍ／Ｋ～９．０ｐｐｍ／Ｋの範囲のＣＴＥを有してもよい。
[0101]１つまたは複数のリード１７２は、０．３５ミクロン以下、例えば０．３０ミクロン以下または０．２５ミクロン以下の幅ｗＬを有することができる。いくつかの実施形態では、１つまたは複数のリードの少なくとも２つは、０．３５ミクロン以下、例えば０．３０ミクロン以下または０．２５ミクロン以下の間隔距離ｄＬを有する。リード幅ｗＬおよび間隔距離ｄＬは、図９に示される。
[0102]図１５におけるようなカバー１９０、または図２２および図２３におけるようなエッチ蓋またはカバー４９０は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、液晶ポリマー（ＬＣＰ）、またはそれらの組合せを含むことができる。ＬＣＰカバーは、ポリマーの特性を維持しながら高熱に耐えるためのガラスビーズ補強材を含む、熱可塑性の成形可能ポリマーである。ＬＣＰは、１５％～５０％の微粒子、例えばガラス繊維、ガラスビーズ、および／または無機フィラー、０～２％の他の添加剤、および残部の芳香族液晶ポリマーを含んでもよい。他の添加剤としては、２％未満、例えば１．５％未満、または１．０％未満などのカーボンブラックを挙げることができる。ＬＣＰカバーは、マイクロエレクトロニクスパッケージアセンブリの動作温度において、いくつかのセラミックカバーに示されるような微小クラック／故障を伴うことなく良好に機能する。好ましい実施形態では、カバーはＬＣＰである。ＬＣＰは、ポリプラスチックス株式会社製Ｌａｐｅｒｏｓ（登録商標）Ｅ４７１ｉなどが入手可能である。一実施形態では、ＬＣＰは、６３％以上の芳香族液晶ポリマー、３５％のガラス繊維／無機フィラー、１％未満のカーボンブラック、および１％未満のその他を含む。いくつかの実施形態では、カバー１９０（および／または４９０）は、ファインリークセーフである気密シールを提供するように構成された鉄－ニッケル－コバルト合金エッチを含む。好適な鉄－ニッケル－コバルト合金エッチには、ＫＯＶＡＲ（登録商標）が含まれる。他の実施形態では、カバーは、グロスリークセーフシールを提供するように構成されたエポキシなどの非導電性接着剤を含む。カバー１９０は、３ｐｐｍ／Ｋ～１０ｐｐｍ／Ｋの範囲のＣＴＥ、および０．２ｍｍ～１０ｍｍ、例えば０．５ｍｍ～５ｍｍ、または１ｍｍ～３ｍｍの範囲のカバー厚さ範囲を有する。
方法
[0103]高周波ＲＦ性能および優れた接着性を有するマイクロエレクトロニクスパッケージアセンブリを提供するために、材料の選択に関する考慮事項に加えて、他の処理に関する考慮事項が重要である。具体的には、本明細書に開示されるコーティングを形成する方法は、有利には有機物を除去する。前述のように、導入された有機物は、望ましくないことにボイドなどの特徴の形成につながる。このような特徴は、ＲＦ性能、接着性、およびせん断強度に悪影響を及ぼす。
[0104]具体的には、前述のコーティング１２５、１４５および１５５は、有利には物理蒸着、原子堆積、または化学堆積などの堆積によって塗布される。物理蒸着（ＰＶＤ）は、薄膜および表面コーティングの製造に広く使用されている技術であり、様々な真空堆積法を指す場合がある。スパッタリングおよび／または蒸発は、標的から供給されるコーティング材料の原子、分子またはイオンの形態の蒸気を発生させる。その後、これらの原子は、フランジまたは絶縁体のいずれかの基板表面に輸送され、堆積され、薄いコーティングをもたらす。一実施形態では、ＰＶＤを使用してフランジおよび／または絶縁体に薄膜コーティングを形成する。
[0105]ＰＶＤなどの堆積は、従来のニッケルめっきおよび焼結サイクルに取って代わり、フランジおよび絶縁体の表面にコーティングを提供する。従来のニッケルめっきおよび焼結サイクルでは、めっき中に水素を捕捉するニッケルなどのアウトガスおよび有機物がフランジおよび絶縁体の表面に捕捉され、その後の焼結中にボイドを形成する。ＰＶＤプロセスは真空中で行われ、有機物は導入されない。そのため、フランジおよび絶縁体上のＰＶＤ薄膜コーティングを有する得られる加工されたパッケージアセンブリは、ガスの捕捉およびボイドの形成を生じる有機物を実質的に含まない。したがって、一般にボイドを生じる従来の焼結サイクル中に燃焼する有害な捕捉有機物は、ＰＶＤでは存在せず、本明細書に開示されるパッケージアセンブリは、フランジおよび絶縁体の表面、ならびに／またはフランジおよび／もしくは絶縁体のそれぞれの表面に界面を形成するコーティング、例えば、コーティング１２５、１４５、１５５の間の界面に実質的にボイドを含まない。
[0106]本明細書におけるマイクロエレクトロニクスパッケージアセンブリを作製するための方法は、ＰＶＤによって塗布されるコーティングが１ミクロン以下の厚さまでであることを含み、例えばコーティング１２５、１４５、１５５の厚さは、以前に説明されている。コーティング、例えばコーティング１２５、１４５、１５５は、１，０００ｇ～５，０００ｇの試験において、従来のめっき／焼結の繰り返しサイクルによって提供されるコーティングと比較して改善されたせん断強度をもたらす接着を提供する。
[0107]マイクロエレクトロニクスパッケージアセンブリを作製するための様々な方法が本明細書に開示される。
[0108]マイクロエレクトロニクスパッケージアセンブリを作製するための方法は、フランジ上にコーティングを堆積させるステップを含み、フランジは、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料である。フランジは、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せであってもよい。いくつかの実施形態では、フランジはＣＰＣである。
[0109]本明細書に記載されるフランジ１２０（および４２０についても同様）などのフランジは、図５に示されるように上面１２２を含む。方法は、コーティングが１ミクロン以下の厚さを有するように、フランジの上面にコーティングを堆積させるステップを含む。フランジをコーティングするステップは、１つまたは複数の副層、言い換えると第１の副層、例えばチタン、および第２の副層、例えば銅を含んでもよい。フランジへのコーティングの堆積は、ＰＶＤなどの記載される堆積技術を含んでもよい。いくつかの実施形態では、方法は、例えば全フランジ（上面）コーティング厚さの１５％～３５％のチタンの第１の副層、および例えば全フランジ（上面）コーティング厚さの６５％～８５％のチタンの第１の副層の上の銅の第２の副層を有するコーティング（すなわち、第１のコーティング１２５または３２５）をフランジ上面に堆積させるステップを含む。一実施形態では、第１のコーティングを堆積させるステップは、２つ（またはそれ以上）の副層を堆積させることを含む：チタンの第１の副層は、全コーティング厚さの１５％～３５％であり、銅の第２の副層は、全コーティング厚さの６５％～８５％である。例えば、コーティング（例えば、第１のコーティング１２５または３２５）は、フランジコーティング厚さの２５％±１０％であるチタンの第１の副層、および第１の副層の上の銅の第２の副層を含んでもよく、銅の副層はフランジコーティング厚さの７５％±１０％である。
[0110]方法は、コーティングされたフランジ上面１２２に対向する絶縁体表面（例えば、図８に示される絶縁体１５０の底面１４８、および絶縁体３５０の底面についても同様）にコーティングを堆積させるステップを含む。絶縁体は、サファイア、アルミナ（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、ジルコニア強化アルミナ（ＺＴＡ）、炭化ケイ素（ＳｉＣ）、炭化マグネシウムケイ素（Ｍｇ－ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、またはそれらの組合せを含むことができる。いくつかの実施形態では、絶縁体は、Ａｌ２Ｏ３またはＡｌＮである。
[0111]本明細書に記載される絶縁体１５０（さらに２５０、３５０または４５０）などの絶縁体は、底面を有する。方法は、コーティングが１ミクロン以下の厚さを有するように、絶縁体の底面１４８に、その全体にコーティングを堆積させるステップを含む。絶縁体底面へのコーティング１４５（または３４５）の堆積は、１つまたは複数の副層、言い換えると（上記のフランジの場合と同様に）、第１の副層、例えばチタン、および第２の副層、例えば銅を含むことができる。絶縁体底面へのコーティングの堆積は、ＰＶＤなどの記載された堆積技術を含むことができる。いくつかの実施形態では、方法は、例えば、全絶縁体（底面）コーティング厚さの１５％～３５％のチタンの第１の副層、および例えば、全絶縁体（底面）コーティング厚さの６５％～８５％の、チタンの第１の副層の上の銅の第２の副層を有するコーティング（すなわち、第２のコーティング１４５または３４５）を絶縁体底面１４８に堆積させるステップを含む。いくつかの実施形態では、方法は、絶縁体コーティング厚さの２５％±１０％であり得るチタンの第１の副層、および第１の副層の上の銅の第２の副層で絶縁体底面をコーティングするステップを含み、銅の副層は、絶縁体底面コーティング厚さの７５％±１０％である。
[0112]コーティング／絶縁体界面には、記載される堆積技術によるコーティングの堆積が特に重要である。以前は、繰り返しめっき浴および焼結サイクルなどの技術、ならびに／またはモリブデンマンガンを含むペーストなどのペーストによる金属化により、絶縁体上に加熱後に残りの残留物を生じる有機物およびバインダーが導入された。捕捉された有機含有物により、接着特性、したがってＲＦ性能に悪影響を及ぼす酸化物汚染物および／またはボイドが導入された。
[0113]方法はまた、絶縁体上面１５２上に、例えば、全絶縁体（上面）コーティング厚さの１５％～３５％のチタンの第１の副層、および例えば、全絶縁体（上面）コーティング厚さの６５％～８５％の、チタンの第１の副層の上の銅の第２の副層を有するコーティング（すなわち、第３のコーティング１５５または３５５）を堆積させるステップを含む。いくつかの実施形態では、方法は、絶縁体上面に、絶縁体上面コーティング厚さの２５％±１０％であり得るチタンの第１の副層、および第１の副層の上の銅の第２の副層を有するコーティングを堆積させるステップを含み、銅の副層は、絶縁体上面コーティング厚さの７５％±１０％である。いくつかの実施態様では、絶縁体１５０は、絶縁体の底面および上面を完全にコーティングするようにコーティングされる（例えば、本明細書に記載される堆積技術によって）ため、絶縁体のコーティングは、（第２および第３のコーティングではなく）第２のコーティングと総称されてもよい。
[0114]任意選択で、コーティングされた層をレーザーで除去することにより、回路を絶縁体上に直接形成し、したがって有利にはプリント回路基板（ＰＣＢ）を不要にすることができる。方法は、その上に（コーティング１５５または３５５の上に）金－錫（Ａｕ－Ｓｎ）合金などのめっきを有する絶縁体をさらに含むことができる。方法は、絶縁体１５０（または２５０、３５０もしくは４５０）の上面を露出させるために、必要に応じて領域内のコーティングおよび／または金錫めっきを選択的に除去するためのレーザー除去を含むことができる。
[0115]方法は、絶縁体をフランジに接着させるために、本明細書に記載の導電性合金プリフォーム１３０などの導電性合金プリフォームを位置決めするステップを含む。位置決めは、導電性合金プリフォームをフランジコーティング（フランジの上面）および絶縁体コーティング（絶縁体の底面）に接触させることを含む。導電性合金プリフォームのフランジおよび絶縁体への接着は、８５０℃以上、例えば８７５℃以上または９００℃以上の温度の炉内で行うことができる。
[0116]方法は、導電性合金プリフォームを所望のサイズおよびパターンに切断するステップを含んでもよい。プリフォームの厚さは、０．０１～０．０５ｍｍ、例えば、０．０２５ｍｍ±１０％であってもよい。導電性合金プリフォームは、本明細書に記載されるニッケル－鉄合金（例えば、４２アロイ）または銀銅（Ａｇ－Ｃｕ）合金であってもよい。本明細書でろうとも称される導電性合金プリフォームは、フランジおよび／または絶縁体の構成に適合するよう切断されるシート形態であってもよい。いくつかの実施形態では、プリフォームは、シート形態で入手可能な材料である４２アロイから作製されたリードフレームであり、この材料は、リードフレームを形成するように切断される。いくつかの実施形態では、プリフォーム１３０は、結合を増強するためにニッケルめっきされる。
[0117]前述の方法は、長時間の繰り返しめっき浴および焼結サイクルが、各構成要素の表面に対する単一の堆積コーティング方法によって置き換えられるため、これらのサイクルの必要性を排除する。また、重要なことに、この方法によって形成されたアセンブリは、有利には有機物、捕捉ガスおよび／またはボイドを含まず、それにより優れた接着特性およびＲＦ性能を示す。この方法により、半導体に有害なアウトガスおよび有機物を導入する技術なしに、導電性合金プリフォームをフランジおよび絶縁体にろう付けすることができる。
[0118]マイクロエレクトロニクスパッケージアセンブリにリードを取り付けるための方法が記載される。方法は、本明細書に記載されるフランジ１２０などのフランジに絶縁体を装着するステップを含む。本明細書に記載の絶縁体１５０などの絶縁体は、上面を含む。方法は、絶縁体の上面の一部にコーティングを１ミクロン以下の厚さに堆積させるステップを含む。上面へのコーティングの堆積は、後にリード、相互接続、またはダイに接触する絶縁体の上面の部分のみを正確にコーティングするために選択的に行われる。選択的にコーティングすることは、コーティングが所望されない絶縁体の上面の部分をマスキングすることを含んでもよい。絶縁体の側面、例えば図８におけるような面１４６もマスキングされる。絶縁体の上面の一部へのコーティングの堆積は、上述の１つまたは複数の副層、言い換えると、第１の副層、例えばチタン、および第２の副層、例えば銅を含むことができる。絶縁体上面の一部へのコーティングの堆積は、ＰＶＤなどの先述の堆積技術を含む。
[0119]方法は、本明細書に記載されるリード１７２などの１つまたは複数のリードを、絶縁体のコーティングされた上面に直接結合させるステップを含む。堆積されたコーティングにより、１つまたは複数のリードの少なくとも１つは、０．３５ミクロン以下の幅を有することができる。この方法により、重要なことに、リードの幅を狭くすることが可能となり、それによりＲ値が改善される。直接結合させるステップは、１つまたは複数のリードを絶縁体に接着させるために、本明細書に記載の導電性合金プリフォーム１６０などの導電性合金プリフォームを位置決めすることを含む。位置決めは、導電性合金プリフォームを絶縁体のコーティングされた上面および１つまたは複数のリードに接触させることを含む。方法は、導電性合金プリフォームを所望のサイズおよびパターンに切断するステップを含んでもよい。プリフォームは、０．０１～０．０５ｍｍ、例えば０．０２５ｍｍ±１０％の厚さを有することができる。導電性合金プリフォームは、本明細書に記載の銀銅（Ａｇ－Ｃｕ）合金であってもよい。
[0120]前述の方法により、絶縁体に複雑な回路パターンを適用することが可能になる。これは、記載される１回の堆積方法によって絶縁体上面をコーティングすることにより、繰り返しめっき浴および焼結サイクルなどの以前の技術よりも、コーティングパターンの公差を厳しくすることができるためである。堆積されたコーティングは、所望の正確な幅に塗布することができる。以前の技術では、使用者は、繰り返しめっき浴および焼結サイクルにおける焼結時の収縮を考慮する必要があった。また、以前の技術では、過剰量の導電性合金プリフォームが導入され、リード間を短絡させ得る所望されない樹枝状成長が生じた。本明細書におけるコーティングの堆積は、絶縁体上面のパターン化されたコーティングによって所望の領域を選択的かつ最小限に金属化する。焼結ステップがないことにより、パターン精度に影響を与える収縮が発生しないため、本発明の絶縁体の上面の金属化部分は完全性を維持する。さらに、本明細書に記載される絶縁体上面のコーティングは、１ミクロン以下の厚さのものである。以前の技術では、より大きなコーティング厚さが必要であったため、０．３５ミクロン以下の幅を有するリードは単純に得られなかった。繰り返しめっき浴および焼結サイクルまたはペースト塗布などの従来技術では、より狭いリードは不可能である。本明細書の方法によるパッケージは、高い歩留まりを得ながら、より狭いリードに対応する。
[0121]本明細書の方法は、上述のように絶縁体の上面の一部を選択的にコーティングおよび／またはマスキングする代替手段を含んでもよい。具体的には、例えばＰＶＤによる堆積コーティングを絶縁体の上面全体に塗布することができる。これらのコーティングは、その上に金および／またはニッケルおよび／またはパラジウムめっきをさらに含んでもよい。その後、レーザー除去を利用して、回路形成のためにコーティングを選択的に除去する。堆積されたコーティングをレーザー除去することにより、高性能用途、例えば電気通信５Ｇ技術に必要な薄いＲＦラインを形成するための非常に厳しい公差が可能になる。
[0122]マイクロエレクトロニクスパッケージアセンブリを覆うための方法が記載される。方法は、絶縁体（本明細書に記載の絶縁体１５０など）をフランジ（本明細書に記載のフランジ１２０など）に装着するステップを含む。本明細書に記載のダイ１９５などのダイをフランジまたは絶縁体に装着してもよく、絶縁体はダイを部分的に囲んでもよい。ダイを絶縁体に（または代替的な構成においてフランジに）装着するステップは、ダイ、例えばＧａＮを結合させること、または他の方法で取り付けることを含んでもよい。例えば、ダイの装着は、Ａｕ－Ｓｎ合金による溶接を含んでもよい。後述するように、ダイの装着は、ろう付け処理で第１および第２の導電性プリフォームを接着させた後、またはカバーを取り付けた後に行われてもよい。いくつかの実施形態では、第２の導電性プリフォームおよび／またはリードフレームは、Ａｇ７２Ｃｕ２８（Ａｇ７２ｗｔ％およびＣｕ２８ｗｔ％）などの銀－銅合金であってもよい。
[0123]方法は、フランジと反対側の絶縁体の表面のダイを取り囲むように構成された複数のリードを含むリードフレームを形成するステップを含む。本明細書に記載されるリード１７２などのリードは、３０～８０ｗｔ．％のニッケル、例えば３５～８０ｗｔ．％のニッケルを有し、１ｗｔ．％未満の微量の銅、マンガン、クロム、アルミニウム、ケイ素、および／またはモリブデンを含み、残部が鉄であるニッケル－鉄合金を含んでもよい。有利なことに、リードは、０．３５ミクロン以下の狭い幅を有することができる。
[0124]方法は、非導電性接着剤によって液晶ポリマーカバーをリードフレームに接着させることにより、ダイのキャビティを形成するステップを含む。前述の方法は、有利にはマイクロエレクトロニクスパッケージアセンブリを覆うためのＬＣＰの使用を可能にする。ガラス微粒子、例えば繊維またはビーズを含むことにより、ＬＣＰ内の溶融温度が上昇し、このような添加剤を含まないポリマーよりも高温でＬＣＰカバーを使用することができる。したがって、ＬＣＰカバーはセラミックカバーに取って代わり、それにより熱および熱膨張による微小クラック、さらには故障を経験し得るセラミックカバーに対する利点をもたらす。さらに、ＬＣＰカバーは、エポキシなどの非導電性接着剤との結合に優れた適合性を示し、より強固な結合をもたらす。ＬＣＰカバーの柔軟性は、故障解析の解析の成功に寄与する。セラミックカバーと異なり、ＬＣＰカバーは、パッケージアセンブリ内の半導体チップ、例えばダイを損傷することなく取り外し可能または脱着可能であるため、正確な故障解析を可能にする。
[0125]上述のＬＣＰカバーの代わりに、方法は、アセンブリのファインリークセーフ気密封止のために、ＫＯＶＡＲ（登録商標）リングエンクロージャおよびセラミックエッチ蓋を含んでもよい。ＫＯＶＡＲ（登録商標）リングは、ＫＯＶＡＲ（登録商標）シートから形成されてもよい。ＫＯＶＡＲ（登録商標）リングは、Ｎｉ／Ａｕめっき、またはＮｉ／Ａｕ／Ｎｉ／Ａｕめっき、またはパラジウムめっきされてもよい。
[0126]方法はまた、アセンブリ内のシムまたはライザを含んでもよく、例えば、シムは、絶縁体リングの開口部内に位置決めされてもよい。ＣｕＷであってもよいシムへのコーティングの堆積は、上述のものなどのＰＶＤコーティングを含んでもよい。シムは、さらにＮｉ／Ａｕめっき、またはＮｉ／Ａｕ／Ｎｉ／Ａｕめっき、またはパラジウムめっきされてもよい。シムは、アセンブリ内にダイを位置決めすることができる台座を提供するために利用されてもよい。
[0127]マイクロエレクトロニクスパッケージアセンブリを作製するための別の方法が記載される。方法は、フランジおよび絶縁体、例えば記載される絶縁体１５０の対向する表面上に１ミクロン以下の厚さを有する第１のコーティングを堆積させるステップを含む。記載されるフランジ１２０などのフランジは、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料である。フランジおよび絶縁体へのコーティングの堆積は、ＰＶＤなどの記載される堆積技術を含んでもよい。フランジの上面（例えば、コーティング１２５）および絶縁体の底面（例えば、コーティング１４５）のそれぞれのコーティングは、１つまたは複数の副層、言い換えると第１の副層、例えばチタン、および第２の副層、例えば銅を含むことができる。いくつかの実施形態では、方法は、フランジコーティング厚さの１５％～３５％であり得るチタンの第１の副層を有するコーティングをフランジ上面および／または絶縁体底面に堆積させるステップ、ならびに第１の副層の上に銅の第２の副層を堆積させるステップを含み、銅の副層はフランジコーティング厚さの６５％～８５％である。方法は、フランジを絶縁体に接着させるために、フランジおよび絶縁体のコーティング表面の間に第１の導電性合金プリフォームを位置決めするステップを含む。第１の導電性合金プリフォーム、例えば記載されるプリフォーム１３０は、絶縁体をフランジに接着させるためのものである。第１の導電性合金プリフォームは、コーティングされたフランジ上面およびコーティングされた絶縁体底面に接触する。方法は、第１の導電性合金プリフォームを所望のサイズおよびパターンに切断するステップを含んでもよい。プリフォームの厚さは、０．０１～０．０５ｍｍ、例えば０．０２５ｍｍ±１０％であってもよい。
[0128]方法は、絶縁体の上面の一部に別のコーティングを１ミクロン以下の厚さに堆積させて、部分的にコーティングされた上面（例えば、コーティング１５５）を形成するステップを含む。フランジ上面および絶縁体底面へのコーティングの堆積について上述したように、絶縁体の上面の一部へのコーティングの堆積は、ＰＶＤなどの記載される堆積技術を含むことができる。絶縁体の上面の一部へのコーティングの堆積は、上述と同様に、１つまたは複数の副層を含むことができる。
[0129]方法は、１つまたは複数のリードが０．３５ミクロン以下の狭い幅を有することを可能にするために、第２の導電性合金プリフォームを使用して、部分的にコーティングされた上面に１つまたは複数のリードを直接結合させるステップを含む。記載されるリード１７２などのリードは、リードフレームの一部であってもよく、フランジと反対側の絶縁体のコーティング表面上でダイを取り囲んでもよい。リード１７２は、３０～８０ｗｔ．％のニッケル、例えば３５～８０ｗｔ．％のニッケルを有し、１ｗｔ．％未満の微量の銅、マンガン、クロム、アルミニウム、ケイ素、および／またはモリブデンを含み、残部が鉄であるニッケル－鉄合金を含むことができる。好ましい実施形態では、リードは、サイズに合わせてエッチングされたニッケル－鉄合金を含み、合金は４２アロイおよび／または５２アロイである。第２の導電性合金プリフォーム、例えば記載されるプリフォーム１６０は、リードフレームを絶縁体に接着させるためのものである。第２の導電性合金プリフォームは、コーティングされた絶縁体上面および複数のリードに接触する。方法は、第２の導電性合金プリフォームを所望のサイズおよびパターンに切断するステップを含んでもよい。プリフォームの厚さは、０．０１～０．０５ｍｍ、例えば０．０２５ｍｍ±１０％であってもよい。
[0130]方法は、８５０℃以上の温度で、第１の導電性プリフォームを絶縁体およびフランジに、かつ第２の導電性プリフォームを絶縁体およびリードに接着させるステップを含む。接着はろう付け処理を含んでもよく、ここでアセンブリを炉内で加熱して、導電性合金プリフォームに接触した表面を結合させる。ろう付け処理は、絶縁体をリードに、かつ絶縁体をフランジに同時に結合させる。ろう付け処理は、製造効率のためにベルト炉で、あるいは箱型炉で行われてもよい。さらに、ろう付け処理は、その複数が絶縁体の厚さを貫通してレーザーによって形成され得る貫通孔、またはビアに浸透してもよい。ろうにより、絶縁体とアセンブリ内の他の構成要素との結合が増強される。
[0131]方法は、液晶ポリマーを含むカバーを取り付けて、ダイのキャビティを形成するステップを含む。代替的に、カバーは、記載されるＫＯＶＡＲ（登録商標）リングおよびセラミックエッチ蓋カバーを含んでもよい。本明細書に記載のカバー１９０（または４９０）などのカバーは、サイズに合わせて切断された記載される非導電性接着剤１８０などの非導電性接着剤によって、またはＫＯＶＡＲ（登録商標）リングのＡｕ８０Ｓｎ２０フレーム、例えば８０ｗｔ％の金および２０ｗｔ％の錫によってリードフレームに接着される。Ａｕ８０Ｓｎ２０は、フランジにシムを取り付けるためのプリフォームとしても使用することができる。非導電性接着剤によるカバーの取付は、１８０℃以下の温度で行うことができるため、他のパッケージアセンブリ構成要素に影響を与えない。方法は、絶縁体に（または代替的な構成ではフランジに）ダイを装着するステップをさらに含んでもよい。具体的には、ＧａＮダイは、ニッケルめっき／焼結技術に依存する従来のパッケージング方法では取付しにくい。ＧａＮはニッケルに結合しない。一実施形態では、方法は、Ａｇ－Ｓｎ合金でコーティングされた絶縁体上面にＧａＮを溶接するステップを含む。
[0132]図２４は、マイクロエレクトロニクスパッケージアセンブリを作製する例示的な方法である、方法２４００によるフローチャートを示す。コーティングの堆積２４１０は、フランジの少なくとも１つの表面および絶縁体の少なくとも１つの表面で行われる。フランジは、ＣＰＣまたは本明細書に記載される他の好適な材料であってもよく、絶縁体は、アルミナまたは本明細書に記載される他の好適な材料であってもよい。コーティングは、フランジの上面および絶縁体の底面を金属化するためにＰＶＤによって堆積させることができる。コーティングは、本明細書に記載されるチタンおよび／または銅であってもよい。
[0133]フランジ／絶縁体サブアセンブリを形成するために、第１の導電性合金プリフォーム、例えば４２アロイのリードフレームを、フランジおよび絶縁体のコーティング表面の間に位置決めする２４２０。絶縁体の上面にコーティングをさらに堆積させるステップ２４３０は、選択的または代替的に絶縁体の上面の全体にわたって行われる。任意選択で、金属化をレーザー除去するステップ２４４０は、所望の回路を形成する。コーティングされた絶縁体に１つまたは複数のリードを結合させるステップ２４５０は、第２の導電性プリフォームを使用して行われる。任意選択で、絶縁体はレーザーで形成された貫通孔を含み、絶縁体のろう付けは、貫通孔に浸透して絶縁体をフランジに結合させることを含む。第１および第２の導電性プリフォームを絶縁体／フランジアセンブリに接着させるステップ２５６０は、８５０℃以上、例えば８５０℃、８７５℃、または９００℃の温度で行われる。カバーを取り付けて２５７０、マイクロエレクトロニクスパッケージアセンブリを形成する。カバーは、上述のＬＣＰまたはＫＯＶＡＲ（登録商標）リングおよびセラミックエッチ蓋カバーであってもよい。方法は、任意選択でダイをアセンブリ内に位置決めし、アセンブリを気密封止するステップを含む。
[0134]前述の方法は、有利には高いＲＦ性能および優れた接着特性を示す一方で複雑な回路を可能にするアセンブリ、およびマイクロエレクトロニクスパッケージアセンブリを完成させるためのＬＣＰカバー、または代替的にＫＯＶＡＲ（登録商標）リングおよびセラミック蓋を含むカバーを含む。前述の方法はまた、ＧａＮダイの装着に適したパッケージアセンブリを提供するため、Ｓｉダイに比べて性能が２倍～６倍向上する。方法は、ますます小さくなるパッケージングのアーキテクチャサイズに適しているため、より少ないパッケージングの体積および／または重量でより高い性能ももたらす。
マイクロエレクトロニクスパッケージアセンブリ構成
[0135]一態様では、マイクロエレクトロニクスパッケージアセンブリは、上面を有するフランジであって、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料であるフランジ；１ミクロン以下の厚さを有する上面に配置された第１のコーティング；ダイを部分的に囲んで装着するための絶縁体であって、底面を有する絶縁体、絶縁体の底面に配置された第２のコーティング；ならびに絶縁体をフランジに接着させるための導電性合金プリフォームであって、第１および第２のコーティングに接触する、導電性合金プリフォームを備える。この構成は、マイクロエレクトロニクスパッケージアセンブリに有用なフランジ／絶縁体アセンブリを提供する。これに限定されないが、この構成は、例えば、チタンおよび銅の第１のＰＶＤコーティング（１ミクロン未満）が（上面に）堆積し、チタンおよび銅の同様の第２のＰＶＤコーティング（１ミクロン未満）が（底面に）堆積したアルミナ絶縁体と組み立てられるＣＰＣフランジを含んでもよい。ニッケルめっきされた４２アロイの（第１の）プリフォームは、フランジの上面と絶縁体の底面との間に位置決めされる。フランジ／絶縁体アセンブリは、８５０℃以上の温度で接着される。
[0136]別の態様では、マイクロエレクトロニクスパッケージアセンブリであって、その上に装着された絶縁体を有するフランジ、上面を有する絶縁体、１ミクロン以下の厚さを有する絶縁体の上面に配置された第１のコーティング；１つまたは複数のリードであり、１つまたは複数のリードの少なくとも１つが０．３５ミクロン以下の幅を有する１つまたは複数のリード；および１つまたは複数のリードを絶縁体に接着させるための導電性合金プリフォームであり、第１のコーティングおよび１つまたは複数のリードに接触する導電性合金プリフォームを備える、マイクロエレクトロニクスパッケージアセンブリ。この構成は、マイクロエレクトロニクスパッケージアセンブリに有用なフランジ／絶縁体／リードアセンブリを提供する。これに限定されないが、この構成は、例えば上記の構成と組み合わせて、絶縁体上面に堆積されたチタンおよび銅の（第３の）ＰＶＤコーティング（１ミクロン未満）を含む。別の（第２の）プリフォームは、複数のリードのための銀－銅フレームおよび／またはプリフォームを含むように絶縁体表面の上に位置決めされる。有利には、リード間の距離は、より高いＲＦ性能のために最小化される。理解されるように、上記の構成は、後続のダイの装着のためにそのまま提供することができる。
[0137]別の態様では、マイクロエレクトロニクスパッケージアセンブリであって、絶縁体およびその上に装着されたダイを有するフランジであり、絶縁体がダイを部分的に囲むフランジ；フランジと反対側の絶縁体の表面のダイを取り囲む複数のリードを含むリードフレーム；ならびにダイのキャビティを形成するための液晶ポリマーを含むカバーであり、非導電性接着剤によってリードフレームに接着されるカバーを備える、マイクロエレクトロニクスパッケージアセンブリ。この構成は、ダイが装着され、カバーされたマイクロエレクトロニクスパッケージアセンブリを提供する。あるいは、アセンブリおよびカバーは、その後のダイの装着のために提供されてもよい。顧客のニーズに適応可能であるため、カバーは、ファインリークセーフティのために気密封止されてもよい。あるいは、グロスリークセーフカバーおよびシーリングが利用されてもよい。
[0138]さらに別の態様では、マイクロエレクトロニクスパッケージアセンブリであって、上面を有するフランジであり、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料であるフランジ；１ミクロン以下の厚さを有するフランジの上面に配置された第１のコーティング；ダイを部分的に囲んで装着するための絶縁体であり、フランジに対向する底面および上面を有する絶縁体、１ミクロン以下の厚さを有する絶縁体の底面に配置された第２のコーティング；絶縁体をフランジに接着させるための第１の導電性合金プリフォームであり、第１および第２のコーティングに接触する第１の導電性合金プリフォーム、１ミクロン以下の厚さを有する絶縁体の上面の一部に配置された第３のコーティングであり、第２のコーティングと同じである第３のコーティング；絶縁体の上面でダイを取り囲むように構成された複数のリードを含むリードフレーム；リードフレームを絶縁体に接着させるための第２の導電性合金プリフォームであり、第３のコーティングおよび複数のリードに接触する第２の導電性合金プリフォーム；ならびにダイのキャビティを形成するための液晶ポリマーを含むカバーであり、非導電性接着剤によってリードフレームに接着されるカバーを備える、マイクロエレクトロニクスパッケージアセンブリ。
[0139]好ましい態様では、マイクロエレクトロニクスパッケージアセンブリであって、上面を有するフランジ；フランジの上面に配置された第１のコーティング；ダイを部分的に囲むための絶縁体であり、フランジ上に装着するための底面および底面と反対側の上面を有する絶縁体、絶縁体の底面に配置された第２のコーティング、絶縁体の上面に配置された第３のコーティングを備え、第１のコーティング、第２のコーティングおよび第３のコーティングがそれぞれ１ミクロン以下の厚さを有し、第１のコーティング、第２のコーティングおよび第３のコーティングの少なくとも１つが、物理蒸着、原子堆積または化学堆積の少なくとも１つによって塗布される、マイクロエレクトロニクスパッケージアセンブリ。この構成は、後続のダイの装着のためのマイクロエレクトロニクスパッケージアセンブリに有用な完全なアセンブリを提供する。これに限定されないが、この構成は、チタンおよび銅の第１のＰＶＤコーティング（１ミクロン未満）が（上面に）堆積され、チタンおよび銅の同様の第２のＰＶＤコーティング（１ミクロン未満）が（底面に）堆積されたアルミナ絶縁体と組み立てられたＣＰＣフランジを含むことができる。ニッケルめっきされた４２アロイの（第１の）プリフォームは、フランジの上面と絶縁体の底面との間に位置決めされる。フランジ／絶縁体アセンブリは、８５０℃以上の温度で接着される。この構成は、絶縁体上面に堆積されたチタンおよび銅の（第３の）ＰＶＤコーティング（１ミクロン未満）を含む。第３のコーティングは絶縁体の上面全体に堆積され、その後レーザーを使用して選択的に第３のコーティングが除去される。別の（第２の）プリフォームは、複数のリードのための銀－銅フレームおよび／またはプリフォームを含むように絶縁体表面の上に位置決めされる。有利には、リード間の距離は、より高いＲＦ性能のために最小化される。絶縁体は、開口部を有するセラミックリングであってもよく、開口部は、シムの上面に堆積されたチタンおよび銅の（第４の）ＰＶＤコーティング（１ミクロン未満）を有する任意選択のＣｕＷシムを収容する。ＫＯＶＡＲ（登録商標）リングは、第３のコーティングを有する絶縁体セラミックリングの上面の上に位置決めされる。アセンブリはニッケルめっきされ、ＫＯＶＡＲ（登録商標）リングの金－錫（Ａｕ８０Ｓｎ２０）フレームおよびＣｕＷシムの金－錫（Ａｕ８０Ｓｎ２０）プリフォームＡｕ８０Ｓｎ２０を使用して封止される。Ｎｉ／Ａｕめっきされたセラミックエッチ蓋は、アセンブリを覆う。レーザー除去がさらに使用され、過剰量（めっきおよび／またはコーティング）を排除した後、任意選択でその中にダイを装着して気密封止する。
[0140]上記構成のいずれかは、フランジが、室温で１４０～６５０Ｗ／（ｍＫ）の範囲の熱伝導率および５．５ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲のＣＴＥを有する高熱伝導性材料であることを含み得る。いくつかの実施形態では、フランジは、室温で１４０～４００Ｗ／（ｍＫ）の範囲の熱伝導率および５．５ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲のＣＴＥを有する高熱伝導性材料であるか、または室温で５００～６００Ｗ／（ｍＫ）の範囲の熱伝導率および６．０ｐｐｍ／Ｋ～１０．５ｐｐｍ／Ｋの範囲のＣＴＥを有する高熱伝導性材料である。好適なフランジ材料には、ダイヤモンドベースの複合材、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せが含まれる。上記の例のいくつかにおけるように、フランジはＣｕ－Ｃｕ－Ｍｏ－Ｃｕ（ＣＰＣ）である。他の例では、フランジは、銅ダイヤモンド複合材または銀ダイヤモンド複合材を含む。
[0141]上記構成のいずれかは、第１および第２のコーティングの少なくとも１つが、チタン、銅、それらの合金、またはそれらの組合せを含むことを含み得る。第１および第２のコーティングの少なくとも１つは、物理蒸着（ＰＶＤ）によって塗布される。第１および第２の堆積コーティングは、ニッケルを含まない。
[0142]上記構成のいずれかは、第１および第２の導電性合金プリフォームの少なくとも１つがはんだ合金であることを含んでもよい。第１および第２の導電性合金プリフォームの少なくとも１つは、銀銅（Ａｇ－Ｃｕ）合金または金錫（Ａｕ－Ｓｎ）合金である。
[0143]上記構成のいずれかは、絶縁体が、サファイア、アルミナ（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、ジルコニア強化アルミナ（ＺＴＡ）、炭化ケイ素（ＳｉＣ）、炭化マグネシウムケイ素（Ｍｇ－ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、またはそれらの組合せを含むことを含み得る。上記の例のいくつかにおけるように、絶縁体は９６％以上の純度を有するアルミナ（Ａｌ２Ｏ３）である。
[0144]上記構成のいずれかは、絶縁体が、絶縁体の厚さを貫通する複数の貫通孔を含むことを含み得る。複数の貫通孔は、絶縁体の周辺領域に沿ってパターン状に構成されてもよい。
[0145]任意選択で、上記構成のいずれかにおけるような絶縁体は、コーティングされた底面および上面の上にニッケル板をさらに含み、ニッケル板は１．０～３．５ミクロンの厚さを有する。
[0146]上記構成のいずれかにおけるような１つまたは複数のリードは、鉄、ニッケル、またはそれらの組合せの合金を含む。上記のいくつかの例では、１つまたは複数のリードは、３０ｗｔ％～８０ｗｔ％のニッケル（Ｎｉ）および残部の鉄（Ｆｅ）の化学組成を有する合金を含む。１つまたは複数のリードは、９．５Ｗ／（ｍＫ）～１１．５Ｗ／（ｍＫ）の範囲の熱伝導率を有することができる。上記構成のいずれかは、１つまたは複数のリードの少なくとも２つが０．３５ミクロン以下の間隔距離を有することを含み得る。
[0147]上記構成のいずれかは、ダイのキャビティを形成するためのカバーを含むことができる。カバーは、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、液晶ポリマー（ＬＣＰ）、またはそれらの組合せであってもよい。カバーは、シールを提供するように構成された非導電性接着剤を含んでもよい。気密封止のために、カバーはセラミック、例えばアルミナ（Ａｌ２Ｏ３）または窒化アルミニウム（ＡｌＮ）であり、金錫フレームとＫＯＶＡＲ（登録商標）リングを使用して封止される。
[0148]上記構成のいずれかは、その中に装着されたダイを含んでもよいか、またはその後ダイを装着するように構成されてもよい。ダイは、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、ケイ素（Ｓｉ）、またはそれらの組合せを含むことができる。
[0149]上記方法２４００に従って作製されたマイクロエレクトロニクスパッケージアセンブリについて寸法試験を実施し、結果を表１にまとめる。
[0150]表１に示すように、すべての構成要素は、組立前のチェックである寸法試験に合格した。試験は、めっき厚さのチェックのための走査型電子顕微鏡とエネルギー分散型Ｘ線分光法（ＳＥＭ／ＥＤＸ）および蛍光Ｘ線（ＸＲＦ）の利用を含んでいた。
[0151]パッケージアセンブリの機能試験を実施した。機能試験は、クロスリーク試験範囲のリーク試験、１，０００ｇ～５，０００ｇのせん断試験のためのリードピール試験、短絡または不連続な接続を試験するためのオーム計を使用した導電性試験、および濡れ性をチェックするためのはんだポットへの浸漬によるはんだ付け性試験を含んでいた。
[0152]表２に示すように、パッケージアセンブリはすべての機能試験に合格した。
実施形態
[0153]以下の実施形態が企図される。特徴および実施形態のすべての組合せが企図される。
[0154]実施形態１：マイクロエレクトロニクスパッケージアセンブリであって、上面を有するフランジ；フランジの上面に配置された第１のコーティング；ダイを部分的に囲むための絶縁体であり、フランジ上に装着するための底面、および底面と反対側の上面を有する絶縁体、絶縁体の底面に配置された第２のコーティング、ならびに絶縁体の上面に配置された第３のコーティングを備え、第１のコーティング、第２のコーティング、および第３のコーティングが、それぞれ１ミクロン以下の厚さを有し、第１のコーティング、第２のコーティング、および第３のコーティングの少なくとも１つが、物理蒸着、原子堆積、または化学堆積の少なくとも１つによって塗布される、マイクロエレクトロニクスパッケージアセンブリ。
[0155]実施形態２：第１のコーティング、第２のコーティング、および第３のコーティングの少なくとも１つが、チタン、銅、それらの合金、それらの副層、またはそれらの組合せを含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0156]実施形態３：第１のコーティング、第２のコーティング、および第３のコーティングのそれぞれがニッケルを含まない、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0157]実施形態４：絶縁体が、サファイア、アルミナ（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、ジルコニア強化アルミナ（ＺＴＡ）、炭化ケイ素（ＳｉＣ）、炭化マグネシウムケイ素（Ｍｇ－ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、またはそれらの組合せを含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0158]実施形態５：絶縁体が、９６％以上の純度を有するアルミナ（Ａｌ２Ｏ３）である、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0159]実施形態６：絶縁体が、絶縁体の厚さを貫通する複数の貫通孔を含み、絶縁体の上面へのろう層が貫通孔に浸透して絶縁体をフランジに結合させる、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0160]実施形態７：フランジが、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料である、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0161]実施形態８：フランジが、ダイヤモンドベースの複合材、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せを含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0162]実施形態９：絶縁体をフランジに接着させるための第１の導電性合金プリフォームをさらに備え、第１の導電性合金プリフォームが第１のコーティングおよび第２のコーティングに接触する、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0163]実施形態１０：１つまたは複数のリードであって、１つまたは複数のリードの少なくとも１つが０．３５ミクロン以下の幅を有する１つまたは複数のリード、および１つまたは複数のリードを絶縁体に接着させるための第２の導電性合金プリフォームであって、第３のコーティングおよび１つまたは複数のリードに接触する第２の導電性合金プリフォームをさらに備える、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0164]実施形態１１：第１および第２の導電性合金プリフォームの少なくとも１つが銀銅（Ａｇ－Ｃｕ）合金または金錫（Ａｕ－Ｓｎ）合金である、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0165]実施形態１２：１つまたは複数のリードが、３０～８０ｗｔ％のニッケル（Ｎｉ）および残部の鉄（Ｆｅ）の化学組成を有する合金、９．５Ｗ／（ｍＫ）～１１．５Ｗ／（ｍＫ）の範囲の熱伝導率、および０．３５ミクロン以下の１つまたは複数のリードの少なくとも２つの間の間隔距離の少なくとも１つを含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0166]実施形態１３：ダイを部分的に囲むための絶縁体と共にキャビティを形成するカバーをさらに備える、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0167]実施形態１４：カバーが、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、液晶ポリマー（ＬＣＰ）、またはそれらの組合せである、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0168]実施形態１５：マイクロエレクトロニクスパッケージアセンブリを作製するための方法であって、フランジおよび絶縁体の対向する表面に１ミクロン以下の厚さを有する第１のコーティングを堆積させるステップであり、フランジが、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料である、堆積させるステップ；フランジおよび絶縁体のコーティング表面の間に第１の導電性合金プリフォームを位置決めするステップ；絶縁体の上面の少なくとも一部に第２のコーティングを１ミクロン以下の厚さに堆積させて、少なくとも部分的にコーティングされた上面を形成するステップ；１つまたは複数のリードが０．３５ミクロン以下の狭い幅を有することを可能にするために、第２の導電性合金プリフォームを使用して、少なくとも部分的にコーティングされた上面に１つまたは複数のリードを直接結合させるステップ；８５０℃以上の温度で、第１の導電性プリフォームを絶縁体およびフランジに、かつ第２の導電性プリフォームを絶縁体およびリードに接着させるステップを含み、第１のコーティングおよび第２のコーティングの少なくとも１つを堆積させるステップが、物理蒸着、原子堆積、または化学堆積を含む、方法。
[0169]実施形態１６：第１のコーティングが、チタン、銅、それらの合金、それらの副層、またはそれらの組合せを含み、第２のコーティングが、チタン、銅、それらの合金、それらの副層を含む、いずれかの先行するまたは後続の実施形態の方法。
[0170]実施形態１７：第１のコーティングおよび第２のコーティングの少なくとも１つを堆積させるステップが、２つ以上の副層を堆積させることを含み、第１の副層がチタンであり、第２の副層が銅であり、第１の副層が全コーティング厚さの１５％～３５％であり、第２の副層が全コーティング厚さの６５％～８５％である、いずれかの先行するまたは後続の実施形態の方法。
[0171]実施形態１８：カバーを取り付けてダイのキャビティを形成することをさらに含み、カバーが液晶ポリマーを含み、カバーがアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、液晶ポリマー（ＬＣＰ）、またはそれらの組合せである、いずれかの先行するまたは後続の実施形態の方法。
[0172]実施形態１９：コーティングの前に、絶縁体の厚さを貫通する複数の貫通孔を形成するステップをさらに含み、第２のコーティングを堆積させた後、貫通孔に浸透するように絶縁体の上面に層をろう付けして絶縁体をフランジに結合させるステップを含む、いずれかの先行するまたは後続の実施形態の方法。
[0173]実施形態２０：第２のコーティングを堆積させるステップが、絶縁体の上面の全体に堆積させることを含み、第２のコーティングを選択的にレーザー除去して回路を形成することをさらに含む、いずれかの先行するまたは後続の実施形態の方法。
[0174]実施形態２１：マイクロエレクトロニクスパッケージアセンブリであって、上面を有するフランジであり、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率、および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料であるフランジ；１ミクロン以下の厚さを有する上面に配置された第１のコーティング；ダイを部分的に囲んで装着するための絶縁体であり、底面を有する絶縁体、絶縁体の底面に配置された第２のコーティング；および絶縁体をフランジに接着させるための導電性合金プリフォームであり、第１および第２のコーティングに接触する導電性合金プリフォームを備える、マイクロエレクトロニクスパッケージアセンブリ。
[0175]実施形態２２：マイクロエレクトロニクスパッケージアセンブリであって、その上に装着された絶縁体を有するフランジ、上面を有する絶縁体、１ミクロン以下の厚さを有する絶縁体の上面に配置された第１のコーティング；１つまたは複数のリードであり、１つまたは複数のリードの少なくとも１つが０．３５ミクロン以下の幅を有する、１つまたは複数のリード；および１つまたは複数のリードを絶縁体に接着させるための導電性合金プリフォームであり、第１のコーティングおよび１つまたは複数のリードに接触する導電性合金プリフォームを備える、マイクロエレクトロニクスパッケージアセンブリ。
[0176]実施形態２３：マイクロエレクトロニクスパッケージアセンブリであって、絶縁体およびその上に装着されたダイを有するフランジであり、絶縁体がダイを部分的に囲むフランジ；フランジと反対側の絶縁体の表面のダイを取り囲む複数のリードを含むリードフレーム；およびダイのキャビティを形成するための液晶ポリマーを含むカバーであり、非導電性接着剤によってリードフレームに接着されるカバーを備える、マイクロエレクトロニクスパッケージアセンブリ。
[0177]実施形態２４：マイクロエレクトロニクスパッケージアセンブリであって、上面を有するフランジであり、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料であるフランジ；１ミクロン以下の厚さを有するフランジの上面に配置された第１のコーティング；ダイを部分的に囲んで装着するための絶縁体であり、フランジに対向する底面および上面を有する絶縁体、１ミクロン以下の厚さを有する絶縁体の底面に配置された第２のコーティング；絶縁体をフランジに接着させるための第１の導電性合金プリフォームであり、第１および第２のコーティングに接触する第１の導電性合金プリフォーム、１ミクロン以下の厚さを有する絶縁体の上面の一部に配置された第３のコーティングであり、第２のコーティングと同じである第３のコーティング；絶縁体の上面でダイを取り囲むように構成された複数のリードを含むリードフレーム；リードフレームを絶縁体に接着させるための第２の導電性合金プリフォームであり、第３のコーティングおよび複数のリードに接触する第２の導電性合金プリフォーム；ならびにダイのキャビティを形成するための液晶ポリマーを含むカバーであり、非導電性接着剤によってリードフレームに接着されるカバーを備える、マイクロエレクトロニクスパッケージアセンブリ。
[0178]実施形態２５：マイクロエレクトロニクスパッケージアセンブリを作製するための方法であって、フランジおよび絶縁体の対向する表面に１ミクロン以下の厚さを有するコーティングを堆積させるステップであり、フランジが、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料である、堆積させるステップ；フランジおよび絶縁体のコーティング表面の間に導電性合金プリフォームを位置決めするステップ；ならびに８５０℃以上の温度で導電性合金プリフォームをフランジおよび絶縁体に接着させるステップを含む、方法。
[0179]実施形態２６：マイクロエレクトロニクスパッケージアセンブリにリードを取り付けるための方法であって、フランジに絶縁体を装着するステップであり、フランジと反対側の表面が絶縁体の上面であるステップ、絶縁体の上面の一部にコーティングを１ミクロン以下の厚さに堆積させるステップ；および１つまたは複数のリードが０．３５ミクロン以下の狭い幅を有することを可能にするために、導電性合金プリフォームを使用してコーティングされた上面に１つまたは複数のリードを直接結合させるステップを含む、方法。
[0180]実施形態２７：マイクロエレクトロニクスパッケージアセンブリを覆うための方法であって、絶縁体をフランジに装着するステップであり、ダイがフランジまたは絶縁体に装着されるステップ；フランジと反対側の絶縁体の表面のダイを取り囲むように構成された複数のリードを含むリードフレームを形成するステップ；および非導電性接着剤によって液晶ポリマーカバーをリードフレームに接着させることにより、ダイのキャビティを形成するステップを含む、方法。
[0181]実施形態２８：マイクロエレクトロニクスパッケージアセンブリを作製するための方法であって、フランジおよび絶縁体の対向する表面に１ミクロン以下の厚さを有する第１のコーティングを堆積させるステップであり、フランジが、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料であるステップ；フランジおよび絶縁体のコーティング表面の間に第１の導電性合金プリフォームを位置決めするステップ；絶縁体の上面の一部に第２のコーティングを１ミクロン以下の厚さに堆積させて、部分的にコーティングされた上面を形成するステップ；１つまたは複数のリードが０．３５ミクロン以下の狭い幅を有することを可能にするために、第２の導電性合金プリフォームを使用して少なくとも部分的にコーティングされた上面に１つまたは複数のリードを直接結合させるステップ；８５０℃以上の温度で、第１の導電性プリフォームを絶縁体およびフランジに、かつ第２の導電性プリフォームを絶縁体およびリードに接着させるステップ；ならびに液晶ポリマーを含むカバーを取り付けてダイのキャビティを形成するステップであり、カバーが非導電性接着剤によってリードフレームに接着されるステップを含む、方法。
[0182]実施形態２９：フランジが、室温で１４０～６５０Ｗ／（ｍＫ）の範囲の熱伝導率および５．５ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲のＣＴＥを有する高熱伝導性材料である、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0183]実施形態３０：フランジが、室温で１４０～４００Ｗ／（ｍＫ）の範囲の熱伝導率および５．５ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲のＣＴＥを有する高熱伝導性材料である、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0184]実施形態３１：フランジが、室温で５００～６００Ｗ／（ｍＫ）の範囲の熱伝導率および６．０ｐｐｍ／Ｋ～１０．５ｐｐｍ／Ｋの範囲のＣＴＥを有する高熱伝導性材料である、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0185]実施形態３２：フランジが、ダイヤモンドベースの複合材、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せを含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0186]実施形態３３：フランジが、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せを含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0187]実施形態３４：フランジが銅ダイヤモンド複合材または銀ダイヤモンド複合材を含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0188]実施形態３５：第１および第２のコーティングの少なくとも１つが、チタン、銅、それらの合金、またはそれらの組合せを含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0189]実施形態３６：第１および第２のコーティングの少なくとも１つが物理蒸着（ＰＶＤ）によって塗布される、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0190]実施形態３７：第１および第２のコーティングがニッケルを含まない、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0191]実施形態３８：第１および第２の導電性合金プリフォームの少なくとも１つがはんだ合金である、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0192]実施形態３９：第１および第２の導電性合金プリフォームの少なくとも１つが銀銅（Ａｇ－Ｃｕ）合金または金錫（Ａｕ－Ｓｎ）合金である、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0193]実施形態４０：絶縁体が、サファイア、アルミナ（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、ジルコニア強化アルミナ（ＺＴＡ）、炭化ケイ素（ＳｉＣ）、炭化マグネシウムケイ素（Ｍｇ－ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、またはそれらの組合せを含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0194]実施形態４１：絶縁体が、サファイア、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、またはそれらの組合せを含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0195]実施形態４２：絶縁体が、９６％以上の純度を有するアルミナ（Ａｌ２Ｏ３）である、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0196]実施形態４３：絶縁体が、絶縁体の厚さを貫通する複数の貫通孔を含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0197]実施形態４４：複数の貫通孔が、絶縁体の周辺領域に沿ってパターン状に構成される、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0198]実施形態４５：絶縁体が、コーティングされた底面および上面の上にニッケル板をさらに含み、ニッケル板が１．０～３．５ミクロンの厚さを有する、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0199]実施形態４６：１つまたは複数のリードが、鉄、ニッケル、またはそれらの組合せの合金を含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0200]実施形態４７：１つまたは複数のリードが、３０～８０ｗｔ％のニッケル（Ｎｉ）および残部の鉄（Ｆｅ）の化学組成を有する合金を含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0201]実施形態４８：１つまたは複数のリードが、９．５Ｗ／（ｍＫ）～１１．５Ｗ／（ｍＫ）の範囲の熱伝導率を有する、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0202]実施形態４９：１つまたは複数のリードの少なくとも２つが０．３５ミクロン以下の間隔距離を有する、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0203]実施形態５０：ダイのキャビティを形成するためのカバーをさらに含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0204]実施形態５１：カバーが、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、液晶ポリマー（ＬＣＰ）、またはそれらの組合せである、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0205]実施形態５２：カバーが、シールを提供するように構成された非導電性接着剤を含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0206]実施形態５３：ダイが、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、ケイ素（Ｓｉ）、またはそれらの組合せを含む、いずれかの先行するまたは後続の実施形態のアセンブリ。
[0207]実施形態５４：コーティングを堆積させるステップが、物理蒸着、原子堆積、または化学堆積を含む、いずれかの先行するまたは後続の実施形態の方法。
[0208]実施形態５５：コーティングを堆積させるステップが物理蒸着を含む、いずれかの先行するまたは後続の実施形態の方法。
[0209]実施形態５６：コーティングを堆積させるステップが２つ以上の副層を堆積させることを含む、いずれかの先行するまたは後続の実施形態の方法。
[0210]実施形態５７：第１の副層がチタンであり、第２の副層が銅である、いずれかの先行するまたは後続の実施形態の方法。
[0211]実施形態５８：第１の副層が全コーティング厚さの２５％±１０％であり、第２の副層が全コーティング厚さの７５％±１０％である、いずれかの先行するまたは後続の実施形態の方法。
[0212]実施形態５９：装着するステップが、金と錫の合金でダイを溶接することを含む、いずれかの先行するまたは後続の実施形態の方法。
[0213]本発明を詳細に説明したが、本発明の精神および範囲内での変更は、当業者に容易に明らかである。前述の考察、当技術分野における関連知識、ならびに背景技術および発明を実施するための形態に関連して上記で考察した参考文献を考慮して、これらの開示はすべて参照により本明細書に組み込まれる。加えて、本発明の態様、ならびに以下に記載されるおよび／または添付の特許請求の範囲における様々な実施形態および様々な特徴の一部は、全部もしくは一部のいずれかで組み合わせるまたは相互交換できることが理解されるべきである。様々な実施形態の前述の説明において、別の実施形態に言及する実施形態は、当業者に理解されるように、他の実施形態と適切に組み合わせることができる。さらに、当業者は、前述の説明が例示に過ぎず、限定を意図しないことを理解する。

Claims (15)

  1. マイクロエレクトロニクスパッケージアセンブリであって、
    上面を有するフランジ；
    前記フランジの前記上面に配置された第１のコーティング；
    ダイを部分的に囲むための絶縁体であり、前記フランジ上に装着するための底面、および前記底面と反対側の上面を有する絶縁体、
    前記絶縁体の前記底面に配置された第２のコーティング、および前記絶縁体の前記上面に配置された第３のコーティング
    を備え、前記第１のコーティング、前記第２のコーティング、および前記第３のコーティングがそれぞれ１ミクロン以下の厚さを有し、前記第１のコーティング、前記第２のコーティング、および前記第３のコーティングの少なくとも１つが、物理蒸着、原子堆積、または化学堆積の少なくとも１つによって塗布される、マイクロエレクトロニクスパッケージアセンブリ。
  2. 前記第１のコーティング、前記第２のコーティング、および前記第３のコーティングの少なくとも１つが、チタン、銅、それらの合金、それらの副層、もしくはそれらの組合せを含むか、または前記第１のコーティング、前記第２のコーティング、および前記第３のコーティングのそれぞれがニッケルを含まない、請求項１に記載のマイクロエレクトロニクスパッケージアセンブリ。
  3. 前記絶縁体が、サファイア、アルミナ（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、ジルコニア強化アルミナ（ＺＴＡ）、炭化ケイ素（ＳｉＣ）、炭化マグネシウムケイ素（Ｍｇ－ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、またはそれらの組合せを含む、請求項１または２に記載のマイクロエレクトロニクスパッケージアセンブリ。
  4. 前記絶縁体が、９６％以上の純度を有するアルミナ（Ａｌ２Ｏ３）である、請求項１～３のいずれか一項に記載のマイクロエレクトロニクスパッケージアセンブリ。
  5. 前記絶縁体が、前記絶縁体の厚さを貫通する複数の貫通孔を含み、前記絶縁体の前記上面へのろう層が前記貫通孔に浸透して前記絶縁体を前記フランジに結合させる、請求項１～４のいずれか一項に記載のマイクロエレクトロニクスパッケージアセンブリ。
  6. 前記フランジが、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料であるか、または前記フランジが、ダイヤモンドベースの複合材、Ｃｕ－ＣｕＭｏ－Ｃｕ（ＣＰＣ）、銅タングステン（ＣｕＷ）、Ｃｕ－Ｍｏ－Ｃｕ（ＣＭＣ）、Ｃｕ、またはそれらの組合せを含む、請求項１～５のいずれか一項に記載のマイクロエレクトロニクスパッケージアセンブリ。
  7. 前記絶縁体を前記フランジに接着させるための第１の導電性合金プリフォームであって、前記第１のコーティングおよび前記第２のコーティングに接触する第１の導電性合金プリフォーム；
    １つまたは複数のリードであって、１つまたは複数のリードの少なくとも１つが０．３５ミクロン以下の幅を有する、１つまたは複数のリード；ならびに
    前記１つまたは複数のリードを前記絶縁体に接着させるための第２の導電性合金プリフォームであって、前記第３のコーティングおよび前記１つまたは複数のリードに接触する第２の導電性合金プリフォーム
    をさらに備える、請求項１～６のいずれか一項に記載のマイクロエレクトロニクスパッケージアセンブリ。
  8. 前記第１および第２の導電性合金プリフォームの少なくとも１つが銀銅（Ａｇ－Ｃｕ）合金または金錫（Ａｕ－Ｓｎ）合金である、請求項７に記載のマイクロエレクトロニクスパッケージアセンブリ。
  9. 前記１つまたは複数のリードが、
    ３０～８０ｗｔ．％のニッケル（Ｎｉ）および残部の鉄（Ｆｅ）の化学組成を有する合金、
    ９．５Ｗ／（ｍＫ）～１１．５Ｗ／（ｍＫ）の範囲の熱伝導率、および
    ０．３５ミクロン以下の前記１つまたは複数のリードの少なくとも２つの間の間隔距離
    の少なくとも１つを含む、請求項７に記載のマイクロエレクトロニクスパッケージアセンブリ。
  10. 前記ダイを部分的に囲むための前記絶縁体と共にキャビティを形成するカバーをさらに備え、前記カバーが、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、液晶ポリマー（ＬＣＰ）、またはそれらの組合せである、請求項１～６のいずれか一項に記載のマイクロエレクトロニクスパッケージアセンブリ。
  11. マイクロエレクトロニクスパッケージアセンブリを作製するための方法であって、方法が、
    フランジおよび絶縁体の対向する表面に１ミクロン以下の厚さを有する第１のコーティングを堆積させるステップであり、前記フランジが、室温で１４０～２０００Ｗ／（ｍＫ）の範囲の熱伝導率および２．３ｐｐｍ／Ｋ～１７．５ｐｐｍ／Ｋの範囲の熱膨張係数（ＣＴＥ）を有する高熱伝導性材料であるステップ；
    前記フランジおよび前記絶縁体のコーティング表面の間に第１の導電性合金プリフォームを位置決めするステップ；
    前記絶縁体の上面の少なくとも一部に第２のコーティングを１ミクロン以下の厚さに堆積させて、少なくとも部分的にコーティングされた上面を形成するステップ；
    １つまたは複数のリードが０．３５ミクロン以下の狭い幅を有することを可能にするために、第２の導電性合金プリフォームを使用して前記少なくとも部分的にコーティングされた上面に１つまたは複数のリードを直接結合させるステップ；
    ８５０℃以上の温度で、前記第１の導電性プリフォームを前記絶縁体および前記フランジに、かつ前記第２の導電性プリフォームを前記絶縁体および前記リードに接着させるステップ
    を含み、第１のコーティングおよび第２のコーティングの少なくとも１つを堆積させるステップが、物理蒸着、原子堆積、または化学堆積を含む、方法。
  12. 前記第１のコーティングが、チタン、銅、それらの合金、それらの副層、もしくはそれらの組合せを含み、前記第２のコーティングが、チタン、銅、それらの合金、それらの副層を含むか、または
    前記第１のコーティングおよび前記第２のコーティングの少なくとも１つを堆積させるステップが、２つ以上の副層を堆積させることを含み、第１の副層がチタンであり、第２の副層が銅であり、前記第１の副層が全コーティング厚さの１５％～３５％であり、前記第２の副層が全コーティング厚さの６５％～８５％である、請求項１１に記載の方法。
  13. カバーを取り付けてダイのキャビティを形成するステップをさらに含み、前記カバーが液晶ポリマーを含み、前記カバーがアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、液晶ポリマー（ＬＣＰ）、またはそれらの組合せである、請求項１１または１２に記載の方法。
  14. コーティングの前に、前記絶縁体の厚さを貫通する複数の貫通孔を形成するステップをさらに含み、かつ第２のコーティングを堆積させた後、前記貫通孔に浸透するように前記絶縁体の前記上面に層をろう付けして、前記絶縁体を前記フランジに結合させるステップを含む、請求項１１～１３のいずれか一項に記載の方法。
  15. 第２のコーティングを堆積させるステップが、前記絶縁体の前記上面の全体に堆積させることを含み、前記第２のコーティングをレーザー除去して回路を形成することをさらに含む、請求項１１～１４のいずれか一項に記載の方法。
JP2023568590A 2021-05-07 2022-05-05 マイクロエレクトロニクスパッケージアセンブリおよび作製方法 Pending JP2024516742A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163185768P 2021-05-07 2021-05-07
US63/185,768 2021-05-07
PCT/US2022/027846 WO2022235914A1 (en) 2021-05-07 2022-05-05 Microelectronics package assemblies and processes for making

Publications (1)

Publication Number Publication Date
JP2024516742A true JP2024516742A (ja) 2024-04-16

Family

ID=81927461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023568590A Pending JP2024516742A (ja) 2021-05-07 2022-05-05 マイクロエレクトロニクスパッケージアセンブリおよび作製方法

Country Status (6)

Country Link
US (1) US20220359351A1 (ja)
JP (1) JP2024516742A (ja)
KR (1) KR20240006626A (ja)
CN (1) CN117280457A (ja)
TW (1) TW202249583A (ja)
WO (1) WO2022235914A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230260861A1 (en) * 2022-02-11 2023-08-17 Wolfspeed, Inc. Semiconductor packages with increased power handling

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903013B2 (en) * 2003-05-16 2005-06-07 Chartered Semiconductor Manufacturing Ltd. Method to fill a trench and tunnel by using ALD seed layer and electroless plating
US8617926B2 (en) * 2010-09-09 2013-12-31 Advanced Micro Devices, Inc. Semiconductor chip device with polymeric filler trench
US10163743B2 (en) * 2016-05-20 2018-12-25 Materion Corporation Copper flanged air cavity packages for high frequency devices
US11646255B2 (en) * 2021-03-18 2023-05-09 Taiwan Semiconductor Manufacturing Company Limited Chip package structure including a silicon substrate interposer and methods for forming the same

Also Published As

Publication number Publication date
KR20240006626A (ko) 2024-01-15
WO2022235914A1 (en) 2022-11-10
US20220359351A1 (en) 2022-11-10
CN117280457A (zh) 2023-12-22
TW202249583A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
US7157744B2 (en) Surface mount package for a high power light emitting diode
US20010038140A1 (en) High rigidity, multi-layered semiconductor package and method of making the same
US6830780B2 (en) Methods for preparing brazeable metallizations for diamond components
US6531226B1 (en) Brazeable metallizations for diamond components
JPH04144259A (ja) パワートランジスタ用パッケージ
JP5091459B2 (ja) 高放熱型電子部品収納用パッケージの製造方法
WO2021167822A1 (en) Device carrier configured for interconnects, a package implementing a device carrier having interconnects, and processes of making the same
JP2024516742A (ja) マイクロエレクトロニクスパッケージアセンブリおよび作製方法
JP2970723B2 (ja) 半導体パッケージおよびその製造方法
JP2001267441A (ja) 半導体素子収納用パッケージ
Occhionero et al. Aluminum silicon carbide (AlSiC) for advanced microelectronic packages
CN115280492A (zh) 电子模块和用于制造电子模块的方法
JP4336016B2 (ja) 半導体素子収納用パッケージ
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same
JP2017126648A (ja) 電子モジュール
JPH0997865A (ja) 放熱部品
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2014086581A (ja) 半導体素子収納用パッケージ
JPS63289950A (ja) 半導体用パツケ−ジ
JP3872391B2 (ja) 半導体素子収納用パッケージ
JP3850312B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JPS63122253A (ja) 半導体パツケ−ジ
JP2009170758A (ja) 高放熱型電子部品収納用パッケージ
JPS6286833A (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ