JP2024507036A - アレイ基板及び液晶ディスプレイパネル - Google Patents
アレイ基板及び液晶ディスプレイパネル Download PDFInfo
- Publication number
- JP2024507036A JP2024507036A JP2023533401A JP2023533401A JP2024507036A JP 2024507036 A JP2024507036 A JP 2024507036A JP 2023533401 A JP2023533401 A JP 2023533401A JP 2023533401 A JP2023533401 A JP 2023533401A JP 2024507036 A JP2024507036 A JP 2024507036A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- color resist
- array substrate
- electrode
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 124
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 31
- 238000010586 diagram Methods 0.000 abstract description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 16
- 150000004706 metal oxides Chemical group 0.000 description 16
- 230000000694 effects Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000012876 topography Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
本願は、アレイ基板(1)及び液晶ディスプレイパネルに関する。当該アレイ基板(1)の駆動アレイ層は第1方向(X)に沿って延在する走査線(G)と、第2方向(Y)に沿って延在するデータ線(D)とを含み、透明金属層(14)は第1方向(X)及び第2方向(Y)に沿って交互に配置される第1画素電極(141a)及び第2画素電極(141b)と、第1画素電極(141a)と第2画素電極(141b)の間隔領域内に位置する遮蔽共通電極(142)とを含み、カラーレジスト層(13)は第1画素電極(141a)、第2画素電極(141b)にそれぞれ対応するカラーレジストユニット(131)を含み、第2方向(Y)において、第1画素電極(141a)と第2画素電極(141b)との間隔が走査線(G)と交差して形成された目標領域内では、隣接する2つのカラーレジストユニット(131)の間の目標領域に対応する第1重畳幅(W1)は他の位置の隣接する2つのカラーレジストユニット(131)の間の第2重畳幅(W2)より大きい。当該アレイ基板は、不完全に露光されている透明金属層が残留するため短絡、クロストークなど電気的性能不良の問題が生じるのを避けることができる。【選択図】図3
Description
[関連出願の相互参照]
本願は、2022年1月26日に提出された「アレイ基板及び液晶ディスプレイパネル」と題する中国特許出願第202210095728.1号の優先権を主張し、当該出願の全体の内容が援用により本明細書に組み込まれる。
本願は、2022年1月26日に提出された「アレイ基板及び液晶ディスプレイパネル」と題する中国特許出願第202210095728.1号の優先権を主張し、当該出願の全体の内容が援用により本明細書に組み込まれる。
本願は、表示技術の分野に関し、特に、アレイ基板及び液晶ディスプレイパネルに関する。
COA(Color-filter on Array、アレイ基板側にあるカラーフィルター)技術は、カラーレジストをアレイ基板において直接製造する集積技術であり、カラーフィルター基板とアレイ基板の位置合わせ誤差を低減することできる。また、隣接するカラーレジストの間にデータ線が設けられ、カラーフィルター基板側には、隣接するカラーレジストの間にBM(Black Matrix、ブラック・マトリクス)が対応して設けられ、これによってデータ線に対して遮光して、液晶ディスプレイパネルの対比度を向上させる。
DBS(Dataline BM Less、データ線の上方にブラック・マトリクスなし)技術は、COAをベースに、データ線の上方のBMを取り消し、アレイ基板側に透明金属層を設けて遮蔽電極を形成させることでデータ線の上方の電界を遮蔽し、遮蔽電極の電位とカラーフィルター基板上の共通電極の電位を同じにすることで、データ線の上方の対応する液晶分子に常に未偏向の状態を保持させて、遮光の効果を果たす。透明金属層にはさらに画素電極が形成され、画素電極とカラーフィルター基板上の共通電極との間で液晶分子の偏向を駆動する電界が形成される。
パターン化された透明金属層を形成するためには、透明金属層にフォトレジスト(Photo Resin、略称PR)を塗布して露光処理を行う必要がある。PRを塗布する時にはゲート線のある領域に対応する隣接する2つのカラーレジストユニットの境界の重畳部に蓄積されることで、当該重畳部のPRが他の領域のPRより厚く、露光後に当該重畳部には不完全に露光されている金属酸化物が残留し、短絡、クロストークなど電気的性能不良の問題を招き、液晶ディスプレイパネルの表示効果に影響を与える。
本願の目的は、アレイ基板及び液晶ディスプレイパネルを提供することであり、隣接する2つのカラーレジストユニットの間の重畳部に不完全に露光されている透明金属層が残留することを避けることができ、短絡、クロストークなど電気的性能不良の問題を防ぎ、液晶ディスプレイパネルの表示効果を向上させることができる。
一態様において、本願の実施例は、基体基板に順次形成される駆動アレイ層と、カラーレジスト層と、透明金属層とを含むアレイ基板を提案し、駆動アレイ層は第1方向に沿って延在する走査線と、第2方向に沿って延在するデータ線とを含み、第1方向と第2方向は互いに交差し、透明金属層は第1方向及び第2方向に沿って交互に配置される第1画素電極及び第2画素電極を含み、ただし、透明金属層は第1画素電極と第2画素電極の間隔領域内に位置する遮蔽共通電極をさらに含み、遮蔽共通電極は互いに電気的に接続される横電極及び縦電極を含み、縦電極はデータ線に対応して設けられ、横電極は走査線に対応して設けられ、カラーレジスト層は第1画素電極、第2画素電極にそれぞれ対応するカラーレジストユニットを含み、第2方向において、第1画素電極と第2画素電極との間隔が走査線と交差して形成された目標領域内では、隣接する2つのカラーレジストユニットの間の目標領域に対応する第1重畳幅は他の位置の隣接する2つのカラーレジストユニットの間の第2重畳幅より大きい。
別の態様において、本願の実施例は、さらに、上記のいずれかのアレイ基板と、アレイ基板と対向して設けられる反対基板であって、アレイ基板の横電極に対応する領域には遮光層が設けられる反対基板と、アレイ基板と反対基板の間に設けられる液晶層とを含む液晶ディスプレイパネルを提供する。
本願の実施例によって提供されるアレイ基板及び液晶ディスプレイパネルによれば、当該アレイ基板は、第1画素電極と第2画素電極との間隔が走査線と形成された目標領域内において隣接する2つのカラーレジストユニットの間の重畳幅を増大させることにより、隣接する2つのカラーレジストユニットの間の重畳部に不完全に露光されている金属酸化物が残留することを避けることができ、透明金属層に短絡、クロストークなど電気的性能不良の問題が生じることを防ぎ、液晶ディスプレイパネルの表示効果を向上させることができる。
以下、図面を参照して本願の例示的な実施例の特徴、利点及び技術効果を説明する。図面においては、同じ部品に対して同じ符号が使用される。図面は、相対的な位置関係を示すだけで、実際の比例で作成されず、特定の部分の層の厚さは理解しやすいよう誇張して描画されている。図面中の層の厚さは実際の層の厚さの比例関係を表すものではない。
本願の実施例によって提供される液晶ディスプレイパネルの構造模式図を示す。
本願の第1実施例によって提供されるアレイ基板の回路構成模式図を示す。
図2に示されるアレイ基板の上面構造模式図を示す。
図3におけるアレイ基板のA-A方向に沿う断面図を示す。
図4の領域Fの部分拡大構造模式図を示す。
本願の第2実施例によって提供されるアレイ基板の回路構成模式図を示す。
図6に示されるアレイ基板の上面構造模式図を示す。
本願の第3実施例によって提供されるアレイ基板の回路構成模式図を示す。
符号の説明:
1…アレイ基板、Px…副画素、X…第1方向、Y…第2方向
11…基体基板、12…駆動アレイ層、121…第1金属層、121a…アレイ共通電極、122…第2金属層、D…データ線、G…走査線、G1…第1走査線、G2…第2走査線
13…カラーレジスト層、131…カラーレジストユニット、W1…第1重畳幅、W2…第2重畳幅、W3…第3重畳幅、131a…平坦部、131b…傾斜部、131c…凸部
14…透明金属層、141a…第1画素電極、141b…第2画素電極、142…遮蔽共通電極、142a…横電極、142b…縦電極、L…直線部、M…斜線部、15…パッシベーション層、T…薄膜トランジスタ、T1…第1薄膜トランジスタ、T2…第2薄膜トランジスタ、L1…第1配線、L2…第2配線
2…反対基板、21…反対基体、22…遮光層、23…反対共通電極、3…液晶層。
1…アレイ基板、Px…副画素、X…第1方向、Y…第2方向
11…基体基板、12…駆動アレイ層、121…第1金属層、121a…アレイ共通電極、122…第2金属層、D…データ線、G…走査線、G1…第1走査線、G2…第2走査線
13…カラーレジスト層、131…カラーレジストユニット、W1…第1重畳幅、W2…第2重畳幅、W3…第3重畳幅、131a…平坦部、131b…傾斜部、131c…凸部
14…透明金属層、141a…第1画素電極、141b…第2画素電極、142…遮蔽共通電極、142a…横電極、142b…縦電極、L…直線部、M…斜線部、15…パッシベーション層、T…薄膜トランジスタ、T1…第1薄膜トランジスタ、T2…第2薄膜トランジスタ、L1…第1配線、L2…第2配線
2…反対基板、21…反対基体、22…遮光層、23…反対共通電極、3…液晶層。
以下、本願の各態様の特徴及び例示的な実施例を詳細に説明する。以下の詳細に説明において、本願を全面的に理解するために、多くの細部が提供されている。しかしながら、当業者には、それらの具体的な細部の一部がなくても本願を実施できるということが自明であろう。以下の実施例の説明は本願のより良い理解につながるよう本願の例を示すものに過ぎない。図面及び以下の説明において、本願が不明瞭になるのを避けるために、少なくとも一部の周知される構造及び技術が示されておらず、また、説明が明瞭になるよう、領域構造のサイズを誇張している場合がある。さらに、以下に説明される特徴、構造又は特性は、適切な方式でさえあれば1つ又はそれ以上の実施例で組み合わせることができる。
図1は、本願の実施例によって提供される液晶ディスプレイパネルの構造模式図を示す。
図1が参照されるとおり、本願の実施例は、アレイ基板1と、アレイ基板1と対向して設けられる反対基板2と、アレイ基板1と反対基板2の間に設けられる液晶層3とを含む液晶ディスプレイパネルを提供する。液晶層3は複数の液晶分子を含み、液晶分子は一般に棒状であり、液体のように流れるものでありながら、一部の結晶特徴を有している。液晶分子が電界に置かれている時に、その配向方向は電界の変化によって変わる。
液晶ディスプレイパネルは非発光型の受光素子であるため、そのバックライト側に設けられるバックライトモジュールによって光源を提供する必要がある。液晶ディスプレイパネルはアレイ基板1及び反対基板2に駆動電圧を印加して液晶層3の液晶分子の回転を制御し、これによってバックライトモジュールから提供された光を屈折させて画像を生成する。カラー画像を表示するためには、一般に、液晶分子の回転を駆動し各副画素Pxの表示を制御するための薄膜トランジスタアレイをアレイ基板1において製造する。
図1に示されるように、反対基板2は、厚さ方向に沿って順次形成される反対基体21と、遮光層22と、反対共通電極23とを含む。アレイ基板1は、COA(Color-filter on Array、アレイ基板側にあるカラーフィルター)技術及びDBS(Dataline BM Less、ブラック・マトリクスなし)を採用して構成され、即ち、カラーレジスト層13の複数のカラーレジストユニット131をアレイ基板1側において直接製造し、アレイ基板1側の透明金属層14に遮蔽共通電極142を形成させることでデータ線の上方の電界を遮蔽し、遮蔽共通電極142の電位と反対基板2上の反対共通電極23の電位を同じにすることで、データ線の上方の対応する液晶分子に常に未偏向の状態を保持させて、遮光の効果を果たす。また、データ線に対して遮光して、液晶ディスプレイパネルの対比度を向上させるために、反対基板2側には、隣接するカラーレジストユニット131の間に遮光層22、即ちブラック・マトリクス(Black Matrix、略称BM)が対応して設けられる。
また、透明金属層14には複数の画素電極がさらに形成される。アレイ基板1の薄膜トランジスタがゲートに印加される信号によってオンになる時、データ線に印加される信号は画素電極に印加される。このようにして、画素電極と反対共通電極23の間に所定の強度の電界が生成され、異なる電圧を印加すると液晶分子の配向を変えて、光の透過率を調整し画像を表示することができる。
以下、図面を参照して、本願の実施例によって提供されるアレイ基板の具体的な構造をより詳細に説明する。
(第1実施例)
図2は、本願の第1実施例によって提供されるアレイ基板の回路構成模式図を示し、図3は、図2に示されるアレイ基板の上面構造模式図を示し、図4は、図3におけるアレイ基板のA-A方向に沿う断面図を示す。
図2は、本願の第1実施例によって提供されるアレイ基板の回路構成模式図を示し、図3は、図2に示されるアレイ基板の上面構造模式図を示し、図4は、図3におけるアレイ基板のA-A方向に沿う断面図を示す。
図2~図4に示されるように、本願の実施例は、基体基板11上に順次形成される駆動アレイ層12と、カラーレジスト層13と、透明金属層14とを含むアレイ基板1を提供する。
駆動アレイ層12は、第1方向Xに沿って延在する走査線Gと、第2方向Yに沿って延在するデータ線Dとを含み、第1方向Xと第2方向Yは互いに交差する。
透明金属層14は第1方向X及び第2方向Yに沿って交互に配置される第1画素電極141a、第2画素電極141bと、第1画素電極141aと第2画素電極141bの間隔領域内に位置する遮蔽共通電極142とを含み、遮蔽共通電極142は互いに電気的に接続される横電極142a及び縦電極142bを含み、縦電極142bはデータ線Dに対応して設けられ、横電極142aは走査線Gに対応して設けられる。縦電極142bの役割はデータ線Dの上方の電界を遮蔽することであり、横電極142aの役割は平行に配向される複数の縦電極142bを電気的に接続させることである。任意に、透明金属層14の材料は金属酸化物を含み、当該金属酸化物は、例えば、酸化インジウムスズ(ITO)である。
カラーレジスト層13は、第1画素電極141a、第2画素電極141bにそれぞれ対応するカラーレジストユニット131を含む。第2方向Yにおいて、第1画素電極141aと第2画素電極141bとの間隔が走査線Gと交差して形成された目標領域内では、隣接する2つのカラーレジストユニット131の間の目標領域に対応する第1重畳幅は他の位置の隣接する2つのカラーレジストユニット131の間の第2重畳幅より大きい。
本願の第1実施例において、アレイ基板1にはデュアルゲート画素駆動構成(Dual-gate)が採用され、これはダブルレート駆動構成(Double Rate Driving、略称DRD)とも呼ばれ、通常(Normal)の構成と比べ、その走査線が1倍増加すると同時に、データ線は1倍減少する。ディスプレイパネルにおいて、走査線の増加はGOA(Gate Driver on Array、アレイ基板上に集積される行走査)駆動回路だけを増加させ、製造コストを大幅に増やさない。データ線が1倍減少するとソース駆動回路中の集積チップの数は半分減少するため、プリント回路基板の使用量を効果的に減少して、ディスプレイパネルの製造コストを大幅に節約することができる。
具体的に言えば、図2に示されるように、第1画素電極141a及び第2画素電極141bは第1方向X及び第2方向Yに沿って順次交互に配置される。第1画素電極141a及び第2画素電極141bは同一のデータ線Dと電気的に接続され、且つ第2画素電極141bは第1画素電極141aのデータ線Dから離れた側に位置し、縦電極142bの基体基板11への正投影は、データ線Dの基体基板11への正投影を覆う。
なお、同一のデータ線Dと接続される第1画素電極141a及び第2画素電極141bは1組の画素電極対であり、且つ極性が同じであり、いずれもデータ線Dの同じ側に設けられ、同一の列で隣接する2組の画素電極対は、それぞれ、異なるデータ線Dと接続され、複数組の画素電極対は第1方向X及び第2方向Yにおいてアレイとして配置される。このようにして、複数組の画素電極対の極性が「+」、「-」と第1方向X及び第2方向Yに沿って交互に設けられ、これによって1組の画素電極対はその上下左右にある他の組の画素電極対とはいずれも極性が反対であり、このようにしてディスプレイパネルの表示の質を改善できる。
さらに、走査線Gは、隣接する2行の第1画素電極141aと第2画素電極141bとの間に間隔をあけて設けられる第1走査線G1及び第2走査線G2を含み、横電極142aの基体基板11への正投影は、第1走査線G1及び第2走査線G2の基体基板11への正投影の間に位置する。第2方向Yにおいて、第1画素電極141aと第2画素電極141bとの間隔が第1走査線G1、第2走査線G2と交差して上記の目標領域が形成される。データ線Dは当該目標領域内にない。
図3に示されるアレイ基板1を例とすると、駆動アレイ層12は、第1方向Xに沿って延在する第1走査線G1及び第2走査線G2と、第2方向Yに沿って延在する複数のデータ線Dとを含む。透明金属層14にはさらに、第1方向X及び第2方向Yに沿ってアレイとして配置される第1画素電極141a及び第2画素電極141bと、第1画素電極141aと第2画素電極141bとの間隔領域内に位置する遮蔽共通電極142が形成され、間隔領域は垂直に交差して配向される複数の水平間隔領域及び複数の鉛直間隔領域を含み、遮蔽共通電極142は互いに交差される横電極142a及び縦電極142bを含み、横電極142aは水平間隔領域内に位置し、縦電極142bは鉛直間隔領域に位置し、且つ縦電極142bは対応するデータ線Dを覆い、横電極142aの基体基板11への正投影は、第1走査線G1及び第2走査線G2の基体基板11への正投影の間に位置する。
また、第1走査線G1、第2走査線G2が反対基板2側の反対共通電極23と結合して、第1画素電極141a及び第2画素電極141bの近くの液晶分子の配向が乱れて光漏れが起きるのを避けるために、横電極142aのある位置には、一般にブラック・マトリクスを設けて遮光する必要がある。
さらに、第1画素電極141a、第2画素電極141b及びカラーレジストユニット131はいずれも長方形であり、且つデータ線Dに平行な対向する両辺及び第1走査線G1又は第2走査線G2平行な対向する両辺を有する。パターン化された透明金属層14を製造する時には、透明金属層14にフォトレジスト(Photo Resin、略称PR)を塗布して露光処理を行うことにより、第1画素電極141a、第2画素電極141b及び遮蔽共通電極142を形成させる必要がある。
PRを塗布する時には、PRが隣接する2つのカラーレジストユニット131の間の縁部の重畳部に蓄積して、当該縁部の重畳部のPRの厚さが厚くなり、トポグラフィーが凹凸することが起こりやすい。PRを露光した後、当該縁部の重畳部には不完全に露光されている金属酸化物が残留する。目標領域内で、第1画素電極141a、第2画素電極141bが横電極142aに近いため、第1画素電極141a、第2画素電極141bと横電極142aとで短絡、クロストークが起きやすく、又は横電極142aは縦電極142bと電気的接続を実現できないなど電気的性能不良の問題が生じて、液晶ディスプレイパネルの表示効果に影響を与える可能性がある。
したがって、本願の実施例のアレイ基板1は、第2方向Yにおいて、第1画素電極141aと第2画素電極141bとの間隔が第1走査線G1、第2走査線G2と交差して形成された目標領域内では、隣接する2つのカラーレジストユニット131の間の目標領域に対応する第1重畳幅W1は他の位置の隣接する2つのカラーレジストユニット131の間の第2重畳幅W2より大きい。
目標領域の隣接する2つのカラーレジストユニット131の間の第1重畳幅W1を増大させると、両者の縁部の重畳部のトポグラフィーにおける高低差を顕著に減らし、そして当該縁部位置に塗布されるフォトレジストの厚さを低減させることで、充分に露光され、現像によって除去されやすくなり、目標領域に位置する隣接する2つのカラーレジストユニット131の重畳部の金属酸化物の残留を減少又は解消して、第1画素電極141a、第2画素電極141bと横電極142aとで短絡、クロストークが生じる問題を避け、又は横電極142aは縦電極142bと電気的接続を実現できないなど電気的性能不良の問題を避けることができる。
また、目標領域の隣接する2つのカラーレジストユニット131の間の第1重畳幅W1を増大させているため、透過率を損なわずに、画素開口率を増大させ、そして液晶ディスプレイパネルの表示効果を向上させることができる。
本願の実施例によって提供されるアレイ基板1は、第1画素電極141aと第2画素電極141bとの間隔が走査線Gと形成された目標領域内で隣接する2つのカラーレジストユニット131の間の重畳幅を増大させることにより、隣接する2つのカラーレジストユニット131の間の重畳部に不完全に露光されている金属酸化物が残留することを避け、透明金属層に短絡、クロストークなど電気的性能不良の問題が生じることを防ぎ、液晶ディスプレイパネルの表示効果を向上させることができる。
一部の実施例において、図2及び図3に示されるように、駆動アレイ層12は第1薄膜トランジスタT1と、第2薄膜トランジスタT2とをさらに含み、第1薄膜トランジスタT1及び第2薄膜トランジスタT2はいずれもデータ線Dの近くに設けられ、第1走査線G1は第1薄膜トランジスタT1のゲートと電気的に接続され、第2走査線G2は第2薄膜トランジスタT2のゲートと電気的に接続される。
第1画素電極141aは第1配線L1によって第1薄膜トランジスタT1のドレインと電気的に接続され、第2画素電極141bは第2配線L2によって第2薄膜トランジスタT2のドレインと電気的に接続される。隣接する2つのカラーレジストユニット131の間の目標領域に対応する重畳領域は隣接する2つの第1配線L1又は隣接する2つの第2配線L2をも覆う。第1配線L1の長さは第2配線L2の長さより小さい。
また、第1金属層121は第1薄膜トランジスタT1及び第2薄膜トランジスタT2のゲートをさらに含み、第2金属層122は第1薄膜トランジスタT1及び第2薄膜トランジスタT2のソース及びドレインをさらに含む。駆動アレイ層12は第1金属層121上に形成されるゲート絶縁層及び活性層と、第2金属層122上に形成されるパッシベーション層15(Passiviation、略称PV)とをさらに含む。
隣接する2行の第1画素電極141aと第2画素電極141bとの間の間隔領域内で、隣接する2つの第1配線L1又は隣接する2つの第2配線L2と横電極142aとの距離が近く且ついずれも上記の目標領域内に位置する。目標領域内で隣接する2つの第1配線L1又は隣接する2つの第2配線L2と横電極142aとでカラーレジスト層13の上方に残留する金属酸化物により短絡、クロストークなどの問題が生じるのを防ぐために、隣接する2つのカラーレジストユニット131の間の目標領域に対応する重畳領域は隣接する2つの第1配線L1又は隣接する2つの第2配線L2をも覆う。
一部の実施例において、遮蔽共通電極142の横電極142aは直線部Lと、斜線部Mとを含み、直線部Lは第1方向Xに沿って延在し、斜線部Mは隣接する2つの第1配線L1の間又は隣接する2つの第2配線L2の間に位置する。このようにして隣接する2つのカラーレジストユニット131の間の目標領域に対応する重畳領域は少なくとも斜線部Mをも覆う。
図3に示されるように、横電極142aの形状は直線部L及び斜線部Mを含み、斜線部Mは隣接する2行の第1画素電極141aの第1配線L1又は隣接する2行の第2画素電極141bの第2配線L2を回避できるため、横電極142aが第1画素電極141a又は第2画素電極141bと重なって信号干渉が生じるのを避けることができる。また、隣接する2つのカラーレジストユニット131の傾斜部131bの間の目標領域に対応する重畳領域は斜線部M及び一部の直線部Lを覆うことができ、PRを露光した後に横電極142aの斜線部Mの近くに不完全に露光されている金属酸化物が残留して、第1画素電極141a、第2画素電極141bと横電極142aとが目標領域内で短絡、クロストークの問題を生じるのを防ぎ、又は横電極142aは縦電極142bと電気的接続を実現できないなど電気的性能不良の問題を避けることができる。
一部の実施例において、カラーレジストユニット131は第2方向Yに沿って延在する帯状構造であり、自身の長さ方向に沿って延在する平坦部131aと、平坦部131aの幅方向側に位置する傾斜部131bとを含み、傾斜部131bの厚さは平坦部131aから離れていく方向に徐々に薄くなり、第2方向Yにおいて、隣接する2つのカラーレジストユニット131の間では、目標領域に対応して傾斜部131bによって互いに重畳する。
図4に示されるように、カラーレジストユニット131は赤色カラーレジストユニットR、緑色カラーレジストユニットG及び青色カラーレジストユニットBを含み、赤色カラーレジストユニットRと緑色カラーレジストユニットGの間の重畳領域は上記の目標領域、即ち、第1画素電極141aと第2画素電極141bとの間隔が第1走査線G1、第2走査線G2と交差して形成された目標領域を覆う。緑色カラーレジストユニットGと青色カラーレジストユニットBとの間の重畳領域はデータ線Dを覆う。カラーレジストユニット131は自身の長さ方向に沿って延在する平坦部131aと、平坦部131aの幅方向側に位置する傾斜部131bとを含み、隣接する2つのカラーレジストユニット131の間では、目標領域に対応して傾斜部131bによって互いに重畳する。
第1方向Xにおいて、カラーレジストユニット131の幅は隣接する2つの縦電極142bの間隔の距離より大きい。つまり、縦電極142bと画素電極との間の間隔領域はカラーレジストユニット131の平坦部131a上に位置する。したがって、透明金属層14を製造するフォトリソグラフィ工程において、縦電極142bと第1画素電極141a又は第2画素電極141bとの間で金属酸化物が残留しにくい。即ち、第2方向Yにおいて、目標領域以外の他の位置で、隣接する2つのカラーレジストユニット131の間の第2重畳幅W2を小さくすることができる。
しかしながら、目標領域において、隣接する2つのカラーレジストユニット131の間の第1重畳幅W1を増大させると、両者の傾斜部131bの重畳部によって形成されるトポグラフィーの低い領域が高くなり、当該トポグラフィーの低い領域を埋め立てる程度になり、隣接する2つのカラーレジストユニット131の重畳部にある金属酸化物の残留を減少又は解消することができ、第1画素電極141a、第2画素電極141bと横電極142aとで短絡、クロストークが生じる問題を避け、又は横電極142aは縦電極142bと電気的接続を実現できないなど電気的性能不良の問題を避けることができる。
図5は、図4の領域Fの部分拡大構造模式図を示す。
図4及び図5に示されるように、駆動アレイ層12は基体基板11上に位置する第1金属層121と、第1金属層121上に位置し且つ第1金属層121と絶縁して設けられる第2金属層122とを含み、第1金属層121には第1走査線G1、第2走査線G2及びアレイ共通電極121aが形成され、第2金属層122にはデータ線Dが形成される。アレイ基板1が反対基板2と突き合わせて液晶パネルが形成されると、アレイ共通電極121aは反対基板上の全面反対共通電極23と電気的に接続される。
隣接する2つのカラーレジストユニット131の最小重畳幅、それぞれの一方的工程誤差、カラーレジストユニット131と第1金属層121の位置合わせ工程誤差、2つのカラーレジストユニット131のそれぞれの傾斜部131bの工程誤差などの要因がいずれも第1重畳幅W1に影響を与えるため、目標領域の隣接する2つのカラーレジストユニット131の間の第1重畳幅W1をより全面的に調整するためには、当該重畳幅に影響を与える様々な要因に対して二乗平均平方根を計算してもよい。
具体的に言えば、第2方向Yにおいて、隣接する2つのカラーレジストユニット131の間の第1重畳幅W1は次の条件を満たす。
W1=√(A12+A22+B12+B22+C12+C22+D2) (1)
式(1)中、A1、A2は、それぞれ、隣接する2つのカラーレジストユニット131のそれぞれの一方的工程誤差であり、B1、B2は、それぞれ、隣接する2つのカラーレジストユニット131と第1金属層121の位置合わせ工程誤差であり、C1、C2は、それぞれ、隣接する2つのカラーレジストユニット131の傾斜部131bの工程誤差であり、Dは隣接する2つのカラーレジストユニット131の間の最小重畳幅である。
W1=√(A12+A22+B12+B22+C12+C22+D2) (1)
式(1)中、A1、A2は、それぞれ、隣接する2つのカラーレジストユニット131のそれぞれの一方的工程誤差であり、B1、B2は、それぞれ、隣接する2つのカラーレジストユニット131と第1金属層121の位置合わせ工程誤差であり、C1、C2は、それぞれ、隣接する2つのカラーレジストユニット131の傾斜部131bの工程誤差であり、Dは隣接する2つのカラーレジストユニット131の間の最小重畳幅である。
第2方向Yにおいては、カラーレジストユニット131及び第1金属層121の相対的な位置を調整する必要がなく、第1方向Xにいては、カラーレジストユニット131と第1金属層121の位置合わせ工程誤差を調整する必要がある。したがって、一例において、隣接する2つのカラーレジストユニット131と第1金属層121の位置合わせ工程誤差は、それぞれ、B1=B2=±3μmである。
一例において、隣接する2つのカラーレジストユニット131のそれぞれの一方的工程誤差は、それぞれ、A1=A2=±1.5μmである。一例において、隣接する2つのカラーレジストユニット131の傾斜部131bの最小幅はC1=C2=0.5μmである。一例において、隣接する2つのカラーレジストユニット131の間の最小重畳幅はD=1.5μmである。
一部の実施例において、第1重畳幅W1は5μmより大きい。一部の実施例において、第2重畳幅W2の値の範囲はW2=3.5~5μmである。発明者は計算及び実際の検証を経て、上記第1重畳幅W1及び第2重畳幅W2を満たすカラーレジストユニット131は重畳部の金属酸化物の残留を減少又は解消し、目標領域内で第1画素電極141a、第2画素電極141bと横電極142aとで短絡、クロストークの問題が生じるのを避け、又は横電極142aは縦電極142bと電気的接続を実現できないなど電気的性能不良の問題を避けることができるということを見出した。
一部の実施例において、カラーレジストユニット131は平坦部131aの幅方向の他側に位置する凸部131cをさらに含み、第2方向Yにおいて、隣接する2つのカラーレジストユニット131は凸部131cによって互いに重畳し、且つ重畳領域の基体基板11への正投影はデータ線Dの基体基板11への正投影を覆い、隣接する2つのカラーレジストユニット131の間の第3重畳幅W3と第2重畳幅W2は等しい。
図4に示されるように、上記のように、第1方向Xにおいて、カラーレジストユニット131の幅は隣接する2つの縦電極142bの間隔の距離より大きい。つまり、縦電極142b及び第1画素電極141a、第2画素電極141bはカラーレジストユニット131の平坦部131aに位置する。したがって、透明金属層14を製造するフォトリソグラフィ工程において、縦電極142bと第1画素電極141a、第2画素電極141bとの間で金属酸化物の残留が生じにくい。即ち、第2方向Yにおいて、隣接する2つのカラーレジストユニット131の間の第3重畳幅W3を小さくすることができる。
また、工程のプロセスを簡素化するために、第3重畳幅W3と第2重畳幅W2は等しい。例えば、第3重畳幅W3の値の範囲はW3=3.5~5μmである。
一部の実施例において、第2方向Yにおいては、隣接する2つのカラーレジストユニット131の凸部131cの自身の厚さ方向に沿う断面は直角三角形又は直角台形であり、且つその1つの凸部131cの直線辺は平坦部131aと面一に設けられる。
図5に示されるように、隣接する2つのカラーレジストユニット131の凸部131cの自身の厚さ方向に沿う断面は直角台形であり、且つ左側の凸部131cの直線辺は平坦部131aと面一に設けられ、左側の凸部131cの斜辺と右側凸部131cの斜辺は互いに貼合され、これによってカラーレジストユニット131のトポグラフィーには平坦さが保たれ、透明金属層14の平坦性を向上させ、透明金属層14を製造するフォトリソグラフィ工程において不完全に露光されている金属酸化物が残留することを防ぎ、短絡、クロストークなど電気的性能不良の問題が生じるのを避け、液晶ディスプレイパネルの表示効果を向上させる。
(第2実施例)
図6は、本願の第2実施例によって提供されるアレイ基板の回路構成模式図を示し、図7は、図6に示されるアレイ基板の上面構造模式図を示す。
図6は、本願の第2実施例によって提供されるアレイ基板の回路構成模式図を示し、図7は、図6に示されるアレイ基板の上面構造模式図を示す。
図6に示されるように、本願の実施例は、さらに、液晶ディスプレイパネルのアレイ基板1を提供し、それは第1実施例のアレイ基板1の構造に似ており、相違点は、当該アレイ基板1には通常(Normal)の構成が採用されることであり、第1方向Xに沿って延在する走査線Gと第2方向Yに沿って延在するデータ線Dが互いに交差して、複数の副画素Pxが限定され、走査線Gの数はデータ線Dの数と同じである。これに応じて、隣接する2つのカラーレジストユニット131の間の目標領域に対応する重畳位置は違う。
具体的に言えば、第1画素電極141a、第2画素電極141bは、それぞれ、隣接しており且つ異なる2つのデータ線Dと電気的に接続され、縦電極142bの基体基板への正投影はデータ線Dの基体基板11への正投影を覆い、横電極142aは隣接する2行の第1画素電極141aと第2画素電極141bとの間に位置し、且つ横電極142aは走査線Gに平行に設けられる。
さらに、図6に示されるように、駆動アレイ層12は第1薄膜トランジスタT1と、第2薄膜トランジスタT2とをさらに含み、第1薄膜トランジスタT1及び第2薄膜トランジスタT2はいずれもデータ線Dの近くに設けられ、第1画素電極141aは第1配線L1によって第1薄膜トランジスタT1のドレインと電気的に接続され、第2画素電極141bは第2配線L2によって第2薄膜トランジスタT2のドレインと電気的に接続される。走査線Gは、第1薄膜トランジスタT1のゲート、第2薄膜トランジスタT2のゲートとそれぞれ電気的に接続される。第1配線L1の長さと第2配線L2の長さは等しい。
カラーレジスト層13は、第1画素電極141a、第2画素電極141bにそれぞれ対応するカラーレジストユニット131を含み、第2方向Yにおいて、第1画素電極141aと第2画素電極141bとの間隔が走査線Gと交差して形成された目標領域内では、隣接する2つのカラーレジストユニット131の間の第1重畳幅は他の位置の隣接する2つのカラーレジストユニット131の間の第2重畳幅より大きい。データ線Dの一部は当該目標領域内に位置する。
図6に示されるアレイ基板1を例とすると、駆動アレイ層12は、第1方向Xに沿って延在する複数の走査線Gと、第2方向Yに沿って延在する複数のデータ線Dとを含み、走査線Gとデータ線Dが互いに交差して設けられ、複数の副画素Pxが限定される。
透明金属層14は、第1方向X及び第2方向Yに沿ってアレイとして配置される第1画素電極141a、第2画素電極141bと、第1画素電極141aと第2画素電極141bとの間隔領域内に位置する遮蔽共通電極142とを含み、間隔領域は垂直に交差して配向される複数の水平間隔領域及び複数の鉛直間隔領域を含み、遮蔽共通電極142は電気的に接続される横電極142a及び縦電極142bを含み、横電極142aは水平間隔領域内に位置し、縦電極142bは鉛直間隔領域に位置し、且つ縦電極142bは対応するデータ線Dを覆い、隣接する2行の第1画素電極141a、第2画素電極141bの間に横電極142aが形成される。
縦電極142bの役割はデータ線Dの上方の電界を遮蔽することであり、横電極142aの役割は平行に配向される複数の縦電極142bを接続させることである。また、走査線Gが反対基板2側の反対共通電極23と結合して、第1画素電極141a、第2画素電極141bの近くの液晶分子の配向が乱れて光漏れが起きるのを避けるために、横電極142aのある位置には、一般にブラック・マトリクスを設けて遮光する必要がある。
さらに、第2方向Yにおける目標領域内では、横電極142aと各データ線Dが交差する位置において、隣接する2つのカラーレジストユニット131の間の第1重畳幅W1は他の位置の隣接する2つのカラーレジストユニット131の間の第2重畳幅W2より大きい。
横電極142aとデータ線Dが交差する位置では、隣接する2つのカラーレジストユニット131の間の第1重畳幅W1を増大させると、両者の縁部の重畳部のトポグラフィーにおける高低差を顕著に減らし、そして当該縁部位置に塗布されるフォトレジストの厚さを低減させることで、充分に露光され、現像によって除去されやすくなり、隣接する2つのカラーレジストユニット131の重畳部にある金属酸化物の残留を減少又は解消することができ、第1画素電極141a、第2画素電極141bと横電極142aとで短絡、クロストークが生じる問題を避け、又は横電極142aは縦電極142bと電気的接続を実現できないなど電気的性能不良の問題を避けることができる。
また、隣接する2つのカラーレジストユニット131の間の第1重畳幅を増大させているため、透過率を損なわずに、画素開口率を増大させ、そして液晶ディスプレイパネルの表示効果を向上させることができる。
一部の実施例において、カラーレジストユニット131は第2方向Yに沿って延在する帯状構造であり、自身の長さ方向に沿って延在する平坦部131aと、平坦部131aの幅方向側に位置する傾斜部131bとを含み、傾斜部131bの厚さは平坦部131aから離れていく方向に徐々に薄くなり、第2方向において、隣接する2つのカラーレジストユニット131の間では、目標領域に対応して傾斜部131bによって互いに重畳する。
隣接する2つのカラーレジストユニット131の最小重畳幅、それぞれの一方的工程誤差、カラーレジストユニット131と第1金属層121の位置合わせ工程誤差、2つのカラーレジストユニット131のそれぞれの傾斜部131bの工程誤差などの要因がいずれも第1重畳幅W1に影響を与えるため、横電極142aとデータ線が交差する位置の隣接する2つのカラーレジストユニット131の間の第1重畳幅W1をより全面的に調整するためには、当該重畳幅に影響を与える様々な要因に対して二乗平均平方根を計算してもよい。
具体的に言えば、第2方向Yにおいて、隣接する2つのカラーレジストユニット131の間の第1重畳幅W1は次の条件を満たす。
W1=√(A12+A22+B12+B22+C12+C22+D2) (1)
式(1)中、A1、A2は、それぞれ、隣接する2つのカラーレジストユニット131のそれぞれの一方的工程誤差であり、B1、B2は、それぞれ、隣接する2つのカラーレジストユニット131と第1金属層121の位置合わせ工程誤差であり、C1、C2は、それぞれ、隣接する2つのカラーレジストユニット131の傾斜部131bの工程誤差であり、Dは隣接する2つのカラーレジストユニット131の間の最小重畳幅である。
W1=√(A12+A22+B12+B22+C12+C22+D2) (1)
式(1)中、A1、A2は、それぞれ、隣接する2つのカラーレジストユニット131のそれぞれの一方的工程誤差であり、B1、B2は、それぞれ、隣接する2つのカラーレジストユニット131と第1金属層121の位置合わせ工程誤差であり、C1、C2は、それぞれ、隣接する2つのカラーレジストユニット131の傾斜部131bの工程誤差であり、Dは隣接する2つのカラーレジストユニット131の間の最小重畳幅である。
縦電極142bに平行な方向においてはカラーレジストユニット131及び第1金属層121の相対的な位置を調整する必要がなく、横電極142aに平行な方向においては、カラーレジストユニット131と第1金属層121の位置合わせ工程誤差を調整する必要がある。したがって、一例において、隣接する2つのカラーレジストユニット131と第1金属層121の位置合わせ工程誤差は、それぞれ、B1=B2=±3μmである。
一例において、隣接する2つのカラーレジストユニット131のそれぞれの一方的工程誤差は、それぞれ、A1=A2=±1.5μmである。一例において、隣接する2つのカラーレジストユニット131の傾斜部131bの最小幅はC1=C2=0.5μmである。一例において、隣接する2つのカラーレジストユニット131の間の最小重畳幅はD=1.5μmである。
一部の実施例において、第1重畳幅W1は5μmより大きい。一部の実施例において、第2重畳幅W2の値の範囲はW2=3.5~5μmである。発明者は計算及び実際の検証を経て、上記第1重畳幅W1及び第2重畳幅W2を満たすカラーレジストユニット131は重畳部の金属酸化物の残留を減少又は解消し、画素電極と横電極142aとで短絡、クロストークの問題が生じるのを避け、又は横電極142aは縦電極142bと電気的接続を実現できないなど電気的性能不良の問題を避けることができるということを見出した。
(第3実施例)
図8は、本願の第3実施例によって提供されるアレイ基板の上面構造模式図を示す。
図8は、本願の第3実施例によって提供されるアレイ基板の上面構造模式図を示す。
図8に示されるように、本願の実施例は、さらに、液晶ディスプレイパネルのアレイ基板1を提供し、それは第2実施例の構造に似ており、相違点は、当該アレイ基板1にはトリプルゲート構成(Tri-gate)が採用されることであり、通常(Normal)の構成と比べ、トリプルゲート構成の走査線Gの数は本来の3倍であると同時に、データ線Dの数は本来の1/3に減少している。ディスプレイパネルにおいて、走査線の増加はGOA(Gate Driver on Array、アレイ基板上に集積される行走査)駆動回路だけを増加させ、製造コストを大幅に増やさない。データ線Dが本来の1/3に減少するのは、ソース駆動回路中の集積チップの数が2/3減少し、プリント回路基板の使用量を効果的に減少して、ディスプレイパネルの製造コストを大幅に節約することができる。
具体的に言えば、図8に示されるように、アレイ基板1のトリプルゲート構成においては、走査線G及びデータ線Dの数が通常の構成の走査線G及びデータ線Dの数と異なる以外に、1行目の走査線Gは余っている。また、第1画素電極141a、第2画素電極141bは長方形であり、且つその長さ・幅方向は通常の構成の画素電極と比べて90°回っている。
カラーレジスト層13は、第1画素電極141a、第2画素電極141bにそれぞれ対応するカラーレジストユニット131を含み、第2方向Yにおいて、第1画素電極141aと第2画素電極141bとの間隔が走査線Gと交差して形成された目標領域内では、隣接する2つのカラーレジストユニット131の間の第1重畳幅W1は他の位置の隣接する2つのカラーレジストユニット131の間の第2重畳幅W2より大きい。
第1重畳幅W1の計算方法は上記の第1実施例及び第2実施例の計算方法に一致するため、ここでは説明を省略する。
なお、本願の各実施例によって提供されるアレイ基板1に係る技術的解決手段は、例えば、TN(Twisted Nematic、ねじれネマティック方式)ディスプレイパネル、IPS(In-Plane Switching,インプレインスイッチング方式)ディスプレイパネル、VA(Vertical Alignment、垂直配向方式)ディスプレイパネル、MVA(Multi-Domain Vertical Alignment、マルチドメイン化垂直配向方式)ディスプレイパネルなど、様々な液晶ディスプレイパネルに幅広く利用できるということが理解できるであろう。
本願では「…上に」、「…より上」及び「…の上に」を最も広い範囲で解釈すべきだということが理解しやすいだろう。これによって、「…上に」は、「直接ある物の上にある」を意味するだけでなく、「ある物にあり」且つ間には中間的な特徴又は層を有する意味をさらに含み、また、「…より上」又は「…の上に」は「ある物より上」又は「の上に」の意味だけではなく、「ある物より上」又は「の上に」あり且つ間には中間的な特徴又は層がない(即ち、直接ある物にある)という意味をさらに含む。
本明細書で使用される用語「基体基板」とは、その上に後続の材料層が添加される材料を指す。基体基板自体はパターン化されてもよい。基体基板の上部に添加される材料はパターン化されてもよいし、又はパターン化せず保持されてもよい。また、基体基板は、例えば、シリコン、ゲルマニウム、ガリウム砒素、リン化インジウムなど広い範囲の一連の材料を含んでもよい。代替形態として、基体基板は、非導電性材料(例えば、ガラス、プラスチック又はサファイアウェーハなど)で製造されてもよい。
本明細書で使用される用語「層」とは、一定の厚さを有する領域を含む材料の部分を指してもよい。層は、下層構造全体において又は上に覆われた構造の上に延在してもよいし、又は下層又は上に覆われた構造の範囲より小さい範囲を有してもよい。また、層は均一な又は不均一な連続構造の1つの領域であってもよく、その厚さは当該連続構造の厚さより小さい。例えば、層は、前記連続構造の上面と下面の間に又は前記上面と下面のいずれの1対の横平面の間に位置する。層は横に延在し、垂直に延在し且つ/又はテーパー面に沿って延在してもよい。基体基板は層であってもよく、その中には1つ又は複数の層が含まれてもよいし、且つ/又はその上、それより上及び/又はそれより下に位置する1つ又は複数の層を有してもよい。層は複数の層を含んでもよい。例えば、相互接続層は1つ又は複数の導体及び接触層(その中にコンタクト、相互接続線及び/又はビアホールが形成される)並びに1つ又は複数の誘電体層を含んでもよい。
なお、上記の各実施例は本願の技術的解決手段を説明するものに過ぎず、それを限定するものではない。上記各実施例を参照して本願を詳細に説明しているが、依然として上記各実施例に記載の技術的解決手段に対して変更を行うことができ、又はその一部又は全ての技術特徴について同等な置換を行うことができ、これらの変更又は置換で、対象となる技術的解決手段の趣旨は本願の各実施例の技術的解決手段の範囲から逸脱しないことが当業者には理解できるであろう。
Claims (15)
- 基体基板に順次形成される駆動アレイ層と、カラーレジスト層と、透明金属層とを含み、前記駆動アレイ層は第1方向に沿って延在する走査線と、第2方向に沿って延在するデータ線とを含み、前記第1方向と前記第2方向は互いに交差し、前記透明金属層は前記第1方向及び前記第2方向に沿って交互に配置される第1画素電極及び第2画素電極を含むアレイ基板であって、
前記透明金属層は前記第1画素電極と前記第2画素電極の間隔領域内に位置する遮蔽共通電極をさらに含み、前記遮蔽共通電極は互いに電気的に接続される横電極及び縦電極を含み、前記縦電極は前記データ線に対応して設けられ、前記横電極は前記走査線に対応して設けられ、
前記カラーレジスト層は前記第1画素電極、前記第2画素電極にそれぞれ対応するカラーレジストユニットを含み、前記第2方向において、前記第1画素電極と前記第2画素電極との間隔が前記走査線と交差して形成された目標領域内では、隣接する2つの前記カラーレジストユニットの間の前記目標領域に対応する第1重畳幅は他の位置の隣接する2つの前記カラーレジストユニットの間の第2重畳幅より大きいアレイ基板。 - 前記カラーレジストユニットは前記第2方向に沿って延在する帯状構造であり、自身の長さ方向に沿って延在する平坦部と、前記平坦部の幅方向側に位置する傾斜部とを含み、前記傾斜部の厚さは前記平坦部から離れていく方向に徐々に薄くなり、前記第2方向において、隣接する2つの前記カラーレジストユニットの間では、前記目標領域に対応して前記傾斜部によって互いに重畳する請求項1に記載のアレイ基板。
- 前記駆動アレイ層は前記基体基板上に位置する第1金属層を含み、前記第1金属層には前記走査線が形成され、
前記第2方向において、隣接する2つの前記カラーレジストユニットの間の前記第1重畳幅はW1であり、且つW1は次の条件を満たし、
W1=√(A12+A22+B12+B22+C12+C22+D2)
式中、A1、A2は、それぞれ、隣接する2つの前記カラーレジストユニットのそれぞれの一方的工程誤差であり、B1、B2は、それぞれ、隣接する2つの前記カラーレジストユニットと前記第1金属層の位置合わせ工程誤差であり、C1、C2は、それぞれ、隣接する2つの前記カラーレジストユニットの前記傾斜部の工程誤差であり、Dは隣接する2つの前記カラーレジストユニットの間の最小重畳幅である請求項2に記載のアレイ基板。 - 隣接する2つの前記カラーレジストユニットのそれぞれの一方的工程誤差は、それぞれ、A1=A2=±1.5μmであり、
且つ/又は、隣接する2つの前記カラーレジストユニットと前記第1金属層の位置合わせ工程誤差は、それぞれ、B1=B2=±3μmであり、
且つ/又は、隣接する2つの前記カラーレジストユニットの前記傾斜部の最小幅はC1=C2=0.5μmであり、
且つ/又は、隣接する2つの前記カラーレジストユニットの間の最小重畳幅はD=1.5μmである請求項3に記載のアレイ基板。 - 前記カラーレジストユニットは前記平坦部の幅方向の他側に位置する凸部をさらに含み、前記第2方向において、隣接する2つの前記カラーレジストユニットは前記凸部によって互いに重畳し、且つ重畳領域の前記基体基板への正投影は前記データ線の前記基体基板への正投影を覆い、隣接する2つの前記カラーレジストユニットの間の第3重畳幅と前記第2重畳幅は等しい請求項2に記載のアレイ基板。
- 前記駆動アレイ層は第1薄膜トランジスタと、第2薄膜トランジスタとをさらに含み、前記第1薄膜トランジスタ及び前記第2薄膜トランジスタはいずれも前記データ線の近くに設けられ、前記第1画素電極は第1配線によって前記第1薄膜トランジスタのドレインと電気的に接続され、前記第2画素電極は第2配線によって前記第2薄膜トランジスタのドレインと電気的に接続され、
隣接する2つの前記カラーレジストユニットの間の前記目標領域に対応する重畳領域は隣接する2つの前記第1配線又は隣接する2つの前記第2配線を覆う請求項1に記載のアレイ基板。 - 前記横電極は直線部と、斜線部とを含み、前記直線部は前記第1方向に沿って延在し、前記斜線部は隣接する2つの前記第1配線の間又は隣接する2つの前記第2配線の間に位置する請求項6に記載のアレイ基板。
- 前記第1画素電極及び前記第2画素電極は同一の前記データ線と電気的に接続され、且つ前記第2画素電極は前記第1画素電極の前記データ線から離れた側に位置し、
前記走査線は隣接する2行の前記第1画素電極と前記第2画素電極との間に間隔をあけて設けられる第1走査線及び第2走査線を含み、前記横電極の前記基体基板への正投影は前記第1走査線及び前記第2走査線の前記基体基板への正投影の間に位置し、
前記第2方向において、前記第1画素電極と前記第2画素電極との間隔が前記第1走査線、前記第2走査線と交差して前記目標領域が形成される請求項1~7のいずれか一項に記載のアレイ基板。 - 同一の前記データ線と接続される前記第1画素電極及び前記第2画素電極は極性が同じの1組の画素電極対であり、且つ前記データ線の同じ側に位置し、同一の列で隣接する2組の前記画素電極対は、それぞれ、異なる前記データ線と接続され、複数組の前記画素電極対は前記第1方向及び前記第2方向においてアレイとして配置される請求項8に記載のアレイ基板。
- 前記第1画素電極、前記第2画素電極は、それぞれ、隣接しており且つ異なる2つの前記データ線と電気的に接続され、前記横電極は隣接する2行の前記第1画素電極と前記第2画素電極との間に位置し、且つ前記横電極は前記走査線に平行に設けられる請求項1~7のいずれか一項に記載のアレイ基板。
- 前記第1重畳幅W1は5μmを超える請求項1に記載のアレイ基板。
- 前記第2重畳幅W2の値の範囲はW2=3.5~5μmである請求項1に記載のアレイ基板。
- 前記第3重畳幅W3の値の範囲はW3=3.5~5μmである請求項5に記載のアレイ基板。
- 前記第2方向において、隣接する2つの前記カラーレジストユニットの前記凸部の自身の厚さ方向に沿う断面は直角三角形又は直角台形であり、且つその1つの前記凸部の直線辺は前記平坦部と面一に設けられる請求項5に記載のアレイ基板。
- 請求項1~14のいずれか一項に記載のアレイ基板と、
前記アレイ基板と対向して設けられる反対基板と、
前記アレイ基板と前記反対基板の間に設けられる液晶層とを含む液晶ディスプレイパネル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210095728.1 | 2022-01-26 | ||
CN202210095728.1A CN114299894B (zh) | 2022-01-26 | 2022-01-26 | 阵列基板及液晶显示面板 |
PCT/CN2022/137153 WO2023142694A1 (zh) | 2022-01-26 | 2022-12-07 | 阵列基板及液晶显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024507036A true JP2024507036A (ja) | 2024-02-16 |
Family
ID=87163117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023533401A Pending JP2024507036A (ja) | 2022-01-26 | 2022-12-07 | アレイ基板及び液晶ディスプレイパネル |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP4246505A1 (ja) |
JP (1) | JP2024507036A (ja) |
KR (1) | KR20230105349A (ja) |
-
2022
- 2022-12-07 EP EP22902465.8A patent/EP4246505A1/en active Pending
- 2022-12-07 KR KR1020237021378A patent/KR20230105349A/ko unknown
- 2022-12-07 JP JP2023533401A patent/JP2024507036A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4246505A1 (en) | 2023-09-20 |
KR20230105349A (ko) | 2023-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4238877B2 (ja) | Ffsモードの液晶表示パネル | |
US11036096B2 (en) | Liquid crystal display panel | |
KR100831229B1 (ko) | 고개구율 액정 표시 장치 | |
KR101480235B1 (ko) | 액정 표시 장치 | |
US8525965B2 (en) | Liquid crystal display panel with unit pixels having slits in pixel electrode and photo alignment layers | |
US8455870B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
JP5379124B2 (ja) | 液晶表示装置 | |
US8767147B2 (en) | Liquid crystal display wherein a first light blocking portion and a first colored portion extends generally along a gate line and generally covers the gate line and a thin film transistor | |
KR20050091291A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
TWI393968B (zh) | 液晶顯示面板 | |
US8314914B2 (en) | Liquid crystal display and exposure mask for manufacturing liquid crystal display | |
JP2005018079A (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
US8355090B2 (en) | Liquid crystal display having reduced kickback effect | |
US20060087610A1 (en) | Liquid crystal display and panel therefor | |
CN114185211B (zh) | 阵列基板及液晶显示面板 | |
JP2004151459A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
TWI446077B (zh) | 邊緣場切換式液晶顯示器之像素結構 | |
WO2023142694A1 (zh) | 阵列基板及液晶显示面板 | |
JP4911773B2 (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
US5801802A (en) | Liquid crystal display panel with two alignment domains | |
US9494838B2 (en) | Liquid crystal display device | |
JP5271021B2 (ja) | 液晶表示装置 | |
WO2006059693A1 (ja) | 表示装置の製造方法及び表示装置 | |
JP2008197343A (ja) | 液晶表示装置 | |
KR20090050865A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |