JP2024065331A - クロック生成装置、クロック生成方法、調整装置、調整方法、および調整プログラム - Google Patents

Abstract

【課題】出力クロック信号のノイズを低減するクロック生成装置、クロック生成方法、調整装置、調整方法及び調整プログラムを提供する。【解決手段】出力クロック信号ＸＯＣＬＫを生成するクロック生成装置１であって、出力クロック信号ＸＯＣＬＫを出力する第１電圧制御型発振器（第１ＶＣＯ）１２０と、出力クロック信号ＸＯＣＬＫの整数倍の周波数を有するように調整されて、デジタル温度信号が温度センサ１２５からのアナログ温度信号に対応する値となったことに応じて、出力クロック信号に位相ロックされる内部クロック信号を出力する第２電圧制御型発振器（第２ＶＣＯ）を用いて、アナログ温度信号をデジタル温度信号に変換する温度アナログ－デジタル変換器（ＴＡＤＣ）１３０と、デジタル温度信号を用いて、第１電圧制御型発振器１２０の出力クロック信号の周波数を温度補償するデジタル温度補償回路１３５と、を備える。【選択図】図１

Description

本発明は、クロック生成装置、クロック生成方法、調整装置、調整方法、および調整プログラムに関する。

特許文献１には、共振器と、温度センサ１５１と、デュアルパス補償信号生成器１５３と、周波数補償器１５５とを備えるクロック生成器が記載されている（第４欄第２６～４０行、図２）。第９欄第１７行目～第１０欄第３５行目および図６Ａ～６Ｄには、周波数補償回路としてＰＬＬ（Ｐｈａｓｅ－Ｌｏｃｋｅｄ Ｌｏｏｐ）を用いるものが記載されている。非特許文献１には、２つのＭＥＭＳ振動子を用いたＴＤＣ（温度デジタル変換器）が記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 米国特許第１０，５９４，３０１号明細書
［非特許文献］
［非特許文献１］ Ｍｅｉｓａｍ Ｈｅｉｄａｒｐｏｕｒ Ｒｏｓｈａｎ、他１３名、「Ｄｕａｌ－ＭＥＭＳ－Ｒｅｓｏｎａｔｏｒ Ｔｅｍｐｅｒａｔｕｒｅ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ ｗｉｔｈ ４０μＫ Ｒｅｓｏｌｕｔｉｏｎ ａｎｄ ＦＯＭ ｏｆ ０．１２ｐＪＫ^２」、２０１６ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ－Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ２０１６）、２０１６年２月２日

クロック生成装置が出力する出力クロック信号のノイズを低減する。

本発明の第１の態様においては、出力クロック信号を生成するクロック生成装置であって、出力クロック信号を出力する第１電圧制御型発振器と、出力クロック信号の整数倍の周波数を有するように調整されて、デジタル温度信号が温度センサからのアナログ温度信号に対応する値となったことに応じて出力クロック信号に位相ロックされる内部クロック信号を出力する第２電圧制御型発振器を用いて、アナログ温度信号をデジタル温度信号に変換する温度変換器と、デジタル温度信号を用いて、第１電圧制御型発振器の出力クロック信号の周波数を温度補償するデジタル温度補償回路とを備えるクロック生成装置を提供する。

上記のクロック生成装置において、温度変換器は、内部クロック信号を出力する第２電圧制御型発振器と、出力クロック信号および内部クロック信号の位相差を検出する位相比較器と、位相比較器が検出した位相差に応じたデジタル温度信号を発生するデジタル温度信号発生器とを有してよく、第２電圧制御型発振器は、アナログ温度信号および位相比較器が検出した位相差に応じた周波数の内部クロック信号を出力してよい。

上記のいずれかのクロック生成装置において、第２電圧制御型発振器は、アナログ温度信号により指定される温度とデジタル温度信号により指定される温度との差に応じた電源電流を受けて発振するリングオシレータを含んでよい。

上記のいずれかのクロック生成装置において、温度変換器は、位相比較器が検出した位相差が予め定められた範囲外となったか否かを判定する判定回路と、位相比較器が検出した位相差が予め定められた範囲外となったことに応じて、出力クロック信号および内部クロック信号の周波数を検出する周波数検出回路と、位相比較器が検出した位相差が予め定められた範囲内であることに応じて位相比較器が検出した位相差を選択し、位相比較器が検出した位相差が予め定められた範囲外となったことに応じて出力クロック信号の整数倍の周波数と内部クロック信号の周波数との比較結果に応じて決定した位相差を選択する選択回路とを有してよく、第２電圧制御型発振器は、アナログ温度信号および選択回路が選択した位相差に応じた周波数の内部クロック信号を出力してよい。

上記のいずれかのクロック生成装置において、温度変換器は、出力クロック信号および内部クロック信号の位相差に応じた位相差信号をデルタシグマ変調して第２電圧制御型発振器へと出力する第１デルタシグマ変調器を有してよい。

上記のいずれかのクロック生成装置において、温度変換器は、出力クロック信号および内部クロック信号の位相差に応じた位相差信号にディザを印加して第２電圧制御型発振器へと出力するディザ印加回路を更に備えてよい。

上記のいずれかのクロック生成装置は、アナログ温度信号に応じて第１電圧制御型発振器の出力クロック信号の周波数をアナログにより温度補償するアナログ温度補償回路を更に備えてよく、デジタル温度補償回路は、出力クロック信号の周波数の、アナログ温度補償回路による温度補償によっても残る周波数誤差を温度補償してよい。

上記のいずれかのクロック生成装置において、デジタル温度補償回路は、予め定められた温度範囲を分割した複数の温度区間のそれぞれに対応付けられた補償関数を用いて出力クロック信号の周波数を温度補償してよい。

上記のいずれかのクロック生成装置において、デジタル温度補償回路は、デジタル温度信号に応じて複数の温度区間の中から使用する温度区間を選択する温度区間選択回路と、選択された温度区間に応じたパラメータを用いた補償関数を生成する関数生成回路とを備えてよく、生成した補償関数を用いて第１電圧制御型発振器の出力クロック信号の周波数を制御してよい。

上記のいずれかのクロック生成装置において、デジタル温度補償回路は、デジタル温度信号が温度区間同士の境界部分の温度を示すことに応じて、ルックアップテーブルに格納された温度補償値を用いて第１電圧制御型発振器の出力クロック信号の周波数を制御してよい。

上記のいずれかのクロック生成装置において、デジタル温度補償回路は、デジタル温度信号を線形補正する線形補正回路を有してよい。

上記のいずれかのクロック生成装置において、第１電圧制御型発振器は、水晶振動子またはＭＥＭＳ振動子を用いて出力クロック信号を発生し、第２電圧制御型発振器は、ＰＬＬを用いて内部クロック信号を発生してよい。

上記のいずれかのクロック生成装置において、水晶振動子またはＭＥＭＳ振動子は、温度変換器およびデジタル温度補償回路を内蔵する半導体チップの外部に設けられてよい。

上記のいずれかのクロック生成装置は、前記水晶振動子またはＭＥＭＳ振動子の温度を一定に保つ制御を行うオーブン制御回路を備えてよい。

本発明の第２の態様においては、出力クロック信号を生成するクロック生成方法であって、第１電圧制御型発振器が、出力クロック信号を出力することと、温度変換器が、出力クロック信号の整数倍の周波数を有するように調整されて、デジタル温度信号が温度センサからのアナログ温度信号に対応する値となったことに応じて出力クロック信号に位相ロックされる内部クロック信号を出力する第２電圧制御型発振器を用いて、アナログ温度信号をデジタル温度信号に変換することと、デジタル温度補償回路が、デジタル温度信号を用いて、第１電圧制御型発振器の出力クロック信号の周波数を温度補償することとを備えるクロック生成方法を提供する。

本発明の第３の態様においては、予め定められた温度範囲を分割した複数の温度区間のそれぞれに対応付けられた補償関数を用いて出力クロック信号の周波数を温度補償するクロック生成装置を調整する調整装置であって、複数の温度区間のそれぞれに対して、隣接する温度区間との間で一部がオーバーラップするように定めた区間を用いて補償関数を決定する補償関数決定部と、複数の温度区間のそれぞれに対応する補償関数をクロック生成装置に設定する補償関数設定部とを備える調整装置を提供する。

本発明の第４の態様においては、予め定められた温度範囲を分割した複数の温度区間のそれぞれに対応付けられた補償関数を用いて出力クロック信号の周波数を温度補償するクロック生成装置を調整する調整方法であって、調整装置が、複数の温度区間のそれぞれに対して、隣接する温度区間との間で一部がオーバーラップするように定めた区間を用いて補償関数を決定することと、調整装置が、複数の温度区間のそれぞれに対応する補償関数をクロック生成装置に設定することとを備える調整方法を提供する。

本発明の第５の態様においては、コンピュータを、予め定められた温度範囲を分割した複数の温度区間のそれぞれに対応付けられた補償関数を用いて出力クロック信号の周波数を温度補償するクロック生成装置を調整する調整装置として機能させる調整プログラムであって、調整プログラムは、コンピュータを、複数の温度区間のそれぞれに対して、隣接する温度区間との間で一部がオーバーラップするように定めた区間を用いて補償関数を決定する補償関数決定部と、複数の温度区間のそれぞれに対応する補償関数をクロック生成装置に設定する補償関数設定部として機能させる調整プログラムを提供する。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係るクロック生成装置１の構成を示す。 本実施形態に係るＴＡＤＣ２３０の構成を示す。 本実施形態に係る第２ＶＣＯ３３２の構成を示す。 出力クロック信号が１／２倍の周波数の干渉成分の影響を受ける場合の時間波形を示す。 出力クロック信号が１／２倍の周波数の干渉成分の影響を受ける場合の周波数スペクトラムを示す。 出力クロック信号が２倍の周波数の干渉成分の影響を受ける場合の時間波形を示す。 出力クロック信号が２倍の周波数の干渉成分の影響を受ける場合の周波数スペクトラムを示す。 本実施形態に係る位相比較器６３４の構成を示す。 位相比較器６３４の動作波形例を示す。 変形例に係る位相比較器８３４の構成を示す。 本実施形態に係るループフィルタ９３６の構成を示す。 変形例に係るループフィルタ１０３６の構成を示す。 本実施形態に係るデジタル温度補償回路１１３５の構成を示す。 本実施形態に係る線形性補正回路１２４０の構成を示す。 本実施形態に係る多項式回路１３４２の構成を示す。 変形例に係る多項式回路１４４２の構成を示す。 多項式回路１４４２における温度区間毎の設定を示す。 クロック生成装置１の周波数誤差特性の一例を示す。 デジタル温度補償後の周波数誤差特性の一例を示す。 変形例に係る多項式回路１８４２の構成を示す。 ＬＵＴを用いたデジタル温度補償後の周波数誤差特性の一例を示す。 変形例に係るＴＡＤＣ２０３０の構成を示す。 他の変形例に係るＴＡＤＣ２１３０の構成を示す。 更に他の変形例に係るＴＡＤＣ２１８０の構成を示す。 本実施形態に係る調整装置２３１０の構成を示す。 本実施形態に係る調整装置２３１０によるクロック生成装置２３０１の調整フローを示す。 本実施形態に係る調整装置２３１０によるクロック生成装置２３０１の電流ＤＡＣ調整フローを示す。 デジタル温度信号の線形性の一例を示す。 本実施形態に係る調整装置２３１０によるクロック生成装置２３０１の線形性補正回路調整フローを示す。 デジタル温度信号の周波数誤差特性の一例を示す。 線形性補正後のデジタル温度信号の周波数誤差特性の一例を示す。 本実施形態に係る調整装置２３１０によるクロック生成装置２３０１のＶＤＡＣ調整フローを示す。 本実施形態に係る調整装置２３１０によるクロック生成装置２３０１の補償関数調整フローを示す。 デジタル温度補償後の周波数誤差特性の一例を示す。 デジタル温度補償後の周波数温度スロープの一例を示す。 各区間をオーバーラップさせて補償関数を決定した場合における、デジタル温度補償後の周波数温度スロープの一例を示す。 本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ２２００の例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係るクロック生成装置１の構成を示す。クロック生成装置１は、出力クロック信号ＸＯＣＬＫを生成して出力する。クロック生成装置１は、出力クロック信号として第１電圧制御型発振器（第１ＶＣＯ）１２０が発生するクロック信号を出力し、かつクロック生成装置１内の他の回路の動作周波数を出力クロック信号の整数倍（１または２以上の整数倍）とすることにより、出力クロック信号のノイズを抑える。

クロック生成装置１は、振動子１０５と、第１電圧制御型発振器（第１ＶＣＯ）１２０と、温度センサ１２５と、温度アナログ－デジタル変換器（ＴＡＤＣ）１３０と、デジタル温度補償回路１３５と、電圧デジタル－アナログ変換器（ＶＤＡＣ）１４０と、ローパスフィルタ（ＬＰＦ）１４５とを備える。第１ＶＣＯ１２０は、水晶振動子を用いた発振を行う場合には、ＶＣＸＯ（電圧制御水晶発振器）とも示される。振動子１０５は、水晶振動子またはＭＥＭＳ振動子等の振動子（共振子）である。

第１ＶＣＯ１２０は、振動子１０５を用いて出力クロック信号を発生して、クロック生成装置１の外部の装置または回路等へと出力する。第１ＶＣＯ１２０は、ＬＰＦ１４５から入力される制御電圧に応じて出力クロック信号の周波数を変化させる。クロック生成装置１は、温度に応じて制御電圧を調整することにより、第１ＶＣＯ１２０が出力する出力クロック信号の周波数を温度に依存しない目標周波数に維持する。

温度センサ１２５は、クロック生成装置１の温度を計測して、クロック生成装置１の温度に応じたアナログ温度信号を出力する。温度センサ１２５は、クロック生成装置１の筐体内に設けられて筐体内の温度を測定してよい。また、クロック生成装置１は、振動子１０５の近傍に設けられて振動子１０５の温度を測定してもよい。

ＴＡＤＣ１３０は、第１ＶＣＯ１２０および温度センサ１２５に接続される。ＴＡＤＣ１３０は、温度変換器の一例であり、ＴＤＣ（温度デジタル変換器）とも示される。ＴＡＤＣ１３０は、温度センサ１２５からのアナログ温度信号をデジタル温度信号に変換する。

デジタル温度補償回路１３５は、第１ＶＣＯ１２０およびＴＡＤＣ１３０に接続される。デジタル温度補償回路１３５は、ＴＡＤＣ１３０からのデジタル温度信号を用いて第１ＶＣＯ１２０の出力クロック信号の周波数を温度補償する。本実施形態において、デジタル温度補償回路１３５は、デジタル温度信号をデジタル処理することにより、出力クロック信号の周波数を温度補償するためのデジタル温度補償信号を生成する。

ＶＤＡＣ１４０は、デジタル温度補償回路１３５に接続される。ＶＤＡＣ１４０は、デジタル温度補償回路１３５からのデジタル温度補償信号をＤＡ変換してアナログ温度補償信号として出力する。

ＬＰＦ１４５は、ＶＤＡＣ１４０に接続される。ＬＰＦ１４５は、ＶＤＡＣ１４０からのアナログ温度補償信号を低域濾波した制御電圧を第１ＶＣＯ１２０へと出力する。第１ＶＣＯ１２０は、アナログ温度補償信号に応じた制御電圧を入力して、出力クロック信号の周波数を調整する。

クロック生成装置１は、調整データ記憶部１５０、アナログ温度補償回路１６０、またはオーブン制御回路１７０のうちの任意の組合せを更に備えてもよい。調整データ記憶部１５０は、ＴＡＤＣ１３０、デジタル温度補償回路１３５、またはＶＤＡＣ１４０の少なくとも１つを調整するための調整データを記憶する。クロック生成装置１は、電源がオンとなったことに応じて、ＴＡＤＣ１３０、デジタル温度補償回路１３５、およびＶＤＡＣ１４０のそれぞれの調整パラメータを調整データ記憶部１５０から読み出して、ＴＡＤＣ１３０、デジタル温度補償回路１３５、およびＶＤＡＣ１４０に設定する。

アナログ温度補償回路１６０は、温度センサ１２５に接続される。アナログ温度補償回路１６０は、温度センサ１２５からのアナログ温度信号に応じて第１ＶＣＯ１２０の出力クロック信号の周波数をアナログにより温度補償する。本図の例においては、第１ＶＣＯ１２０は、デジタル温度補償回路１３５からのデジタル温度補償信号がＶＤＡＣ１４０によりアナログに変換されたアナログ温度補償信号と、アナログ温度補償回路１６０がアナログ処理した第２のアナログ温度補償信号とが抵抗Ｒｄｃおよび抵抗Ｒａｃにより分圧され、かつ低域濾波された制御電圧を受け取る。

アナログ温度補償回路１６０は、出力クロック信号の周波数誤差を例えば概ね１／２以下に抑える。これにより、デジタル温度補償回路１３５は、出力クロック信号の周波数の、アナログ温度補償回路１６０による温度補償によっても残る周波数誤差を温度補償することができ、デジタル温度補償による補償成分を小さくすることができる。この結果、クロック生成装置１がアナログ温度補償回路１６０を備える場合には、デジタル温度補償回路１３５は、デジタル補償成分の範囲を小さくしてデジタル補償成分の分解能を高くすることが可能となる。また、クロック生成装置１は、デジタル温度補償回路１３５からの１２０へと伝達するノイズのゲインを小さくすることができ、出力クロック信号のノイズを低減することができる。

また、デジタル温度補償回路１３５は、デジタル処理によって温度補償の自由度が高く、温度変化に対し急峻な周波数誤差にもフィットする補償成分を生成することができる。その一方で、デジタル温度補償回路１３５は、デジタル処理に伴って出力クロック信号に量子化ノイズが混入する可能性がある。これに対し、アナログ温度補償回路１６０は、温度変化に対して急峻な周波数誤差にフィットする補償成分を生成するのが難しい場合があるが、量子化ノイズが存在しない。クロック生成装置１は、デジタル温度補償回路１３５およびアナログ温度補償回路１６０の両方を備えた場合には、大半の周波数誤差をアナログ温度補償回路１６０によって補償し、温度変化に対し急峻な周波数誤差を含む残りの周波数誤差をデジタル温度補償回路１３５によって補償することで、周波数誤差が小さくノイズが少ない出力クロック信号を生成することができる。

クロック生成装置１がオーブン制御回路１７０を備える場合には、振動子１０５は、温度センサ１１０およびヒータ１１５と共にオーブン１００内に配置される。ここで、振動子１０５は、ＴＡＤＣ１３０およびデジタル温度補償回路１３５等を内蔵する半導体チップの外部に設けられてよい。このような半導体チップは、第１ＶＣＯ１２０、ＶＤＡＣ１４０、ＬＰＦ１４５、調整データ記憶部１５０、またはアナログ温度補償回路１６０の少なくとも１つ、またはこれらの部品の一部を更に内蔵してもよい。

オーブン１００は、振動子１０５、温度センサ１１０、およびヒータ１１５が配置された空間を密封して、この空間の温度を一定温度に維持できるようにする。温度センサ１１０は、振動子１０５の近傍に配置され、振動子１０５の温度を測定する。温度センサ１１０は、温度センサ１２５とは別に設けられてよく、温度センサ１２５としても使用されてもよい。ヒータ１１５は、振動子１０５の近傍に配置され、振動子１０５を加熱する。

オーブン制御回路１７０は、オーブン１００に接続される。オーブン制御回路１７０は、オーブン１００内の振動子１０５の温度を一定に保つ制御を行う。オーブン制御回路１７０は、振動子温度検出器１７５と、目標温度信号生成器１８０と、差動増幅器１９０と、ヒータ駆動回路１９５とを有する。

振動子温度検出器１７５は、温度センサ１１０に接続される。振動子温度検出器１７５は、温度センサ１１０からのアナログ温度信号を検出する。振動子温度検出器１７５は、ナログ温度信号に応じた電圧を出力してよい。目標温度信号生成器１８０は、振動子１０５の目標温度を示す目標温度信号を生成する。振動子１０５の目標温度は、例えば１１０℃等の常温より高い温度であってよい。目標温度信号生成器１８０は、目標温度信号として、目標温度に応じた電圧を出力してよい。

差動増幅器１９０は、振動子温度検出器１７５および目標温度信号生成器１８０に接続される。差動増幅器１９０は、振動子温度検出器１７５からのアナログ温度信号と目標温度信号生成器１８０からの目標温度信号との差（例えば電圧差）を増幅して出力する。ヒータ駆動回路１９５は、差動増幅器１９０に接続される。ヒータ駆動回路１９５は、アナログ温度信号および目標温度信号の差に応じた電流をヒータ１１５に流す。ヒータ駆動回路１９５は、ＭＯＳＦＥＴであってよく、アナログ温度信号により示される温度が目標温度信号により示される温度より高い場合にオフとなってヒータ１１５に電流を流さず、アナログ温度信号により示される温度が目標温度信号により示される温度より低くなった場合にオンとなってヒータ１１５に電流を流してよい。また、消費電流および面積削減を優先する場合は、クロック生成装置１は、オーブン制御回路１７０、ヒータ１１５、および温度センサ１１０を備えなくてよい。

図２は、本実施形態に係るＴＡＤＣ２３０の構成を示す。クロック生成装置１は、ＴＡＤＣ１３０として本図に示したＴＡＤＣ２３０を用いてもよく、他のＴＡＤＣを用いてもよい。ＴＡＤＣ２３０は、第２電圧制御型発振器（第２ＶＣＯ）２３２と、位相比較器２３４と、ループフィルタ２３６とを有する。

第２ＶＣＯ２３２は、内部クロック信号（ＶＣＯＣＬＫ）を出力する。第２ＶＣＯ２３２は、ＴＡＤＣ２３０全体としてのＰＬＬ（Ｐｈａｓｅ－Ｌｏｃｋｅｄ Ｌｏｏｐ）を用いて内部クロック信号を発生してよい。第２ＶＣＯ２３２は、デジタル温度信号が温度センサ１２５からのアナログ温度信号に対応する値となったことに応じて出力クロック信号に位相ロックされるような内部クロック信号を出力する。

位相比較器２３４は、第２ＶＣＯ２３２に接続される。位相比較器２３４は、第１ＶＣＯ１２０からの出力クロック信号（ＸＯＣＬＫ）および内部クロック信号の位相差を検出して、位相差に応じた位相差信号を出力する。

ループフィルタ２３６は、位相比較器２３４に接続される。ループフィルタ２３６は、デジタル温度信号発生器として機能し、位相差信号をフィルタリングすることにより、位相比較器２３４が検出した位相差に応じたデジタル温度信号を発生する。また、ループフィルタ２３６は、位相差信号をフィルタリングすることにより、位相比較器２３４が検出した位相差に応じたフィードバック信号を発生して第２ＶＣＯ２３２へと供給する。本図の例においては、ループフィルタ２３６は、デジタル温度信号をフィードバック信号として第２ＶＣＯ２３２へと供給する。これにより、第２ＶＣＯ２３２は、アナログ温度信号および位相比較器が検出した位相差に応じた周波数の内部クロック信号を出力する。

以上に示したＴＡＤＣ２３０においては、第２ＶＣＯ２３２が出力する内部クロック信号の位相は、ＰＬＬを介してデジタル温度信号からのフィードバック制御を受けることにより、出力クロック信号の位相にロックした状態となる。この状態において第２ＶＣＯ２３２へのアナログ温度信号入力が変化した場合、ＰＬＬは、内部クロック信号の位相ロック状態を維持し続けるために、代わりにデジタル温度信号を変化させる。すなわち、ＴＡＤＣ２３０によって、アナログ温度信号の変化量がデジタル温度信号の変化量（いずれも温度に換算して同じ変化量）に変換される。このようにして、ＴＡＤＣ２３０は、アナログ温度信号に対応するデジタル温度信号を出力するアナログ－デジタル変換器として機能する。

なお、本図の例においては、内部クロック信号の周波数は、出力クロック信号の周波数に調整される。内部クロック信号の周波数が出力クロック信号の２以上の整数倍の周波数に調整される場合には、ＴＡＤＣ２３０は、第２ＶＣＯ２３２および位相比較器２３４の間に１／整数倍の分周器を含み、分周器により内部クロック信号を分周してもよい。これに代えて、ＴＡＤＣ２３０は、内部クロック信号の周波数が出力クロック信号の２以上の整数倍の周波数を有する場合においても上記のような分周器を有さず、位相比較器２３４により出力クロック信号のサイクル毎に出力クロック信号および内部クロック信号のエッジの位相比較を行ってもよい。具体的には、内部クロック信号の周波数が出力クロック信号の周波数に対してＮ倍（Ｎは１以上の整数）である場合、Ｎ＝１、２、３、…のいずれであっても、位相比較器２３４の出力値が更新される周波数は出力クロック信号の周波数と同一である。したがって、Ｎがいずれの値であっても位相比較器２３４の出力値は変わらず、内部クロック信号の位相が出力クロック信号の位相にロックする状態を実現できる。そのため、ＴＡＤＣ２３０は、出力クロック信号の周波数のＮ－１倍を超えＮ＋１倍未満の範囲内の周波数で内部クロック信号を出力するように制限された第２ＶＣＯを備えるか、内部クロック信号の周波数を出力クロック信号の周波数のＮ倍近傍に制御するための回路を別途備えるようにすれば、第２ＶＣＯ２３２および位相比較器２３４の間に１／Ｎ倍の分周器を備えなくてもよい。

図３は、本実施形態に係る第２ＶＣＯ３３２の構成を示す。クロック生成装置１は、ＴＡＤＣ１３０内の回路として、あるいはＴＡＤＣ２３０内の第２ＶＣＯ２３２として、第２ＶＣＯ３３２を用いてよい。第２ＶＣＯ３３２は、リングオシレータ３４０と、電源電流発生器３５０とを含む。

リングオシレータ３４０は、電源電流発生器３５０から受け取る電源電流に応じた周波数で発振して、内部クロック信号（ＶＣＯＣＬＫ）を発生する。本図の例において、リングオシレータ３４０は、リング状に接続された複数の反転遅延素子（奇数個の反転遅延素子）を有し、内部クロック信号が複数の反転遅延素子を通過する毎に反転される。なお、リングオシレータ３４０は、反転遅延素子同士の間に任意の数の非反転遅延素子を含んでもよい。リングオシレータ３４０は、電源電流発生器３５０から入力される電源電流がより高くなると各反転遅延素子のスイッチング速度がより高くなるので、内部クロック信号の周波数をより上昇させる。リングオシレータ３４０は、電源電流発生器３５０から入力される電源電流がより低くなると各反転遅延素子のスイッチング速度がより低くなるので、内部クロック信号の周波数をより低下させる。

本実施形態において、リングオシレータ３４０は、内部クロック信号として、位相が異なる複数の相を有する多相内部クロック信号を出力する。リングオシレータ３４０は、複数の反転遅延素子のうち予め定められた個数おき（偶数個おき）の反転遅延素子が出力するＫ個のクロック信号を多相クロック信号の各相のクロック信号ＶＣＫ［ｋ］（ｋ＝Ｋ－１、…２，１，０）として出力してよい。これにより、リングオシレータ３４０は、予め定められた個数分の反転論理素子を信号が通過するのに要する時間ずつ位相がずれた多相内部クロック信号ＶＣＫ［Ｋ－１：０］を出力することができる。なおＶＣＫ［Ｋ－１：０］は、ＶＣＫ［Ｋ－１］，…ＶＣＫ［２］，ＶＣＫ［１］，ＶＣＫ［０］のＫ個の信号の組を示す。

電源電流発生器３５０は、温度センサ１２５からのアナログ温度信号および位相比較器２３４が検出した位相差に応じた電源電流をリングオシレータ３４０に供給する。本図の例において、電源電流発生器３５０は、位相比較器２３４が出力する位相差信号に応じたフィードバック信号としてデジタル温度信号を入力し、アナログ温度信号により指定される温度とデジタル温度信号により指定される温度との差に応じた電源電流をリングオシレータ３４０に供給する。

電源電流発生器３５０は、ＦＥＴ３５２と、抵抗Ｒａと、電流ＤＡＣ３５４と、差動増幅器３５６と、ＦＥＴ３５８とを含む。ＦＥＴ３５２および抵抗Ｒａは、電源およびグランドの間に直列に接続される。ＦＥＴ３５２は、ＭＯＳＦＥＴであってよく、制御端子（ゲート）に入力される電圧に応じて主端子間（コレクタ－エミッタ間）に流す電流を調整する。抵抗Ｒａは、ＦＥＴ３５２および抵抗Ｒａの間のノードを、抵抗Ｒａに流れる電流に応じた電圧（電圧＝抵抗値Ｒａ×電流）とする。

電流ＤＡＣ３５４は、デジタルのフィードバック信号（デジタル温度信号）により指定される電流をＦＥＴ３５２から引き込んで流す。これにより、抵抗Ｒａは、ＦＥＴ３５２に流れる電流から電流ＤＡＣ３５４に流れる電流を減じた電流を流す。差動増幅器３５６は、ＦＥＴ３５２および抵抗Ｒａの間のノードの電圧とアナログ温度信号の電圧との比較結果に応じてＦＥＴ３５２の制御端子の電圧を制御する。これにより、差動増幅器３５６は、ＦＥＴ３５２および抵抗Ｒａの間のノードの電圧がアナログ温度信号の電圧と一致するようにＦＥＴ３５２に流れる電流を調整する。

本実施形態において第２ＶＣＯ３３２に入力するアナログ温度信号は、温度上昇に伴って電圧が低くなり、温度低下に伴って電圧が高くなる。電源電流発生器３５０は、デジタル温度信号の値が同じ場合、アナログ温度信号の値が高くなるほど（すなわち、アナログ温度信号により指定される温度が低くなるほど）ＦＥＴ３５２により多くの電流を流してＦＥＴ３５２および抵抗Ｒａの間のノードの電圧を上昇させる。また、電源電流発生器３５０は、アナログ温度信号の値が同じ場合、デジタル温度信号の値が高くなるほど（すなわち、デジタル温度信号により指定される温度が高くなるほど）電流ＤＡＣ３５４による電流引込量を増やしてＦＥＴ３５２に流れる電流を増やす。これにより、電源電流発生器３５０は、アナログ温度信号により指定される温度とデジタル温度信号により指定される温度との差に応じた電流、より具体的にはデジタル温度信号により指定される温度からアナログ温度信号により指定される温度を減じた差に応じた電流、をＦＥＴ３５２に流す。

複数のＦＥＴ３５８は、リングオシレータ３４０内の複数の反転論理素子にそれぞれ対応して設けられ、ＦＥＴ３５２に流れる電流に比例する電源電流を複数の反転論理素子のそれぞれに流す。これにより、電源電流発生器３５０は、デジタル温度信号が指定する温度がアナログ温度信号が指定する温度よりも高い場合に、内部クロック信号の周波数を基準となる周波数よりも過渡的に上昇させる。しかし、この周波数上昇分はＰＬＬのフィードバックによりデジタル温度信号が低下することに伴う周波数低下によって打ち消され、最終的にデジタル温度信号が指定する温度がアナログ温度信号が指定する温度に一致するように状態が収束する。逆に、デジタル温度信号が指定する温度がアナログ温度信号が指定する温度よりも低い場合に、内部クロック信号の周波数を基準となる周波数よりも過渡的に低下させる。しかし、その周波数低下分はＰＬＬのフィードバックによりデジタル温度信号が上昇することに伴う周波数上昇によって打ち消され、最終的にデジタル温度信号が指定する温度がアナログ温度信号が指定する温度に一致するように状態が収束する。

図４Ａは、出力クロック信号が１／２倍の周波数の干渉成分の影響を受ける場合の時間波形を示す。図４Ｂは、出力クロック信号が１／２倍の周波数の干渉成分の影響を受ける場合の周波数スペクトラムを示す。クロック生成装置１内の回路が出力クロック信号の周波数Ｆｏｕｔの１／２の周波数（１／２）Ｆｏｕｔで動作する場合、図４Ａに示したように、出力クロック信号の１周期毎のエッジ（図４Ａ中の立ち上がりエッジ）は、周波数（１／２）Ｆｏｕｔの干渉成分の立ち上がりエッジおよび立ち下がりエッジの影響を交互に受けて、クロック周期の長さが増減してしまう。この結果、図４Ｂに示したように、出力クロック信号は変調周波数（１／２）Ｆｏｕｔで変調されることと等価となり、周波数Ｆｏｕｔの主成分に、周波数（１／２）Ｆｏｕｔおよび周波数（３／２）Ｆｏｕｔのスプリアス成分が重畳されてしまう。同様に、出力クロック信号は、周波数Ｆｏｕｔ未満の周波数を有する干渉成分の影響によりノイズが重畳される。

図５Ａは、出力クロック信号が２倍の周波数の干渉成分の影響を受ける場合の時間波形を示す。図５Ｂは、出力クロック信号が２倍の周波数の干渉成分の影響を受ける場合の周波数スペクトラムを示す。クロック生成装置１内の回路が出力クロック信号の周波数Ｆｏｕｔの２倍の周波数２×Ｆｏｕｔで動作する場合、図５Ａに示したように、出力クロック信号の１周期毎のエッジ（図５Ａ中の立ち上がりエッジおよび立ち下がりエッジ）は、周波数２×Ｆｏｕｔの干渉成分の立ち上がりエッジの影響を受けるものの、干渉成分の周波数が変動しない限りクロック周期は変動しない。この結果、図５Ｂに示したように、出力クロック信号は、周波数２×Ｆｏｕｔの干渉成分があっても、スプリアス成分が重畳されない。同様に、出力クロック信号は、周波数Ｆｏｕｔの整数倍（正の整数倍）の周波数を有する干渉成分の影響によりノイズが重畳されない。

そこで、本実施形態に係る第２ＶＣＯ２３２は、出力クロック信号の整数倍の周波数を有するように調整されて、デジタル温度信号が温度センサからのアナログ温度信号に対応する値となったことに応じて出力クロック信号に位相ロックされる内部クロック信号を発生するように構成される。これにより、クロック生成装置１は、内部クロック信号がスプリアス成分を出力クロック信号に対して重畳させないようにして、出力クロック信号に重畳するノイズを低減することができる。

また、本実施形態に係るクロック生成装置１は、第１ＶＣＯ１２０からのクロック信号をクロック生成装置１の出力クロック信号として外部に出力し、第２ＶＣＯ２３２からのクロック信号をクロック生成装置１内部のみで使用する。ここで、ＭＥＭＳ振動子のＱ値（品質係数）は、例えば数万程度であるのに対し、ＩＣ内蔵のＰＬＬによるＶＣＯのＱ値は例えばノイズ性能が良いとされるＬＣタンク型発振器構成とした場合でも１０程度であり、ＩＣ内蔵のＶＣＯは、ＭＥＭＳ振動子等を用いるＶＣＯよりも遥かにノイズ性能が悪い。そこで、第１ＶＣＯ１２０として水晶振動子またはＭＥＭＳ振動子等の振動子１０５を用いて発振する発振器を用い、第２ＶＣＯ２３２としてＰＬＬを用いて発振する発振器を用いるようにした場合には、クロック生成装置１は、ノイズが小さい第１ＶＣＯ１２０からのクロック信号を出力クロック信号として出力することができる。

図６は、本実施形態に係る位相比較器６３４の構成を示す。クロック生成装置１は、ＴＡＤＣ１３０内の回路として、あるいはＴＡＤＣ２３０内の位相比較器２３４として、位相比較器６３４を用いてよい。位相比較器６３４は、複数のフリップフロップ（ＦＦ）と、バイナリ変換器６４０とを含む。

複数のＦＦ（図中ＦＦ５～０）は、多相内部クロック信号ＶＣＫ［５：０］を出力クロック信号のタイミング（例えは立ち上がりエッジ）でそれぞれサンプリングする。そして、複数のＦＦは、多相内部クロック信号ＶＣＫ［５：０］をサンプリングした値Ｑ［５：０］を出力する。本実施形態においては、位相比較器６３４は６個のＦＦを含むが、ＦＦの数は２以上の任意の数でよい。バイナリ変換器６４０は、複数のＦＦに接続され、値Ｑ［５：０］を位相差信号ＴＤＣ［３：０］に変換する。

図７は、位相比較器６３４の動作波形例を示す。位相比較器６３４は、それぞれが出力クロック信号と同じ周波数を有するように調整された、予め定められた位相差分ずつ位相がずれた多相内部クロック信号ＶＣＫ［５：０］を入力する。複数のＦＦは、多相内部クロック信号ＶＣＫ［５：０］を出力クロック信号（ＸＯＣＬＫ）のタイミングでサンプリングする。本図の例においては、複数のＦＦは、出力クロック信号の１番目の立ち上がりエッジでＱ［５：０］＝６'ｂ００１１１０、２番目の立ち上がりエッジでＱ［５：０］＝６'ｂ０００１１１、３番目の立ち上がりエッジでＱ［５：０］＝６'ｂ１０００１１、４番目の立ち上がりエッジでＱ［５：０］＝６'ｂ１１０００１をサンプリングする。なお、６'ｂＸＸＸＸＸＸは、２進数６ビットで「ＸＸＸＸＸＸ」の値を示す。

バイナリ変換器６４０は、値Ｑ［５：０］を、位相差を示す位相差信号ＴＤＣ［３：０］に変換する。本図の例において、バイナリ変換器６４０は、Ｑ［５：０］の各桁の値を上位ビットから見て、値が０から１に変化している桁の位置に応じて出力ＴＤＣ［３：０］の値を決定する。ただし、バイナリ変換器６４０は、Ｑ［５：０］のビットは循環するものとみなし、Ｑ［０］はＱ［５］の上位桁とみなして値が０から１に変化している桁を特定する。Ｑ［５：０］＝６'ｂ００１１１０の場合にＴＤＣ［３：０］を４'ｂ００１１として出力クロック信号ＸＯＣＬＫが内部クロック信号ＶＣＯＣＬＫよりも＋１．５ステップ先行していること（すなわち内部クロック信号ＶＣＯＣＬＫを＋１．５ステップ早めるべきこと）を示す。バイナリ変換器６４０は、Ｑ［５：０］＝６'ｂ０００１１１の場合にＴＤＣ［３：０］を４'ｂ０００１として出力クロック信号ＸＯＣＬＫが内部クロック信号ＶＣＯＣＬＫよりも＋０．５ステップ先行していることを示す。バイナリ変換器６４０は、Ｑ［５：０］＝６'ｂ１０００１１の場合にＴＤＣ［３：０］を４'ｂ１１１１として出力クロック信号ＸＯＣＬＫが内部クロック信号ＶＣＯＣＬＫよりも－０．５ステップ先行している（０．５ステップ遅い）ことを示す。バイナリ変換器６４０は、Ｑ［５：０］＝６'ｂ１１０００１の場合にＴＤＣ［３：０］を４'ｂ１１０１として出力クロック信号ＸＯＣＬＫが内部クロック信号ＶＣＯＣＬＫよりも－１．５ステップ先行している（１．５ステップ遅い）ことを示す。なお、以上に示した位相差信号ＴＤＣ［３：０］は、０．５ステップを１単位とし、負の値を２の補数表現で表したものである。

位相比較器６３４は、上述のように出力クロック信号および内部クロック信号のデジタル位相比較を行って、デジタルの位相差信号ＴＤＣ［５：０］を出力する。第２ＶＣＯ２３２または第２ＶＣＯ３３２は、ループフィルタ２３６を介して位相差信号ＴＤＣ［５：０］に応じたフィードバック信号（デジタル温度信号）を受け取り、位相差信号ＴＤＣ［５：０］が正の場合に概ね高めのフィードバック信号を受けて内部クロック信号の周波数を概ね上昇させ、位相差信号ＴＤＣ［５：０］が負の場合に概ね低めのフィードバック信号を受けて内部クロック信号の周波数を概ね低下させる。これにより、ＴＡＤＣ２３０は、出力クロック信号の整数倍の周波数を有するように内部クロック信号の周波数を調整して、内部クロック信号を出力クロック信号に位相ロックさせることができる。

以上に示したように、ＴＡＤＣ１３０は、ＴＡＤＣ２３０により実現されてよく、この場合にＴＡＤＣ２３０は出力クロック信号の整数倍の周波数を有する内部クロック信号を用いて温度センサ１２５からのアナログ温度信号をデジタル温度信号に変換する。ここで、ＴＡＤＣ１３０としてアナログ温度信号の電圧を直接デジタル値に変換するＡＤ変換器を用いるとすると、出力クロック信号のノイズを低減するためには、デジタル温度信号を表現するのに十分な高分解能のＡＤ変換器を、出力クロック信号の整数倍の周波数で動作させなければならない。しかし、このような高分解能のＡＤ変換器は、高速動作をさせることが困難であり、またスプリアス発生を防止するのが難しい。例えばΔΣ変調器型のＡＤ変換器の場合には、アナログ電圧をサンプリングするスイッチドキャパシタ回路やアナログ積分器の動作速度により全体の動作速度が律速されて、出力クロック信号の整数倍の周波数での動作させることが困難となる。また、例えば逐次比較型（ＳＡＲ型）のＡＤ変換器の場合には、逐次比較によりＭビットのデジタル値を得るためにＭ回の変換動作を行うことになる。このＭ回の変換動作を周波数Ｆｏｕｔの出力クロック信号に同期して行わせると、ＡＤ変換器に周波数（１／Ｍ）Ｆｏｕｔの周波数成分が発生し、出力クロック信号にスプリアス成分が重畳してしまう。ＴＡＤＣ２３０は、ＰＬＬを用いてアナログ温度信号をデジタル温度信号に変換することにより、このような高速かつ高分解能のＡＤ変換器を使用せずに実現することが可能となる。

図８は、変形例に係る位相比較器８３４の構成を示す。クロック生成装置１は、ＴＡＤＣ１３０内の回路として、あるいはＴＡＤＣ２３０内の位相比較器２３４として、位相比較器８３４を用いてもよい。位相比較器８３４は、位相比較器６３４を含んで構成されてよく、位相比較器８３４における複数のＦＦおよびバイナリ変換器６４０は、位相比較器６３４の対応する構成部材と同様であるから説明を省略する。

位相比較器８３４は、複数のＦＦおよびバイナリ変換器６４０を含む位相比較器６３４に加えて、ロック検出回路８４２、周波数検出回路８４４、周波数比較回路８５０、および選択回路８６２を含む。ロック検出回路８４２は、バイナリ変換器６４０に接続される。ロック検出回路８４２は、判定回路の一例であり、位相比較器６３４が検出した位相差が予め定められた範囲外となったか否かを判定する。

ロック検出回路８４２は、バイナリ変換器６４０が出力する位相差信号Ｐ［３：０］（図６におけるＴＤＣ［３：０］に相当）を出力クロック信号（ＸＯＣＬＫ）のタイミングでサンプリングする。位相差信号Ｐ［３：０］は６種類の値－２．５、－１．５、－０．５、＋０．５、＋１．５、＋２．５のいずれかであり、予め定められた位相ロック状態の範囲は－１．５、－０．５、＋０．５、＋１．５であるとする。ロック検出回路８４２は、位相差信号Ｐ［３：０］が－１．５から＋１．５までの範囲内であること、あるいは、出力クロック信号の予め定められた数（２以上の数）のサイクルの間、位相差信号Ｐ［３：０］が－１．５から＋１．５までの範囲内であることに応じて、内部クロック信号（ＶＣＯＣＬＫ）が出力クロック信号に位相ロックしていると判定する。ロック検出回路８４２は、位相差信号Ｐ［３：０］が－１．５から＋１．５までの範囲外であること、あるいは、出力クロック信号の予め定められた数（２以上の数）のサイクルの間に位相差信号Ｐ［３：０］が－１．５から＋１．５までの範囲から外れたことに応じて、内部クロック信号が出力クロック信号に位相ロックしていないと判定する。

周波数検出回路８４４は、ロック検出回路８４２に接続される。周波数検出回路８４４は、カウンタ８４６およびカウンタ８４８を含み、位相比較器６３４が検出した位相差が予め定められた範囲外となったことに応じて、出力クロック信号および内部クロック信号の周波数を検出する。カウンタ８４６およびカウンタ８４８は、内部クロック信号が出力クロック信号に位相ロックしている場合（ロック検出回路８４２が出力するＬＯＣＫ信号＝ＲＥＳＥＴ信号が１の場合）には出力するカウント値が０にリセットされる。カウンタ８４６は、内部クロック信号が出力クロック信号に位相ロックしていない状態（ＬＯＣＫ信号＝ＲＥＳＥＴ信号が０）となると、内部クロック信号の周期毎にインクリメントされる。カウンタ８４８は、内部クロック信号が出力クロック信号に位相ロックしていない状態（ＬＯＣＫ信号＝ＲＥＳＥＴ信号が０）となると、出力クロック信号の周期毎にインクリメントされる。これにより、カウンタ８４６およびカウンタ８４８は、内部クロック信号および出力クロック信号の時間当たりのパルス数（すなわち周波数）を計測する。

なお、内部クロック信号が出力クロック信号の２以上の整数倍の周波数を有するように調整される場合には、カウンタ８４６は、内部クロック信号を１／整数倍に分周する分周器を介して受け取ってカウントアップしてもよい。これに代えて、周波数検出回路８４４は、カウンタ８４８が出力するカウント値に整数倍を乗じて周波数比較回路８５０へと出力してもよい。

周波数比較回路８５０は、周波数検出回路８４４に接続される。周波数比較回路８５０は、内部クロック信号の周波数と出力クロック信号の周波数（出力クロック信号の整数倍の周波数）とを比較する。周波数比較回路８５０は、比較器８５２と、増幅器８５４と、比較器８５６と、増幅器８５８と、加算器８６０とを含む。比較器８５２は、カウンタ８４６のカウント値がカウンタ８４８のカウント値よりも大きいか否か、すなわち内部クロック信号の周波数が出力クロック信号の整数倍の周波数より高いか否か、を判定する。増幅器８５４は、比較器８５２の比較結果に－２．５を乗じることにより増幅して、内部クロック信号の周波数が出力クロック信号の整数倍の周波数より高い場合に位相差信号の最小値－２．５を出力する。

比較器８５６は、カウンタ８４６のカウント値がカウンタ８４８のカウント値以下か否か、すなわち内部クロック信号の周波数が出力クロック信号の整数倍の周波数以下か否か、を判定する。増幅器８５８は、比較器８５６の比較結果に＋２．５を乗じることにより増幅して、内部クロック信号の周波数が出力クロック信号の整数倍の周波数以下の場合に位相差信号の最大値＋２．５を出力する。加算器８６０は、増幅器８５４および増幅器８５８の出力を加えて、最小値－２．５または最大値＋２．５を示す位相差信号ＦＣＯＭＰ［３：０］を出力する。この位相差信号ＦＣＯＭＰ［３：０］は、周波数を出力クロック信号の整数倍の周波数に一致させるために内部クロック信号の位相を出力クロック信号に対して相対的に変化させていく上で、内部クロック信号の位相を遅らせていく（または進めていく）大きさを示す。

選択回路８６２は、バイナリ変換器６４０および周波数比較回路８５０に接続される。選択回路８６２は、位相比較器６３４が検出した位相差が予め定められた範囲内であること（位相ロックしている状態）に応じて位相比較器６３４が検出した位相差（位相差信号Ｐ［３：０］）を選択する。また、選択回路８６２は、位相比較器６３４が検出した位相差が予め定められた範囲外となったこと（位相ロックしていない状態）に応じて出力クロック信号の整数倍の周波数と内部クロック信号の周波数との比較結果に応じて決定した位相差（位相差信号ＦＣＯＭＰ［３：０］）を選択する。選択回路８６２は、選択した位相差信号を位相差信号ＴＤＣ［３：０］として出力する。

クロック生成装置１は、位相比較器８３４を用いることにより、内部クロック信号が出力クロック信号に位相ロックされていない間は内部クロック信号および出力クロック信号の周波数を近付けるように位相差を変化させる位相差信号ＦＣＯＭＰ［３：０］を出力し、内部クロック信号が出力クロック信号に位相ロックされると内部クロック信号および出力クロック信号の位相差を低減させる位相差信号Ｐ［３：０］を出力することができる。第２ＶＣＯ２３２は、温度センサ１２５からのアナログ温度信号と、選択回路８６２が選択した位相差信号とをループフィルタ２３６を介して受け取り、受け取った位相差に応じた周波数の内部クロック信号を出力する。これにより、クロック生成装置１は、内部クロック信号の周波数と、出力クロック信号の整数倍の周波数との間に大きな差がある場合でも、内部クロック信号および出力クロック信号の周波数を調整して位相ロックさせることができる。

図９は、本実施形態に係るループフィルタ９３６の構成を示す。クロック生成装置１は、ＴＡＤＣ２３０内のループフィルタ２３６としてループフィルタ９３６を用いてよい。ループフィルタ９３６は、増幅器９４０と、遅延素子９４２と、増幅器９４４と、積分器９４６と、加算器９４８とを含む。

増幅器９４０は、位相差信号ＴＤＣ［３：０］をゲインＧ_ｐにより増幅する。遅延素子９４２は、増幅器９４０に接続される。遅延素子９４２は、増幅器９４０が出力する信号を出力クロック信号のタイミングでサンプリングする。

増幅器９４４は、位相差信号ＴＤＣ［３：０］をゲインＧ_Ｉにより増幅する。積分器９４６は、増幅器９４４に接続される。積分器９４６は、増幅器９４４が出力する信号を出力クロック信号のタイミング毎に積分する。積分器９４６は、出力クロック信号の現サイクルにおける積分値に現サイクルにおける増幅器９４４の出力値を加えて次サイクルの積分値としてよい。これに代えて、積分器９４６は、出力クロック信号の現サイクルにおける積分値に予め定められた減衰係数（１．０未満の正の係数）を乗じて減衰させてから現サイクルにおける増幅器９４４の出力値を加えて次サイクルの積分値としてよい。

加算器９４８は、遅延素子９４２および積分器９４６の出力を加算して、デジタル温度信号および第２ＶＣＯ２３２へのフィードバック信号として出力する。以上に示したループフィルタ９３６は、増幅器９４０および遅延素子９４２を含む比例パス（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｐａｔｈ）と、増幅器９４４および積分器９４６を含む積分パス（Ｉｎｔｅｇｒａｌ Ｐａｔｈ）とを有するＰＩフィードバック回路として機能する。

図１０は、変形例に係るループフィルタ１０３６の構成を示す。クロック生成装置１は、ＴＡＤＣ２３０内のループフィルタ２３６としてループフィルタ１０３６を用いてもよい。ループフィルタ１０３６は、ループフィルタ９３６と同様に増幅器９４０と、遅延素子９４２と、増幅器９４４と、積分器９４６と、加算器９４８とを含む。本図に示したように、ループフィルタ１０３６は、ループフィルタ１０３６の最終出力であるフィードバック信号をデジタル温度信号としても使用するのに代えて、ループフィルタ１０３６内の中間ノード（本図の例においては積分器９４６の出力ノード）からデジタル温度信号を出力してよい。

図１１は、本実施形態に係るデジタル温度補償回路１１３５の構成を示す。クロック生成装置１は、デジタル温度補償回路１３５としてデジタル温度補償回路１１３５を用いてよい。デジタル温度補償回路１１３５は、線形性補正回路１１４０と、多項式回路１１４２と、ΔΣ変調器１１４４とを含む。

線形性補正回路１１４０は、デジタル温度信号を線形補正する。多項式回路１１４２は、線形性補正回路１１４０に接続される。多項式回路１１４２は、線形補正されたデジタル温度信号を多項式変換した信号を出力する。ΔΣ変調器１１４４は、多項式回路１１４２が出力した信号をデルタシグマ変換して、デジタル温度補償信号として出力する。ΔΣ変調器１１４４は、一例としてＭＡＳＨ－１１１等のデルタシグマ変換器であってよい。

図１２は、本実施形態に係る線形性補正回路１２４０の構成を示す。クロック生成装置１は、デジタル温度補償回路１１３５内の線形性補正回路１１４０として、線形性補正回路１２４０を用いてよい。線形性補正回路１２４０は、出力クロック信号に同期して動作する。線形性補正回路１２４０は、複数のべき乗器１２５０と、複数の増幅器１２５２と、加算器１２５４とを含む。複数のべき乗器１２５０は、デジタル温度信号を複数の次数によりべき乗した複数のべき乗値（１乗、２乗、３乗等した値）を算出する。複数の増幅器１２５２は、デジタル温度信号の複数のべき乗値のそれぞれに対して複数のゲイン（Ｐ１、Ｐ２、Ｐ３等）のそれぞれを乗じる。加算器１２５４は、複数の増幅器１２５２の出力を加算して補正後のデジタル温度信号として出力する。

図１２に示した線形性補正回路１２４０は、デジタル温度信号を３次関数により補正することにより線形に補正されたデジタル温度信号を出力する。これに代えて、線形性補正回路１２４０は、補正関数として次数が異なるＭ次関数を用いてもよく、Ｍ次関数以外の任意の関数を補正関数として用いてもよい。なお、線形性補正回路１２４０は、調整データ記憶部１５０に記憶された調整データに含まれる１または複数の調整パラメータを、補正関数のパラメータ（例えば複数のゲインＰ_１～Ｐ_３）として用いてよい。

図１３は、本実施形態に係る多項式回路１３４２の構成を示す。クロック生成装置１は、デジタル温度補償回路１１３５内の多項式回路１１４２として、多項式回路１３４２を用いてよい。多項式回路１３４２は、出力クロック信号に同期してデジタル温度信号をデジタル温度補償信号に変換する。多項式回路１３４２は、複数のべき乗器１３５０と、複数の増幅器１３５２と、加算器１３５４とを含む。複数のべき乗器１３５０は、線形性補正回路１１４０からのデジタル温度信号を複数の次数によりべき乗した複数のべき乗値（１乗、２乗、…、Ｎ乗等した値）を算出する。複数の増幅器１３５２は、デジタル温度信号の複数のべき乗値のそれぞれに対して複数のゲイン（Ｇ_１、Ｇ_２、…、Ｇ_Ｎ等）を乗じる。加算器１３５４は、複数の増幅器１３５２の出力を加算してデジタル温度補償信号として出力する。

図１３に示した多項式回路１３４２は、デジタル温度信号をＮ次関数によってデジタル温度補償信号に変換する。多項式回路１３４２は、温度補償のための補償関数として任意の次数のＮ次関数を用いてもよく、Ｎ次関数以外の任意の関数を補償関数として用いてもよい。例えば、多項式回路１３４２は、補償関数としてＮ次スプライン関数を用いるスプライン回路に置換されてもよい。なお、多項式回路１３４２は、調整データ記憶部１５０に記憶された調整データに含まれる１または複数の調整パラメータを、補償関数のパラメータ（例えば複数のゲインＧ_１～Ｇ_Ｎ）として用いてよい。

図１４は、変形例に係る多項式回路１４４２の構成を示す。クロック生成装置１は、デジタル温度補償回路１１３５内の多項式回路１１４２として、多項式回路１３４２の代わりに多項式回路１４４２を用いてよい。多項式回路１４４２は、予め定められた温度範囲を分割した複数の温度区間のそれぞれに対応付けられた補償関数を用いてデジタル温度信号をデジタル温度補償信号に変換する。これにより、デジタル温度補償回路１１３５は、複数の温度区間のそれぞれに対応付けられた補償関数を用いて出力クロック信号の周波数を温度補償することができる。

多項式回路１４４２は、出力クロック信号に同期してデジタル温度信号をデジタル温度補償信号に変換する。多項式回路１４４２は、複数のべき乗器１３５０と、複数の増幅器１３５２と、加算器１３５４と、温度区間選択回路１４５０と、関数生成回路１４５２と、温度シフト回路１４５４とを含む。複数のべき乗器１３５０と、複数の増幅器１３５２と、加算器１３５４とは、図１３の複数のべき乗器１３５０と、複数の増幅器１３５２と、加算器１３５４と同様であるから、以下相違点を除き説明を省略する。

温度区間選択回路１４５０は、デジタル温度信号に応じて複数の温度区間の中から使用する温度区間を選択する。関数生成回路１４５２は、温度区間選択回路１４５０に接続される。関数生成回路１４５２は、温度区間選択回路１４５０によって選択された温度区間に応じたパラメータを用いた補償関数を生成する。本変形例の関数生成回路１４５２は、選択された温度区間に応じて複数の増幅器１３５２のそれぞれに設定すべきゲインを複数の増幅器１３５２のそれぞれに供給する。また、関数生成回路１４５２は、選択された温度区間に応じてデジタル温度信号をシフトすべき温度シフト量を出力する。

温度シフト回路１４５４は、関数生成回路１４５２に接続される。温度シフト回路１４５４は、デジタル温度信号を、関数生成回路１４５２から受け取る温度シフト量だけシフトする。これにより、温度シフト回路１４５４は、デジタル温度信号が示す温度値がいずれの温度区間に含まれる場合であっても、温度区間内の最小温度値が基準値（例えば０）となるようにデジタル温度信号を変換することができる。この温度シフト動作により、温度区間毎に別々のべき乗器１３５０を用意せずに済み、回路面積の増加を防ぐことができる。

多項式回路１４４２は、関数生成回路１４５２が生成した補償関数を用いて、複数のべき乗器１３５０、複数の増幅器１３５２、および加算器１３５４によりデジタル温度補償信号を生成する。多項式回路１４４２は、生成したデジタル温度補償信号をＶＤＡＣ１４０およびＬＰＦ１４５を介して第１ＶＣＯ１２０に供給することにより、第１ＶＣＯ１２０の出力クロック信号の周波数を制御する。

図１５は、多項式回路１４４２における温度区間毎の設定を示す。関数生成回路１４５２は、本設定を用いて、温度区間選択回路１４５０が選択した温度区間に対応する複数の補償ゲインおよび温度シフト量を出力する。本図の例においては、クロック生成装置１の温度補償範囲は、－４０℃～＋１０５℃である。クロック生成装置１の温度補償範囲は、温度区間１～５の５つの温度区間に分割される。

温度区間１は、－４０℃～－１１℃の範囲である。温度区間１には、温度シフト量０および各増幅器１３５２に設定する各次数の補償ゲインＧ_１１、Ｇ_１２、…、Ｇ_１Ｎが対応付けられている。

温度区間２は、－１１℃～＋１８℃の範囲である。温度区間２には、温度シフト量２９および各増幅器１３５２に設定する各次数の補償ゲインＧ_２１、Ｇ_２２、…、Ｇ_２Ｎが対応付けられている。温度区間２においては、温度シフト回路１４５４は、デジタル温度信号が示す温度から温度シフト量２９分を減じる。例えばデジタル温度信号が－４０℃で０となり温度が１℃増える毎に１ずつ増える値を取る場合、デジタル温度信号は－１１℃で２９となる。この場合において、温度シフト回路１４５４は、温度区間２においてデジタル温度信号から２９を減じることにより、温度区間２における－１１℃を０に変換する。他の温度区間においてもデジタル温度信号を同様にシフトすることにより、温度シフト回路１４５４は、全ての温度区間内の最小温度を同じ基準値（例えば０）に変換することができる。

温度区間３は、＋１８℃～＋４７℃の範囲である。温度区間３には、温度シフト量５８および各増幅器１３５２に設定する各次数の補償ゲインＧ_３１、Ｇ_３２、…、Ｇ_３Ｎが対応付けられている。

温度区間４は、＋４７℃～＋７６℃の範囲である。温度区間４には、温度シフト量８７および各増幅器１３５２に設定する各次数の補償ゲインＧ_４１、Ｇ_４２、…、Ｇ_４Ｎが対応付けられている。

温度区間５は、＋７６℃～＋１０５℃の範囲である。温度区間５には、温度シフト量１１６および各増幅器１３５２に設定する各次数の補償ゲインＧ_５１、Ｇ_５２、…、Ｇ_５Ｎが対応付けられている。

図１６は、クロック生成装置１の周波数誤差特性の一例を示す。本図に示したグラフの横軸は温度であり、縦軸は周波数誤差［ｐｐｍ］である。温度補償を行わない場合には、クロック生成装置１の周波数誤差は、クロック生成装置１の温度補償範囲（－４０℃～＋１０５℃）内で多くの極値および変曲点を有しうる。多項式回路１４４２は、温度補償範囲を複数の温度区間に分割してそれぞれの温度区間に対応付けられた補償関数を生成することにより、個々の温度区間に含まれる極値および変曲点の数を減らしてより低い次数の補償関数を用いて温度補償の精度を高めることを可能とする。

図１７は、デジタル温度補償後の周波数誤差特性の一例を示す。本図に示したグラフの横軸は温度であり、縦軸は周波数誤差［ｐｐｂ］である。図１５に示したように温度補償範囲（－４０℃～＋１０５℃）を分割した各温度区間に補償関数を割り当てることにより、多項式回路１４４２は、温度補償範囲の全域に亘って周波数誤差を低減することができる。

ここで、アナログ温度補償回路で温度補償範囲を分割して温度区間毎に温度補償を行おうとした場合には、温度区間の境界近傍で隣接温度区間の補償成分が漏出してしまい、正確な温度補償値を行うことが困難となる。クロック生成装置１は、ＴＡＤＣ１３０によりアナログからデジタルに変換したデジタル温度信号を用いて多項式回路１４４２によるデジタル処理でデジタル温度補償信号を生成することにより、温度補償範囲を分割した各温度区間に補償関数を割り当てることができる。

図１８は、変形例に係る多項式回路１８４２の構成を示す。クロック生成装置１は、デジタル温度補償回路１１３５内の多項式回路１１４２として、多項式回路１３４２および多項式回路１４４２の代わりに多項式回路１８４２を用いてよい。多項式回路１８４２は、デジタル温度信号が温度区間同士の境界部分の温度を示すことに応じて、ルックアップテーブルに格納された温度補償値を用いて第１ＶＣＯ１２０の出力クロック信号の周波数を制御する。

多項式回路１８４２は、図１４に示した多項式回路１４４２の各部材に加えてルックアップテーブル１８５０を含む。多項式回路１８４２における、多項式回路１４４２と同一の符号を付した各部材の機能および構成は多項式回路１４４２における対応する部材と同様であるから、以下相違点を除き説明を省略する。

ルックアップテーブル１８５０は、記憶領域１８５２と、補正量選択回路１８５４とを含む。記憶領域１８５２は、隣接する温度区間同士の境界部分の温度に対応付けて、その温度における周波数補正量を記憶する。記憶領域１８５２は、デジタル温度信号の複数個（例えばＬ個（Ｌ＞２））の値のそれぞれに対応付けて、周波数補正量を記憶する。

補正量選択回路１８５４は、記憶領域１８５２に接続される。補正量選択回路１８５４は、デジタル温度信号の値が記憶領域１８５２内のいずれかの温度値と一致する場合に、その温度値に対応付けられた周波数補正量（温度補償値）を出力する。補正量選択回路１８５４は、デジタル温度信号の値が記憶領域１８５２内のいずれの温度値とも一致しない場合には、周波数補正量０を出力する。

加算器１３５４は、複数の増幅器１３５２の出力と補正量選択回路１８５４が出力する周波数補正量とを加えてデジタル温度補償信号として出力する。これにより、多項式回路１８４２は、デジタル温度信号が特定の値である場合に、ルックアップテーブル１８５０に格納された温度補償値を用いて出力クロック信号の周波数を制御することができる。

なお、以上に示した多項式回路１８４２においては、ルックアップテーブル１８５０は、複数のべき乗器１３５０および複数の増幅器１３５２を用いた補償関数の値に加えるべき調整値としての温度補償値を出力する。これに代えて、多項式回路１８４２は、記憶領域１８５２に登録された特定の温度においては複数の増幅器１３５２からの出力をディセーブルまたは０とする等により補償関数をディセーブルし、ルックアップテーブル１８５０が出力する温度補償値をデジタル温度補償信号の値として出力してもよい。

また、以上に示したルックアップテーブル１８５０は、温度および周波数補正量の組を複数記憶し、デジタル温度信号が示す温度に対応する周波数補正量を出力する連想メモリとして機能する。これに代えて、ルックアップテーブル１８５０は、温度区間の境界近傍にアドレス付けされた記憶領域を有し、デジタル温度信号が示す温度がアドレスとして入力されたことに応じてそのアドレスに格納された周波数補正量を出力してもよい。

図１９は、ルックアップテーブル（ＬＵＴ）を用いたデジタル温度補償後の周波数誤差特性の一例を示す。本図に示したグラフの横軸は温度であり、縦軸は周波数誤差［ｐｐｂ］である。本図において、破線はルックアップテーブルを用いない場合の周波数誤差特性であり図１７の周波数誤差特性と同一である。実線はルックアップテーブルを更に用いる場合の周波数誤差特性を示す。多項式回路１８４２は、デジタル温度信号が温度区間同士の境界部分の温度を示す場合にルックアップテーブル１８５０に記憶した温度補償値を用いることにより、温度区間同士の境界部分における周波数温度スロープを低減して不連続性を抑え、周波数誤差を低減することができる。

図２０は、変形例に係るＴＡＤＣ２０３０の構成を示す。クロック生成装置１は、ＴＡＤＣ２３０の代わりにＴＡＤＣ２０３０を用いてもよい。ＴＡＤＣ２０３０は、ＴＡＤＣ２３０の変形例であるから、ＴＡＤＣ２３０と同様の機能および構成を有する部材についてはＴＡＤＣ２３０における符号と同一の符号を付し、以下相違点を除き説明を省略する。

ＴＡＤＣ２０３０は、ＴＡＤＣ２３０の各部材に加えてΔΣ変調器２０３８を更に含む。ΔΣ変調器２０３８は、出力クロック信号および内部クロック信号の位相差に応じた位相差信号をデルタシグマ変調して第２ＶＣＯ２３２へと出力する。

第２ＶＣＯ２３２はデジタルのフィードバック信号に対して離散的に応答するので、ΔΣ変調器２０３８を設けないＴＡＤＣ２３０においては第２ＶＣＯ２３２の離散的応答に伴う周期的動作によってデジタル温度信号の周波数スペクトラムにスプリアスのピークが生じることがある。ＴＡＤＣ２０３０においては、ループフィルタ２３６の出力をΔΣ変調器２０３８によってデルタシグマ変換することによりスプリアスを拡散し、スプリアスのピークを低減することができる。

図２１は、他の変形例に係るＴＡＤＣ２１３０の構成を示す。クロック生成装置１は、ＴＡＤＣ２３０の代わりにＴＡＤＣ２１３０を用いてもよい。ＴＡＤＣ２１３０は、ＴＡＤＣ２３０の変形例であるから、ＴＡＤＣ２３０と同様の機能および構成を有する部材についてはＴＡＤＣ２３０における符号と同一の符号を付し、以下相違点を除き説明を省略する。

ＴＡＤＣ２１３０は、ＴＡＤＣ２３０の各部材に加えてディザ印加回路２１４０を更に含む。ディザ印加回路２１４０は、出力クロック信号および内部クロック信号の位相差に応じた位相差信号にディザを印加して第２ＶＣＯ２３２へと出力する。

図２０に関連して示したように、ＴＡＤＣ２３０においてはデジタル温度信号の周波数スペクトラムにスプリアスのピークが生じることがある。ＴＡＤＣ２１３０においては、ディザ印加回路２１４０が、ループフィルタ２３６によりフィルタリングされた位相差信号に擬似ランダムパターンを有するディザを印加する。ディザ印加回路２１４０は、一例としてフィボナッチＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）等の、線形帰還シフトレジスタを用いた回路であってよい。ＴＡＤＣ２１３０においては、ループフィルタ２３６の出力にディザを印加することによりデジタル温度信号に生じるスプリアスを拡散し、スプリアスのピークを低減することができる。

図２２は、更に他の変形例に係るＴＡＤＣ２１８０の構成を示す。クロック生成装置１は、ＴＡＤＣ２３０の代わりにＴＡＤＣ２１８０を用いてもよい。ＴＡＤＣ２１８０は、ＴＡＤＣ２３０、ＴＡＤＣ２０３０、およびＴＡＤＣ２１３０の変形例であるから、ＴＡＤＣ２３０、ＴＡＤＣ２０３０、およびＴＡＤＣ２１３０と同様の機能および構成を有する部材についてはＴＡＤＣ２３０、ＴＡＤＣ２０３０、およびＴＡＤＣ２１３０における符号と同一の符号を付し、以下相違点を除き説明を省略する。

ＴＡＤＣ２１８０は、ＴＡＤＣ２３０の各部材に加えて、図２０に示したΔΣ変調器２０３８と、図２１に示したディザ印加回路２１４０との両方を含む。図２０に関連して示したように、ΔΣ変調器２０３８は、デジタル温度信号のスプリアスピークを抑えることができる。しかし、ΔΣ変調器２０３８の出力は、ΔΣ変調器２０３８による量子化のための周期的な動作に伴う裾野が広いアイドルトーンを有することがある。ＴＡＤＣ２１８０は、ΔΣ変調器２０３８に加えて更にディザ印加回路２１４０を含むことにより、ΔΣ変調器２０３８によって生じるアイドルトーンを拡散して、アイドルトーンによるスプリアスのピークを抑えることができる。

図２３は、本実施形態に係る調整装置２３１０の構成をクロック生成装置２３０１および温度制御装置２３０５と共に示す。クロック生成装置２３０１は、図１から図２２までに示したいずれかのクロック生成装置１であってよく、他のクロック生成装置であってもよい。本実施形態においては、説明の便宜上、クロック生成装置２３０１がクロック生成装置１である場合を例に説明する。クロック生成装置２３０１は、予め定められた温度範囲を分割した複数の温度区間のそれぞれに対応付けられた補償関数を用いて出力クロック信号の周波数を温度補償する機能を有してよい。クロック生成装置２３０１は、調整可能な１または複数の部品を有してよく、調整対象とする対象部品を調整するための調整モードを有してよい。

温度制御装置２３０５は、クロック生成装置２３０１の調整作業中にクロック生成装置２３０１の温度を制御する。温度制御装置２３０５は、クロック生成装置２３０１を目標温度に設定するための加熱器および冷却器等を有してよい。

調整装置２３１０は、クロック生成装置２３０１の工場出荷前または工場出荷後の点検時等においてクロック生成装置２３０１に接続され、クロック生成装置２３０１を調整する。調整装置２３１０は、コンピュータにクロック生成装置２３０１および温度制御装置２３０５に接続する入出力インターフェースを付加することにより実現されてよい。このようなコンピュータは、クロック生成装置２３０１を調整するための調整プログラムを実行することにより調整装置２３１０として機能する。調整装置２３１０は、条件設定部２３２０と、測定部２３４０と、調整データ決定部２３６０と、調整データ設定部２３８０とを備える。

条件設定部２３２０は、クロック生成装置２３０１を調整する調整条件（温度、調整モード、調整に使用する信号）を設定する。条件設定部２３２０は、温度設定部２３２５と、モード設定部２３３０と、信号供給部２３３５とを有する。温度設定部２３２５は、クロック生成装置２３０１の目標温度を温度制御装置２３０５に設定することにより、クロック生成装置２３０１の温度を目標温度にする。

モード設定部２３３０は、クロック生成装置２３０１内における調整対象の部品を調整するための調整モードをクロック生成装置２３０１に設定する。信号供給部２３３５は、クロック生成装置２３０１の調整に用いる信号をクロック生成装置２３０１に供給する。

測定部２３４０は、条件設定部２３２０が設定した調整条件においてクロック生成装置２３０１の動作状態を測定する。測定部２３４０は、デジタル入力部２３４５と、周波数測定部２３５０と、電圧測定部２３５５とを有する。デジタル入力部２３４５は、調整モードにおいてクロック生成装置２３０１内の回路が出力するデジタル値（デジタル温度信号等）を入力する。

周波数測定部２３５０は、クロック生成装置２３０１が出力するクロック信号（出力クロック信号、調整モードにおいて出力される内部クロック信号等）の周波数を測定する。周波数測定部２３５０は、クロック生成装置２３０１が単位時間（１秒、１０秒等）内に出力するクロックパルスの数を測定することにより、クロック信号の周波数を測定してよい。これに代えて、周波数測定部２３５０は、クロック生成装置２３０１が出力するクロックの位相にロックするＰＬＬを備え、そのＰＬＬ制御信号から周波数換算値を算出してよい。電圧測定部２３５５は、クロック生成装置２３０１が調整モードにおいて出力する電圧（ＶＤＡＣ１４０の出力電圧等）を測定する。

調整データ決定部２３６０は、条件設定部２３２０が設定した調整条件および測定部２３４０による測定結果に基づいて、クロック生成装置２３０１を調整するための調整データを決定する。調整データ決定部２３６０は、線形性調整部２３６５と、補償関数決定部２３７０とを有する。

線形性調整部２３６５は、調整対象回路の入出力特性の線形性を調整するための調整データを決定する。補償関数決定部２３７０は、クロック生成装置２３０１の出力クロック信号の周波数を温度補償するための補償関数を決定する。

調整データ設定部２３８０は、調整データ決定部２３６０が決定した調整データをクロック生成装置２３０１に設定する。調整データ設定部２３８０は、線形性設定部２３８５と、補償関数設定部２３９０とを有する。

線形性設定部２３８５は、線形性調整部２３６５による線形性調整により決定された調整データをクロック生成装置２３０１に設定する。補償関数設定部２３９０は、補償関数決定部２３７０により決定された温度補償用の調整データをクロック生成装置２３０１に設定する。

図２４は、本実施形態に係る調整装置２３１０によるクロック生成装置２３０１の調整フローを示す。Ｓ２４００（ステップ２４００）において、調整装置２３１０は、クロック生成装置２３０１内の第２ＶＣＯ３３２が有する電流ＤＡＣ３５４等の電流ＤＡＣの線形性を調整する。

Ｓ２４１０において、調整装置２３１０は、クロック生成装置２３０１内のデジタル温度補償回路１１３５が有する線形性補正回路１１４０等の線形性補正回路の線形性を調整する。Ｓ２４２０において、調整装置２３１０は、クロック生成装置２３０１内のＶＤＡＣ１４０等のＶＤＡＣの線形性を調整する。Ｓ２４３０において、調整装置２３１０は、クロック生成装置２３０１内の多項式回路１３４２、多項式回路１４４２、または多項式回路１８４２等の補償関数を調整する。

図２５は、本実施形態に係る調整装置２３１０によるクロック生成装置２３０１の電流ＤＡＣ調整フローを示す。本図に示した電流ＤＡＣ調整フローは、図２４のＳ２４００において実行されてよい。調整装置２３１０は、本図に示した電流ＤＡＣ調整フローにおいて、クロック生成装置２３０１内の第２ＶＣＯ３３２が有する電流ＤＡＣ３５４等の、第２ＶＣＯ２３２内の電流ＤＡＣを調整する。以下、調整装置２３１０が電流ＤＡＣ３５４を調整する場合について例示する。なお、本図に示した電流ＤＡＣ調整フローは、電流ＤＡＣ３５４が、Ｉビットのデジタル温度信号の各ビットｉ（ｉ＝０，１，…，Ｉ－１）毎に、２^ｉに重み付けされた電流を流す構成をとる場合について例示する。

Ｓ２５００において、調整装置２３１０内のモード設定部２３３０は、クロック生成装置２３０１を電流ＤＡＣ調整モードに設定する。クロック生成装置２３０１は、電流ＤＡＣ調整モードにおいて、調整装置２３１０からの指示に応じて電流ＤＡＣ３５４の調整パラメータの読み出しおよび書き込みを可能とする。クロック生成装置２３０１は、電流ＤＡＣ調整モードにおいて、位相比較器２３４からの位相差信号に応じたデジタル温度信号（またはフィードバック信号）に代えて、信号供給部２３３５がクロック生成装置２３０１へと入力するデジタル温度信号（またはフィードバック信号）を第２ＶＣＯ３３２内の電流ＤＡＣ３５４に入力するように設定される。また、クロック生成装置２３０１は、電流ＤＡＣ調整モードにおいて、第２ＶＣＯ３３２が出力する内部クロック信号をクロック生成装置２３０１の外部へと出力するように設定される。

また、クロック生成装置２３０１は、電流ＤＡＣ調整モードにおいて、アナログ温度信号を強制的に固定値（例えば１Ｖ）とするように設定されてよい。これに代えて、調整装置２３１０内の温度設定部２３２５は、クロック生成装置２３０１の温度を予め定められた固定温度とすることを温度制御装置２３０５に指示してもよい。

Ｓ２５１０において、信号供給部２３３５は、最小値（例えば０）および最大値（例えば最大コード値Ｈ＝２^Ｉ－１）のデジタル温度信号をクロック生成装置２３０１へと入力する。周波数測定部２３５０は、デジタル温度信号が最小の場合における内部クロック信号の周波数Ｆ_０およびデジタル温度信号が最大の場合における内部クロック信号の周波数Ｆ_Ｈを測定する。

調整装置２３１０は、デジタル温度信号のビット毎にＳ２５２０～Ｓ２５５０の間の処理を繰り返す。例えば、調整装置２３１０は、デジタル温度信号の最下位ビットから最上位ビットまでの各ビットｉについて、Ｓ２５２０からＳ２５５０の間の処理を繰り返す。

信号供給部２３３５は、デジタル温度信号の対象ビットｉを変化させ、周波数測定部２３５０は対象ビットｉを変化させた場合の内部クロック信号の周波数変化量ΔＦを測定する。例えばデジタル温度信号が１０ビットであり、対象ビットが第２ビット（ｉ＝２）であるとすると、信号供給部２３３５は、デジタル温度信号を１０'ｂ００００００００００および１０'ｂ０００００００１００に設定し、周波数測定部２３５０は、デジタル温度信号が１０'ｂ００００００００００の場合の内部クロック信号の周波数と、デジタル温度信号が１０'ｂ０００００００１００の場合の内部クロック信号の周波数とを測定してこれらの差を周波数変化量ΔＦとする。なお、対象ビットｉ以外の残りの複数のビットは、対象ビットｉが０の場合および１の場合の周波数の測定において同一パターンであればよく、必ずしも全て０または全て１でなくてもよい。

Ｓ２５４０において、線形性調整部２３６５は、周波数変化量ΔＦが対象ビットｉの重みに最も近くなるように電流ＤＡＣ３５４の対象ビットｉについての調整パラメータを決定する。対象ビットｉによる周波数変化量ΔＦの理想値ΔＦ_{ｉｄｅａｌ}は（Ｆ_Ｈ－Ｆ_０）×（２^ｉ／２^Ｉ）であるから、線形性調整部２３６５は、対象ビットｉの現在の重みをΔＦ_{ｉｄｅａｌ}／ΔＦ倍した調整パラメータを算出する等により、周波数変化量ΔＦを理想値ΔＦ_{ｉｄｅａｌ}に近付けるように対象ビットｋの重みの調整パラメータを決定する。

調整装置２３１０は、デジタル温度信号の全てのビットについての処理が終了するまで、Ｓ２５２０～Ｓ２５５０の間の処理を繰り返す。繰り返し処理の終了後、線形性設定部２３８５は、Ｓ２５６０において、各ビットの重みの調整パラメータを含む調整データを調整データ記憶部１５０に書き込むことにより、クロック生成装置２３０１に設定する。

なお、対象ビットｉ毎の調整パラメータの決定方法は、他の様々は方法を採用しうる。例えば、信号供給部２３３５は、対象ビットｉのみが１であり他のビットが０であるデジタル温度信号（例えば１０'ｂ０００００００１００）と、この値から１を減じたデジタル温度信号（例えば１０'ｂ００００００００１１）とをクロック生成装置２３０１に入力したときの周波数変化量ΔＦが、デジタル温度信号が１変化したときの理想の周波数変化量となるように、対象ビットｉの重みを調整してよい。

図２６は、デジタル温度信号の線形性の一例を示す。本図の横軸は温度センサ１２５からのアナログ温度信号が示す温度、縦軸はデジタル温度信号の平均コード値である。「ＤＣ－ＶＣＯの素子ばらつき有り」と示した実線のグラフは、第２ＶＣＯ３３２内の電流ＤＡＣ３５４の各ビットの重みにばらつきがあり、温度に対するデジタル温度信号の線形性が低い状態を示す。

温度に対するデジタル温度信号の線形性が低い場合には、デジタル温度信号は温度の１次関数で表すことができず、温度の２次以上の成分を含むこととなる。この場合、多項式回路１３４２、多項式回路１４４２、多項式回路１８４２、またはその他の多項式回路１１４２がＮ次多項式を用いてデジタル温度補償信号を算出すると、デジタル温度補償信号には温度のＮ＋１次以上の高次成分が混入してしまい、デジタル温度補償信号による温度補償に周波数誤差を生じさせてしまう。

本図の「ＤＣ－ＶＣＯの素子ばらつき無し」と示した破線のグラフは、第２ＶＣＯ３３２内の電流ＤＡＣ３５４の各ビットの重みを調整した結果、デジタル温度信号が温度に対して高い線形性を有する状態を示す。調整装置２３１０は、電流ＤＡＣ３５４の各調整パラメータを調整することにより、デジタル温度補償信号にＮ＋１次以上の高次成分が混入することに伴う周波数誤差の発生を低減することができる。

図２７は、本実施形態に係る調整装置２３１０によるクロック生成装置２３０１の線形性補正回路調整フローを示す。本図に示した線形性補正回路調整フローは、図２４のＳ２４１０において実行されてよい。図２５に示した電流ＤＡＣ調整フローによる調整においては、デジタル温度信号に対する内部クロック信号の周波数の線形性を調整する。これに対し、本図の線形性補正回路調整フローは、温度に対するデジタル温度信号の線形性を調整する。本図に示した線形性補正回路調整フローにおいて、調整装置２３１０は、クロック生成装置２３０１内の線形性補正回路１２４０等の、デジタル温度補償回路１１３５が有する線形性補正回路１１４０を調整する。以下、調整装置２３１０が線形性補正回路１２４０を調整する場合について例示する。

Ｓ２７００において、調整装置２３１０内のモード設定部２３３０は、クロック生成装置２３０１を線形性補正回路調整モードに設定する。クロック生成装置２３０１は、線形性補正回路調整モードにおいて、調整装置２３１０からの指示に応じて線形性補正回路１２４０の調整パラメータの読み出しおよび書き込みを可能とする。クロック生成装置２３０１は、線形性補正回路調整モードにおいて、ＴＡＤＣ２３０が出力するデジタル温度信号をクロック生成装置２３０１の外部へと出力するように設定される。

Ｓ２７１０において、温度設定部２３２５は、温度制御装置２３０５を制御して、クロック生成装置２３０１の実温度を温度補償範囲内の様々な温度に設定する。デジタル入力部２３４５は、クロック生成装置２３０１内の線形性補正回路１２４０が各実温度において出力するデジタル温度信号をクロック生成装置２３０１から取得する。

Ｓ２７２０において、線形性調整部２３６５は、各実温度におけるデジタル温度信号の値を用いて、デジタル温度信号を線形補正するための線形性補正回路１２４０の各調整パラメータを算出する。例えば、線形性調整部２３６５は、最小二乗法等を用いて、ＴＡＤＣ２３０が出力したデジタル温度信号の各値を、対応する実温度を示す値に変換する近似曲線（補正関数が３次多項式の場合には３次関数の近似関数）を算出して、近似曲線における各次元のゲインＰ_１、Ｐ_２、Ｐ_３等を調整パラメータとしてよい。Ｓ２７３０において、線形性設定部２３８５は、算出した各調整パラメータを含む調整データを調整データ記憶部１５０に書き込むことにより、クロック生成装置２３０１内の線形性補正回路１２４０に設定する。

図２８Ａは、デジタル温度信号の周波数誤差特性の一例を示す。図２８Ｂは、線形性補正回路１１４０の線形性補正後のデジタル温度信号の周波数誤差特性の一例を示す。これらの図の横軸は温度センサ１２５からのアナログ温度信号が示す温度、縦軸はアナログ温度信号が示す温度に対するデジタル温度信号（平均）の誤差である。

図２６に関して説明したように、温度に対してデジタル温度信号が線形性を有しない場合には、デジタル温度補償信号には温度のＮ＋１次以上の高次成分が混入してしまい、デジタル温度補償信号による温度補償に周波数誤差が生じてしまう。調整装置２３１０は、線形性補正回路１１４０を調整することにより、温度に対するデジタル温度信号の線形性を高め、温度補償後の出力クロック信号の周波数誤差を低減することができる。なお、クロック生成装置１および調整装置２３１０は、図２５および図２７のいずれか一方の調整のみが可能であってもよい。

図２９は、本実施形態に係る調整装置２３１０によるクロック生成装置２３０１のＶＤＡＣ調整フローを示す。本図に示したＶＤＡＣ調整フローは、図２４のＳ２４２０において実行されてよい。調整装置２３１０は、本図に示したＶＤＡＣ調整フローにおいて、クロック生成装置２３０１内のＶＤＡＣ１４０等の電圧ＤＡＣを調整する。以下、調整装置２３１０がＶＤＡＣ１４０を調整する場合について例示する。なお、本図に示したＶＤＡＣ調整フローは、ＶＤＡＣ１４０が、Ｐビットのデジタル温度補償信号の各ビットｐ（ｐ＝０，１，…，Ｐ－１）毎に、２^ｐに重み付けされた電圧を出力する構成をとる場合について例示する。

Ｓ２９００において、調整装置２３１０内のモード設定部２３３０は、クロック生成装置２３０１をＶＤＡＣ調整モードに設定する。クロック生成装置２３０１は、ＶＤＡＣ調整モードにおいて、調整装置２３１０からの指示に応じてＶＤＡＣ１４０の調整パラメータの読み出しおよび書き込みを可能とする。クロック生成装置２３０１は、ＶＤＡＣ調整モードにおいて、デジタル温度補償回路１３５からのデジタル温度補償信号に代えて、信号供給部２３３５がクロック生成装置２３０１へと入力するデジタル温度補償信号をＶＤＡＣ１４０に入力するように設定される。また、クロック生成装置２３０１は、ＶＤＡＣ調整モードにおいて、ＶＤＡＣ１４０が出力するアナログ温度補償信号をクロック生成装置２３０１の外部へと出力するように設定される。また、クロック生成装置２３０１は、ＶＤＡＣ調整モードにおいて、アナログ温度補償回路１６０およびＬＰＦ１４５の接続を遮断してもよい。

Ｓ２９１０において、信号供給部２３３５は、最小値（例えば０）および最大値（例えば最大コード値Ｑ＝２^Ｐ－１）のデジタル温度補償信号をクロック生成装置２３０１へと入力する。電圧測定部２３５５は、デジタル温度補償信号が最小値である場合にＶＤＡＣ１４０が出力するアナログ温度補償信号の電圧Ｖ_０と、デジタル温度補償信号が最大値である場合にＶＤＡＣ１４０が出力するアナログ温度補償信号の電圧Ｖ_Ｑとを測定する。

調整装置２３１０は、デジタル温度補償信号のビット毎にＳ２９２０～Ｓ２９５０の間の処理を繰り返す。例えば、調整装置２３１０は、デジタル温度補償信号の最下位ビットから最上位ビットまでの各ビットｐについて、Ｓ２９２０からＳ２９５０の間の処理を繰り返す。

Ｓ２９３０において、電圧測定部２３５５は、デジタル温度補償信号の対象ビットｐを変化させた場合のデジタル温度補償信号の電圧変化量ΔＶを測定する。例えばデジタル温度信号が５ビットであり、対象ビットが第２ビット（ｐ＝２）であるとすると、信号供給部２３３５は、デジタル温度補償信号を５'ｂ０００００および５'ｂ００１００に設定し、電圧測定部２３５５は、デジタル温度補償信号が５'ｂ０００００の場合のアナログ温度補償信号の電圧と、デジタル温度補償信号が５'ｂ００１００の場合のアナログ温度補償信号の電圧とを測定してこれらの差を電圧変化量ΔＶとする。なお、対象ビットｐ以外の残りの複数のビットは、対象ビットｐが０の場合および１の場合の周波数の測定において同一パターンであればよく、必ずしも全て０または全て１でなくてもよい。

Ｓ２９４０において、線形性調整部２３６５は、電圧変化量ΔＶが対象ビットｐの重みに最も近くなるように電流ＤＡＣ３５４の対象ビットｐについての調整パラメータを決定する。対象ビットｐの電圧変化量ΔＶの理想値ΔＶ_{ｉｄｅａｌ}は（Ｖ_Ｑ－Ｖ_０）×（２^ｐ／２^Ｐ）であるから、線形性調整部２３６５は、対象ビットｐの現在の重みをΔＶ_{ｉｄｅａｌ}／ΔＶ倍した調整パラメータを算出する等により、電圧変化量ΔＶを理想値ΔＶ_{ｉｄｅａｌ}に近付けるように対象ビットｐの重みの調整パラメータを決定する。

調整装置２３１０は、デジタル温度補償信号の全てのビットについての処理が終了するまで、Ｓ２９２０～Ｓ２９５０の間の処理を繰り返す。繰り返し処理の終了後、線形性設定部２３８５は、Ｓ２９６０において、各ビットの重みの調整パラメータを含む調整データを調整データ記憶部１５０に書き込むことにより、クロック生成装置２３０１に設定する。

調整装置２３１０は、ＶＤＡＣ１４０等の電圧ＤＡＣの線形性を調整することにより、デジタル温度補償回路１３５が出力するデジタル温度補償信号に応じて第１ＶＣＯ１２０に供給される制御電圧の誤差を低減することができる。これにより、調整装置２３１０は、温度補償後の出力クロック信号の周波数誤差を低減することができる。

図３０は、本実施形態に係る調整装置２３１０によるクロック生成装置２３０１の補償関数調整フローを示す。本図に示した補償関数調整フローは、図２４のＳ２４３０において実行されてよい。

Ｓ３０００において、調整装置２３１０内のモード設定部２３３０は、クロック生成装置２３０１を補償関数調整モードに設定する。クロック生成装置２３０１は、補償関数調整モードにおいて、調整装置２３１０からの指示に応じて補償関数に関する調整パラメータの読み出しおよび書き込みを可能としてよい。

Ｓ３０１０において、温度設定部２３２５は、温度制御装置２３０５を制御して、クロック生成装置２３０１の実温度を温度補償範囲内の様々な温度に設定する。周波数測定部２３５０は、各実温度においてクロック生成装置２３０１が出力する出力クロック信号の周波数を測定する。

Ｓ３０２０において、補償関数決定部２３７０は、各実温度における出力クロック信号の周波数の誤差（温度に依存しない目標周波数との差）を補償するためのデジタル温度補償信号の値（補償値）を算出する。補償関数決定部２３７０は、デジタル温度補償信号が単位量（例えば＋１）増加する毎の出力クロック信号の周波数増分（設計値または測定値）を予め記憶しておき、各実温度における周波数誤差を補償するためにデジタル温度補償信号を増減すべき量を決定してよい。これに代えて、補償関数決定部２３７０は、各実温度において出力クロック信号の周波数が目標周波数になるようにデジタル温度補償信号に加えるオフセット値を調整し、このオフセット値を各実温度においてデジタル温度補償信号に加えるべき量として決定してよい。これにより、補償関数決定部２３７０は、各実温度におけるデジタル温度補償信号の理想値を得ることができる。

調整装置２３１０は、温度区間毎にＳ３０３０～Ｓ３０５０の間の処理を繰り返す。Ｓ３０４０において、補償関数決定部２３７０は、複数の温度区間のそれぞれに対して補償関数を決定する。各温度区間について、補償関数決定部２３７０は、最小二乗法等を用いて、各実温度を示すデジタル温度信号を、各実温度におけるデジタル温度補償信号の理想値になるべく近い値に変換する近似曲線（補償関数が５次多項式の場合には５次関数の近似関数）を算出して、近似曲線における各次元のゲインＧ_１、Ｇ_２、…、Ｇ_Ｎ等を補償関数の調整パラメータとしてよい。

全温度区間についてＳ３０３０～Ｓ３０５０の間の処理を終了すると、補償関数決定部２３７０は、Ｓ３０６０において、温度区間同士の境界部分の温度についてルックアップテーブル１８５０による補正の対象温度および周波数補正量を含む調整パラメータを決定する。補償関数決定部２３７０は、温度区間同士の境界から予め定められた温度範囲内（例えば±２℃）において、補償関数によるデジタル温度補償信号の値が理想値から閾値以上誤差があるポイントを、ルックアップテーブル１８５０による補正対象としてよい。Ｓ３０７０において、補償関数設定部２３９０は、複数の温度区間のそれぞれに対応する補償関数と、ルックアップテーブル１８５０に設定すべき各設定パラメータとを含む調整データを調整データ記憶部１５０に書き込むことにより、クロック生成装置２３０１に設定する。

図３１は、デジタル温度補償後の周波数誤差特性の一例を示す。本図の横軸は温度、縦軸は出力クロック信号の周波数誤差［ｐｐｂ］である。本図の周波数誤差特性は、図１５に示した５つの温度区間のそれぞれについて、その温度区間におけるデジタル温度補償信号の理想値を用いて生成した補償関数を用いた場合の出力クロック信号の周波数誤差を示す。

図３２Ａは、デジタル温度補償後の周波数温度スロープの一例を示す。本図の横軸は温度、縦軸は出力クロック信号の周波数温度スロープである。本図に示した周波数温度スロープは、図３１において温度が隣接する２点間の傾き（温度１℃当たりの周波数誤差の変化量）を示すものであり、図３１の周波数誤差特性の微分に相当する。図３２Ａに示したように、各温度区間について、その温度区間内のデジタル温度補償信号の理想値を用いて補償関数を生成すると、隣接する温度区間の補償関数が不連続となる結果、温度区間の境界部分で周波数温度スロープの絶対値が大きくなることがある。周波数温度スロープは、環境温度が急に変化した場合の周波数変化量を示すものであり、低くすることが望まれる。

図３２Ｂは、各区間をオーバーラップさせて補償関数を決定した場合における、デジタル温度補償後の周波数温度スロープの一例を示す。本図の横軸は温度、縦軸は出力クロック信号の周波数温度スロープである。

本図の例においては、補償関数決定部２３７０は、複数の温度区間のそれぞれに対して、隣接する温度区間との間で一部がオーバーラップするように定めた区間を用いて補償関数を決定する。具体的には、本図の例においては、補償関数決定部２３７０は、各温度区間について、温度区間の境界を±２℃拡張（温度区間の下限を－２℃拡張、温度区間の上限を＋２℃拡張）し、拡張した区間に含まれるデジタル温度補償信号の理想値を用いて補償関数を生成する。補償関数決定部２３７０は、例えば＋１８℃～＋４７℃の温度区間３について、＋１６℃～＋４９℃の区間に含まれるデジタル温度信号の理想値を用いて、＋１６℃～＋４９℃の範囲の補償関数を生成し、生成した補償関数を＋１８℃～＋４７℃の温度範囲で用いるようにする。

調整装置２３１０は、各温度区間に対して、隣接する温度区間との間で一部がオーバーラップする区間を用いて補償関数を決定することにより、図３２Ｂに示したように、温度区間の境界で周波数温度スロープの絶対値を小さくすることができる。これにより、調整装置２３１０は、温度区間の境界で出力クロック信号の周波数誤差特性に生じる不連続性を抑えることができる。

本発明の様々な実施形態は、フローチャートおよびブロック図を参照して記載されてよく、ここにおいてブロックは、（１）操作が実行されるプロセスの段階または（２）操作を実行する役割を持つ装置のセクションを表わしてよい。特定の段階およびセクションが、専用回路、コンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、および／またはコンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。専用回路は、デジタルおよび／またはアナログハードウェア回路を含んでよく、集積回路（ＩＣ）および／またはディスクリート回路を含んでよい。プログラマブル回路は、論理ＡＮＤ、論理ＯＲ、論理ＸＯＲ、論理ＮＡＮＤ、論理ＮＯＲ、および他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックアレイ（ＰＬＡ）等のようなメモリ要素等を含む、再構成可能なハードウェア回路を含んでよい。

コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよく、その結果、そこに格納される命令を有するコンピュータ可読媒体は、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー（登録商標）ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭまたはフラッシュメモリ）、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、コンパクトディスクリードオンリメモリ（ＣＤ-ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（登録商標）ディスク、メモリスティック、集積回路カード等が含まれてよい。

コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはＳｍａｌｌｔａｌｋ（登録商標）、ＪＡＶＡ（登録商標）、Ｃ＋＋等のようなオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語のような従来の手続型プログラミング言語を含む、１または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかを含んでよい。

コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のコンピュータ等のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク（ＬＡＮ）、インターネット等のようなワイドエリアネットワーク（ＷＡＮ）を介して提供され、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。

図３３は、本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ２２００の例を示す。コンピュータ２２００にインストールされたプログラムは、コンピュータ２２００に、本発明の実施形態に係る装置に関連付けられる操作または当該装置の１または複数のセクションとして機能させることができ、または当該操作または当該１または複数のセクションを実行させることができ、および／またはコンピュータ２２００に、本発明の実施形態に係るプロセスまたは当該プロセスの段階を実行させることができる。そのようなプログラムは、コンピュータ２２００に、本明細書に記載のフローチャートおよびブロック図のブロックのうちのいくつかまたはすべてに関連付けられた特定の操作を実行させるべく、ＣＰＵ２２１２によって実行されてよい。

本実施形態によるコンピュータ２２００は、ＣＰＵ２２１２、ＲＡＭ２２１４、グラフィックコントローラ２２１６、およびディスプレイデバイス２２１８を含み、それらはホストコントローラ２２１０によって相互に接続されている。コンピュータ２２００はまた、通信インターフェイス２２２２、ハードディスクドライブ２２２４、ＤＶＤ－ＲＯＭドライブ２２２６、およびＩＣカードドライブのような入／出力ユニットを含み、それらは入／出力コントローラ２２２０を介してホストコントローラ２２１０に接続されている。コンピュータはまた、ＲＯＭ２２３０およびキーボード２２４２のようなレガシの入／出力ユニットを含み、それらは入／出力チップ２２４０を介して入／出力コントローラ２２２０に接続されている。

ＣＰＵ２２１２は、ＲＯＭ２２３０およびＲＡＭ２２１４内に格納されたプログラムに従い動作し、それにより各ユニットを制御する。グラフィックコントローラ２２１６は、ＲＡＭ２２１４内に提供されるフレームバッファ等またはそれ自体の中にＣＰＵ２２１２によって生成されたイメージデータを取得し、イメージデータがディスプレイデバイス２２１８上に表示されるようにする。

通信インターフェイス２２２２は、ネットワークを介して他の電子デバイスと通信する。ハードディスクドライブ２２２４は、コンピュータ２２００内のＣＰＵ２２１２によって使用されるプログラムおよびデータを格納する。ＤＶＤ－ＲＯＭドライブ２２２６は、プログラムまたはデータをＤＶＤ－ＲＯＭ２２０１から読み取り、ハードディスクドライブ２２２４にＲＡＭ２２１４を介してプログラムまたはデータを提供する。ＩＣカードドライブは、プログラムおよびデータをＩＣカードから読み取り、および／またはプログラムおよびデータをＩＣカードに書き込む。

ＲＯＭ２２３０はその中に、アクティブ化時にコンピュータ２２００によって実行されるブートプログラム等、および／またはコンピュータ２２００のハードウェアに依存するプログラムを格納する。入／出力チップ２２４０はまた、様々な入／出力ユニットをパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して、入／出力コントローラ２２２０に接続してよい。

プログラムが、ＤＶＤ－ＲＯＭ２２０１またはＩＣカードのようなコンピュータ可読媒体によって提供される。プログラムは、コンピュータ可読媒体から読み取られ、コンピュータ可読媒体の例でもあるハードディスクドライブ２２２４、ＲＡＭ２２１４、またはＲＯＭ２２３０にインストールされ、ＣＰＵ２２１２によって実行される。これらのプログラム内に記述される情報処理は、コンピュータ２２００に読み取られ、プログラムと、上記様々なタイプのハードウェアリソースとの間の連携をもたらす。装置または方法が、コンピュータ２２００の使用に従い情報の操作または処理を実現することによって構成されてよい。

例えば、通信がコンピュータ２２００および外部デバイス間で実行される場合、ＣＰＵ２２１２は、ＲＡＭ２２１４にロードされた通信プログラムを実行し、通信プログラムに記述された処理に基づいて、通信インターフェイス２２２２に対し、通信処理を命令してよい。通信インターフェイス２２２２は、ＣＰＵ２２１２の制御下、ＲＡＭ２２１４、ハードディスクドライブ２２２４、ＤＶＤ－ＲＯＭ２２０１、またはＩＣカードのような記録媒体内に提供される送信バッファ処理領域に格納された送信データを読み取り、読み取られた送信データをネットワークに送信し、またはネットワークから受信された受信データを記録媒体上に提供される受信バッファ処理領域等に書き込む。

また、ＣＰＵ２２１２は、ハードディスクドライブ２２２４、ＤＶＤ－ＲＯＭドライブ２２２６（ＤＶＤ－ＲＯＭ２２０１）、ＩＣカード等のような外部記録媒体に格納されたファイルまたはデータベースの全部または必要な部分がＲＡＭ２２１４に読み取られるようにし、ＲＡＭ２２１４上のデータに対し様々なタイプの処理を実行してよい。ＣＰＵ２２１２は次に、処理されたデータを外部記録媒体にライトバックする。

様々なタイプのプログラム、データ、テーブル、およびデータベースのような様々なタイプの情報が記録媒体に格納され、情報処理を受けてよい。ＣＰＵ２２１２は、ＲＡＭ２２１４から読み取られたデータに対し、本開示の随所に記載され、プログラムの命令シーケンスによって指定される様々なタイプの操作、情報処理、条件判断、条件分岐、無条件分岐、情報の検索／置換等を含む、様々なタイプの処理を実行してよく、結果をＲＡＭ２２１４に対しライトバックする。また、ＣＰＵ２２１２は、記録媒体内のファイル、データベース等における情報を検索してよい。例えば、各々が第２の属性の属性値に関連付けられた第１の属性の属性値を有する複数のエントリが記録媒体内に格納される場合、ＣＰＵ２２１２は、第１の属性の属性値が指定される、条件に一致するエントリを当該複数のエントリの中から検索し、当該エントリ内に格納された第２の属性の属性値を読み取り、それにより予め定められた条件を満たす第１の属性に関連付けられた第２の属性の属性値を取得してよい。

上で説明したプログラムまたはソフトウェアモジュールは、コンピュータ２２００上またはコンピュータ２２００近傍のコンピュータ可読媒体に格納されてよい。また、専用通信ネットワークまたはインターネットに接続されたサーバーシステム内に提供されるハードディスクまたはＲＡＭのような記録媒体が、コンピュータ可読媒体として使用可能であり、それによりプログラムを、ネットワークを介してコンピュータ２２００に提供する。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１ クロック生成装置、１００ オーブン、１０５ 振動子、１１０ 温度センサ、１１５ ヒータ、１２０ 第１ＶＣＯ、１２５ 温度センサ、１３０ ＴＡＤＣ、１３５ デジタル温度補償回路、１４０ ＶＤＡＣ、１４５ ＬＰＦ、１５０ 調整データ記憶部、１６０ アナログ温度補償回路、１７０ オーブン制御回路、１７５ 振動子温度検出器、１８０ 目標温度信号生成器、１９０ 差動増幅器、１９５ ヒータ駆動回路、２３０ ＴＡＤＣ、２３２ 第２ＶＣＯ、２３４ 位相比較器、２３６ ループフィルタ、３３２ 第２ＶＣＯ、３４０ リングオシレータ、３５０ 電源電流発生器、３５２ ＦＥＴ、３５４ 電流ＤＡＣ、３５６ 差動増幅器、３５８ ＦＥＴ、６３４ 位相比較器、６４０ バイナリ変換器、８３４ 位相比較器、８４２ ロック検出回路、８４４ 周波数検出回路、８４６ カウンタ、８４８ カウンタ、８５０ 周波数比較回路、８５２ 比較器、８５４ 増幅器、８５６ 比較器、８５８ 増幅器、８６０ 加算器、８６２ 選択回路、９３６ ループフィルタ、９４０ 増幅器、９４２ 遅延素子、９４４ 増幅器、９４６ 積分器、９４８ 加算器、１０３６ ループフィルタ、１１３５ デジタル温度補償回路、１１４０ 線形性補正回路、１１４２ 多項式回路、１１４４ ΔΣ変調器、１２４０ 線形性補正回路、１２５０ べき乗器、１２５２ 増幅器、１２５４ 加算器、１３４２ 多項式回路、１３５０ べき乗器、１３５２ 増幅器、１３５４ 加算器、１４４２ 多項式回路、１４５０ 温度区間選択回路、１４５２ 関数生成回路、１４５４ 温度シフト回路、１８４２ 多項式回路、１８５０ ルックアップテーブル、１８５２ 記憶領域、１８５４ 補正量選択回路、２０３０ ＴＡＤＣ、２０３８ ΔΣ変調器、２１３０ ＴＡＤＣ、２１４０ ディザ印加回路、２１８０ ＴＡＤＣ、２３０１ クロック生成装置、２３０５ 温度制御装置、２３１０ 調整装置、２３２０ 条件設定部、２３２５ 温度設定部、２３３０ モード設定部、２３３５ 信号供給部、２３４０ 測定部、２３４５ デジタル入力部、２３５０ 周波数測定部、２３５５ 電圧測定部、２３６０ 調整データ決定部、２３６５ 線形性調整部、２３７０ 補償関数決定部、２３８０ 調整データ設定部、２３８５ 線形性設定部、２３９０ 補償関数設定部、２２００ コンピュータ、２２０１ ＤＶＤ－ＲＯＭ、２２１０ ホストコントローラ、２２１２ ＣＰＵ、２２１４ ＲＡＭ、２２１６ グラフィックコントローラ、２２１８ ディスプレイデバイス、２２２０ 入／出力コントローラ、２２２２ 通信インターフェイス、２２２４ ハードディスクドライブ、２２２６ ＤＶＤ－ＲＯＭドライブ、２２３０ ＲＯＭ、２２４０ 入／出力チップ、２２４２ キーボード

Claims (18)

1. 出力クロック信号を生成するクロック生成装置であって、
   前記出力クロック信号を出力する第１電圧制御型発振器と、
   前記出力クロック信号の整数倍の周波数を有するように調整されて、デジタル温度信号が温度センサからのアナログ温度信号に対応する値となったことに応じて前記出力クロック信号に位相ロックされる内部クロック信号を出力する第２電圧制御型発振器を用いて、前記アナログ温度信号を前記デジタル温度信号に変換する温度変換器と、
   前記デジタル温度信号を用いて、前記第１電圧制御型発振器の前記出力クロック信号の周波数を温度補償するデジタル温度補償回路と
   を備えるクロック生成装置。
2. 前記温度変換器は、
   前記内部クロック信号を出力する前記第２電圧制御型発振器と、
   前記出力クロック信号および前記内部クロック信号の位相差を検出する位相比較器と、
   前記位相比較器が検出した位相差に応じた前記デジタル温度信号を発生するデジタル温度信号発生器と
   を有し、
   前記第２電圧制御型発振器は、前記アナログ温度信号および前記位相比較器が検出した位相差に応じた周波数の前記内部クロック信号を出力する
   請求項１に記載のクロック生成装置。
3. 前記第２電圧制御型発振器は、前記アナログ温度信号により指定される温度と前記デジタル温度信号により指定される温度との差に応じた電源電流を受けて発振するリングオシレータを含む請求項２に記載のクロック生成装置。
4. 前記温度変換器は、
   前記位相比較器が検出した位相差が予め定められた範囲外となったか否かを判定する判定回路と、
   前記位相比較器が検出した位相差が前記予め定められた範囲外となったことに応じて、前記出力クロック信号および前記内部クロック信号の周波数を検出する周波数検出回路と、
   前記位相比較器が検出した位相差が前記予め定められた範囲内であることに応じて前記位相比較器が検出した位相差を選択し、前記位相比較器が検出した位相差が前記予め定められた範囲外となったことに応じて前記出力クロック信号の前記整数倍の周波数と前記内部クロック信号の周波数との比較結果に応じて決定した位相差を選択する選択回路と
   を有し、
   前記第２電圧制御型発振器は、前記アナログ温度信号および前記選択回路が選択した位相差に応じた周波数の前記内部クロック信号を出力する請求項２に記載のクロック生成装置。
5. 前記温度変換器は、前記出力クロック信号および前記内部クロック信号の位相差に応じた位相差信号をデルタシグマ変調して前記第２電圧制御型発振器へと出力する第１デルタシグマ変調器を有する請求項２に記載のクロック生成装置。
6. 前記温度変換器は、前記出力クロック信号および前記内部クロック信号の位相差に応じた位相差信号にディザを印加して前記第２電圧制御型発振器へと出力するディザ印加回路を更に備える請求項２に記載のクロック生成装置。
7. 前記アナログ温度信号に応じて前記第１電圧制御型発振器の前記出力クロック信号の周波数をアナログ温度補償するアナログ温度補償回路を更に備え、
   前記デジタル温度補償回路は、前記出力クロック信号の周波数の、前記アナログ温度補償回路による温度補償によっても残る周波数誤差を温度補償する請求項１に記載のクロック生成装置。
8. 前記デジタル温度補償回路は、予め定められた温度範囲を分割した複数の温度区間のそれぞれに対応付けられた補償関数を用いて前記出力クロック信号の周波数を温度補償する請求項１に記載のクロック生成装置。
9. 前記デジタル温度補償回路は、
   前記デジタル温度信号に応じて前記複数の温度区間の中から使用する温度区間を選択する温度区間選択回路と、
   選択された前記温度区間に応じたパラメータを用いた前記補償関数を生成する関数生成回路と
   を備え、
   生成した前記補償関数を用いて前記第１電圧制御型発振器の前記出力クロック信号の周波数を制御する請求項８に記載のクロック生成装置。
10. 前記デジタル温度補償回路は、前記デジタル温度信号が前記温度区間同士の境界部分の温度を示すことに応じて、ルックアップテーブルに格納された温度補償値を用いて前記第１電圧制御型発振器の前記出力クロック信号の周波数を制御する請求項８に記載のクロック生成装置。
11. 前記デジタル温度補償回路は、前記デジタル温度信号を線形補正する線形補正回路を有する請求項１に記載のクロック生成装置。
12. 前記第１電圧制御型発振器は、水晶振動子またはＭＥＭＳ振動子を用いて前記出力クロック信号を発生し、
    前記第２電圧制御型発振器は、ＰＬＬを用いて前記内部クロック信号を発生する
    請求項１から１１のいずれか一項に記載のクロック生成装置。
13. 前記水晶振動子またはＭＥＭＳ振動子は、前記温度変換器および前記デジタル温度補償回路を内蔵する半導体チップの外部に設けられる請求項１２に記載のクロック生成装置。
14. 前記水晶振動子またはＭＥＭＳ振動子の温度を一定に保つ制御を行うオーブン制御回路を更に備える請求項１２に記載のクロック生成装置。
15. 出力クロック信号を生成するクロック生成方法であって、
    第１電圧制御型発振器が、前記出力クロック信号を出力することと、
    温度変換器が、前記出力クロック信号の整数倍の周波数を有するように調整されて、デジタル温度信号が温度センサからのアナログ温度信号に対応する値となったことに応じて前記出力クロック信号に位相ロックされる内部クロック信号を出力する第２電圧制御型発振器を用いて、前記アナログ温度信号を前記デジタル温度信号に変換することと、
    デジタル温度補償回路が、前記デジタル温度信号を用いて、前記第１電圧制御型発振器の前記出力クロック信号の周波数を温度補償することと
    を備えるクロック生成方法。
16. 予め定められた温度範囲を分割した複数の温度区間のそれぞれに対応付けられた補償関数を用いて出力クロック信号の周波数を温度補償するクロック生成装置を調整する調整装置であって、
    前記複数の温度区間のそれぞれに対して、隣接する温度区間との間で一部がオーバーラップするように定めた区間を用いて前記補償関数を決定する補償関数決定部と、
    前記複数の温度区間のそれぞれに対応する前記補償関数を前記クロック生成装置に設定する補償関数設定部と
    を備える調整装置。
17. 予め定められた温度範囲を分割した複数の温度区間のそれぞれに対応付けられた補償関数を用いて出力クロック信号の周波数を温度補償するクロック生成装置を調整する調整方法であって、
    調整装置が、前記複数の温度区間のそれぞれに対して、隣接する温度区間との間で一部がオーバーラップするように定めた区間を用いて前記補償関数を決定することと、
    前記調整装置が、前記複数の温度区間のそれぞれに対応する前記補償関数を前記クロック生成装置に設定することと
    を備える調整方法。
18. コンピュータを、予め定められた温度範囲を分割した複数の温度区間のそれぞれに対応付けられた補償関数を用いて出力クロック信号の周波数を温度補償するクロック生成装置を調整する調整装置として機能させる調整プログラムであって、
    前記調整プログラムは、前記コンピュータを、
    前記複数の温度区間のそれぞれに対して、隣接する温度区間との間で一部がオーバーラップするように定めた区間を用いて前記補償関数を決定する補償関数決定部と、
    前記複数の温度区間のそれぞれに対応する前記補償関数を前記クロック生成装置に設定する補償関数設定部と
    して機能させる調整プログラム。

Images