JP2024052488A - 立体配線を用いたディスプレイ及びその作製方法 - Google Patents

Abstract

【課題】基板裏面側における４種類の配線（信号線、走査線、グランド線及び電源線）間の重なりをなくし、かつ配線層を単一層として形成する。
【解決手段】ディスプレイ１ａの基板裏面側には、基板表面側に形成された信号線１１、走査線１２、グランド線１３及び電源線１４に対応して、２つの領域Ｒ１－１，Ｒ１－２に分割配置された信号線１１’－１，１１’－２、２つの領域Ｒ２－１，Ｒ２－２に分割配置された走査線１２’－１，１２’－２、２つの領域Ｒ３－１，Ｒ３－２に分割配置されたグランド線１３’－１，１３’－２、及び１つの領域Ｒ４に配置された電源線１４’が形成されている。これらの配線は、複数の領域に分割配置されており、かつ、基板裏面側の同一平面上にて、他の配線とは異なる領域に配置されている。
【選択図】図１

Description

本発明は、立体配線を用いてＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を駆動する複数の画素回路から構成されるディスプレイ及びその作製方法に関する。

従来、複数のパネルユニットを並べることで構成されるタイリングディスプレイが知られている（例えば非特許文献１，２を参照）。タイリングディスプレイは、様々なサイズ、形状及びアスペクト比を実現可能な利点を有している。

しかしながら、一般的なパネルユニットの場合、その周縁部に信号線等を形成する必要があり、周縁部に設ける額縁（ベゼル）を無くすことが困難である。そのため、パネルユニットを並べてタイリングし、タイリングディスプレイを構成した場合、ベゼルによりパネルユニット間の継ぎ目が目立ってしまうという問題がある。

この問題を解決するために、貫通孔を通した立体配線を用いて、信号線等をパネルユニットの裏面側に取り出す構造が想定される。この構造により、パネルユニットの周縁部に信号線等を形成する必要がなくなり、ベゼルレスのパネルユニットを実現することができ、継ぎ目のない、目立たないタイリングが可能となる。

このようなベゼルレスのパネルユニットを実現するための要素技術として、極薄ポリイミド（ＰＩ）フィルム基板を用い、フィルム基板の裏面側から貫通孔を通した立体配線により駆動可能なＴＦＴ（立体配線ＴＦＴ）が開発されている（例えば非特許文献３を参照）。

図８は、ディスプレイの基板表面側の概略構造、及び画素回路を構成する各素子の配置を示す図であり、フィルム基板上に形成される立体配線を用いた構造を、基板表面側から見た場合を示している。

図８に示すように、このディスプレイ１００は、縦方向及び横方向のアレイ状に配置されたＭ×Ｎ個の画素回路９９を備えて構成される。Ｍ，Ｎは２以上の整数である。

画素回路９９は、信号線（表面側信号線）１１、走査線（表面側走査線）１２、グランド線（表面側グランド線）１３、電源線（表面側電源線）１４、保持容量１５、選択用ＴＦＴ２１、駆動用ＴＦＴ２２及び発光素子（ＬＥＤ等）２３等を備えて構成される。画素回路９９は、選択用ＴＦＴ２１及び駆動用ＴＦＴ２２を用いて、発光素子２３を駆動するための回路である。尚、図８には、本発明に関連する構成部のみを示しており、本発明に直接関連しない構成部は省略してある。

具体的には、画素回路９９は、３個の発光素子２３を備えており、３個の発光素子２３のそれぞれに対応して、選択用ＴＦＴ２１、駆動用ＴＦＴ２２、保持容量１５及び信号線１１等が形成されている。また、３個の発光素子２３に共通の走査線１２、グランド線１３及び電源線１４等が形成されている。

１個の画素回路９９には、縦方向の３本の信号線１１、横方向の１本の走査線１２、横方向の１本のグランド線１３、及び横方向の１本の電源線１４が形成されている。つまり、Ｍ×Ｎ個の画素回路９９を備えたディスプレイ１００には、縦方向の３×Ｎ本の信号線１１、横方向のＭ本の走査線１２、横方向のＭ本のグランド線１３、及び横方向のＭ本の電源線１４が形成されている。

図９は、図８に示した画素回路９９の回路図の例である。この画素回路９９において、信号線１１は、選択用ＴＦＴ２１のドレイン電極Ｄに接続され、走査線１２は、選択用ＴＦＴ２１のゲート電極Ｇに接続されている。グランド線１３は、駆動用ＴＦＴ２２のソース電極Ｓ及び保持容量１５の一方の電極に接続され、電源線１４は、発光素子２３のアノードに接続されている。

また、選択用ＴＦＴ２１のソース電極Ｓと、駆動用ＴＦＴ２２のゲート電極Ｇと、保持容量１５の他方の電極とが接続され、発光素子２３のカソードと駆動用ＴＦＴ２２のドレイン電極Ｄとが接続されている。

図１０は、立体配線により駆動可能なＴＦＴを含む画素回路の断面構造を示す概略図である。この画素回路９９’は、図８に示した画素回路９９の断面構造の主要部を説明するためのものである。そのため、図１０の点線で示すＴＦＴは、図８及び図９に示した選択用ＴＦＴ２１及び駆動用ＴＦＴ２２に対応しているが、その各電極の接続は、図９に示した回路図を正しく反映したものではなく、その概略を示したものに過ぎない。

この画素回路９９’は、フィルム基板１０１の表面側に下地膜１０５、絶縁膜１０４及び保護膜１０２等が形成され、裏面側に平坦化層１０６等が形成された積層構造をなしている。フィルム基板１０１は、例えばポリイミド（ＰＩ）基板であり、用途等に応じた様々な樹脂（プラスティック）製の基板を用いることができる。

また、この画素回路９９’には、下地膜１０５の上方にゲート電極１０７が形成され、絶縁膜１０４及び半導体層１０３の上方にソース電極１０８及びドレイン電極１０９が形成され、平坦化層１０６の下方に配線１１０－１，１１０－２，１１０－３が形成されている。

配線１１０－１，１１０－２，１１０－３のそれぞれは、後述する図１１等に示すように、基板裏面側に配置された信号線１１’、走査線１２’、グランド線１３’及び電源線１４’のいずれかに対応している。

また、この画素回路９９’には、絶縁膜１０４、下地膜１０５、フィルム基板１０１及び平坦化層１０６を通す（貫通する）貫通孔１１１－１，１１１－３、及び、下地膜１０５、フィルム基板１０１及び平坦化層１０６を通す貫通孔１１１－２が設けられている。

貫通孔１１１－１内には、ドレイン電極１０９と配線１１０－１とを電気的に接続するための立体配線１１２－１が形成され、貫通孔１１１－２内には、ゲート電極１０７と配線１１０－２とを電気的に接続するための立体配線１１２－２が形成され、貫通孔１１１－３には、ソース電極１０８と配線１１０－３とを電気的に接続するための立体配線１１２－３が形成されている。

貫通孔１１１－１，１１１－２，１１１－３を総称して貫通孔１１１とし、立体配線１１２－１，１１２－２，１１２－３を総称して立体配線１１２とする。

図８～図１０を参照して、ディスプレイ１００を構成する画素回路９９においては、基板表面側に形成された選択用ＴＦＴ２１、駆動用ＴＦＴ２２及び発光素子２３を、貫通孔１１１を通した立体配線１１２を用いて、基板裏面側から駆動する必要がある。

そのため、ディスプレイ１００の基板裏面側に信号線１１’、走査線１２’、グランド線１３’及び電源線１４’の４種類の配線を形成し、貫通孔１１１を通した立体配線１１２を用いて、基板表面側の信号線１１、走査線１２、グランド線１３及び電源線１４にそれぞれ接続する必要がある。

つまり、ディスプレイ１００の基板表面側の画素回路９９に備えた選択用ＴＦＴ２１、駆動用ＴＦＴ２２及び発光素子２３を駆動するためには、基板表面側の信号線１１等に接続するためのそれぞれの配線を、基板裏面側に形成する必要がある。

D.Nakamura et al., SID 2015 DIGEST, pp.1031-1034 (2015) G.Biwa et al., SID 2019 DIGEST, pp.121-124 (2019) H.Tsuji et al., Proceedings of the 28th International Display Workshops (IDW '21), p.143 (2021)

しかしながら、後述する図１１に示すように、ディスプレイ１００の基板裏面側に、信号線１１’、走査線１２’、グランド線１３’及び電源線１４’の４種類の配線を形成する場合、各配線間（例えば、信号線１１’及び走査線１２’）で重なりが生じてしまう。信号線１１’及びグランド線１３’、並びに、信号線１１’及び電源線１４’についても同様である。そして、各配線がショート（電気的に接続）してしまうと、それぞれの画素回路９９へ正確な信号を送ることができなくなる。

この問題を解決するためには、４種類の配線を形成する層（配線層）を２層以上に多層化し、各配線層の間に絶縁層を形成することが考えられる。

図１１は、ディスプレイ１００の基板裏面側における多層化した配線層の例を説明する図であり、図１２は、図１１に示したそれぞれの配線層を説明する図である。

図１１を参照して、ディスプレイ１００の基板裏面側には、図８に示した基板表面側の縦方向に形成された３×Ｎ本の信号線１１に対応して、縦方向に段階的に伸びている３×Ｎ本の信号線１１’が形成されている。基板裏面側の３×Ｎ本の信号線１１’のそれぞれは、対応する貫通孔１１１を通した立体配線１１２を介して、基板表面側の３×Ｎ本の信号線１１のうちの対応する１本の信号線１１に接続されている。

また、基板裏面側には、図８に示した基板表面側の横方向に形成されたＭ本の走査線１２に対応して、横方向に段階的に伸びているＭ本の走査線１２’が形成されている。基板裏面側のＭ本の走査線１２’のそれぞれは、対応する貫通孔１１１を通した立体配線１１２を介して、基板表面側のＭ本の走査線１２のうちの対応する１本の走査線１２に接続されている。

また、基板裏面側には、図８に示した基板表面側の横方向に形成されたＭ本のグランド線１３に対応して、１個のグランド線１３’の電極が形成されている。基板裏面側の１個のグランド線１３’の電極は、それぞれの貫通孔１１１を通した立体配線１１２を介して、基板表面側のＭ本のグランド線１３に接続されている。

また、基板裏面側には、図８に示した基板表面側の横方向に形成されたＭ本の電源線１４に対応して、１個の電源線１４’の電極が形成されている。基板裏面側の１個の電源線１４’の電極は、それぞれの貫通孔１１１を通した立体配線１１２を介して、基板表面側のＭ本の電源線１４に接続されている。

この例では、基板裏面側からディスプレイ１００を見ると、領域Ａにおいて、信号線１１’と走査線１２’とが重なっており、領域Ｂにおいて、信号線１１’とグランド線１３’とが重なっており、領域Ｃにおいて、信号線１１’と電源線１４’とが重なっている。

そこで、図１２に示すように、基板裏面側の第１配線層３１に、走査線１２’、グランド線１３’及び電源線１４’を形成し、第２配線層３２に信号線１１’を形成し、第１配線層３１と第２配線層３２との間に絶縁層を形成する。

これにより、領域Ａにおける信号線１１’と走査線１２’とが重なることはなく、ショートを防ぐことができる。同様に、領域Ｂにおける信号線１１’とグランド線１３’とが重なることはなく、また、領域Ｃにおける信号線１１’と電源線１４’とが重なることはなく、それぞれのショートを防ぐことができる。

しかしながら、図１１及び図１２に示したディスプレイ１００では、基板裏面側に、第１配線層３１、第２配線層３２及び絶縁層を形成する必要があることから、ディスプレイ１００の構造及び作製プロセスが複雑になってしまう。

そこで、本発明は前記課題を解決するためになされたものであり、その目的は、基板裏面側における４種類の配線（信号線、走査線、グランド線及び電源線）間の重なりをなくし、かつ配線層を単一層として形成することが可能なディスプレイ及びその作製方法を提供することにある。

前記課題を解決するために、請求項１のディスプレイは、縦方向及び横方向のアレイ状に配置された複数の画素回路を備え、基板表面側に形成された前記画素回路のＴＦＴ及び発光素子を、基板裏面側から貫通孔を通した立体配線を介して駆動するディスプレイにおいて、前記基板表面側に、表面側信号線、表面側走査線、表面側グランド線及び表面側電源線を備え、前記基板裏面側に、前記立体配線を介して、前記表面側信号線、前記表面側走査線、前記表面側グランド線及び前記表面側電源線のそれぞれに接続される信号線、走査線、グランド線及び電源線を備え、前記信号線、前記走査線、前記グランド線及び前記電源線のそれぞれの配線は、前記基板裏面側の同一平面上にて、他の配線とは異なる領域に配置されている、ことを特徴とする。

また、請求項２のディスプレイは、請求項１に記載のディスプレイにおいて、前記信号線及び前記走査線のそれぞれが、複数の領域に分割配置され、前記グランド線及び前記電源線のうちのいずれか一方が、複数の領域に分割配置され、他方が、１つの領域に配置されており、かつ、前記信号線、前記走査線、前記グランド線及び前記電源線のそれぞれの配線が、前記基板裏面側の同一平面上にて、他の配線とは異なる領域に配置されている、ことを特徴とする。

また、請求項３のディスプレイは、請求項１に記載のディスプレイにおいて、前記信号線、前記走査線、前記グランド線及び前記電源線のそれぞれの配線が、複数の領域に分割配置されており、かつ、前記基板裏面側の同一平面上にて、他の配線とは異なる領域に配置されている、ことを特徴とする。

また、請求項４のディスプレイは、請求項１から３までのいずれか一項に記載のディスプレイにおいて、前記電源線の配線が、前記基板裏面側の同一平面上の中央に近い所定領域に配置されている、ことを特徴とする。

また、請求項５のディスプレイは、請求項２に記載のディスプレイにおいて、前記表面側グランド線及び前記表面側電源線が、アレイ状に配置された前記複数の画素回路に対応して、それぞれ横方向に複数形成されており、前記グランド線が複数の領域に分割配置されている場合、前記領域毎の全てのグランド線と、前記横方向に複数形成された全ての表面側グランド線とは、前記立体配線を介して接続されており、前記電源線が複数の領域に分割配置されている場合、前記領域毎の全ての電源線と、前記横方向に複数形成された全ての表面側電源線とは、前記立体配線を介して接続されている、ことを特徴とする。

また、請求項６のディスプレイは、請求項１から５までのいずれか一項に記載のディスプレイにおいて、前記電源線の長手方向の面に接着された金属箔を有する、ことを特徴とする。

また、請求項７のディスプレイは、請求項１から５までのいずれか一項に記載のディスプレイにおいて、前記グランド線の長手方向の面に接着された金属箔を有する、ことを特徴とする。

さらに、請求項８のディスプレイの作製方法は、縦方向及び横方向のアレイ状に配置された複数の画素回路を備え、フィルム基板の表面側に形成された前記画素回路のＴＦＴ及び発光素子を、前記フィルム基板の裏面側から貫通孔を通した立体配線を介して駆動するディスプレイの作製方法において、前記フィルム基板の表面側に、下地膜を形成する第１工程と、前記下地膜上に金属積層膜を形成し、前記ＴＦＴのゲート電極、表面側走査線、表面側グランド線及び表面側電源線を形成する第２工程と、前記下地膜、前記ＴＦＴのゲート電極、前記表面側走査線、前記表面側グランド線及び前記表面側電源線の表面側に絶縁膜を形成する第３工程と、前記絶縁膜上に半導体層を製膜する第４工程と、前記絶縁膜及び前記半導体層の表面側に金属積層膜を形成し、前記ＴＦＴのソース電極及びドレイン電極、並びに表面側信号線を形成する第５工程と、前記絶縁膜、前記半導体層、前記ＴＦＴのソース電極及びドレイン電極、並びに前記表面側信号線の表面側に保護膜を形成する第６工程と、前記フィルム基板の裏面側に、平坦化層を形成する第７工程と、前記フィルム基板の裏面側から表面側へ通した前記貫通孔を形成する第８工程と、前記貫通孔に前記立体配線を形成し、前記立体配線を介して、前記表面側信号線、前記表面側走査線、前記表面側グランド線及び前記表面側電源線に接続するための対応する信号線、走査線、グランド線及び電源線のそれぞれの配線を、前記フィルム基板の裏面側の同一平面上にて、他の配線とは異なる領域に配置するように、前記フィルム基板の裏面側に形成する第９工程と、を有することを特徴とする。

以上のように、本発明によれば、基板裏面側における４種類の配線（信号線、走査線、グランド線及び電源線）間の重なりをなくし、かつ配線層を単一層として形成することできる。したがって、ディスプレイの構造及び作製プロセスの簡易化を実現することができる。

（ａ）は、本発明の実施形態のディスプレイにおける基板裏面側の配線の第１配置例を示す図である。（ｂ）は、第２配置例を示す図である。 （ｃ）は、第１配置例の変形１を示す図である。（ｄ）は、第１配置例の変形２を示す図である。 （ｅ）は、第１配置例の変形３を示す図である。（ｆ）は、第１配置例の変形４を示す図である。 （ｇ）は、第１配置例の変形５を示す図である。（ｈ）は、第１配置例の変形６を示す図である。 本発明の実施形態によるディスプレイの作製工程例を説明する図である。 図５の続きを説明する図である。 ディスプレイの実施例を示す図である。 ディスプレイの基板表面側の概略構造を示す図である。 画素回路の回路図の例である。 立体配線により駆動可能なＴＦＴを含む画素回路の断面構造を示す概略図である。 ディスプレイの基板裏面側における多層化した配線層の例を説明する図である。 図１１に示したそれぞれの配線層を説明する図である。 （ａ）は、基板裏面側に形成された電源線の中央付近ｑ１にＦＰＣを接続した場合の電圧降下について説明する図である。（ｂ）は、電源線の上端付近ｑ２にＦＰＣを接続した場合の電圧降下について説明する図である。 （ａ）は、通常例における電源線等の断面図及び抵抗値を示す図である。（ｂ）は、電源線に金属箔等を形成した例における電源線等の断面図及び抵抗値を示す図である。 （ａ）は、通常例の場合の実施例及び電源線の抵抗値を説明する図である。（ｂ）は、電源線に金属箔等を形成した場合の実施例及び電源線等の抵抗値を説明する図である。

以下、本発明を実施するための形態について図面を用いて詳細に説明する。本発明のディスプレイは、基板表面側の４種類の配線（信号線１１、走査線１２、グランド線１３及び電源線１４）のそれぞれに対応して立体配線を用いて接続される基板裏面側の４種類の配線を、同一平面上にて他の配線とは異なる領域に配置することを特徴とする。

これにより、各配線間の重なりをなくすことができ、基板裏面側の配線層を単一層として形成することができる。

〔ディスプレイの基板裏面側における配線の配置〕
まず、本発明の実施形態によるディスプレイについて、その基板裏面側における４種類の配線の配置について説明する。尚、ディスプレイの基板表側面の構造は、図８に示したとおりである。

〔第１配置例〕
図１（ａ）は、本発明の実施形態のディスプレイにおける基板裏面側の配線の第１配置例を示す図である。

このディスプレイ１ａの基板裏面側には、図８に示した基板表面側に形成された信号線１１、走査線１２、グランド線１３及び電源線１４に対応して、２つの領域Ｒ１－１，Ｒ１－２に分割配置された信号線１１’－１，１１’－２、２つの領域Ｒ２－１，Ｒ２－２に分割配置された走査線１２’－１，１２’－２、２つの領域Ｒ３－１，Ｒ３－２に分割配置されたグランド線１３’－１，１３’－２、及び１つの領域Ｒ４に配置された電源線１４’が形成されている。

これらの領域Ｒ１－１，Ｒ１－２，Ｒ２－１，Ｒ２－２，Ｒ３－１，Ｒ３－２，Ｒ４は、基板裏面側の同一平面を複数に分割して得られた領域のうちのいずれかの領域であり、互いに重なることはない。つまり、基板裏面側からディスプレイ１ａを見ると、信号線１１’－１，１１’－２、走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’は、異なる種類の配線及び同じ種類の配線において重なることはない。

（信号線１１’－１，１１’－２）
具体的には、ディスプレイ１ａの基板裏面側には、図８に示した基板表面側の縦方向に形成された３×Ｎ本の信号線１１に対応して、縦方向に段階的に伸びているＮ１本の信号線１１’－１及びＮ２本の信号線１１’－２が形成されている。Ｎ１＋Ｎ２＝３×Ｎである。

基板裏面側の３×Ｎ本の信号線１１’－１，１１’－２のそれぞれは、対応する貫通孔１１１を通した立体配線１１２を介して、基板表面側の対応する信号線１１に接続されている。つまり、基板裏面側の信号線１１’－１，１１’－２を構成する３×Ｎ本の線のそれぞれは、対応する１つの貫通孔１１１を通した立体配線１１２を介して、基板表面側の信号線１１を構成する３×Ｎ本の線のうちの対応する１本に接続されている。貫通孔１１１は、ディスプレイ１ａの端に近い箇所に設けられている。

信号線１１’－１，１１’－２は、基板裏面側の同一平面上における２つの領域Ｒ１－１，Ｒ１－２に分割して配置されている。信号線１１’－１，１１’－２は、基板裏面側の同一平面を複数の領域に分割した際の複数の領域のうち、他の配線の領域とは異なる領域に配置されている。

（走査線１２’－１，１２’－２）
また、ディスプレイ１ａの基板裏面側には、図８に示した基板表面側の横方向に形成されたＭ本の走査線１２に対応して、横方向に段階的に伸びているＭ１本の走査線１２’－１及びＭ２本の走査線１２’－２が形成されている。Ｍ１＋Ｍ２＝Ｍである。

基板裏面側のＭ本の走査線１２’－１，１２’－２のそれぞれは、対応する貫通孔１１１を通した立体配線１１２を介して、基板表面側の対応する走査線１２に接続されている。つまり、基板裏面側の走査線１２’－１，１２’－２を構成するＭ本の線のそれぞれは、対応する１つの貫通孔１１１を通した立体配線１１２を介して、基板表面側の走査線１２を構成するＭ本の線のうちの対応する１本に接続されている。貫通孔１１１は、ディスプレイ１ａの端に近い箇所に設けられている。

走査線１２’－１，１２’－２は、基板裏面側の同一平面上における２つの領域Ｒ２－１，Ｒ２－２に分割して配置されている。走査線１２’－１，１２’－２は、基板裏面側の同一平面を複数の領域に分割した際の複数の領域のうち、他の配線の領域とは異なる領域に配置されている。

（グランド線１３’－１，１３’－２）
また、ディスプレイ１ａの基板裏面側には、図８に示した基板表面側の横方向に形成されたＭ本のグランド線１３に対応して、２個のグランド線１３’－１，１３’－２の電極が縦方向に形成されている。

基板裏面側のグランド線１３’－１は、対応するＭ３＋１個の貫通孔１１１を通したＭ３＋１本の立体配線１１２を介して、基板表面側の対応するＭ３＋１本のグランド線１３に接続されている。また、基板裏面側のグランド線１３’－２は、対応するＭ４＋１個の貫通孔１１１を通したＭ４＋１本の立体配線１１２を介して、基板表面側の対応するＭ４＋１本のグランド線１３に接続されている。Ｍ３＋Ｍ４＝Ｍである。この場合、基板表面側のＭ本のグランド線１３のうちの２本の線（横方向の線）には、それぞれ２個の貫通孔１１１（図１（ａ）において、第１の線に対してα１，α２、第２の線に対してβ１，β２）が設けられており、一方の貫通孔１１１を介してグランド線１３’－１に接続され、他方の貫通孔１１１を介してグランド線１３’－２に接続されていることとなる。

つまり、基板裏面側のグランド線１３’－１は、領域Ｒ３－１内にて一体的に形成された電極であり、Ｍ３＋１個の貫通孔１１１が設けられている。また、基板裏面側のグランド線１３’－２は、領域Ｒ３－２内にて一体的に形成された電極であり、Ｍ４＋１個の貫通孔１１１が設けられている。

グランド線１３’－１，１３’－２は、基板裏面側の同一平面上における２つの領域Ｒ３－１，Ｒ３－２に分割して配置されている。グランド線１３’－１，１３’－２は、基板裏面側の同一平面を複数の領域に分割した際の複数の領域のうち、他の配線の領域とは異なる領域に配置されている。

ここで、グランド線１３’－１，１３’－２全体に設けられた貫通孔１１１の数はＭ＋２であり、グランド線１３の数であるＭを超えている。これは、基板表面側における横方向の１本毎のグランド線１３に着目した場合、１つの貫通孔１１１を設けたグランド線１３だけでなく、２つの貫通孔１１１を設けたグランド線１３が存在することとなる。

この場合の２つの貫通孔１１１（貫通孔（α１，α２））を設けたグランド線１３は、これらの２つの貫通孔（α１，α２）を介して、２つの領域Ｒ３－１，Ｒ３－２のグランド線１３’－１，１３’－２に直接接続されることとなる。同様に、２つの貫通孔１１１（β１，β２）を設けたグランド線１３も、２つの貫通孔（β１，β２）を介して、２つの領域Ｒ３－１，Ｒ３－２のグランド線１３’－１，１３’－２に直接接続されることとなる。つまり、貫通孔（α１，α２，β１，β２）は、基板裏面側のグランド線１３’－１，１３’－２と基板表面側のグランド線１３とを直接接続すると共に、グランド線１３’－１とグランド線１３’－２とを接続するために設けられている。

これにより、基板裏面側に配置された２つの領域Ｒ３－１，Ｒ３－２のグランド線１３’－１，１３’－２と、基板表面側の横方向に形成された全てのグランド線１３とが貫通孔（α１，α２，β１，β２）により接続されることとなる。つまり、基板裏面側のグランド線１３’－１，１３’－２は分割されているが、電気的に確実に接続されることとなる。

２つの領域Ｒ３－１，Ｒ３－２のグランド線１３’－１，１３’－２が貫通孔（α１，α２，β１，β２）及びグランド線１３を介して接続されない場合には、配線の電位が不連続になる可能性があり、これにより、配線の分割位置の近傍で、ディスプレイ１ａの明るさに差が出る（ムラが出る）等の問題が発生する可能性がある。

これに対し、ディスプレイ１ａでは、２つの領域Ｒ３－１，Ｒ３－２のグランド線１３’－１，１３’－２が確実に接続されるようにしたため、配線の電位の不連続性及びディスプレイ１ａの明るさに差が出る等の問題を解決することができる。

（電源線１４’）
また、ディスプレイ１ａの基板裏面側には、図８に示した基板表面側の横方向に形成されたＭ本の電源線１４に対応して、１個の電源線１４’の電極が縦方向に２段に形成されている。

基板裏面側の電源線１４’は、対応するＭ＋１個の貫通孔１１１を通したＭ＋１本の立体配線１１２を介して、基板表面側の対応するＭ本の電源線１４に接続されている。

つまり、基板裏面側の電源線１４’は、領域Ｒ４内にて一体的に形成された電極であり、Ｍ＋１個の貫通孔１１１が設けられている。尚、電源線１４’には、Ｍ個の貫通孔１１１が設けられるようにしてもよい。

電源線１４’は、基板裏面側の同一平面上において、１つの領域Ｒ４に配置されている。電源線１４’は、基板裏面側の同一平面を複数の領域に分割した際の複数の領域のうち、他の配線の領域とは異なる領域に配置されている。

ここで、図１１に示した配線層が多層化されたディスプレイ１００の例では、電源線１４’は、基板裏面側の右端近くに配置されている。これに対し、図１（ａ）に示したディスプレイ１ａにおける電源線１４’は、基板裏面側の中央に近い所定領域（横方向の中央に近く、かつ縦方向に伸びた所定領域）に配置されている。

これにより、基板表面側における電源線１４の左端の箇所において、ディスプレイ１ａの方がディスプレイ１００よりも、基板裏面側の電源線１４’との間の距離が約１／２に短くなり、電圧降下の影響を約２分の１に低減することができる。

以上のように、図１（ａ）に示したディスプレイ１ａによれば、４種類の信号線１１’－１，１１’－２、走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’を、基板裏面側に分割して配置するようにした。これにより、各配線間の重なりがなくなり、配線層を単一層とすることでき、４種類の配線の一括形成が可能となる。したがって、ディスプレイ１ａの構造及び作製プロセスの簡易化を実現することができる。

〔第２配置例〕
図１（ｂ）は、本発明の実施形態のディスプレイにおける基板裏面側の配線の第２配置例を示す図である。

このディスプレイ１ｂの基板裏面側には、図８に示した基板表面側に形成された信号線１１、走査線１２、グランド線１３及び電源線１４に対応して、２つの領域Ｒ１－１，Ｒ１－２に分割配置された信号線１１’－１，１１’－２、２つの領域Ｒ２－１，Ｒ２－２に分割配置された走査線１２’－１，１２’－２、２つの領域Ｒ３－１，Ｒ３－２に分割配置されたグランド線１３’－１，１３’－２、及び２つの領域Ｒ４－１，Ｒ４－２に分割配置された電源線１４’－１，１４’－２が形成されている。

これらの領域Ｒ１－１，Ｒ１－２，Ｒ２－１，Ｒ２－２，Ｒ３－１，Ｒ３－２，Ｒ４－１，Ｒ４－２は、基板裏面側の同一平面を複数に分割して得られた領域のうちのいずれかの領域であり、互いに重なることはない。つまり、基板裏面側からディスプレイ１ｂを見ると、信号線１１’－１，１１’－２、走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’－１，１４’－２は、異なる種類の配線及び同じ種類の配線において重なることはない。

図１（ａ）に示したディスプレイ１ａの第１配置例と、このディスプレイ１ｂの第２配置例とを比較すると、両ディスプレイ１ａ，１ｂには、信号線１１’－１，１１’－２が領域Ｒ１－１，Ｒ１－２に分割配置され、走査線１２’－１，１２’－２が領域Ｒ２－１，Ｒ２－２に分割配置され、グランド線１３’－１，１３’－２が領域Ｒ３－１，Ｒ３－２に分割配置されている点で共通する。

これに対し、ディスプレイ１ｂは、電源線１４’－１，１４’－２が領域Ｒ４－１，Ｒ４－２に分割配置されている点で、電源線１４’が領域Ｒ４に配置されているディスプレイ１ａと相違する。

また、ディスプレイ１ｂのグランド線１３’－１，１３’－２には、基板表面側のグランド線１３に接続するための貫通孔１１１が設けられているが、グランド線１３’－１とグランド線１３’－２とを接続するための貫通孔１１１が設けられていない点でディスプレイ１ａと相違する。ディスプレイ１ａでは、図１（ａ）に示したとおり、グランド線１３’－１，１３’－２を接続するための貫通孔（α１，α２）及び（β１，β２）が設けられているが、ディスプレイ１ｂでは、これらのうちの貫通孔（α１，β２）が設けられており、この貫通孔（α１，β２）は、グランド線１３’－１，１３’－２を接続するためのものではない。

（信号線１１’－１，１１’－２）（走査線１２’－１，１２’－２）
信号線１１’－１，１１’－２及び走査線１２’－１，１２’－２については、図１（ａ）と同様であるため、ここでは説明を省略する。

（グランド線１３’－１，１３’－２）
また、ディスプレイ１ｂの基板裏面側には、図８に示した基板表面側の横方向に形成されたＭ本のグランド線１３に対応して、２個のグランド線１３’－１，１３’－２の電極が縦方向に形成されている。

基板裏面側のグランド線１３’－１は、対応するＭ５個の貫通孔１１１を通したＭ５本の立体配線１１２を介して、基板表面側の対応するＭ５本のグランド線１３に接続されている。また、基板裏面側のグランド線１３’－２は、対応するＭ６個の貫通孔１１１を通したＭ６本の立体配線１１２を介して、基板表面側の対応するＭ６本のグランド線１３に接続されている。Ｍ５＋Ｍ６＝Ｍである。

つまり、基板裏面側のグランド線１３’－１は、領域Ｒ３－１内にて一体的に形成された電極であり、Ｍ５個の貫通孔１１１が設けられている。また、基板裏面側のグランド線１３’－２は、領域Ｒ３－２内にて一体的に形成された電極であり、Ｍ６個の貫通孔１１１が設けられている。

グランド線１３’－１，１３’－２は、基板裏面側の同一平面上における２つの領域Ｒ３－１，Ｒ３－２に分割して配置されている。グランド線１３’－１，１３’－２は、基板裏面側の同一平面を複数の領域に分割した際の複数の領域のうち、他の配線の領域とは異なる領域に配置されている。

（電源線１４’－１，１４’－２）
また、ディスプレイ１ｂの基板裏面側には、図８に示した基板表面側の横方向に形成されたＭ本の電源線１４に対応して、２個の電源線１４’－１，１４’－２の電極が縦方向に形成されている。

基板裏面側の電源線１４’－１は、対応するＭ７個の貫通孔１１１を通したＭ７本の立体配線１１２を介して、基板表面側の対応するＭ７本の電源線１４に接続されている。また、基板裏面側の電源線１４’－２は、対応するＭ８個の貫通孔１１１を通したＭ８本の立体配線１１２を介して、基板表面側の対応するＭ８本の電源線１４に接続されている。Ｍ７＋Ｍ８＝Ｍである。

つまり、基板裏面側の電源線１４’－１は、領域Ｒ４－１内にて一体的に形成された電極であり、Ｍ７個の貫通孔１１１が設けられている。また、基板裏面側の電源線１４’－２は、領域Ｒ４－２内にて一体的に形成された電極であり、Ｍ８個の貫通孔１１１が設けられている。

電源線１４’－１，１４’－２は、基板裏面側の同一平面上における２つの領域Ｒ４－１，Ｒ４－２に分割して配置されている。電源線１４’－１，１４’－２は、基板裏面側の同一平面を複数の領域に分割した際の複数の領域のうち、他の配線の領域とは異なる領域に配置されている。

以上のように、図１（ｂ）に示したディスプレイ１ｂによれば、４種類の信号線１１’－１，１１’－２、走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’－１，１４’－２を、基板裏面側に分割して配置するようにした。これにより、各配線間の重なりがなくなり、配線層を単一層とすることでき、４種類の配線の一括形成が可能となる。したがって、ディスプレイ１ｂの構造及び作製プロセスの簡易化を実現することができる。

〔第１配置例の変形１〕
図２（ｃ）は、本発明の実施形態のディスプレイにおける基板裏面側の配線の第１配置例の変形１を示す図である。

このディスプレイ１ｃの基板裏面側には、図８に示した基板表面側に形成された信号線１１、走査線１２、グランド線１３及び電源線１４に対応して、２つの領域に分割配置された信号線１１’－１，１１’－２、２つの領域に分割配置された走査線１２’－１，１２’－２、１つの領域に配置されたグランド線１３’、及び２つの領域に分割配置された電源線１４’－１，１４’－２が形成されている。

これらの領域は、基板裏面側の同一平面を複数に分割して得られた領域のうちのいずれかの領域であり、互いに重なることはない。つまり、基板裏面側からディスプレイ１ｃを見ると、信号線１１’－１，１１’－２、走査線１２’－１，１２’－２、グランド線１３’及び電源線１４’－１，１４’－２は、異なる種類の配線及び同じ種類の配線において重なることはない。

図１（ａ）に示したディスプレイ１ａの第１配置例と、このディスプレイ１ｃの第１配置例の変形１とを比較すると、ディスプレイ１ａのグランド線１３’－１，１３’－２及び電源線１４’の位置と、ディスプレイ１ｃのグランド線１３’及び電源線１４’－１，１４’－２の位置とが逆になっている。

具体的には、両ディスプレイ１ａ，１ｃには、信号線１１’－１，１１’－２が２つの領域に分割配置され、走査線１２’－１，１２’－２が２つの領域に分割配置されている点で共通する。

これに対し、ディスプレイ１ｃには、グランド線１３’が１つの領域に配置され、電源線１４’－１，１４’－２が２つの領域に分割配置されている点で、グランド線１３’－１，１３’－２が２つの領域に分割配置され、電源線１４’が１つの領域に配置されているディスプレイ１ａと相違する。

（信号線１１’－１，１１’－２）（走査線１２’－１，１２’－２）
信号線１１’－１，１１’－２及び走査線１２’－１，１２’－２については、図１（ａ）と同様であるため、ここでは説明を省略する。

（グランド線１３’－１，１３’－２）
ディスプレイ１ｃの基板裏面側には、図８に示した基板表面側の横方向に形成されたＭ本のグランド線１３’に対応して、１個のグランド線１３’の電極が縦方向に２段に形成されている。

基板裏面側のグランド線１３’は、対応するＭ＋１個の貫通孔１１１を通したＭ＋１本の立体配線１１２を介して、基板表面側の対応するＭ本のグランド線１３に接続されている。

つまり、基板裏面側のグランド線１３’は、領域内にて一体的に形成された電極であり、Ｍ＋１個の貫通孔１１１が設けられている。尚、グランド線１３’には、Ｍ個の貫通孔１１１が設けられるようにしてもよい。

グランド線１３’は、基板裏面側の同一平面上において、１つの領域に配置されている。グランド線１３’は、基板裏面側の同一平面を複数の領域に分割した際の複数の領域のうち、他の配線の領域とは異なる領域に配置されている。

（電源線１４’－１，１４’－２）
また、ディスプレイ１ｃの基板裏面側には、図８に示した基板表面側の横方向に形成されたＭ本の電源線１４に対応して、２個の電源線１４’－１，１４’－２の電極が縦方向に形成されている。

基板裏面側の電源線１４’－１は、対応するＭ９＋１個の貫通孔１１１を通したＭ９＋１本の立体配線１１２を介して、基板表面側の対応するＭ９＋１本の電源線１４に接続されている。また、基板裏面側の電源線１４’－２は、対応するＭ１０＋１個の貫通孔１１１を通したＭ１０＋１本の立体配線１１２を介して、基板表面側の対応するＭ１０＋１本の電源線１４に接続されている。Ｍ９＋Ｍ１０＝Ｍである。この場合、基板表面側のＭ本の電源線１４のうちの２本の線には、２個の貫通孔１１１が設けられており、一方の貫通孔１１１を介して電源線１４’－１に接続され、他方の貫通孔１１１を介して電源線１４’－２に接続されていることとなる。

つまり、基板裏面側の電源線１４’－１は、領域内にて一体的に形成された電極であり、Ｍ９＋１個の貫通孔１１１が設けられている。また、基板裏面側の電源線１４’－２は、領域内にて一体的に形成された電極であり、Ｍ１０＋１個の貫通孔１１１が設けられている。

電源線１４’－１，１４’－２は、基板裏面側の同一平面上における２つの領域に分割して配置されている。電源線１４’－１，１４’－２は、基板裏面側の同一平面を複数の領域に分割した際の複数の領域のうち、他の配線の領域とは異なる領域に配置されている。

ここで、電源線１４’－１，１４’－２全体に設けられた貫通孔１１１の数はＭ＋２であり、電源線１４の数であるＭを超えている。これは、図１（ａ）に示したグランド線１３’－１，１３’－２の場合と同様である。

これにより、基板裏面側に配置された２つの領域の電源線１４’－１，１４’－２と、基板表面側の横方向に形成された全ての電源線１４とが貫通孔（α１，α２，β１，β２）により接続されることとなる。つまり、基板裏面側の電源線１４’－１，１４’－２は分割されているが、電気的に確実に接続されることとなる。

２つの領域の電源線１４’－１，１４’－２が貫通孔（α１，α２，β１，β２）及び電源線１４を介して電気的に接続されない場合には、配線の電位が不連続になる可能性があり、これにより、配線の分割位置の近傍で、ディスプレイ１ｃの明るさに差が出る（ムラが出る）等の問題が発生する可能性がある。

これに対し、図２（ｃ）に示したディスプレイ１ｃでは、２つの領域の電源線１４’－１，１４’－２が電気的に確実に接続されるようにしたため、配線の電位の不連続性及びディスプレイ１ｃの明るさに差が出る等の問題を解決することができる。

また、図１１に示した配線層が多層化されたディスプレイ１００の例では、電源線１４’は、基板裏面側の右端近くに配置されている。これに対し、図２（ｃ）に示したディスプレイ１ｃにおける電源線１４’－１，１４’－２は、基板裏面側の同一平面上において、中央に近い所定領域（横方向の中央に近く、かつ縦方向に伸びた所定領域）に配置されている。

これにより、基板表面側における電源線１４の左端の箇所において、ディスプレイ１ｃの方がディスプレイ１００よりも、基板裏面側の電源線１４’との間の距離が約１／２に短くなり、電圧降下の影響を約２分の１に低減することができる。

以上のように、図２（ｃ）に示したディスプレイ１ｃによれば、４種類の信号線１１’－１，１１’－２、走査線１２’－１，１２’－２、グランド線１３’及び電源線１４’－１，１４’－２を、基板裏面側に分割して配置するようにした。これにより、各配線間の重なりがなくなり、配線層を単一層とすることでき、４種類の配線の一括形成が可能となる。したがって、ディスプレイ１ｃの構造及び作製プロセスの簡易化を実現することができる。

〔第１配置例の変形２〕
図２（ｄ）は、本発明の実施形態のディスプレイにおける基板裏面側の配線の第１配置例の変形２を示す図である。

このディスプレイ１ｄの基板裏面側には、図８に示した基板表面側に形成された信号線１１、走査線１２、グランド線１３及び電源線１４に対応して、２つの領域に分割配置された信号線１１’－１，１１’－２、２つの領域に分割配置された走査線１２’－１，１２’－２’、２つの領域に分割配置されたグランド線１３’－１，１３’－２、及び１つの領域に配置された電源線１４’が形成されている。

これらの領域は、基板裏面側の同一平面を複数に分割して得られた領域のうちのいずれかの領域であり、互いに重なることはない。つまり、基板裏面側からディスプレイ１ｄを見ると、信号線１１’－１，１１’－２、走査線１２’－１，１２’－２’、グランド線１３’－１，１３’－２及び電源線１４’は、異なる種類の配線及び同じ種類の配線において重なることはない。

図１（ａ）に示したディスプレイ１ａの第１配置例と、このディスプレイ１ｄの第１配置例の変形２とを比較すると、ディスプレイ１ａの走査線１２’－２及びディスプレイ１ｄの走査線１２’－２’の配置が左右逆になっている。つまり、ディスプレイ１ｄの走査線１２’－２’に設けられた貫通孔１１１の位置が、ディスプレイ１ａの走査線１２’－２に設けられた貫通孔１１１の位置と左右逆になっている。

具体的には、両ディスプレイ１ａ，１ｄは、信号線１１’－１，１１’－２、走査線１２’－１，１２’－２，１２’－２’及びグランド線１３’－１，１３’－２のそれぞれが２つの領域に分割配置され、電源線１４’が１つの領域に配置されている点で共通する。

これに対し、ディスプレイ１ｄの走査線１２’－２’に設けられた貫通孔１１１は、当該ディスプレイ１ｄの基板裏面側において横方向の中央近くの所定箇所に配置されている点で、走査線１２’－２に設けられた貫通孔１１１が基板裏面側において横方向の端近くの所定箇所に配置されているディスプレイ１ａと相違する。

信号線１１’－１，１１’－２、走査線１２’－１、グランド線１３’－１，１３’－２及び電源線１４’については、図１（ａ）と同様であるため、ここでは説明を省略する。また、走査線１２’－２’については、貫通孔１１１の位置が異なる点を除いて図１（ａ）に示した走査線１２’－２と同様であるため、ここでは説明を省略する。

以上のように、図２（ｄ）に示したディスプレイ１ｄによれば、４種類の信号線１１’－１，１１’－２、走査線１２’－１，１２’－２’、グランド線１３’－１，１３’－２及び電源線１４’を、基板裏面側に分割して配置するようにした。これにより、図１（ａ）に示したディスプレイ１ａと同様の効果を奏する。

〔第１配置例の変形３〕
図３（ｅ）は、本発明の実施形態のディスプレイにおける基板裏面側の配線の第１配置例の変形３を示す図である。

このディスプレイ１ｅの基板裏面側には、図８に示した基板表面側に形成された信号線１１、走査線１２、グランド線１３及び電源線１４に対応して、２つの領域に分割配置された信号線１１’－１，１１’－２、２つの領域に分割配置された走査線１２’－１’，１２’－２’、２つの領域に分割配置されたグランド線１３’－１，１３’－２、及び１つの領域に配置された電源線１４’が形成されている。

これらの領域は、基板裏面側の同一平面を複数に分割して得られた領域のうちのいずれかの領域であり、互いに重なることはない。つまり、基板裏面側からディスプレイ１ｅを見ると、信号線１１’－１，１１’－２、走査線１２’－１’，１２’－２’、グランド線１３’－１，１３’－２及び電源線１４’は、異なる種類の配線及び同じ種類の配線において重なることはない。

図１（ａ）に示したディスプレイ１ａの第１配置例と、このディスプレイ１ｅの第１配置例の変形３とを比較すると、ディスプレイ１ａの走査線１２’－１，１２’－２及びディスプレイ１ｅの走査線１２’－１’，１２’－２’の配置が左右逆になっている。つまり、ディスプレイ１ｅの走査線１２’－１’，１２’－２’に設けられた貫通孔１１１の位置が、ディスプレイ１ａの走査線１２’－１，１２’－２に設けられた貫通孔１１１の位置と左右逆になっている。

具体的には、両ディスプレイ１ａ，１ｅは、信号線１１’－１，１１’－２、走査線１２’－１，１２’－２，１２’－１’，１２’－２’及びグランド線１３’－１，１３’－２のそれぞれが２つの領域に分割配置され、電源線１４’が１つの領域に配置されている点で共通する。

これに対し、ディスプレイ１ｅの走査線１２’－１’，１２’－２’に設けられた貫通孔１１１は、当該ディスプレイ１ｅの基板裏面側において横方向の中央近くの所定箇所に配置されている点で、走査線１２’－１，１２’－２に設けられた貫通孔１１１が基板裏面側において横方向の端近くの所定箇所に配置されているディスプレイ１ａと相違する。

信号線１１’－１，１１’－２、グランド線１３’－１，１３’－２及び電源線１４’については、図１（ａ）と同様であるため、ここでは説明を省略する。また、走査線１２’－１’，１２’－２’については、貫通孔１１１の位置が異なる点を除いて図１（ａ）に示した走査線１２’－１，１２’－２と同様であるため、ここでは説明を省略する。

以上のように、図３（ｅ）に示したディスプレイ１ｅによれば、４種類の信号線１１’－１，１１’－２、走査線１２’－１’，１２’－２’、グランド線１３’－１，１３’－２及び電源線１４’を、基板裏面側に分割して配置するようにした。これにより、図１（ａ）に示したディスプレイ１ａと同様の効果を奏する。

〔第１配置例の変形４〕
図３（ｆ）は、本発明の実施形態のディスプレイにおける基板裏面側の配線の第１配置例の変形４を示す図である。

このディスプレイ１ｆの基板裏面側には、図８に示した基板表面側に形成された信号線１１、走査線１２、グランド線１３及び電源線１４に対応して、２つの領域に分割配置された信号線１１’－１’，１１’－２、２つの領域に分割配置された走査線１２’－１，１２’－２、２つの領域に分割配置されたグランド線１３’－１，１３’－２、及び１つの領域に配置された電源線１４’が形成されている。

これらの領域は、基板裏面側の同一平面を複数に分割して得られた領域のうちのいずれかの領域であり、互いに重なることはない。つまり、基板裏面側からディスプレイ１ｆを見ると、信号線１１’－１’，１１’－２、走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’は、異なる種類の配線及び同じ種類の配線において重なることはない。

図１（ａ）に示したディスプレイ１ａの第１配置例と、このディスプレイ１ｆの第１配置例の変形４とを比較すると、ディスプレイ１ａの信号線１１’－１及びディスプレイ１ｆの信号線１１’－１’の配置が上下逆になっている。つまり、ディスプレイ１ｆの信号線１１’－１’に設けられた貫通孔１１１の位置が、ディスプレイ１ａの信号線１１’－１に設けられた貫通孔１１１の位置と上下逆になっている。

具体的には、両ディスプレイ１ａ，１ｆは、信号線１１’－１，１１’－２，１１’－１’、走査線１２’－１，１２’－２及びグランド線１３’－１，１３’－２のそれぞれが２つの領域に分割配置され、電源線１４’が１つの領域に配置されている点で共通する。

これに対し、ディスプレイ１ｆの信号線１１’－１’に設けられた貫通孔１１１は、当該ディスプレイ１ｆの基板裏面側において縦方向の中央近くの所定箇所に配置されている点で、信号線１１’－１に設けられた貫通孔１１１が基板裏面側において縦方向の端近くの所定箇所に配置されているディスプレイ１ａと相違する。

信号線１１’－２、走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’については、図１（ａ）と同様であるため、ここでは説明を省略する。また、信号線１１’－１’については、貫通孔１１１の位置が異なる点を除いて図１（ａ）に示した信号線１１’－１と同様であるため、ここでは説明を省略する。

以上のように、図３（ｆ）に示したディスプレイ１ｆによれば、４種類の信号線１１’－１’，１１’－２、走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’を、基板裏面側に分割して配置するようにした。これにより、図１（ａ）に示したディスプレイ１ａと同様の効果を奏する。

〔第１配置例の変形５〕
図４（ｇ）は、本発明の実施形態のディスプレイにおける基板裏面側の配線の第１配置例の変形５を示す図である。

このディスプレイ１ｇの基板裏面側には、図８に示した基板表面側に形成された信号線１１、走査線１２、グランド線１３及び電源線１４に対応して、２つの領域に分割配置された信号線１１’－１’，１１’－２’、２つの領域に分割配置された走査線１２’－１，１２’－２、２つの領域に分割配置されたグランド線１３’－１，１３’－２、及び１つの領域に配置された電源線１４’が形成されている。

これらの領域は、基板裏面側の同一平面を複数に分割して得られた領域のうちのいずれかの領域であり、互いに重なることはない。つまり、基板裏面側からディスプレイ１ｇを見ると、信号線１１’－１’，１１’－２’、走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’は、異なる種類の配線及び同じ種類の配線において重なることはない。

図１（ａ）に示したディスプレイ１ａの第１配置例と、このディスプレイ１ｇの第１配置例の変形５とを比較すると、ディスプレイ１ａの信号線１１’－１，１１’－２及びディスプレイ１ｇｆの信号線１１’－１’，１１’－２’の配置が上下逆になっている。つまり、ディスプレイ１ｇの信号線１１’－１’，１１’－２’に設けられた貫通孔１１１の位置が、ディスプレイ１ａの信号線１１’－１，１１’－２に設けられた貫通孔１１１の位置と上下逆になっている。

具体的には、両ディスプレイ１ａ，１ｇは、信号線１１’－１，１１’－２，１１’－１’，１１’－２’、走査線１２’－１，１２’－２及びグランド線１３’－１，１３’－２のそれぞれが２つの領域に分割配置され、電源線１４’が１つの領域に配置されている点で共通する。

これに対し、ディスプレイ１ｇの信号線１１’－１’，１１’－２’に設けられた貫通孔１１１は、当該ディスプレイ１ｇの基板裏面側において縦方向の中央近くの所定箇所に配置されている点で、信号線１１’－１，１１’－２に設けられた貫通孔１１１が基板裏面側において縦方向の端近くの所定箇所に配置されているディスプレイ１ａと相違する。

走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’については、図１（ａ）と同様であるため、ここでは説明を省略する。また、信号線１１’－１’，１１’－２’については、貫通孔１１１の位置が異なる点を除いて図１（ａ）に示した信号線１１’－１，１１’－２と同様であるため、ここでは説明を省略する。

以上のように、図４（ｇ）に示したディスプレイ１ｇによれば、４種類の信号線１１’－１’，１１’－２’、走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’を、基板裏面側に分割して配置するようにした。これにより、図１（ａ）に示したディスプレイ１ａと同様の効果を奏する。

〔第１配置例の変形６〕
図４（ｈ）は、本発明の実施形態のディスプレイにおける基板裏面側の配線の第１配置例の変形６を示す図である。

このディスプレイ１ｈの基板裏面側には、図８に示した基板表面側に形成された信号線１１、走査線１２、グランド線１３及び電源線１４に対応して、２つの領域に分割配置された信号線１１’－１’，１１’－２’、２つの領域に分割配置された走査線１２’－１’，１２’－２’、２つの領域に分割配置されたグランド線１３’－１，１３’－２、及び１つの領域に配置された電源線１４’が形成されている。

これらの領域は、基板裏面側の同一平面を複数に分割して得られた領域のうちのいずれかの領域であり、互いに重なることはない。つまり、基板裏面側からディスプレイ１ｈを見ると、信号線１１’－１’，１１’－２’、走査線１２’－１’，１２’－２’、グランド線１３’－１，１３’－２及び電源線１４’は、異なる種類の配線及び同じ種類の配線において重なることはない。

図１（ａ）に示したディスプレイ１ａの第１配置例と、このディスプレイ１ｈの第１配置例の変形６とを比較すると、ディスプレイ１ａの信号線１１’－１，１１’－２及びディスプレイ１ｈの信号線１１’－１’，１１’－２’の配置が上下逆になっており、ディスプレイ１ａの走査線１２’－１，１２’－２及びディスプレイ１ｈの走査線１２’－１’，１２’－２’の配置が左右逆になっている。つまり、ディスプレイ１ｈの信号線１１’－１’，１１’－２’に設けられた貫通孔１１１の位置が、ディスプレイ１ａの信号線１１’－１，１１’－２に設けられた貫通孔１１１の位置と上下逆になっている。また、ディスプレイ１ｈの走査線１２’－１’，１２’－２’に設けられた貫通孔１１１の位置が、ディスプレイ１ａの走査線１２’－１，１２’－２に設けられた貫通孔１１１の位置と左右逆になっている。

具体的には、両ディスプレイ１ａ，１ｈは、信号線１１’－１，１１’－２，１１’－１’，１１’－２’、走査線１２’－１，１２’－２，１２’－１’，１２’－２’及びグランド線１３’－１，１３’－２のそれぞれが２つの領域に分割配置され、電源線１４’が１つの領域に配置されている点で共通する。

これに対し、ディスプレイ１ｈの信号線１１’－１’，１１’－２’に設けられた貫通孔１１１は、当該ディスプレイ１ｈの基板裏面側において縦方向の中央近くの所定箇所に配置されている点で、信号線１１’－１，１１’－２に設けられた貫通孔１１１が基板裏面側において縦方向の端近くの所定箇所に配置されているディスプレイ１ａと相違する。また、ディスプレイ１ｈの走査線１２’－１’，１２’－２’に設けられた貫通孔１１１は、当該ディスプレイ１ｈの基板裏面側において横方向の中央近くの所定箇所に配置されている点で、走査線１２’－１，１２’－２に設けられた貫通孔１１１が基板裏面側において横方向の端近くの所定箇所に配置されているディスプレイ１ａと相違する。

グランド線１３’－１，１３’－２及び電源線１４’については、図１（ａ）と同様であるため、ここでは説明を省略する。また、信号線１１’－１’，１１’－２’及び走査線１２’－１’，１２’－２’については、貫通孔１１１の位置が異なる点を除いて図１（ａ）に示した信号線１１’－１，１１’－２及び走査線１２’－１，１２’－２と同様であるため、ここでは説明を省略する。

以上のように、図４（ｈ）に示したディスプレイ１ｈによれば、４種類の信号線１１’－１’，１１’－２’、走査線１２’－１’，１２’－２’、グランド線１３’－１，１３’－２及び電源線１４’を、基板裏面側に分割して配置するようにした。これにより、図１（ａ）に示したディスプレイ１ａと同様の効果を奏する。

〔ディスプレイ１の作製方法〕
次に、本発明の実施形態によるディスプレイ１ａ～１ｈ（以下、総称してディスプレイ１という。）の作製方法について説明する。図５は、本発明の実施形態によるディスプレイ１の作製工程例を説明する図であり、図６は、図５の続きを説明する図である。この作製工程例は、立体配線１１２を用いてフィルム基板１０１上に作製したＴＦＴバックプレーン（立体配線ＴＦＴ－ＢＰ）の作製方法を示している。ディスプレイ１の階層については、図１０に示した断面構造を参照されたい。

まず、第１のガラス基板（第１ガラス基板）に厚さ１０μｍのＰＩのフィルム基板１０１を形成し、フィルム基板１０１の上に（フィルム基板１０１の表面側に）、下地膜１０５として厚さ５０ｎｍの窒化シリコン膜をスパッタリングにより形成する（工程Ｐ５０１）。

次に、下地膜１０５の上に（表面側に）、モリブデン合金及びアルミニウムで構成される厚さ１４０ｎｍの金属積層膜をスパッタリングにより形成する。そして、選択用ＴＦＴ２１のゲート電極１０７、駆動用ＴＦＴ２２のゲート電極１０７、走査線１２、グランド線１３及び電源線１４をフォトリソグラフィープロセスにより形成する（工程Ｐ５０２）。

次に、下地膜１０５、選択用ＴＦＴ２１のゲート電極１０７、駆動用ＴＦＴ２２のゲート電極１０７、走査線１２、グランド線１３及び電源線１４の上に（表面側）に、酸化シリコン膜で構成される厚さ２００ｎｍの絶縁膜１０４をスパッタ装置により形成する（工程Ｐ５０３）。

次に、絶縁膜１０４の上に、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ（ITZO）で構成される厚さ３０ｎｍの半導体層（活性層）１０３をスパッタ装置により成膜し、フォトリソグラフィープロセスによりパターン形成する（工程Ｐ５０４）。

次に、ホットプレートを用いて、大気中で３００℃及び１時間の熱処理を実施し（工程Ｐ５０５）、ビアをドライエッチングにより形成する（工程Ｐ５０６）。

次に、絶縁膜１０４及び半導体層１０３の上（表面側）に、金、モリブデン合金及びアルミニウムで構成される厚さ１４０ｎｍの金属積層膜をスパッタリングにより形成する。そして、選択用ＴＦＴ２１のソース電極１０８及びドレイン電極１０９、駆動用ＴＦＴ２２のソース電極１０８及びドレイン電極１０９、並びに信号線１１をフォトリソグラフィープロセスにより形成する（工程Ｐ６０１）。

次に、絶縁膜１０４、半導体層１０３、選択用ＴＦＴ２１のソース電極１０８及びドレイン電極１０９、駆動用ＴＦＴ２２のソース電極１０８及びドレイン電極１０９、並びに信号線１１の上（表面側）に、塗布成膜可能な有機膜を用いて保護膜１０２を形成する。そして、大気中で１５０℃及び１時間の熱処理を実施する（工程Ｐ６０２）。

次に、保護膜１０２の上に、接着層（フィックスフィルム）を用いて第２のガラス基板（第２ガラス基板）を貼り付ける（工程Ｐ６０３）。その後、第１ガラス基板をレーザーリフトオフにより剥離する（工程Ｐ６０４）。

次に、工程Ｐ６０４にて第１ガラス基板を剥離した後、フィルム基板１０１の裏面側に、塗布成膜可能な有機膜を用いて平坦化層１０６を形成し、大気中で１５０℃及び１時間の熱処理を実施する（工程Ｐ６０５）。

次に、貫通孔１１１をドライエッチングにより形成し（工程Ｐ６０６）、モリブデン合金及びアルミニウムからなる金属積層膜で構成される立体配線１１２及び裏面側の配線（信号線１１’、走査線１２’、グランド線１３’及び電源線１４’）を形成する（工程Ｐ６０７）。尚、工程Ｐ６０６において、貫通孔１１１は、ドライエッチングの他に、ウェットエッチング、レーザー穴開け加工等により形成するようにしてもよい。

最後に、第２ガラス基板及び接着層（フィックスフィルム）を剥離する（工程Ｐ６０８）。

これにより、作製した立体配線ＴＦＴ－ＢＰに発光素子２３を搭載することで、立体配線１１２を用いたディスプレイ１を作製することができる。

〔実施例〕
次に、図１（ａ）に示したディスプレイ１ａの実施例について説明する。図７はディスプレイ１ａの実施例を示す図であり、左側は、４面の立体配線ＴＦＴ－ＢＰを基板裏面側から見た写真を示し、右側は、１面の立体配線ＴＦＴ－ＢＰを基板裏面側から見た場合の拡大写真、及び信号線１１’－２の拡大図（レイアウト図）及び走査線１２’－２の拡大図（レイアウト図）を示している。

この立体配線ＴＦＴ－ＢＰは、図１（ａ）に示したディスプレイ１ａに相当し、厚さ１０μｍのＰＩのフィルム基板１０１上に作製されたものである。４面の立体配線ＴＦＴ－ＢＰのサイズは９ｃｍ角、１面の立体配線ＴＦＴ－ＢＰのサイズは３ｃｍ角、解像度は１３３ｐｐｉ、画素数は１６０×１６０×（ＲＧＢ）、画素サイズは１９０μｍ角である。

ディスプレイ１ａの基板裏面側には、２つの領域に分割配置された信号線１１’－１，１１’－２、２つの領域に分割配置された走査線１２’－１，１２’－２、２つの領域に分割配置されたグランド線１３’－１，１３’－２、及び１つの領域に配置された電源線１４’が形成されている。

図７から、信号線１１’－１，１１’－２、走査線１２’－１，１２’－２、グランド線１３’－１，１３’－２及び電源線１４’を基板裏面側に分割配置することで、各配線間の重なりがなく、基板裏面側の配線層が単一層となっていることがわかる。これにより、ディスプレイ１ａの構造及び作製プロセスの簡易化を実現することができる。

〔第１配置例等の基板裏面側の配線における抵抗成分の影響〕
図１（ａ）等に示した第１配置例等において、基板裏面側に形成された信号線１１’－１，１１’－２、走査線１２’－１，１２’－２等の配線は、一般的にスパッタリング等により形成される。このため、基板裏面側の配線の厚みは数百ｎｍオーダーであり、抵抗成分の影響が存在する。配線の厚みがあるほど、抵抗成分を小さくすることができるが、数百ｎｍ程度の厚みでは、抵抗成分を十分に小さくすることができない。

特に、電源線１４’，１４’－１，１４’－２（以下、総称して「電源線１４’」という。）及びグランド線１３’，１３’－１，１３’－２（以下、総称して「グランド線１３’」という。）においては、抵抗成分の影響による電圧降下が生じる問題がある。

図１３（ａ）は、基板裏面側に形成された電源線１４’の中央付近ｑ１にＦＰＣ（Flexible Printed Circuits：フレキシブル基板）を接続した場合の電圧降下について説明する図であり、図１（ａ）に示した第１配置例のディスプレイ１ａの場合を示している。

図１３（ａ）に示すように、電源線１４’の中央付近ｑ１には細長形状のＦＰＣ４０が接続されている。ＦＰＣ４０における一端の領域は、電源線１４’の中央付近ｑ１に接続される接続位置ｐ１であり、ＦＰＣ４０における他端の領域は、電圧が印加される電圧印加位置ｐ２である。ＦＰＣ４０の抵抗成分は、電源線１４’と比べると小さい。

ＦＰＣ４０の電圧印加位置ｐ２を基準にすると、電源線１４’の中央付近ｑ１の電圧降下は小さく、電源線１４’の上端付近ｑ２の電圧降下は大きく、電源線１４’の下端付近ｑ３の電圧降下も大きい。

図１３（ｂ）は、基板裏面側に形成された電源線１４’の上端付近ｑ２にＦＰＣを接続した場合の電圧降下について説明する図であり、図１（ａ）に示した第１配置例のディスプレイ１ａの場合を示している。

図１３（ｂ）に示すように、電源線１４’の上端付近ｑ２には細長形状のＦＰＣ４０が接続されている。ＦＰＣ４０は、図１３（ａ）に示したものと同様である。

ＦＰＣ４０の電圧印加位置ｐ２を基準にすると、電源線１４’の上端付近ｑ２の電圧降下は小さく、電源線１４’の中央付近ｑ１の電圧降下は大きく、電源線１４’の下端付近ｑ３の電圧降下はさらに大きい。

このように、電源線１４’においては、抵抗成分の影響による電圧降下が存在するため、ＦＰＣ４０が接続された位置（図１３（ａ）では中央付近ｑ１、図１３（ｂ）では上端付近ｑ２）から離れるほど、抵抗値が大きくなり電圧降下が大きくなる。

そこで、このような問題を解決するために、図１（ａ）（ｂ）、図２（ｃ）（ｄ）、図３（ｅ）（ｆ）及び図４（ｇ）（ｈ）に示したディスプレイ１ａ等において、基板裏面側に形成された電源線１４’の長手方向の面であって、フィルム基板１０１の積層面と平行な面に、抵抗値が電源線１４’よりも非常に小さい金属箔を積層して接着するように構成する。

これにより、ディスプレイ１ａ等の基板裏面側において、電源線１４’と金属箔とが並列に接続されることとなる。金属箔の抵抗値は電源線１４’よりも非常に小さいことから、電源線１４’及び金属箔の全体の配線の抵抗値は、電源線１４’のみの場合に比べ非常に小さくなり、電圧降下を抑えることができる。

したがって、基板裏面側における４種類の配線（信号線１１’等）間の重なりをなくし、かつ配線層を単一層として形成すると共に、電源線１４’の抵抗成分の影響を低減し、電源線１４’の電圧降下を抑えることができる。グランド線１３’についても同様である。

〔金属箔等を形成した電源線１４’の構成〕
ここで、金属箔を形成した電源線１４’の構成を説明する前に、図１（ａ）（ｂ）、図２（ｃ）（ｄ）、図３（ｅ）（ｆ）及び図４（ｇ）（ｈ）に示したディスプレイ１ａ等の例（以下、通常例という。）について説明する。

図１４（ａ）は、通常例における電源線１４’等の断面図及び抵抗値を示す図である。尚、図１４（ａ）及び後述する図１４（ｂ）では、説明に必要な電源線１４’等のみが示されており、その他の部材は省略してある。

図１４（ａ）の（ａ－１）は、図１３（ａ）に示した電源線１４’の中央付近ｑ１と下端付近ｑ３との間に示す線γ（後述する図１５（ａ）の（ａ－１）に示す線γ）の箇所における断面図であり、図１０に示した断面構造を上下逆にして見た図を示している。図１０に示した断面構造と同様に、フィルム基板１０１の裏面側には平坦化層１０６及び電源線１４’が形成されており、積層構造をなしている。

図１４（ａ）の（ａ－２）は、通常例における電源線１４’の抵抗値を示す概略図である。電源線１４’の上端付近ｑ２から下端付近ｑ３までの抵抗値をＲaとする。尚、この場合の電源線１４’は２つに分割配置されておらず、通常例のうち図１（ｂ）及び図２（ｃ）を除くディスプレイ１ａ等に形成された例を示している。

次に、金属箔等を形成した電源線１４’の構成について説明する。図１４（ｂ）は、電源線１４’に金属箔等を形成した例における電源線１４’等の断面図及び抵抗値を示す図である。図１４（ｂ）の（ｂ－１）は、図１３（ａ）に示した電源線１４’に金属箔等が形成されている場合の図１３（ａ）に示した線γ（後述する図１５（ｂ）の（ｂ－１）に示す線γ’）の箇所における断面図であり、図１０に示した断面構造を上下逆にして見た図を示している。

フィルム基板１０１の裏面側には、平坦化層１０６及び電源線１４’に加え、さらに導電性粘着層５０及び金属箔５１が形成されており、この順番で積層構造をなしている。基板裏面側において、電源線１４’の上方に導電性粘着層５０が形成され、導電性粘着層５０の上方に金属箔５１が形成されている。

基板裏面側に形成された電源線１４’の長手方向（後述する図１４（ｂ）の（ｂ－２）に示すｄ）の面（フィルム基板１０１の積層面と平行の面）に対し、例えば導電性粘着層５０を用いて金属箔５１が貼り付けられる。これにより、金属箔５１が電源線１４’の長手方向に平行して接着することとなる。

ここで、導電性粘着層５０及び金属箔５１として、金属箔粘着テープを用いるようにしてもよい。また、金属箔５１として、金箔、銀箔、白金箔、銅箔、アルミ箔、ニッケル箔、チタン箔、スズ箔またはスズメッキ銅箔を用いるようにしてもよく、金、銀、白金、銅、アルミ、ニッケル、チタン、スズ等を用いた合金の箔を用いるようにしてもよい。また、金属箔５１として、金、銀、白金、銅、アルミ、ニッケル、チタン、スズ等をメッキしたものを用いるようにしてもよい。

尚、導電性粘着層５０の代わりに、はんだを用いて電源線１４’に金属箔５１を貼り付けるようにしてもよく、銀ペーストを用いて電源線１４’に金属箔５１を貼り付けるようにしてもよい。

はんだを用いる場合は、部材にある程度の熱をかける必要があり、また、銀ペーストを用いる場合は、電源線１４’及び金属箔５１からはみ出ないように銀ペーストを塗る必要がある。このため、金属箔粘着テープを用いることが望ましい。金属箔粘着テープを用いることで、熱が発生することがなく、熱を原因とする部品劣化が生じることがない。また、適切な幅を有する金属箔粘着テープを用いることで、電源線１４’及び金属箔５１から金属箔粘着テープがはみ出ることがなく、作製の負荷を低減することができる。

図１４（ｂ）の（ｂ－２）は、電源線１４’に金属箔５１等を形成した例における電源線１４’等の抵抗値を示す概略図である。電源線１４’、導電性粘着層５０及び金属箔５１が積層された箇所の上端付近ｑ２から下端付近ｑ３までの抵抗値をＲbとする。尚、この場合の電源線１４’は２つに分割配置されておらず、通常例のうち図１（ｂ）及び図２（ｃ）を除くディスプレイ１ａ等に形成された例を示している。

図１４（ｂ）に示したように、電源線１４’、導電性粘着層５０及び金属箔５１が並列に接続されることとなる。導電性粘着層５０及び金属箔５１の抵抗値は電源線１４’よりも非常に小さいため、図１４（ｂ）の（ｂ－２）に示した電源線１４’、導電性粘着層５０及び金属箔５１の全体の配線の抵抗値Ｒbは、図１４（ａ）の（ａ－２）に示した電源線１４’のみの場合に比べ非常に小さくなる。

〔実施例〕
図１５（ａ）は、通常例の場合の実施例及び電源線１４’の抵抗値を説明する図であり、図１５（ｂ）は、電源線１４’に金属箔５１等を形成した場合の実施例及び電源線１４’等の抵抗値を説明する図である。この場合の通常例は、図１（ａ）に示した第１配置例を示している。

図１５（ｂ）において、導電性粘着層５０及び金属箔５１の形成には、デクセリアルズ株式会社（Dexerials Corporation）製の銅箔粘着テープ（型番CU7636R）を用いるようにし、当該銅箔粘着テープを電源線１４’に貼り付けることで積層構造を形成した。尚、図１５（ａ）の（ａ－２）及び図１５（ｂ）の（ｂ－２）では、説明に必要な電源線１４’等のみが示されており、その他の部材は省略してある。

図１５（ａ）の（ａ－１）は、ディスプレイ１ａの実施例を示す図であり、基板裏面側から見た場合の写真である。図１５（ａ）の（ａ－２）は、ディスプレイ１ａの基板裏面側の概略図である。

図１５（ａ）の（ａ－１）及び（ａ－２）を参照して、電源線１４’の２点間の抵抗値を測定した結果、上端付近ｑ２と中央付近ｑ１との間の抵抗値は約４Ωであり、上端付近ｑ２と下端付近ｑ３との間の抵抗値は約８Ωであり、電源線１４’の抵抗値は、２点間の距離に比例する結果が得られた。つまり、電源線１４’の長さに比例して抵抗値が増加することから、電圧降下も抵抗値に比例して大きくなる。

図１５（ｂ）の（ｂ－１）は、電源線１４’に金属箔５１等を形成した場合のディスプレイ１ａ’の実施例を示す図であり、基板裏面側から見た場合の写真である。図１５（ｂ）の（ｂ－２）は、ディスプレイ１ａ’の基板裏面側の概略図である。図１５（ｂ）の（ｂ－２）に示すように、基板裏面側には、電源線１４’に導電性粘着層５０及び金属箔５１が積層して形成されている。

図１５（ｂ）の（ｂ－１）及び（ｂ－２）を参照して、電源線１４’の２点間の抵抗値を測定した結果、電源線１４’の上端付近ｑ２と金属箔５１の中央付近ｑ１’との間の抵抗値、電源線１４’の上端付近ｑ２と金属箔５１の上端付近ｑ２’との間の抵抗値、及び
電源線１４’の上端付近ｑ２と金属箔５１の下端付近ｑ３’との間の抵抗値は、共に約２Ωであった。つまり、電源線１４’の上端付近ｑ２と金属箔５１との間の抵抗値は、金属箔５１の位置に依ることなく、図１５（ａ）に示した電源線１４’のみの場合よりも小さい約２Ωである。

この２Ωの抵抗値の主な原因は、電源線１４’と導電性粘着層５０との間の接触抵抗である。導電性粘着層５０及び金属箔５１自体の抵抗値は非常に小さいため、この例では、電源線１４’の上端付近ｑ２と金属箔５１との間の抵抗値は、金属箔５１の位置に依ることなく小さい値となっている。

このように、電源線１４’、導電性粘着層５０及び金属箔５１からなる全体の配線の抵抗値は、配線の長さに依ることなく一定となり、かつ図１５（ａ）に示した電源線１４’のみの場合に比べ小さい値となる結果が得られた。つまり、配線の抵抗値が一定かつ小さい値であるため、電圧降下も一定かつ小さくなる。

したがって、基板裏面側における４種類の配線（信号線１１’等）間の重なりをなくし、かつ配線層を単一層として形成すると共に、電源線１４’の抵抗成分の影響を低減し、電源線１４’の電圧降下を抑えることができる。

尚、グランド線１３’についても同様に、導電性粘着層５０及び金属箔５１を積層して形成することができる。これにより、基板裏面側のグランド線１３’の抵抗成分の影響を低減し、グランド線１３’の電圧降下を抑えることができる。

以上、実施形態を挙げて本発明を説明したが、本発明は前記実施形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。

例えば、ディスプレイ１における基板裏面側の配線の配置例を、図１（ａ）（ｂ）、図２（ｃ）（ｄ）、図３（ｅ）（ｆ）及び図４（ｇ）（ｈ）に示したが、これらは例示であり、本発明はこれらの配置例に限定されることはない。本発明における４種類の配線（信号線１１’等）は、基板裏面側の同一平面上にて、他の配線とは異なる領域に配置されていればよい。

１ａ，１ａ’，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１００ ディスプレイ
１１，１１’ 信号線
１２，１２’ 走査線
１３，１３’ グランド線
１４，１４’ 電源線
１５ 保持容量
２１ 選択用ＴＦＴ
２２ 駆動用ＴＦＴ
２３ 発光素子
３１ 第１配線層
３２ 第２配線層
４０ ＦＰＣ（Flexible Printed Circuits）
５０ 導電性粘着層
５１ 金属箔
９９，９９’ 画素回路
１０１ フィルム基板
１０２ 保護膜
１０３ 半導体層
１０４ 絶縁膜
１０５ 下地膜
１０６ 平坦化層
１０７ ゲート電極
１０８ ソース電極
１０９ ドレイン電極
１１０ 配線
１１１，α１，α２，β１，β２ 貫通孔
１１２ 立体配線
Ｒ，Ａ，Ｂ，Ｃ 領域
ｐ１ 接続位置
ｐ２ 電圧印加位置
ｑ１，ｑ１’ 中央付近
ｑ２，ｑ２’ 上端付近
ｑ３，ｑ３’ 下端付近
γ，γ’ 線
Ｒa，Ｒb 抵抗値

Claims (8)

1. 縦方向及び横方向のアレイ状に配置された複数の画素回路を備え、基板表面側に形成された前記画素回路のＴＦＴ及び発光素子を、基板裏面側から貫通孔を通した立体配線を介して駆動するディスプレイにおいて、
   前記基板表面側に、表面側信号線、表面側走査線、表面側グランド線及び表面側電源線を備え、
   前記基板裏面側に、前記立体配線を介して、前記表面側信号線、前記表面側走査線、前記表面側グランド線及び前記表面側電源線のそれぞれに接続される信号線、走査線、グランド線及び電源線を備え、
   前記信号線、前記走査線、前記グランド線及び前記電源線のそれぞれの配線は、前記基板裏面側の同一平面上にて、他の配線とは異なる領域に配置されている、ことを特徴とするディスプレイ。
2. 請求項１に記載のディスプレイにおいて、
   前記信号線及び前記走査線のそれぞれは、複数の領域に分割配置され、
   前記グランド線及び前記電源線のうちのいずれか一方は、複数の領域に分割配置され、他方は、１つの領域に配置されており、かつ、
   前記信号線、前記走査線、前記グランド線及び前記電源線のそれぞれの配線は、前記基板裏面側の同一平面上にて、他の配線とは異なる領域に配置されている、ことを特徴とするディスプレイ。
3. 請求項１に記載のディスプレイにおいて、
   前記信号線、前記走査線、前記グランド線及び前記電源線のそれぞれの配線は、複数の領域に分割配置されており、かつ、前記基板裏面側の同一平面上にて、他の配線とは異なる領域に配置されている、ことを特徴とするディスプレイ。
4. 請求項１から３までのいずれか一項に記載のディスプレイにおいて、
   前記電源線の配線は、前記基板裏面側の同一平面上の中央に近い所定領域に配置されている、ことを特徴とするディスプレイ。
5. 請求項２に記載のディスプレイにおいて、
   前記表面側グランド線及び前記表面側電源線は、アレイ状に配置された前記複数の画素回路に対応して、それぞれ横方向に複数形成されており、
   前記グランド線が複数の領域に分割配置されている場合、
   前記領域毎の全てのグランド線と、前記横方向に複数形成された全ての表面側グランド線とは、前記立体配線を介して接続されており、
   前記電源線が複数の領域に分割配置されている場合、
   前記領域毎の全ての電源線と、前記横方向に複数形成された全ての表面側電源線とは、前記立体配線を介して接続されている、ことを特徴とするディスプレイ。
6. 請求項１から５までのいずれか一項に記載のディスプレイにおいて、
   前記電源線の長手方向の面に接着された金属箔を有する、ことを特徴とするディスプレイ。
7. 請求項１から５までのいずれか一項に記載のディスプレイにおいて、
   前記グランド線の長手方向の面に接着された金属箔を有する、ことを特徴とするディスプレイ。
8. 縦方向及び横方向のアレイ状に配置された複数の画素回路を備え、フィルム基板の表面側に形成された前記画素回路のＴＦＴ及び発光素子を、前記フィルム基板の裏面側から貫通孔を通した立体配線を介して駆動するディスプレイの作製方法において、
   前記フィルム基板の表面側に、下地膜を形成する第１工程と、
   前記下地膜上に金属積層膜を形成し、前記ＴＦＴのゲート電極、表面側走査線、表面側グランド線及び表面側電源線を形成する第２工程と、
   前記下地膜、前記ＴＦＴのゲート電極、前記表面側走査線、前記表面側グランド線及び前記表面側電源線の表面側に絶縁膜を形成する第３工程と、
   前記絶縁膜上に半導体層を製膜する第４工程と、
   前記絶縁膜及び前記半導体層の表面側に金属積層膜を形成し、前記ＴＦＴのソース電極及びドレイン電極、並びに表面側信号線を形成する第５工程と、
   前記絶縁膜、前記半導体層、前記ＴＦＴのソース電極及びドレイン電極、並びに前記表面側信号線の表面側に保護膜を形成する第６工程と、
   前記フィルム基板の裏面側に、平坦化層を形成する第７工程と、
   前記フィルム基板の裏面側から表面側へ通した前記貫通孔を形成する第８工程と、
   前記貫通孔に前記立体配線を形成し、前記立体配線を介して、前記表面側信号線、前記表面側走査線、前記表面側グランド線及び前記表面側電源線に接続するための対応する信号線、走査線、グランド線及び電源線のそれぞれの配線を、前記フィルム基板の裏面側の同一平面上にて、他の配線とは異なる領域に配置するように、前記フィルム基板の裏面側に形成する第９工程と、を有することを特徴とする作製方法。

Images