JP6785204B2 - メモリシステムおよび制御方法 - Google Patents
メモリシステムおよび制御方法 Download PDFInfo
- Publication number
- JP6785204B2 JP6785204B2 JP2017181425A JP2017181425A JP6785204B2 JP 6785204 B2 JP6785204 B2 JP 6785204B2 JP 2017181425 A JP2017181425 A JP 2017181425A JP 2017181425 A JP2017181425 A JP 2017181425A JP 6785204 B2 JP6785204 B2 JP 6785204B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- host
- data
- offset
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
Claims (12)
- ホストに接続可能なメモリシステムであって、
各々が複数のページを含む複数のブロックを含む不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するコントローラとを具備し、
前記コントローラは、
第1の論理アドレスを指定するライト要求を前記ホストから受信した場合、前記ホストからのデータを書き込むべき、第1のブロックと前記第1のブロックの第1の位置との双方を決定し、前記ホストからのデータを前記第1のブロックの前記第1の位置に書き込み、前記第1の論理アドレスと、前記第1のブロックを指定する第1のブロック番号と、前記第1のブロックの先頭から前記第1の位置までのオフセットをページサイズとは異なるサイズを有する粒度の倍数で示す第1のブロック内オフセットとを前記ホストに通知する動作を実行し、
前記不揮発性メモリのガベージコレクションを実行する場合、前記ガベージコレクションのためのコピー元ブロックおよびコピー先ブロックを前記複数のブロックから選択し、前記コピー元ブロック内に格納されている有効データを書き込むべき前記コピー先ブロックの第2の位置を決定し、前記有効データを前記コピー先ブロックの前記第2の位置にコピーし、前記有効データの論理アドレスと、前記コピー先ブロックを指定する第2のブロック番号と、前記コピー先ブロックの先頭から前記第2の位置までのオフセットを前記粒度の倍数で示す第2のブロック内オフセットとを前記ホストに通知する動作を実行するように構成されている、メモリシステム。 - 前記コントローラは、前記第1のブロック番号および前記第1のブロック内オフセットを指定するリード要求を前記ホストから受信した場合、前記第1のブロック内オフセットに基づいて前記第1のブロックからデータをリードするように構成されている請求項1記載のメモリシステム。
- 前記コントローラは、
前記ライト要求を前記ホストから受信した場合、前記第1の論理アドレスを前記ホストからのデータと一緒に前記第1のブロックに書き込み、
前記不揮発性メモリのガベージコレクションを実行する場合、前記コピー元ブロックにそれぞれ格納されている前記有効データと前記有効データの論理アドレスの双方を前記コピー先ブロックにコピーするように構成されている請求項1記載のメモリシステム。 - 前記コントローラは、前記不揮発性メモリのガベージコレクションを実行する場合、前記コピー元ブロックおよび前記コピー先ブロックを前記複数のブロックから選択し、前記コピー元ブロック内に格納されている有効データを前記コピー先ブロックの前記第2の位置にコピーし、前記有効データの前記論理アドレスと、前記コピー先ブロックを指定する前記第2のブロック番号と、前記第2のブロック内オフセットと、前記コピー元ブロックを指定する第3のブロック番号と、前記コピー元ブロックの先頭から、前記有効データが格納されている前記コピー元ブロック内の第3の位置までのオフセットを前記粒度の倍数で示す第3のブロック内オフセットとを前記ホストに通知するように構成されている請求項1記載のメモリシステム。
- 前記コントローラは、
前記複数のブロックの各々が一つのグループにのみ属するように前記複数のブロックを複数のグループに分類し、
前記ライト要求が前記複数のグループの第1のグループを指定する場合、前記第1のグループに属するブロックの一つを前記第1のブロックとして決定するように構成されている請求項1記載のメモリシステム。 - 前記コントローラは、
前記複数のブロックの各々が一つのグループにのみ属するように前記複数のブロックを複数のグループに分類し、
各々が前記複数のグループのうちの任意の一つのグループであるコピー元グループおよびコピー先グループを指定する制御コマンドを前記ホストから受信した場合、前記指定されたコピー元グループに属するブロック群からコピー元ブロックを選択し、前記指定されたコピー先グループに属するブロック群からコピー先ブロックを選択するように構成されている請求項1記載のメモリシステム。 - 前記コントローラは、
前記複数のブロックの各々に含まれるデータそれぞれの有効/無効を示すフラグを第1の管理テーブルを使用して管理し、
無効にすべきデータが格納されている物理記憶位置を示すブロック番号およびブロック内オフセットのペアを含む第1のコマンドを前記ホストから受信した場合、前記第1の管理テーブルを更新して、前記第1のコマンドに含まれるブロック番号およびブロック内オフセットに対応する物理記憶位置のデータに対応するフラグを無効を示す値に変更するように構成されている請求項1記載のメモリシステム。 - 前記コントローラは、
前記複数のブロックの各々に含まれるデータそれぞれの参照カウントであって、対応するデータを参照している論理アドレスの数を示す参照カウントを第1の管理テーブルを使用して管理し、
参照カウントを減らすべきデータが格納されている物理記憶位置を示すブロック番号およびブロック内オフセットのペアを含む第1のコマンドを前記ホストから受信した場合、前記第1の管理テーブルを更新して、前記第1のコマンドに含まれるブロック番号およびブロック内オフセットに対応する物理記憶位置のデータに対応する参照カウントを1減らし、
参照カウントを増やすべきデータが格納されている物理記憶位置を示すブロック番号およびブロック内オフセットのペアを含む第2のコマンドを前記ホストから受信した場合、前記第1の管理テーブルを更新して、前記第2のコマンドに含まれるブロック番号およびブロック内オフセットに対応する物理記憶位置のデータに対応する参照カウントを1増やすように構成されている請求項1記載のメモリシステム。 - 前記コントローラは、参照カウントが1以上の第1のデータを前記コピー元ブロックから前記コピー先ブロックにコピーするように構成されている請求項8記載のメモリシステム。
- ホストに接続可能なメモリシステムであって、
各々が複数のページを含む複数のブロックを含む不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するコントローラとを具備し、
前記コントローラは、
前記複数のブロックの各々が一つのグループにのみ属するように前記複数のブロックを複数のグループに分類し、
第1の論理アドレスおよび前記複数のグループ内の第1のグループを指定するライト要求を前記ホストから受信した場合、前記第1のグループに属するブロック群から、前記ホストからのデータを書き込むべき第1のブロックを決定し、前記ホストからのデータを書き込むべき前記第1のブロックの第1の位置を決定し、前記ホストからのデータを前記第1のブロックの前記第1の位置に書き込み、前記第1の論理アドレスと、前記第1のブロックを指定する第1のブロック番号と、前記第1のブロックの先頭から前記第1の位置までのオフセットをページサイズとは異なるサイズを有する粒度の倍数で示す第1のブロック内オフセットとを前記ホストに通知する動作を実行し、
各々が前記複数のグループのうちの任意の一つのグループであるコピー元グループおよびコピー先グループを指定する、ガベージコレクションのための制御コマンドを前記ホストから受信した場合、前記コピー元グループに対応する一つのグループに属するブロック群から前記ガベージコレクションのコピー元ブロックを選択し、前記コピー先グループに対応する一つのグループに属するブロック群からコピー先ブロックを選択し、前記コピー元ブロック内に格納されている有効データを書き込むべき、前記コピー先ブロックの第2の位置を決定し、前記有効データを前記コピー先ブロックの前記第2の位置にコピーし、前記有効データの論理アドレスと、前記コピー先ブロックを指定する第2のブロック番号と、前記コピー先ブロックの先頭から前記第2の位置までのオフセットを前記粒度の倍数で示す第2のブロック内オフセットとを前記ホストに通知する動作を実行するように構成されている、メモリシステム。 - 各々が複数のページを含む複数のブロックを含む不揮発性メモリを制御する制御方法であって、
第1の論理アドレスを指定するライト要求をホストから受信した場合、前記ホストからのデータを書き込むべき、第1のブロックと前記第1のブロックの第1の位置との双方を決定する動作と、前記ホストからのデータを前記第1のブロックの前記第1の位置に書き込む動作と、前記第1の論理アドレスと、前記第1のブロックを指定する第1のブロック番号と、前記第1のブロックの先頭から前記第1の位置までのオフセットをページサイズとは異なるサイズを有する粒度の倍数で示す第1のブロック内オフセットとを前記ホストに通知する動作とを実行することと、
前記不揮発性メモリのガベージコレクションを実行する場合、前記ガベージコレクションのためのコピー元ブロックおよびコピー先ブロックを前記複数のブロックから選択する動作と、前記コピー元ブロック内に格納されている有効データを書き込むべき前記コピー先ブロックの第2の位置を決定する動作と、前記有効データを前記コピー先ブロックの前記第2の位置にコピーする動作と、前記有効データの論理アドレスと、前記コピー先ブロックを指定する第2のブロック番号と、前記コピー先ブロックの先頭から前記第2の位置までのオフセットを前記粒度の倍数で示す第2のブロック内オフセットとを前記ホストに通知する動作とを実行することとを具備する制御方法。 - 前記第1のブロック番号および前記第1のブロック内オフセットを指定するリード要求を前記ホストから受信した場合、前記第1のブロック内オフセットに基づいて前記第1のブロックからデータをリードすることをさらに具備する請求項11記載の制御方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017181425A JP6785204B2 (ja) | 2017-09-21 | 2017-09-21 | メモリシステムおよび制御方法 |
TW106146402A TWI684098B (zh) | 2017-09-21 | 2017-12-29 | 記憶體系統及控制非揮發性記憶體之控制方法 |
CN201810021746.9A CN109542331A (zh) | 2017-09-21 | 2018-01-10 | 存储器***及控制非易失性存储器的控制方法 |
CN202111645918.8A CN114372007A (zh) | 2017-09-21 | 2018-01-10 | 存储器***及控制非易失性存储器的控制方法 |
US15/913,987 US10545862B2 (en) | 2017-09-21 | 2018-03-07 | Memory system and method for controlling nonvolatile memory |
US16/723,458 US11144451B2 (en) | 2017-09-21 | 2019-12-20 | Memory system and method for controlling nonvolatile memory |
US17/499,825 US11797436B2 (en) | 2017-09-21 | 2021-10-12 | Memory system and method for controlling nonvolatile memory |
US18/367,547 US20230418739A1 (en) | 2017-09-21 | 2023-09-13 | Memory system and method for controlling nonvolatile memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017181425A JP6785204B2 (ja) | 2017-09-21 | 2017-09-21 | メモリシステムおよび制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020177990A Division JP7102482B2 (ja) | 2020-10-23 | 2020-10-23 | メモリシステムおよび制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019057151A JP2019057151A (ja) | 2019-04-11 |
JP6785204B2 true JP6785204B2 (ja) | 2020-11-18 |
Family
ID=65720270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017181425A Active JP6785204B2 (ja) | 2017-09-21 | 2017-09-21 | メモリシステムおよび制御方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US10545862B2 (ja) |
JP (1) | JP6785204B2 (ja) |
CN (2) | CN114372007A (ja) |
TW (1) | TWI684098B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11422726B1 (en) * | 2018-05-01 | 2022-08-23 | Amazon Technologies, Inc. | Efficient storage device data move operation based on priority of garbage collection command |
US10599580B2 (en) | 2018-05-23 | 2020-03-24 | International Business Machines Corporation | Representing an address space of unequal granularity and alignment |
US11144229B2 (en) * | 2018-11-01 | 2021-10-12 | EMC IP Holding Company LLC | Bandwidth efficient hash-based migration of storage volumes between storage systems |
JP2020170477A (ja) * | 2019-04-05 | 2020-10-15 | 株式会社バッファロー | 記憶装置、その制御方法、及びプログラム |
JP2021028762A (ja) | 2019-08-09 | 2021-02-25 | キオクシア株式会社 | 情報処理装置および制御方法 |
JP2021114038A (ja) | 2020-01-16 | 2021-08-05 | キオクシア株式会社 | メモリシステムおよび制御方法 |
KR102267477B1 (ko) | 2020-02-20 | 2021-06-22 | 삼성전자주식회사 | 스토리지 장치 및 이의 동작 방법 |
TWI756810B (zh) * | 2020-09-02 | 2022-03-01 | 瑞昱半導體股份有限公司 | 晶片與相關的晶片系統 |
TWI808384B (zh) * | 2021-02-23 | 2023-07-11 | 慧榮科技股份有限公司 | 儲存裝置、快閃記憶體控制器及其控制方法 |
TWI821152B (zh) * | 2021-02-23 | 2023-11-01 | 慧榮科技股份有限公司 | 儲存裝置、快閃記憶體控制器及其控制方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006164408A (ja) * | 2004-12-08 | 2006-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ消去方法。 |
US8364918B1 (en) * | 2007-04-06 | 2013-01-29 | Marvell International Ltd. | Sensed opportunistic garbage collection in memory components |
US8429352B2 (en) * | 2007-06-08 | 2013-04-23 | Sandisk Technologies Inc. | Method and system for memory block flushing |
JP5026213B2 (ja) * | 2007-09-28 | 2012-09-12 | 株式会社日立製作所 | ストレージ装置及びデータ重複排除方法 |
US8364931B2 (en) * | 2009-06-29 | 2013-01-29 | Mediatek Inc. | Memory system and mapping methods using a random write page mapping table |
CN101963891A (zh) * | 2010-09-25 | 2011-02-02 | 成都市华为赛门铁克科技有限公司 | 数据存储处理方法与装置、固态硬盘***与数据处理*** |
US20130019057A1 (en) | 2011-07-15 | 2013-01-17 | Violin Memory, Inc. | Flash disk array and controller |
US10359949B2 (en) | 2011-10-31 | 2019-07-23 | Apple Inc. | Systems and methods for obtaining and using nonvolatile memory health information |
JP2013174975A (ja) * | 2012-02-23 | 2013-09-05 | Toshiba Corp | メモリシステムとそのデータ書き込み方法 |
CN103176752A (zh) * | 2012-07-02 | 2013-06-26 | 晶天电子(深圳)有限公司 | 带有耐用转换层及临时文件转移功能从而实现闪速存储器磨损降低的超耐用固态驱动器 |
WO2014110095A1 (en) | 2013-01-08 | 2014-07-17 | Violin Memory Inc. | Method and system for data storage |
US9329991B2 (en) | 2013-01-22 | 2016-05-03 | Seagate Technology Llc | Translation layer partitioned between host and controller |
JP6443794B2 (ja) * | 2013-08-16 | 2018-12-26 | エルエスアイ コーポレーション | ホストとコントローラとの間でパーティション化された変換レイヤ |
US20160232088A1 (en) * | 2014-07-17 | 2016-08-11 | Sandisk Enterprise Ip Llc | Garbage Collection in Storage System with Distributed Processors |
JP5971423B2 (ja) | 2014-07-23 | 2016-08-17 | 富士通株式会社 | 情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法 |
JP2016170583A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | メモリシステムおよび情報処理システム |
JP6403162B2 (ja) | 2015-07-23 | 2018-10-10 | 東芝メモリ株式会社 | メモリシステム |
TWI578222B (zh) * | 2015-11-18 | 2017-04-11 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料維護方法 |
JP6414853B2 (ja) * | 2015-12-14 | 2018-10-31 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
JP6448571B2 (ja) | 2016-03-08 | 2019-01-09 | 東芝メモリ株式会社 | ストレージシステム、情報処理システムおよび制御方法 |
JP6448570B2 (ja) * | 2016-03-08 | 2019-01-09 | 東芝メモリ株式会社 | ストレージシステム、情報処理システムおよび制御方法 |
JP6523193B2 (ja) | 2016-03-08 | 2019-05-29 | 東芝メモリ株式会社 | ストレージシステム、情報処理システムおよび制御方法 |
US10409719B2 (en) | 2016-03-17 | 2019-09-10 | Samsung Electronics Co., Ltd. | User configurable passive background operation |
US11775189B2 (en) * | 2019-04-03 | 2023-10-03 | Pure Storage, Inc. | Segment level heterogeneity |
-
2017
- 2017-09-21 JP JP2017181425A patent/JP6785204B2/ja active Active
- 2017-12-29 TW TW106146402A patent/TWI684098B/zh active
-
2018
- 2018-01-10 CN CN202111645918.8A patent/CN114372007A/zh active Pending
- 2018-01-10 CN CN201810021746.9A patent/CN109542331A/zh not_active Withdrawn
- 2018-03-07 US US15/913,987 patent/US10545862B2/en active Active
-
2019
- 2019-12-20 US US16/723,458 patent/US11144451B2/en active Active
-
2021
- 2021-10-12 US US17/499,825 patent/US11797436B2/en active Active
-
2023
- 2023-09-13 US US18/367,547 patent/US20230418739A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN109542331A (zh) | 2019-03-29 |
US20230418739A1 (en) | 2023-12-28 |
US11144451B2 (en) | 2021-10-12 |
US20200125487A1 (en) | 2020-04-23 |
US10545862B2 (en) | 2020-01-28 |
US20190087323A1 (en) | 2019-03-21 |
JP2019057151A (ja) | 2019-04-11 |
US20220058117A1 (en) | 2022-02-24 |
TW201915747A (zh) | 2019-04-16 |
CN114372007A (zh) | 2022-04-19 |
TWI684098B (zh) | 2020-02-01 |
US11797436B2 (en) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6785205B2 (ja) | メモリシステムおよび制御方法 | |
JP6982468B2 (ja) | メモリシステムおよび制御方法 | |
JP7091203B2 (ja) | メモリシステムおよび制御方法 | |
JP6785204B2 (ja) | メモリシステムおよび制御方法 | |
JP7074454B2 (ja) | 計算機システムおよび制御方法 | |
TWI689817B (zh) | 記憶體系統及控制方法 | |
JP7074453B2 (ja) | メモリシステムおよび制御方法 | |
JP7013546B2 (ja) | メモリシステム | |
JP2020123039A (ja) | メモリシステムおよび制御方法 | |
JP7102482B2 (ja) | メモリシステムおよび制御方法 | |
JP7524443B2 (ja) | メモリシステムおよび制御方法 | |
JP7204020B2 (ja) | 制御方法 | |
JP7167295B2 (ja) | メモリシステムおよび制御方法 | |
JP7366222B2 (ja) | メモリシステムおよび制御方法 | |
JP7337228B2 (ja) | メモリシステムおよび制御方法 | |
JP2023021450A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191125 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201026 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6785204 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |