JP2024037400A - パッケージ、電子部品および機器 - Google Patents

Abstract

【課題】パッケージに電子デバイスを搭載する上で有利な技術を提供する。【解決手段】電子デバイスを搭載するための搭載面を備えるパッケージであって、前記搭載面には、それぞれ電極が配された複数の凹部が配され、前記搭載面に対する正射影において、前記搭載面に対する前記複数の凹部のそれぞれが占める割合の合計が、１０％以上かつ５０％以下である。【選択図】図１

Description

本発明は、パッケージ、電子部品および機器に関する。

特許文献１には、パッケージの電子デバイスを搭載する面に設けられた電極と電子デバイスのパッケージに対向する裏面とを導電部材を介して電気的に接続し、暗電流を抑制することが示されている。また、特許文献１では、導電部材を電流が流れることによる発熱の影響を抑制するために、導電部材を電子デバイスのセンサが配されたセンサ部と重ならないように配することが示されている。

特開２０２１－１３６３９６号公報

パッケージの小型化や電子デバイスのチップサイズの小型化に伴い、導電部材を介して電子デバイスに接続されるパッケージの電極を、センサ部とは重ならない位置に配することは困難になってくる。

本発明は、パッケージに電子デバイスを搭載する上で有利な技術を提供することを目的とする。

上記課題に鑑みて、本発明の実施形態に係るパッケージは、電子デバイスを搭載するための搭載面を備えるパッケージであって、前記搭載面には、それぞれ電極が配された複数の凹部が配され、前記搭載面に対する正射影において、前記搭載面に対する前記複数の凹部のそれぞれが占める割合の合計が、１０％以上かつ５０％以下であることを特徴とする。

本発明によれば、パッケージに電子デバイスを搭載する上で有利な技術を提供することができる。

本実施形態のパッケージの構成例を示す図。 図１のパッケージを含む電子部品の構成例を示す図。 図１のパッケージの凹部の構成例を示す図。 図１のパッケージの凹部の構成例を示す図。 図１のパッケージの変形例を示す図。 図５のパッケージを含む電子部品の構成例を示す図。 図５のパッケージの凹部の構成例を示す。 本実施形態の電子部品が組み込まれた機器の構成例を示す図。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

図１（ａ）、１（ｂ）～図７を参照して、本開示の実施形態によるパッケージおよび電子部品について説明する。図１（ａ）は、本実施形態のパッケージ１００の構成例を示す平面図、図１（ｂ）は、パッケージ１００の構成例を示す断面図である。図１（ｂ）は、図１（ａ）の平面図に示されるＡ－ａ間におけるパッケージ１００の断面図である。図２（ａ）は、パッケージ１００を含む電子部品４００の構成例を示す平面図、図２（ｂ）は、電子部品４００の構成例を示す断面図である。図３（ａ）～３（ｄ）は、パッケージ１００のうち凹部２０付近を拡大した図である。図３（ａ）は、凹部２０付近の平面図、図３（ｂ）は、凹部２０付近の断面図である。また、図３（ｃ）、３（ｄ）は、パッケージ１００に電子デバイス２００を搭載した電子部品４００における凹部２０付近の平面図および断面図である。パッケージ１００は、例えば、セラミック、プリント基板、プラスチックなどを用いて作製されうる。

パッケージ１００は電子デバイス２００を搭載するための基体１０を備えている。パッケージ１００の基体１０は、電子デバイス２００を搭載するための搭載面１０１を備える。搭載面１０１には、それぞれ電極３０が配された複数の凹部２０が配されている。パッケージ１００の基体１０は、搭載面１０１とは反対の側の面１０２を備える。面１０２は、基体１０の裏面ともいえる。凹部２０の底面である面１０３は、搭載面１０１と平行な面でありうる。詳細は後述するが、電極３０は、電子デバイス２００に対向し、電子デバイス２００が備える面の内、搭載面１０１に対向する対向面２０１に導電部材４０を介して電気的に接続される。

各図に示されるＸ方向およびＹ方向は、パッケージ１００の基体１０の搭載面１０１に平行な方向である。Ｚ方向は、搭載面１０１に交差する方向である。Ｘ方向およびＹ方向と、Ｚ方向と、は垂直に交差しうる。以下、Ｚ方向の長さを「厚み」や「深さ」と称する場合がある。

パッケージ１００に電子デバイス２００を搭載し、電子部品４００を形成する際に、凹部２０には、電極３０の上に導電部材４０が配され（例えば、塗布され）、次いで、電子デバイス２００が、上方から圧着される。このとき、導電部材４０が、凹部２０内に収まるように導電部材４０は配されうる。

パッケージ１００の搭載面１０１には、図２（ｂ）に示されるように、電子デバイス２００が備える面のうち対向面２０１とは反対側の面２０２に配される外部端子（不図示）と電気的に接続するための端子（不図示）が配される。また、例えば、図２（ｃ）に示されるように、搭載面１０１は、搭載する電子デバイス２００にあわせて一段窪んでいてもよい。この場合、搭載面１０１よりも面１０２から離れた面１０５に、電子デバイス２００の外部端子と電気的に接続するための端子が配されていてもよい。

パッケージ１００の搭載面１０１または面１０５の端子と、電子デバイス２００の面２０２の外部端子と、はワイヤ５０によって電気的に接続される。ワイヤには、金、銀、銅、アルミニウムやこれらの合金などが用いられうる。電極３０、搭載面１０１または面１０５に配される端子は、基体１０の面１０２に配されるパッケージ１００の外部端子（不図示）に電気的に接続され、パッケージ１００（電子部品４００）は、外部回路と電気的に接続することができる。電極３０、搭載面１０１または面１０５に配される端子には、導電性の材料、例えば、タングステン、モリブデン、ニッケル、金などの金属などが用いられ、印刷やめっき法などを用いて形成されうる。パッケージ１００の外部端子には、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＬＣＣ（Ｌｅａｄｌｅｓｓ Ｃｈｉｐ Ｃａｒｒｉｅｒ）、リードフレーム、コネクタなどの部品が用いられうる。

搭載面１０１に配される凹部２０および凹部２０に配される電極３０の具体的な形成方法を、セラミックパッケージを例にとって説明する。セラミック材料とバインダーとを混錬したグリーンシートに、金型などを使用して、電極３０、搭載面１０１または面１０５に配される端子と電気的に接続されるビア（孔）や凹部２０が形成される。ビアにはタングステン、モリブデンなどの導電性材料を用いた導電性の部材が充填される。その後、配線パターン（不図示）を印刷し、積層することによって、電極３０、搭載面１０１または面１０５に配される端子は、ビアに充填された導電性の部材を介して外部端子と電気的に接続される。次いで、切断、焼成を経た後に、電解めっき、無電解めっきなどを用いて、電極３０、搭載面１０１または面１０５に配される端子にめっきを施す。これらの工程によって、パッケージ１００が形成される。プラスチックパッケージの場合、凹部２０は、モールド成型、切削加工によって形成されうる。

図２（ａ）～２（ｃ）に示されるように、パッケージ１００に電子デバイス２００を搭載した電子部品４００は、電子デバイス２００を機械的な衝撃や、パッケージ１００内へのダストなどの異物の侵入を防ぐための透光性の蓋体３００を備えていてもよい。蓋体３００は、電子デバイス２００の面２０２の上方に配され、パッケージ１００の基体１０と接着剤などの結合部材によって固定される。それによって、パッケージ１００が封止される。パッケージ１００の基体１０の搭載面１０１の側が平らである場合には、搭載面１０１上の電子デバイス２００が搭載される領域よりも外周領域に枠状の部材を配し、その上に蓋体３００を備える構成としてもよい。この場合、搭載面１０１とは、基体１０の枠状の部材の内側の領域の事を指す。枠状の部材は、基体１０と同じ材料で構成されていてもよいし、異なる材料で構成されていてもよい。

パッケージ１００に搭載される電子デバイス２００の種類は特に限定されない。例えば、電子デバイス２００は、光デバイスであってもよい。本実施形態において、電子デバイス２００は主領域２１０と副領域２２０を有している。例えば、主領域２１０は、電子デバイス２００の面２０２に対する正射影において、電子デバイス２００の中央に位置し、副領域２２０はその周辺に位置する。電子デバイス２００がＣＣＤイメージセンサーやＣＭＯＳイメージセンサーなどの光電変換デバイスである場合、主領域２１０は複数の画素が配された画素領域であり、副領域２２０は例えば駆動回路などが配された周辺領域である。画素領域は、撮像領域などとも呼ばれうる。電子デバイス２００が液晶ディスプレイやＥＬディスプレイなどの表示デバイスである場合、主領域２１０は複数の画素が配された画素領域であり、副領域２２０は例えば駆動回路などが配された周辺領域である。この場合、画素領域は、表示領域などとも呼ばれうる。

電子デバイス２００が光電変換デバイスの場合、電子デバイス２００の面２０２が光入射面になる。光入射面は、受光面を有する半導体基板の上に設けられた多層膜の最表層によって構成することができる。多層膜は、カラーフィルタ層やマイクロレンズ層、反射防止層、遮光層などの光学的な機能を有する層、平坦化層などの機械的な機能を有する層、パッシベーション層などの化学的な機能を有する層などを含みうる。副領域２２０には主領域２１０を駆動するための駆動回路や主領域２１０からの信号（あるいは主領域２１０への信号）を処理する信号処理回路が設けられうる。電子デバイス２００が半導体デバイスである場合、このような回路をモノリシックに形成することが容易である。電子デバイス２００が２つ以上の電子デバイスを積層した電子デバイスである場合、主領域２１０を担う電子デバイスの下に副領域２２０を担う電子デバイスが積層された構成としてもよい。

上述のように、電極３０は、電子デバイス２００の対向面２０１に導電部材４０を介して電気的に接続される。電子デバイス２００とパッケージ１００の電極３０とを接続する目的は、電子デバイス２００に溜まった電荷を電子部品４００の外部に逃がすためである。具体的には、主領域２１０における暗電流を抑制するために、電子デバイス２００の基板と電極３０とを電気的に接続し、パッケージ１００の外部端子から電圧を印可することによってノイズを低減する。したがって、電子デバイス２００の対向面２０１は、基板（半導体）が露出していてもよい。例えば、銀ペーストなどの導電性の接着剤を用いた導電部材４０が、副領域２２０の下に配される場合、以下に説明するような導電部材４０が配されることに起因する弊害は起こり難い。しかしながら、パッケージ１００の小型化や電子デバイス２００のチップサイズの小型化に伴い、導電部材４０を介して電子デバイス２００に接続されるパッケージの電極３０（導電部材４０）が、主領域２１０の下に配される可能性が高くなる。導電部材４０が、電子デバイス２００の主領域２１０の下に配される場合、上述と同様に暗電流を抑制しノイズを低減することは可能である。一方で、導電部材４０の抵抗や導電部材４０と電極３０との接触抵抗、導電部材４０と電子デバイス２００の対向面２０１との接触抵抗によって、導電部材４０の周辺において局所的に温度が上昇してしまう。例えば、電子デバイス２００が光電変換デバイスであった場合、電子デバイス２００によって得られる画像に、局所的な温度上昇に起因する局所的なノイズが発生しうる。この対策として、本実施形態に示されるパッケージ１００を用いることによって、導電部材４０の周辺の温度上昇に起因する局所的なノイズを安定した量に抑制することが可能にある。

以下、凹部２０および電極３０についてより詳細に述べる。本実施形態において、パッケージ１００の搭載面１０１に対する正射影において、搭載面１０１に対する複数の凹部２０のそれぞれが占める割合の合計が、１０％以上かつ５０％以下になっている。凹部２０の面積が小さくなると、凹部２０に配される電極３０が小さくなり、電極３０に接続される導電部材４０が小さくなる。結果として、導電部材４０の抵抗値が高くなり、ノイズを低減する効果が得られ難くなる。一方、凹部２０の面積が大き過ぎると、導電部材４０のボリュームが大きくなり、導電部材４０を熱硬化させた際の硬化収縮によって、電子デバイス２００の面精度が悪化してしまう可能性がある。

また、上述のように搭載面１０１には複数の凹部２０が配される。凹部２０（電極３０）が１箇所である場合、導電部材４０の硬化収縮による電子デバイス２００の面精度の悪化が顕著に表れてしまう。凹部２０を複数設けることによって、凹部２０同士の間に電子デバイス２００を支える搭載面１０１が配され、搭載面１０１が梁としての役割を担い、電子デバイス２００の面精度の安定化と導電部材４０の抵抗、接触抵抗の安定化とを両立することが可能となる。

電極３０は、図１（ａ）～図３（ｄ）に示されるように、凹部２０の面１０３の一部に形成されていてもよいが、これに限られることはない。例えば、図４に示されるように、凹部２０の面１０３の全体を覆うように電極３０が配されていてもよい。この場合、搭載面１０１に対する正射影において、複数の凹部２０のうち１つの凹部２０の面積と、１つの凹部２０に配された電極３０の面積と、が同じになる。したがって、搭載面１０１に対する正射影において、複数の凹部２０のそれぞれに配される電極３０の面積の合計が、搭載面の面積の１０％以上かつ５０％以下であってもよい。

電子デバイス２００の対向面２０１の大きさと、複数の凹部２０（電極３０）の大きさと、の関係について一例を示す。電子デバイス２００の対向面２０１は、パッケージ１００の搭載面１０１よりも小さい必要がある。しかしながら、図２（ｃ）に示されるように、電子デバイス２００の対向面２０１とパッケージ１００の搭載面１０１との大きさが、ほぼ同じ場合も考えられる。したがって、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０（電極３０）のそれぞれの面積の合計が、電子デバイス２００の対向面２０１の面積の、例えば、１１％以上であってもよい。また、上述したように、凹部２０同士の間に配される搭載面１０１は、電子デバイス２００を支える梁としての役割を担う。そのため、電子デバイス２００の面精度の安定化を考慮して、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０（電極３０）のそれぞれの面積の合計が、電子デバイス２００の対向面２０１の面積の５１％以下であってもよい。

以上のことから、パッケージ１００の搭載面１０１の面積をＡｍｍ^２、凹部２０（電極３０）の数をＮ個とした場合、凹部２０（電極３０）の１箇所当たりの面積は、０．１Ａ／Ｎ～０．５Ａ／Ｎの範囲としてもよい。また、電子デバイス２００の対向面２０１の面積をＢｍｍ^２、凹部２０（電極３０）の数をＮ個とした場合、凹部２０（電極３０）の１箇所当たりの面積は０．１１Ｂ／Ｎ～０．５１Ｂ／Ｎの範囲としてもよい。一方、凹部２０の作製上の観点や導電部材４０の安定化の観点から、電極３０の１箇所当たりの面積はφ１ｍｍの円相当以上の面積、すなわちπ／４ｍｍ^２以上であってもよい。凹部２０および電極３０の面積が小さすぎると、ディスペンス方式などによって導電部材４０を凹部２０の電極３０上に配する工程において、凹部２０内に安定して導電部材４０を配することが困難になる。結果として、導電部材４０の抵抗や接触抵抗を安定化させることが困難になる。また、凹部２０や電極３０が小さくなると、電極３０に必要な合計面積を確保するための凹部２０の個数が増えるため、導電部材４０を配する工程負荷が増加してしまう。そのため、パッケージ１００の搭載面１０１に対する正射影において、１つの電極３０の面積をπ／４ｍｍ^２以上にすることによって、電子部品４００の歩留まりの向上や電子部品４００に配される電子デバイス２００の安定化が図られる。

導電部材４０の周辺の温度上昇に起因する局所的なノイズを安定した量に抑制するために、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０のそれぞれの形状および面積が同じであってもよい。また、パッケージ１００の搭載面１０１に対する正射影において、電極３０の形状および面積が、複数の凹部２０のそれぞれにおいて同じであってもよい。さらに、複数の凹部２０のそれぞれにおいて、搭載面１０１を延長した仮想面と電極３０の表面との間の長さが同じであってもよい。つまり、凹部２０の深さが、複数の凹部２０のそれぞれで同じであってもよい。これらの形状によって、凹部２０の１箇所あたりの導電部材４０のボリュームや、電極３０および電子デバイス２００への導電部材４０の接触面積を一定に管理しやすくなり、導電部材４０の抵抗、接触抵抗を一定に管理することが可能になる。それによって、電子デバイス２００の面精度の安定化と導電部材４０の抵抗、接触抵抗の安定化とが両立できる。

凹部２０の面１０３の面積と電極３０の面積とは、図４に示されるように同じであってもよいし、図１（ａ）～図３（ｄ）に示されるように異なっていてもよい。凹部２０の面１０３の面積と電極３０の面積とが同じである場合、導電部材４０が、面１０３全域に接触しない際に、導電部材４０の位置ずれが生じても電極３０との接触面積を一定に保つことができる。つまり、凹部２０の面１０３の面積と電極３０の面積とが同じである場合、導電部材４０を電極３０上に配する工程の管理がより容易になりうる。

パッケージ１００の搭載面１０１に対する正射影において、凹部２０の形状は矩形でもよいし、円形でもよいし、その他の形状でもよい。しかしながら、パッケージ１００を作製する際の工程数や凹部２０を成形する精度などを考慮した場合、単純な形状の方が、パッケージ１００の製造歩留まりが向上しうる。

互いに隣り合う電極３０同士の最短距離は、基体１０の作製可能範囲で任意の距離に作製されうる。しかしながら、互いに隣り合う電極３０同士の距離が近過ぎる場合、互いに隣り合う電極３０に接続された導電部材４０に電圧を印可した際の発熱影響を受けて、互いに隣り合う導電部材４０の間の領域においてもノイズが発生する可能性がある。そこで、複数の凹部２０のそれぞれに配される電極３０のうち最も近接する電極同士の間隔が、１ｍｍ以上であってもよい。

以上、パッケージ１００に関し、特に凹部２０および電極３０を中心に説明したが、次いで、このパッケージ１００に電子デバイス２００を搭載した電子部品４００について説明する。

上述の通り、電極３０は、電子デバイス２００に対向し、電子デバイス２００が備える面の内、搭載面１０１に対向する対向面２０１に導電部材４０を介して電気的に接続される。導電部材４０が電極３０に接する面積が、複数の凹部２０のそれぞれにおいて同じであってもよい。また、導電部材４０が電子デバイス２００の対向面２０１に接する面積が、複数の凹部２０のそれぞれにおいて同じであってもよい。このように導電部材４０を配することによって、それぞれの導電部材４０の抵抗値と接触抵抗値とを同等に管理することができ、ノイズ量のばらつきを抑制することができる。

さらに、導電部材４０が電子デバイス２００の対向面２０１に接する面積が、π／４ｍｍ^２以上であってもよい。この場合、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０のうち１つの凹部２０に配された電極３０の面積が、当該１つの凹部２０に配された導電部材４０が電極３０に接触する面積よりも大きくてもよい。また、例えば、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０のうち１つの凹部２０に配された電極３０の面積と、当該１つの凹部２０に配された導電部材４０が電極３０に接触する面積と、が同じであってもよい。導電部材４０が電極３０に接触する面積が電極３０の面積と同じである場合、図４に示されるように、導電部材４０が、凹部２０全域を覆うことが可能である。凹部２０全域を導電部材４０が覆わない場合と比べて、導電部材４０が凹部２０全域を覆うことによって、導電部材４０の抵抗値と接触抵抗値とを一定に管理することが容易になり、ノイズ量のばらつきが、効果的に抑制されうる。また、図４に示される構成の場合、電極３０と導電部材４０と、および、電子デバイス２００の対向面２０１と導電部材４０との接触面積がそれぞれ大きくなるため、抵抗値および接触抵抗値が小さくなり、暗電流を抑制しノイズ量を低減する効果も向上しうる。

図２（ａ）に示されるように、パッケージ１００の搭載面１０１に対する正射影において、電子デバイス２００（対向面２０１）は、矩形状を備えうる。この場合、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０が、対向面２０１を２等分する対向面２０１の１つの辺と平行な仮想線に対して、線対称に配されていてもよい。さらに、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０が、対向面２０１を２等分する対向面２０１の上述の１つの辺と交差する他の辺に平行な仮想線に対して、線対称に配されていてもよい。つまり、図２（ａ）に示されるように、複数の凹部２０は、電子デバイス２００の対向面２０１の中心線に対し、上下対称に配されていてもよいし、左右対称に配されていてもよい。さらに、複数の凹部２０は、電子デバイス２００の対向面２０１の中心線に対し、上下左右対称に配されていてもよい。同様に、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０にそれぞれ配された電極３０が、対向面２０１を２等分する対向面２０１の１つの辺と平行な仮想線に対して、線対称に配されていてもよい。さらに、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０にそれぞれ配された電極３０が、対向面２０１を２等分する対向面２０１の上述の１つの辺と交差する他の辺に平行な仮想線に対して、線対称に配されていてもよい。つまり、図２（ａ）に示されるように、複数の凹部２０にそれぞれ配された電極３０は、電子デバイス２００の対向面２０１の中心線に対し、上下対称に配されていてもよいし、左右対称に配されていてもよい。さらに、複数の凹部２０は、電子デバイス２００の対向面２０１の中心線に対し、上下左右対称に配されていてもよい。それによって、導電部材４０に電圧を印可した際の発熱によるノイズの影響が、電子デバイス２００の面内で均等になりうる。

また、上述のように、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０のうち少なくとも一部が、電子デバイス２００の主領域２１０（例えば、画素領域）に重なるように配されている。図２（ａ）に示されるように、複数の凹部２０のそれぞれが、電子デバイス２００の主領域２１０に重なるように配されていてもよい。同様に、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０にそれぞれ配される電極３０のうち少なくとも一部が、電子デバイス２００の主領域２１０（例えば、画素領域）に重なるように配されている。図２（ａ）に示されるように、複数の凹部２０に配された電極３０のそれぞれが、電子デバイス２００の主領域２１０に重なるように配されていてもよい。一方で、パッケージ１００の搭載面１０１に対する正射影において、複数の凹部２０および複数の凹部２０のそれぞれに配される電極３０が、副領域２２０（例えば、周辺領域）に配された定電流源に重ならないように配されていてもよい。図２（ａ）に示される構成では、複数の凹部２０および複数の凹部２０のそれぞれに配される電極３０は、副領域２２０に重なっていない。

定電流源は、電子デバイス２００の駆動時に流れる電流量が多く発熱しやすい。凹部２０（電極３０）が定電流源に重ならないように配されることによって、導電部材４０の発熱の影響と電子デバイス２００自体の発熱の影響とを分散することができ、電子デバイス２００の全体での発熱ムラを抑制することができる。結果として、導電部材４０に起因する局所的なノイズの影響を小さくすることができる。

電極３０と電子デバイス２００の対向面２０１との間のＺ方向の長さ、すなわち、導電部材４０の厚みは、０．１ｍｍ以上かつ０．４ｍｍ以下であってもよい。電極３０と電子デバイス２００の対向面２０１との間の長さが０．１ｍｍ未満になると、基体１０がセラミックなどの場合、安定した精度での凹部２０の作製が困難になる可能性が高い。安定した精度での作製が可能な場合であっても、凹部２０のボリュームが小さく、導電部材４０を安定して形成することが難しくなる。そのため、導電部材４０の電極３０および電子デバイス２００に対する接触面積を安定させることが難しくなり、抵抗値、接触抵抗値を安定化させることが困難になる。一方、電極３０と電子デバイス２００の対向面２０１との間の長さが０．４ｍｍよりも大きい場合、導電部材４０の形成が難しくなる。また、凹部２０を深くするために、パッケージ１００を形成するためのセラミックのシートが複数になる可能性があり、安定した精度でのパッケージ１００の作製が困難になる可能性がある。

上述の内容を踏まえ、より具体的な電子部品４００の一例を以下に示す。電子デバイス２００の対向面２０１が１０ｍｍ×１０ｍｍで面積Ｂ＝１００ｍｍ^２、凹部２０の個数Ｎを４個、凹部２０の１箇所当たりの大きさを２．４ｍｍ×２．４ｍｍ×深さ０．２ｍｍとする。その場合、凹部２０の面１０３の面積は５．７６ｍｍ^２×４箇所＝２３．０４ｍｍ^２（電子デバイス２００の対向面２０１の面積に対して２３．０４％の面積）になる。また、パッケージ１００の搭載面１０１に対する正射影において、例えば、凹部２０を電子デバイス２００の対向面２０１の中心線に対し上下左右対称かつ隣接する凹部２０同士の最短距離を１．６ｍｍに配置する。その場合、パッケージ１００の凹部２０と電子デバイス２００の対向面２０１の外周との距離は１．８ｍｍとなり、バランスよく配置する構成とすることができる。また、この電子部品４００において凹部２０の個数Ｎを９個とすることも可能である。その場合、例えば、凹部２０の１箇所当たりの大きさを２ｍｍ×２ｍｍ×深さ０．２ｍｍとすると、凹部２０の面１０３の面積は、４ｍｍ^２×９箇所＝３６ｍｍ^２（電子デバイス２００の対向面２０１の面積に対して３６％）となり、より暗電流を抑制しノイズを抑制する効果が得られる構成になりうる。この場合、互いに隣り合う凹部２０同士の最短距離は１ｍｍとなる。これ以上に凹部２０の個数を多く配するためには、凹部２０の１箇所当たりの大きさを小さくするか、凹部２０同士の最短距離を小さくしていくことになる。暗電流を抑制する効果、電子デバイス２００の面精度の安定化、導電部材４０のコストなど複数の観点から最適な構成を検討すればよい。

図５（ａ）、５（ｂ）に示されるパッケージ１００、図６（ａ）、６（ｂ）に示されるパッケージ１００を含む電子部品４００は、上述のパッケージ１００および電子部品４００の変形例である。より具体的には、凹部２０の構造が上述の構造と異なっている。凹部２０の構造以外は、上述のパッケージ１００および電子部品４００と同様であってもよいため、ここでは凹部２０の構造について説明する。

図５（ａ）、５（ｂ）、図６（ａ）、６（ｂ）に示されるように、複数の凹部２０が、電極３０が配された面１０３と、面１０３を取り囲むように配され、面１０３よりも深い面１０４と、を含んでいる。凹部２０は、面１０３の外周領域に、面１０３から連通し、Ｚ方向の下方に位置する面１０４を有しているともいえる。面１０４は、面１０３と面１０２との間に位置する。上述した凹部２０が１段構成の凹部とすれば、図５（ａ）、５（ｂ）、図６（ａ）、６（ｂ）に示される凹部２０は２段構成の凹部である。

図５（ａ）、５（ｂ）、図６（ａ）、６（ｂ）に示されるように、電極３０は、面１０３の一部に配されていてもよい。また、図７に示されるように、パッケージ１００の搭載面１０１に対する正射影において、面１０３の面積と電極３０の面積とが同じであってもよい。

このような２段構成の凹部２０において電子部品４００を構成する際に、導電部材４０は、図５（ａ）、５（ｂ）、図６（ａ）、６（ｂ）に示されるように、電極３０の一部に接触していてもよい。また、導電部材４０は、図７に示されるように、電極３０の全体を覆っていてもよく、さらに、面１０４の一部または全体を覆っていてもよい。図７に示されるように、導電部材４０が凹部２０の全域を覆っていてもよい。面１０４には電極３０が配されていないため、面１０４に接する導電部材４０の面積の大小は電極３０との接触抵抗には影響せず、電子部品４００の導電部材４０に起因するノイズ量には影響しない。

面１０４によって構成される２段目の凹部は、導電部材４０を電極３０上に配した際に導電部材４０の量が面１０３上の空間よりも多かった場合に、その余剰分の導電部材４０が入り込む空間として機能する。この２段目の凹部を有することによって、電極３０と導電部材４０との接触面積および電子デバイス２００の対向面２０１と導電部材４０との接触面積を最大限に確保しつつ、導電部材４０の量のばらつきや凹部２０の精度ばらつきを吸収し、抵抗値と接触抵抗値を一定に管理することが容易になりうる。つまり、導電部材４０に起因するノイズ量のばらつきが、効果的に抑制されうる。

以下、図８に示される、電子部品４００を備える機器１０００について詳細に説明する。電子デバイス２００は、パッケージ１００に収容され、機器１０００に搭載される。図８に示される構成において、電子デバイス２００は、光電変換デバイスである。電子部品４００は、電子デバイス２００が固定された基体１０を備えるパッケージ１００と、電子デバイス２００の主領域２１０に対向するガラスなどの蓋体３００と、を含むことができる。パッケージ１００には、上述のように、基体１０に設けられた端子と電子デバイス２００に設けられたパッド電極などの外部端子とを接続するワイヤ５０やバンプなどの接合部材が配されうる。

機器１０００は、光学装置１０４０、制御装置１０５０、処理装置１０６０、表示装置１０７０、記憶装置１０８０、機械装置１０９０の少なくともいずれかを備えることができる。光学装置１０４０は、例えば、レンズやシャッター、ミラーである。制御装置１０５０は、電子デバイス２００を制御する。制御装置１０５０は、例えば、ＡＳＩＣなどの半導体装置である。

処理装置１０６０は、電子デバイス２００から出力された信号を処理する。処理装置１０６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置１０７０は、電子デバイス２００で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置１０８０は、電子デバイス２００で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置１０８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。

機械装置１０９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器１０００では、電子デバイス２００から出力された信号を表示装置１０７０に表示したり、機器１０００が備える通信装置（不図示）によって外部に送信したりする。そのために、機器１０００は、電子デバイス２００が有する記憶回路や演算回路とは別に、記憶装置１０８０や処理装置１０６０をさらに備えることが好ましい。機械装置１０９０は、電子デバイス２００から出力され信号に基づいて制御されてもよい。

また、機器１０００は、撮影機能を有する情報端末（例えば、スマートフォンやウエアラブル端末）やカメラ（例えば、レンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置１０９０はズーミングや合焦、シャッター動作のために光学装置１０４０の部品を駆動することができる。あるいは、カメラにおける機械装置１０９０は防振動作のために電子デバイス２００を移動することができる。

また、機器１０００は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置１０９０は移動装置として用いられうる。輸送機器としての機器１０００は、電子デバイス２００を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置１０６０は、電子デバイス２００で得られた情報に基づいて移動装置としての機械装置１０９０を操作するための処理を行うことができる。あるいは、機器１０００は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器、ロボットなどの産業機器であってもよい。

本明細書の開示は、以下のパッケージ、電子部品および機器を含む。

（項目１）
電子デバイスを搭載するための搭載面を備えるパッケージであって、
前記搭載面には、それぞれ電極が配された複数の凹部が配され、
前記搭載面に対する正射影において、前記搭載面に対する前記複数の凹部のそれぞれが占める割合の合計が、１０％以上かつ５０％以下であることを特徴とするパッケージ。

（項目２）
前記搭載面に対する正射影において、前記複数の凹部のそれぞれの形状および面積が同じことを特徴とする項目１に記載のパッケージ。

（項目３）
前記搭載面に対する正射影において、前記電極の形状および面積が、前記複数の凹部のそれぞれにおいて同じことを特徴とする項目１または２に記載のパッケージ。

（項目４）
前記複数の凹部のそれぞれにおいて、前記搭載面を延長した仮想面と前記電極の表面との間の長さが同じことを特徴とする項目１乃至３の何れか１項目に記載のパッケージ。

（項目５）
前記電極の面積がπ／４ｍｍ^２以上であることを特徴とする項目１乃至４の何れか１項目に記載のパッケージ。

（項目６）
前記搭載面に対する正射影において、前記複数の凹部のうち１つの凹部の面積と、前記１つの凹部に配された前記電極の面積と、が同じことを特徴とする項目１乃至５の何れか１項目に記載のパッケージ。

（項目７）
前記複数の凹部が、前記電極が配された第１面と、前記第１面を取り囲むように配され、前記第１面よりも深い第２面と、を含むことを特徴とする項目１乃至５の何れか１項目に記載のパッケージ。

（項目８）
前記搭載面に対する正射影において、前記第１面の面積と前記電極の面積とが同じことを特徴とする項目７に記載のパッケージ。

（項目９）
前記複数の凹部のそれぞれに配される前記電極のうち最も近接する電極同士の間隔が、１ｍｍ以上であることを特徴とする項目１乃至８の何れか１項目に記載のパッケージ。

（項目１０）
電子デバイスを搭載するための搭載面を備えるパッケージであって、
前記搭載面には、それぞれ電極が配された複数の凹部が配され、
前記搭載面に対する正射影において、前記複数の凹部のそれぞれに配される前記電極の面積の合計が、前記搭載面の面積の１０％以上かつ５０％以下であることを特徴とするパッケージ。

（項目１１）
項目１乃至１０の何れか１項目に記載のパッケージと、
前記搭載面に搭載された電子デバイスと、を含み、
前記複数の凹部には、それぞれ導電部材が配され、
前記電極が、前記電子デバイスの前記搭載面と対向する対向面と前記導電部材を介して電気的に接続されていることを特徴とする電子部品。

（項目１２）
前記搭載面に対する正射影において、前記複数の凹部のそれぞれの面積の合計が、前記対向面の面積の１１％以上かつ５１％以下であることを特徴とする項目１１に記載の電子部品。

（項目１３）
前記導電部材が前記電極に接する面積が、前記複数の凹部のそれぞれにおいて同じことを特徴とする項目１１または１２に記載の電子部品。

（項目１４）
前記導電部材が前記対向面に接する面積が、前記複数の凹部のそれぞれにおいて同じことを特徴とする項目１１乃至１３の何れか１項目に記載の電子部品。

（項目１５）
前記導電部材が前記対向面に接する面積が、π／４ｍｍ^２以上であることを特徴とする項目１１乃至１４の何れか１項目に記載の電子部品。

（項目１６）
前記搭載面に対する正射影において、
前記対向面は矩形状を備え、
前記複数の凹部が、前記対向面を２等分する前記対向面の第１辺と平行な仮想線に対して、線対称に配されていることを特徴とする項目１１乃至１５の何れか１項目に記載の電子部品。

（項目１７）
前記搭載面に対する正射影において、前記複数の凹部が、前記対向面を２等分する前記対向面の前記第１辺と交差する第２辺に平行な仮想線に対して、線対称に配されていることを特徴とする項目１６に記載の電子部品。

（項目１８）
前記搭載面に対する正射影において、
前記対向面は矩形状を備え、
前記複数の凹部にそれぞれ配された前記電極が、前記対向面を２等分する前記対向面の第１辺と平行な仮想線に対して、線対称に配されていることを特徴とする項目１１乃至１７の何れか１項目に記載の電子部品。

（項目１９）
前記搭載面に対する正射影において、前記複数の凹部にそれぞれ配された前記電極が、前記対向面を２等分する前記第１辺と交差する前記対向面の第２辺に平行な仮想線に対して、線対称に配されていることを特徴とする項目１８に記載の電子部品。

（項目２０）
前記電子デバイスは、複数の画素が配された画素領域と周辺領域とを備え、
前記搭載面に対する正射影において、前記複数の凹部のうち少なくとも一部が、前記画素領域に重なるように配されていることを特徴とする項目１１乃至１９の何れか１項目に記載の電子部品。

（項目２１）
前記電子デバイスは、複数の画素が配された画素領域と周辺領域とを備え、
前記搭載面に対する正射影において、前記複数の凹部のそれぞれに配される前記電極のうち少なくとも一部が、前記画素領域に重なるように配されていることを特徴とする項目１１乃至２０の何れか１項目に記載の電子部品。

（項目２２）
前記周辺領域には定電流源が配され、
前記搭載面に対する正射影において、前記複数の凹部および前記複数の凹部のそれぞれに配される前記電極が、前記定電流源に重ならないことを特徴とする項目２０または２１に記載の電子部品。

（項目２３）
前記搭載面に対する正射影において、前記複数の凹部のうち１つの凹部に配された前記電極の面積が、前記１つの凹部に配された前記導電部材が前記電極に接触する面積よりも大きいことを特徴とする項目１１乃至２２の何れか１項目に記載の電子部品。

（項目２４）
前記搭載面に対する正射影において、前記複数の凹部のうち１つの凹部に配された前記電極の面積と、前記１つの凹部に配された前記導電部材が前記電極に接触する面積と、が同じことを特徴とする項目１１乃至２２の何れか１項目に記載の電子部品。

（項目２５）
前記電極と前記対向面との間の長さが、０．１ｍｍ以上かつ０．４ｍｍ以下であることを特徴とする項目１１乃至２４の何れか１項目に記載の電子部品。

（項目２６）
電子デバイスを搭載するための搭載面を備えるパッケージと、複数の画素が配された画素領域と周辺領域とを備え、前記搭載面に搭載された電子デバイスと、を含む電子部品であって、
前記搭載面には、それぞれ電極と導電部材とが配された複数の凹部が配され、
前記電極は、前記電子デバイスの前記搭載面と対向する対向面と前記導電部材を介して電気的に接続され、
前記搭載面に対する正射影において、前記複数の凹部のうち少なくとも一部が、前記画素領域に重なるように配されていることを特徴とする電子部品。

（項目２７）
項目１１乃至２６の何れか１項目に記載の電子部品と、
前記電子部品から出力された信号を処理する処理装置と、
を備えることを特徴とする機器。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

２０：凹部、３０：電極、１００：パッケージ、１０１：搭載面、２００：電子デバイス

Claims (27)

1. 電子デバイスを搭載するための搭載面を備えるパッケージであって、
   前記搭載面には、それぞれ電極が配された複数の凹部が配され、
   前記搭載面に対する正射影において、前記搭載面に対する前記複数の凹部のそれぞれが占める割合の合計が、１０％以上かつ５０％以下であることを特徴とするパッケージ。
2. 前記搭載面に対する正射影において、前記複数の凹部のそれぞれの形状および面積が同じことを特徴とする請求項１に記載のパッケージ。
3. 前記搭載面に対する正射影において、前記電極の形状および面積が、前記複数の凹部のそれぞれにおいて同じことを特徴とする請求項１に記載のパッケージ。
4. 前記複数の凹部のそれぞれにおいて、前記搭載面を延長した仮想面と前記電極の表面との間の長さが同じことを特徴とする請求項１に記載のパッケージ。
5. 前記電極の面積がπ／４ｍｍ^２以上であることを特徴とする請求項１に記載のパッケージ。
6. 前記搭載面に対する正射影において、前記複数の凹部のうち１つの凹部の面積と、前記１つの凹部に配された前記電極の面積と、が同じことを特徴とする請求項１に記載のパッケージ。
7. 前記複数の凹部が、前記電極が配された第１面と、前記第１面を取り囲むように配され、前記第１面よりも深い第２面と、を含むことを特徴とする請求項１に記載のパッケージ。
8. 前記搭載面に対する正射影において、前記第１面の面積と前記電極の面積とが同じことを特徴とする請求項７に記載のパッケージ。
9. 前記複数の凹部のそれぞれに配される前記電極のうち最も近接する電極同士の間隔が、１ｍｍ以上であることを特徴とする請求項１に記載のパッケージ。
10. 電子デバイスを搭載するための搭載面を備えるパッケージであって、
    前記搭載面には、それぞれ電極が配された複数の凹部が配され、
    前記搭載面に対する正射影において、前記複数の凹部のそれぞれに配される前記電極の面積の合計が、前記搭載面の面積の１０％以上かつ５０％以下であることを特徴とするパッケージ。
11. 請求項１乃至１０の何れか１項に記載のパッケージと、
    前記搭載面に搭載された電子デバイスと、を含み、
    前記複数の凹部には、それぞれ導電部材が配され、
    前記電極が、前記電子デバイスの前記搭載面と対向する対向面と前記導電部材を介して電気的に接続されていることを特徴とする電子部品。
12. 前記搭載面に対する正射影において、前記複数の凹部のそれぞれの面積の合計が、前記対向面の面積の１１％以上かつ５１％以下であることを特徴とする請求項１１に記載の電子部品。
13. 前記導電部材が前記電極に接する面積が、前記複数の凹部のそれぞれにおいて同じことを特徴とする請求項１１に記載の電子部品。
14. 前記導電部材が前記対向面に接する面積が、前記複数の凹部のそれぞれにおいて同じことを特徴とする請求項１１に記載の電子部品。
15. 前記導電部材が前記対向面に接する面積が、π／４ｍｍ^２以上であることを特徴とする請求項１１に記載の電子部品。
16. 前記搭載面に対する正射影において、
    前記対向面は矩形状を備え、
    前記複数の凹部が、前記対向面を２等分する前記対向面の第１辺と平行な仮想線に対して、線対称に配されていることを特徴とする請求項１１に記載の電子部品。
17. 前記搭載面に対する正射影において、前記複数の凹部が、前記対向面を２等分する前記対向面の前記第１辺と交差する第２辺に平行な仮想線に対して、線対称に配されていることを特徴とする請求項１６に記載の電子部品。
18. 前記搭載面に対する正射影において、
    前記対向面は矩形状を備え、
    前記複数の凹部にそれぞれ配された前記電極が、前記対向面を２等分する前記対向面の第１辺と平行な仮想線に対して、線対称に配されていることを特徴とする請求項１１に記載の電子部品。
19. 前記搭載面に対する正射影において、前記複数の凹部にそれぞれ配された前記電極が、前記対向面を２等分する前記第１辺と交差する前記対向面の第２辺に平行な仮想線に対して、線対称に配されていることを特徴とする請求項１８に記載の電子部品。
20. 前記電子デバイスは、複数の画素が配された画素領域と周辺領域とを備え、
    前記搭載面に対する正射影において、前記複数の凹部のうち少なくとも一部が、前記画素領域に重なるように配されていることを特徴とする請求項１１に記載の電子部品。
21. 前記電子デバイスは、複数の画素が配された画素領域と周辺領域とを備え、
    前記搭載面に対する正射影において、前記複数の凹部のそれぞれに配される前記電極のうち少なくとも一部が、前記画素領域に重なるように配されていることを特徴とする請求項１１に記載の電子部品。
22. 前記周辺領域には定電流源が配され、
    前記搭載面に対する正射影において、前記複数の凹部および前記複数の凹部のそれぞれに配される前記電極が、前記定電流源に重ならないことを特徴とする請求項２０に記載の電子部品。
23. 前記搭載面に対する正射影において、前記複数の凹部のうち１つの凹部に配された前記電極の面積が、前記１つの凹部に配された前記導電部材が前記電極に接触する面積よりも大きいことを特徴とする請求項１１に記載の電子部品。
24. 前記搭載面に対する正射影において、前記複数の凹部のうち１つの凹部に配された前記電極の面積と、前記１つの凹部に配された前記導電部材が前記電極に接触する面積と、が同じことを特徴とする請求項１１に記載の電子部品。
25. 前記電極と前記対向面との間の長さが、０．１ｍｍ以上かつ０．４ｍｍ以下であることを特徴とする請求項１１に記載の電子部品。
26. 電子デバイスを搭載するための搭載面を備えるパッケージと、複数の画素が配された画素領域と周辺領域とを備え、前記搭載面に搭載された電子デバイスと、を含む電子部品であって、
    前記搭載面には、それぞれ電極と導電部材とが配された複数の凹部が配され、
    前記電極は、前記電子デバイスの前記搭載面と対向する対向面と前記導電部材を介して電気的に接続され、
    前記搭載面に対する正射影において、前記複数の凹部のうち少なくとも一部が、前記画素領域に重なるように配されていることを特徴とする電子部品。
27. 請求項１１に記載の電子部品と、
    前記電子部品から出力された信号を処理する処理装置と、
    を備えることを特徴とする機器。

Images