JP2024033469A - 半導体装置及び接合方法 - Google Patents

半導体装置及び接合方法 Download PDF

Info

Publication number
JP2024033469A
JP2024033469A JP2022137056A JP2022137056A JP2024033469A JP 2024033469 A JP2024033469 A JP 2024033469A JP 2022137056 A JP2022137056 A JP 2022137056A JP 2022137056 A JP2022137056 A JP 2022137056A JP 2024033469 A JP2024033469 A JP 2024033469A
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor device
alloy metal
electrode
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022137056A
Other languages
English (en)
Inventor
宏平 巽
Kohei Tatsumi
佳子 小柴
Keiko KOSHIBA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Original Assignee
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University filed Critical Waseda University
Priority to JP2022137056A priority Critical patent/JP2024033469A/ja
Priority to PCT/JP2023/018085 priority patent/WO2024047959A1/ja
Publication of JP2024033469A publication Critical patent/JP2024033469A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の表面電極又は裏面電極に対して直接又は間接的にFe-Ni合金金属層を積層することで熱膨張差に起因する半導体素子の不良を防止すると共に、電気抵抗を低く抑えた半導体装置を提供することを目的とする。【解決手段】半導体チップ２の表面電極及び／又は裏面電極に対して直接又は間接的にFe-Ni合金金属層５が被着され、当該Fe-Ni合金金属層５を介して半導体チップと導電体４とが接続されているものである。必要に応じてFe-Ni合金金属層５のNi重量％は３６％以上４５％以下の範囲で、Fe-Ni合金金属層５の厚さを２μｍ以上、２０μｍ以下とする。【選択図】図２

Description

本発明は、Fe-Ni合金金属層により被接合対象の熱膨張差を抑制する半導体装置等に関する。
半導体素子の実装は基板への固定と電極端子の導電接続と、それらの絶縁保護が基本となる。半導体は、回路に流れる電流により発熱し熱膨張する。一方半導体に接続される金属や絶縁樹脂の熱膨張率は一般に一桁ほど大きい。例えばSi材料の熱膨張係数（CTE）は、2.6ppm/K程度に対して、配線材料や基板の導電材料として広く用いられる銅の熱膨張率は、16.5ppm/K程度である。Si半導体と導電配線材料である銅が接続された場合、その熱膨張差によるひずみ量は温度と接続の長さに比例して大きくなる。このひずみ量による半導体素子への応力や接続材料への応力は、温度サイクルによる熱疲労が原因で生じる半導体デバイスの損傷を与える原因となっており、現在種々の対策が講じられてきているが抜本的な解決に至らないのが現状である。特に大電流が流れるパワーデバイスにおいては、この熱応力に対しての課題が大きい。
このような課題に関して、基板材料を熱膨張率がSi半導体に近いセラミックス基板とし、当該セラミックス基板に銅配線が形成されているものが使用されてきた。例えばロジックデバイスであるCPU素子において、初期にはセラミックスパッケージが多用されていたが、コスト高が大きな課題となっていた。現在は有機材料の基板を用いて、封止樹脂やアンダーフィル剤により、熱膨張差のひずみ量を抑制するなどの対策が取られているが、耐熱温度が限定されてしまう。したがって、高出力のパワーデバイスにおいては、現在でもSiやSiC半導体の熱膨張率に近い値を有するアルミナや窒化ケイ素基板が多用されている。
近年実用化の進展が著しいSiC半導体デバイスなどの化合物半導体においては、素子自体もSi半導体に比較して高温での動作を可能とし、また高出力密度が可能であることから、熱膨張差を抑制して高温で動作が可能な実装技術が望まれている。
熱膨張率が低く、且つ半導体の熱膨張率に近い材料としてFe-Ni合金金属（例えば、Niが42重量%の42アロイ等）が知られており、電子部品のリードやリードフレームなどに利用されることがある。リードフレームは一般的に、導電性が優れた銅で形成される場合が多く、またSi半導体チップやSiC半導体チップと接続する際には半田や樹脂成分を含むペーストなどで接続される場合が多い。そのため、温度サイクルによるSi半導体やSiC半導体と、配線である銅との熱膨張差に起因する熱応力により、半田接続の場合には半田が塑性変形し、その繰り返しにより疲労破壊することが問題となる。また、ペーストによる接続の場合にはペースト材料や界面での剥離が問題となるケースがある。そこで、上述したように、リードフレーム自体をSi半導体やSiC半導体の熱膨張率に近い42アロイで形成することで上記のような問題に対処してきたが、Fe-Ni合金金属は導電率や熱伝導率が銅と比較して低いことや、材料費の観点から限定的な使用に留まっている。
Fe-Ni合金金属を利用した技術として、例えば特許文献２ないし４に示す技術が開示されている。特許文献２に示す技術は、銅の第２接続リードに熱膨張率が（１～６）×１０-6／Ｋの鉄ニッケル合金の第１接続リードを溶接などで接続し、第１接続リードの先端を電極パッドにはんだで固着することで、電極パッドに加わる熱応力を小さくし、電極パッドと第１接続リードの熱膨張差で発生する熱応力を小さくすることで、はんだや電極パッド下のシリコンにクラックが生じることを防止でき、また、第１接続リードの長さを第１接続リードと第２接続リードを合わせた長さの４０％未満とすることで、電気抵抗を低く維持し接続導体の低コスト化を図ることができるものである。
特許文献３に示す技術は、鉄－ニッケル合金からなる基底素材と、基底素材上にメッキされ、結晶粒径が１ミクロン以下のメッキ層と、を備える半導体リードフレームであり、これにより、鉄－ニッケル合金（ａｌｌｏｙ４２）からなる基底素材上に錫でメッキするときに、結晶粒径を最小化させてウィスカの成長を抑制できるものである。
特許文献４に示す技術は、低膨張部材は鉄系材からなる板部材を有しており、板部材の上部及び下部の表層部分には鉄ニッケル層がそれぞれ形成されており、ここで、板部材は大きい熱膨張係数を有するが、板部材の上部及び下部の表層部分に形成された鉄ニッケル層が小さい熱膨張係数を有するため、低膨張部材全体の熱膨張係数を小さく抑えることができ、また、板部材は高い熱伝導率を有しており、鉄ニッケル層はこの板部材に対して薄く形成されているので、低膨張部材はその厚み方向に高い熱伝導率を有しているものである。
国際公開第２０１５／０５３３５６号 特開２０１２－３８９８３号公報 特開２００６－１０８６６６号公報 特開２００４－１０３７００号公報
しかしながら、特許文献１及び２に示す技術は、半導体と導電体との熱膨張差による不良対策としては十分ではなく、特に特許文献２に示す技術は、Fe-Ni合金金属を用いたリードで応力を緩和するものであるため、第１接続リードの長さを第１接続リードと第２接続リードを合わせた長さの４０％未満にしたとしても、導電率や熱伝導率が銅と比較して低いことやコストに関して十分に対応できる技術ではないという課題を有する。
また、特許文献３及び４について、これらの技術を用いた場合であっても上記のような問題を解決できるものではない。
本発明は上記課題を解決するためになされたものであり、半導体素子の表面電極又は裏面電極に対して直接又は間接的にFe-Ni合金金属層を積層することで熱膨張差に起因する半導体素子の不良を防止すると共に、電気抵抗を低く抑えた半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体素子の表面電極又は裏面電極に対して直接又は間接的にFe-Ni合金金属層が被着され、当該Fe-Ni合金金属層を介して前記半導体素子と導電体とが接続されているものである。
このように、本発明に係る半導体装置においては、半導体素子の表面電極又は裏面電極に対して直接又は間接的にFe-Ni合金金属層が被着され、当該Fe-Ni合金金属層を介して半導体素子と導電体とが接続されているため、半導体素子と導電体との熱膨張差により生じる応力が緩和され、半導体素子の損傷を防止することができるという効果を奏する。
Fe-Ni合金の線熱膨張係数の組成依存性を示す図である。 半導体装置においてリードフレームを用いた場合の構造を示す図である。 ワイヤーボンディングにおける半導体チップの接合部分を示す図である。 第１の実施形態に係る半導体装置においてフリップチップ接続を行う場合の構造を示す図である。 第１の実施形態に係る半導体装置においてＣｕピラーを有する場合のフリップチップ接続の構造を示す図である。 第１の実施形態に係る半導体装置のパワーデバイスとしての構造を示す図である。 第１の実施形態に係る半導体装置においてリードフレームタイプのパワーデバイス構造の一例を示す図である。 第１の実施形態に係る半導体装置においてCuクリップを用いた場合のパワーデバイス構造の一例を示す図である。 第１の実施形態に係る半導体装置におけるNMPB構造の一例を示す図である。 第１の実施形態に係る半導体装置におけるFe-Ni合金金属層のめっき処理後の加熱温度に応じた線膨張係数の測定結果を示す図である。
以下、本発明の実施の形態を説明する。また、本実施形態の全体を通して同じ要素には同じ符号を付けている。
（本発明の第１の実施形態）
本実施形態に係る半導体装置について、図１ないし図９を用いて説明する。本実施形態に係る半導体装置は、半導体チップの表面電極又は裏面電極に対して直接又は間接的にFe-Ni合金金属層を積層し、当該Fe-Ni合金金属層を介して半導体チップと導電体とを接続する接続構造を有するものである。なお、以下の各実施形態において、Fe-Ni合金金属層はFe-Ni合金を少なくとも含む金属層であり、Fe-Ni以外の金属が含まれるものであってもよい。
Fe-Ni合金金属の熱膨張率は、Si半導体やSiC半導体に近い数ppmに制御することが可能である。図１は、Fe-Ni合金の線熱膨張係数の組成依存性を示す図である。横軸がNiの組成を示し、縦軸が熱膨張係数を示している。グラフに示すように、Ni組成が３６％で最も熱膨張係数が小さく、従来リードフレーム材料として用いられたものはNi組成が４２％である。本実施形態に係る半導体装置においては、図１のグラフからNi重量％濃度が３０％～４５％の範囲で導電体の熱膨張率の抑制に効果が期待できる。
以下、本実施形態に係る半導体装置の構造について具体的に説明する。図２は、半導体装置においてリードフレームを用いた場合の構造を示す図である。図２（Ａ）はリードフレームを用いた場合の一般的な半導体実装構造を示す図であり、図２（Ｂ）は本実施形態においてリードフレームを用いた場合の半導体素子と導電体との接合構造を示す第１の図、図２（Ｃ）は本実施形態においてリードフレームを用いた場合の半導体素子と導電体との接合構造を示す第２の図、図２（Ｄ）は本実施形態においてリードフレームを用いた場合の半導体素子と導電体との接合構造を示す第３の図である。
図２においては、Si半導体やSiC半導体（以下、半導体チップ２という）がリードフレーム３のダイパッド（アイランド）３ａにダイボンディングされている。半導体チップ２とリードフレーム３のリード３ｂとはワイヤー８で接続され、樹脂６で封止される。一般的には、半導体チップ２は半田７や樹脂成分を含むペーストなどでダイパッド３ａにダイボンディングされることが多く、リードフレーム３は導電性に優れた銅の場合が多い。この場合、上述したように、温度サイクルによる半導体チップ２（SiやSiC）とリードフレーム３（Cu）との熱膨張差に起因する熱応力により半田７が塑性変形し、その繰り返しにより疲労破壊してしまったり、ペースト材料やその界面で剥離してしまうといった問題が生じる。そのため、仮にリードフレーム３自体を半導体の熱膨張率に近いFe-42%Ni材料とした場合、導電率や熱伝導率の問題に加えて材料費の問題もあり、限定的な使用に止まってしまっている。
半導体チップ２と導電体４（図２においてはダイパッド３ａに相当）である銅との接合における問題は、半導体チップ２と導電体４との界面の問題である。そのため、本実施形態に係る半導体装置１においては、図２（Ｂ）に示すように、銅であるダイパッド３ａの表面に熱膨張率を抑制したFe-Ni合金金属層５を被着しておくことが有用となる。すなわち、ダイパッド３ａにFe-Ni合金金属層５が被着して積層され、半田７を介して半導体チップ２のTi/Ni/Au膜２ａが接続する。このように、半導体チップ２の熱膨張率に近いFe-Ni合金組成の層（Fe-Ni合金金属層５）をダイパッド３ａに形成しておくことで、銅の熱膨張による半田７への応力負荷を低減することが可能となる。
図２（Ｃ）は、半導体チップ２の裏面（下面側）に比較的強度が高く且つ熱膨張率がSi半導体やSiC半導体に近いFe-Ni合金金属層５を被着した場合の構造を示している。ここでは、半導体チップ２のTi/Ni/Au膜２ａ表面にFe-Ni合金金属層５を被着して積層し、半田７を介して導電体４に接合している。
図２（Ｄ）は、半導体チップ２の裏面（下面側）にFe-Ni合金金属層５を被着しており、当該Fe-Ni合金金属層５を接合材として形成した場合の構造を示している。ここでは、半導体チップ２のTi/Ni/Au膜２ａ表面にナノサイズのNi粒子をバインダーとしてFe-Ni合金金属層５で半導体チップ２と導電体４とを接合している。
なお、図２（Ｂ）～図２（Ｄ）において、Fe-Ni合金金属層５のNi重量%濃度は、３０％～４５％程度の範囲で効果を期待することができ、厚さについては２μｍ以上で効果があり、５μｍ以上であることが好ましい。
また、図２（Ｂ）、（Ｃ）のような半田７による接合に対して、近年これに代わる高温動作に対応した接合技術の開発が進んできた。ダイボンディング材料の接着性、強度が高いものとして、例えばAg焼結材やNi焼結材、又はニッケルマイクロメッキ接合などの場合には、接続材料内の破断や界面の剥離が生じることがない一方で、半導体チップ２への応力が高まり、半導体チップ２内のクラックなどによる電流リークなどの不良が見られる場合がある。このような場合の対策として、本実施形態においては、図２（Ｄ）に示すように、Fe-Ni合金金属層５をナノサイズのNi粒子を焼結材として混合することで、半導体チップ２への応力を緩和した強固な接合が可能となる。このとき、さらにマイクロサイズのAl粒子が含まれるFe-Ni合金金属層５を形成するようにしてもよい。Al粒子が含まれることでAlによる熱膨張差による熱応力を緩和することが可能となる（例えば、特開２０２０－３５９８３号公報を参照）。
Fe-Ni合金金属層５を形成するときにナノサイズのNi粒子やマイクロサイズのAl粒子が含まれる場合は、Fe-Ni合金金属層５の主成分をFe-Ni合金粒子とするが、混合する組成比に応じて図１に示す線膨張係数との複合則により混合体の線膨張係数が変わる。すなわち、Ni粒子の混合分はNi:100％の熱膨張率となり、Al粒子の混合分はAl:100%の熱膨張率となるため、Fe-Ni熱膨張率とそれらの体積比で線膨張係数が決まる。そのため、Fe-Ni合金金属層５の線膨張係数がSiやSiC半導体の熱膨張率に近い値となるように組成比を調整することが望ましい。なお、ナノサイズのNi粒子は、10nm～200nmのサイズであることが望ましい。また、ナノサイズの粒子はNi以外にも同様のサイズ、体積比率となるナノサイズのAg粒子やCu粒子を用いてもよい。さらに、ナノサイズのNi粒子の焼結材としての効果は体積比率で15%以上であることが望ましいが、熱膨張率の影響を考慮すると60%以下の範囲であることが望ましい。
さらにまた、Fe-Ni合金金属層５の被着については、クラッド、物理蒸着、めっき、溶射、焼結等の手法を用いることが可能である。図２（Ｂ）に示すように、Fe-Ni合金金属層５を導電体４に被着する場合には、上記いずれの手法を用いてもよい。図２（Ｃ）に示すように半導体チップ２の裏面側に被着する場合は、物理蒸着又はめっきが用いられる。図２（Ｄ）の場合はナノサイズのNiを焼結することで被着及び接合がなされる。
特に、めっきによりFe-Ni合金金属層５の被着を行う場合には、図１に示したようなFe-Niの熱膨張係数を実現するために、組成の最適化及び原子の再配列が必要となることがある。具体的には、所望の組成のFe-Ni合金金属層５をめっきで形成するためには、めっき処理後に２００℃～３５０℃程度の熱処理が行われることが望ましい。めっき処理後に上記のような熱処理を行うことでFe-Ni合金金属層５と導電体４との界面において拡散層（例えば、界面において0.01μｍ=10nm程度以上、相互の金属が拡散している層）が形成され、強固な接合を実現することが可能となる。また、めっき処理後に熱処理を行うことでFe-Ni合金金属層の一部が再結晶し、強固な接合が実現可能である。すなわち、めっき処理後の結晶は結晶成長方向により異方性が見られるが、熱処理により新たに結晶方位が異なる結晶粒が発生することで、Fe-Ni合金金属層５と導電体４とが極めて強固に接合される。
なお、図２（Ｃ）に示すように半導体チップ２の裏面側にFe-Ni合金金属層５を被着する場合は、ウエハをダイシングする前にめっきにより被着することが望ましい。すなわち、ウエハの単位でめっき処理を行いその後にダイシングをすることで、非常に効率的に裏面側にFe-Ni合金金属層５が形成された半導体チップ２を生成することが可能となる。
図２において半導体チップ２の表面（上面側）については、表面電極とリード３ｂとの接続のために電極金属にワイヤーボンディングされるが、ワイヤー８とリード３ｂとの間はワイヤー８がフレキシブルであるため応力が掛からない。一方で、小領域ではあるが、ワイヤー８の材料の熱膨張率と半導体チップ２の熱膨張率の違いから、ワイヤーボンディング部分において半導体チップ２に熱応力によるダメージが生じる場合がある。
ワイヤー８の材料は、一般的にはアルミニウム、金、銅などである。ボールボンディングの場合は一旦ワイヤー８材料が溶融していることや、比較的小面積であることから熱応力が問題になるケースは少ない。しかしながら、パワーデバイスの場合はウエッジボンディングされるため、ワイヤー８の径が５０μｍφから５００μｍφ程度と太く、加工硬化されることから、熱サイクル中にはワイヤー８の材料の塑性変形が進まず、半導体チップ２側に応力が掛かることとなる。図３は、ワイヤーボンディングにおける半導体チップの接合部分を示す図である。図３（Ａ）は、Al電極２ｂ上に従来のウエッジボンディング接合を行った場合を示し、図３（Ｂ）は、本実施形態においてAl/Fe-Ni/Au電極上にウエッジボンディング接合を行った場合を示す図である。上述したように、従来の図３（Ａ）の場合は、熱サイクル中にワイヤー８材料の塑性変形が進まず、半導体チップ２側に応力が掛かることとなる。これに対して、本実施形態においては、図３（Ｂ）に示すように、半導体チップ２のAl電極２ｂ表面に熱膨張率がワイヤー８の材料よりも低いFe-Ni合金金属層５を被着しておくことで、上記のような問題を解決することが可能となっている。
なお、このときFe-Ni合金金属層５における組成は、上記と同様に、Ni重量%濃度が３０％～４５％程度の範囲、厚さは２μｍ以上、好ましくは５μｍ以上で２０μｍ以下とする。また、Fe-Ni合金金属層５は、物理蒸着又はめっきにより被着することが可能である。通常、電極材料は１～４μｍ程度のアルミニウムが一般的であるが、Fe-Ni合金金属を直接被着できない場合には、Zn置換処理（ジンケート）やNiめっきなどの下処理を行うようにしてもよい。さらに、図３（Ｂ）に示すようにFe-Ni合金金属層５の層上にはめっき層２ｃ（例えば、Au、Ag、Al等）を被着することでFe-Ni合金金属層５の酸化防止を行うことが望ましい。
次に、フリップチップ構造の場合について説明する。図４は、本実施形態に係る半導体装置においてフリップチップ接続を行う場合の構造を示す図である。図４は、半導体実装におけるフリップチップ構造を示しており、基板９の基板電極４ａ（例えばCu電極）に対して半導体チップ２の回路面が対向して接続されるものである。基板電極４ａと半導体チップ２とは、半田ボール（半田７）を介して接続され、半田７を溶融することで接合される。従来、基板９は、半導体チップ２との熱膨張差を軽減するためにセラミックス基板が用いられてきたが、現在は熱膨張率が大きい有機基板が主流になっているという現状である。半導体チップ２と基板９との間に絶縁樹脂であるアンダーフィルで固定し、熱膨張差による変形を抑制することで実用化されているが、半導体チップ２のサイズが大きいものや高出力の場合には、熱膨張差による変形を無視できなくなってしまう。
そのため、図４に示すような構造とすることで、熱膨張差による変形を抑えることが可能となる。図４（Ａ）の場合は、半導体チップ２の接続面にFe-Ni合金金属層５が被着され、半田７を介して導電体４（基板９の基板電極４ａ）に接続されている。一方、図４（Ｂ）の場合は、導電体４（基板９の基板電極４ａ）の表面にFe-Ni合金金属層５が被着され、半田７を介して半導体チップ２の接続面に接続されている。いずれにおいても、半導体チップ２の上方には放熱のためのヒートシンク２１が配設されている。図４において、半導体チップ２と基板電極４ａとの間にFe-Ni合金金属層５が形成されているため、熱膨張差に起因する応力を緩和することが可能となっている。特に、図４に示すような構造は、パワーデバイスのような電極面積が大きい場合にその効果が絶大となる。なお、図４（Ａ）に示す構造の場合は、物理蒸着又はめっきによりFe-Ni合金金属層５が形成され、図４（Ｂ）に示す構造の場合は、クラッド、物理蒸着、めっき、溶射、焼結等の手法を用いることが可能である。
また、図５は、本実施形態に係る半導体装置においてＣｕピラーを有する場合のフリップチップ接続の構造を示す図である。図５において、半導体チップ２電極側に導電体４であるＣｕピラー１０が形成されており、基板電極４ａに半田７で接続されている。半導体チップ２とＣｕピラー１０との間にはFe-Ni合金金属層５が形成されており、こうすることでＣｕピラー１０と半導体チップ２との熱膨張差が緩和され、上記と同様に熱膨張差に起因する応力を緩和することが可能となっている。なお、図５におけるFe-Ni合金金属層５は、物理蒸着又はめっきにより形成される。
次に、パワーデバイス実装の構造について説明する。図６は、本実施形態に係る半導体装置のパワーデバイスとしての構造を示す図である。パワーデバイスの実装においては、高出力であることに加えて放熱構造が重要である。図６に示す絶縁基板６１としては熱膨張率が比較的小さいセラミックスが使用されることが多いが、大電流を流す銅配線（配線６２や放熱基板６３）と半導体チップ２との熱膨張差が問題になる場合がある。そのため、図６に示すように半導体チップ２の裏面側にFe-Ni合金金属層５を被着する。こうすることで、これまで同様に、熱膨張差に起因する応力を緩和することが可能となる。
なお、図６に示すように、図３において説明したようなワイヤーボンディングにおける半導体チップ２の接合部分にもFe-Ni合金金属層５を被着することが望ましい。また、図６におけるFe-Ni合金金属層５は、物理蒸着又はめっきにより形成される。
図７は、リード接続タイプのパワーデバイス構造の一例を示す図である。図７に示す構造はリード３ｂを用いたものであり、半導体チップ２の表面側に放熱性が期待できるリード３ｂを直接接合する構造となっている。半導体チップ２の表面及び裏面には銅配線（リード３ｂや放熱基板６３）との間にFe-Ni合金金属層５が形成され、それぞれが半田７を介して接合される。また、図８は、両面放熱型のパワーデバイス構造の一例を示す図である。これらの構造の場合、半導体チップ２の表面の電極と銅配線（配線６２等）とが直接接合されるため熱膨張率の差が問題となる。
図７及び図８に示すように、半導体チップ２と銅配線との間にFe-Ni合金金属層５を挿入することで半導体チップ２への応力を緩和することができる。特に図８に示すような両面放熱型の実装構造の場合は、半導体チップ２の表面電極及び裏面電極にFe-Ni合金金属層５を形成することが望ましい。なお、図７及び図８におけるFe-Ni合金金属層５は、物理蒸着又はめっきにより形成される。
次に、発明者らが開発したニッケルマイクロメッキ接合（Nickel Micro Plating Bonding： NMPB）の構造について説明する。パワーデバイスの場合、図６ないし図８で示したように、半田７による接続であったり、高耐熱デバイスに対してはAg焼結材料などが用いられる場合が多いが、半田７の場合は融点が低いという問題があり、Ag焼結材料の場合はAgマイグレーションやコスト高といった問題がある。そこで、発明者らは半導体チップ２とリード３ｂや基板９（銅基板）との接続をエッジを介してNiでめっき接続するニッケルマイクロメッキ接合技術を開発した（例えば、特許文献１、国際公開第２０１７／１５４８９３等を参照）。この技術は、テーパ状に加工されたリード３ａのエッジ部分で点状又は線状に半導体チップ２とリード３ａとが接触又は近接し、接触又は近接している当該箇所から外側方向に向かって半導体チップ２とリード３ａとの距離が次第に増大しており、その間隙にNiのめっき液を充填した状態でめっき処理を行うことで、半導体チップ２とリード３ａとを接続するものである。Niめっきによる接合は非常に強固であり、熱応力で破断することはないものの、半導体チップ２への熱応力により半導体チップ２側でリークが発生する場合がある。
図９は、本実施形態に係る半導体装置におけるNMPB構造の一例を示す図であり、図９（Ａ）はめっき接合をNiで行う場合の構造を示し、図９（Ｂ）はめっき接合をFe-Ni合金金属で行う場合の構造を示している。図９（Ａ）の場合は、半導体チップ２がリード３ｂに接続する接続面にFe-Ni合金金属層５を形成し、当該Fe-Ni合金金属層５とリード３ｂのエッジが接触した状態でNiめっき９１で接合することで形成される。なお、この場合、Niめっき９１をNiではなくFe-Ni合金でめっき形成するようにしてもよい。ここでのFe-Ni合金金属層５は、物理蒸着又はめっきにより形成される。図９（Ｂ）の場合は、半導体チップ２の電極とリード３ｂのエッジとが接触した状態でFe-Ni合金でめっきを行うことでFe-Ni合金金属層５が形成され、半導体チップ２とリード３ｂとがエッジを介して接合される。いずれの構造においてもFe-Ni合金金属層５が半導体チップ２と銅電極との間に形成されることで、熱膨張差に起因する半導体チップ２への応力を緩和することができる。
なお、図９において、上述したように、Niめっき又はFe-Ni合金めっきを行う場合に組成の最適化及び原子の再配列を行うために、めっき処理後に２００℃～３５０℃程度の熱処理が行われることが望ましい。これにより、めっき金属と導電体４との界面において拡散層が形成され、強固な接合を実現することが可能となる。また、めっき処理後に熱処理を行うことでFe-Ni合金金属層の一部が再結晶し、強固な接合が実現可能である。
めっき金属と導電体４との界面において拡散層や再結晶により強固な接合が可能になるが、これに加えて、対向するめっきの成長面がぶつかり合う界面（図９に示す界面９２）においても同様の現象が生じることで、めっきによる接合をより強固なものにできる。
ここで、Fe-Ni合金金属層５のめっき形成後における熱処理の影響について、発明者らが行った結果を図１０に示す。ここでは、めっき時の電流密度を2A/dm2又は4A/dm2とし、Fe-Ni合金金属層５の組成がFe-(33～44)Ni(wt%)となるめっき処理を行い、その後に0℃（未熱処理）、220℃、250℃、300℃、350℃、400℃、450℃で熱処理を行った。各温度で熱処理したFe-Ni合金金属層５に対して50℃～250℃の温度変化における線膨張整数を測定した。
図１０の測定結果に示す通り、熱処理する温度に応じて線膨張係数が変化していることがわかる。すなわち、半導体装置１の使用環境や用途に応じてめっき処理後の熱処理により線膨張整数を調整することが可能となる。具体的には、半導体装置１が使用される温度以上の温度に加熱処理しておくことで、少なくとも線膨張係数が温度に応じて大きく変化することが防止され、一定の線膨張整数で使用することができる。
このように、本実施形態に係る半導体装置においては、半導体チップ２の表面電極又は裏面電極に対して直接又は間接的にFe-Ni合金金属層５が被着され、当該Fe-Ni合金金属層５を介して半導体チップと導電体とが接続されているため、半導体チップ２と導電体との熱膨張差により生じる応力が緩和され、半導体チップ２の損傷を防止することができる。
また、Fe-Ni合金金属層のNi重量％を３０％以上４５％以下の範囲にすること、及び／又は、Fe-Ni合金金属層の厚さが２μｍ以上、２０μｍ以下とすることで、熱膨張係数を出来るだけ小さくしつつ、応力を最小限に抑えて半導体チップ２の損傷を防止することができる。
さらに、Fe-Ni合金金属層５をめっきで形成することで、半導体チップ２に直接形成することが可能になると共に、スパッタなどに比べて厚みを持たせることができるため、熱膨張に十分耐え得る程度に厚く形成することができる。
１ 半導体装置
２ 半導体チップ
２ａ Ti/Ni/Au膜
２ｂ Al電極
２ｃ めっき層
３ リードフレーム
３ａ ダイパッド
３ｂ リード
４ 導電体
４ａ 基板電極
５ Fe-Ni合金金属層
６ 樹脂
７ 半田
８ ワイヤー
９ 基板
１０ Ｃｕピラー
２１ ヒートシンク
６１ 絶縁基板
６２ 銅配線
６３ 放熱基板
９１ Niめっき
９２ 界面

Claims (10)

  1. 半導体素子の表面電極及び／又は裏面電極に対して直接又は間接的にFe-Ni合金金属層が被着され、当該Fe-Ni合金金属層を介して前記半導体素子と導電体とが接続されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記Fe-Ni合金金属層のNi重量％が３０％以上４５％以下の範囲にあることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記Fe-Ni合金金属層の厚さが１μｍ以上、５ｍｍ以下であることを特徴とする半導体装置。
  4. 請求項１又は２に記載の半導体装置において、
    前記Fe-Ni合金金属層がめっきで形成されていることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記半導体素子の表面電極又は裏面電極である電極面と、前記導電体とが接合面で点状又は線状に接触又は近接し、当該接触又は近接している箇所から外側方向に向かって前記接合面における前記電極面と前記導電体との距離が次第に増大しており、前記電極面と前記導電体と間がFe-Ni合金金属で充填されてFe-Ni合金金属層が形成されることを特徴とする半導体装置。
  6. 請求項４に記載の半導体装置において、
    前記Fe-Ni合金金属層が、Fe-Niめっき金属を熱処理して形成されており、前記導電体と前記Fe-Niめっき金属との界面に拡散層が形成されているか、又は前記Fe-Niめっき金属の一部が再結晶していることを特徴とする半導体装置。
  7. 請求項１又は２に記載の半導体装置において、
    前記Fe-Ni合金金属層が、ナノサイズの金属粒子とFe-Ni合金粒子との粉体を焼結して形成されることを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記粉体にマイクロサイズのAl粒子が含まれることを特徴とする半導体装置。
  9. 半導体素子の表面電極又は裏面電極である電極面と、導電体とが接合面で点状又は線状に接触又は近接させ、当該接触又は近接している箇所から外側方向に向かって前記接合面における前記電極面と前記導電体との距離が次第に増大する隙間にFe-Niめっき金属を充填してめっき接合し、その後当該箇所を熱処理することを特徴とする接合方法。
  10. ナノサイズの金属粒子とFe-Ni合金粒子とを含む粉体で形成され、半導体素子の表面電極及び／又は裏面電極に対して直接又は間接的に被着されるFe-Ni合金金属層として形成される接合材。
JP2022137056A 2022-08-30 2022-08-30 半導体装置及び接合方法 Pending JP2024033469A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022137056A JP2024033469A (ja) 2022-08-30 2022-08-30 半導体装置及び接合方法
PCT/JP2023/018085 WO2024047959A1 (ja) 2022-08-30 2023-05-15 半導体装置及び接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022137056A JP2024033469A (ja) 2022-08-30 2022-08-30 半導体装置及び接合方法

Publications (1)

Publication Number Publication Date
JP2024033469A true JP2024033469A (ja) 2024-03-13

Family

ID=90099306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022137056A Pending JP2024033469A (ja) 2022-08-30 2022-08-30 半導体装置及び接合方法

Country Status (2)

Country Link
JP (1) JP2024033469A (ja)
WO (1) WO2024047959A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61268032A (ja) * 1985-03-14 1986-11-27 オリン　コ−ポレ−シヨン 半導体ダイ接着装置
US5039335A (en) * 1988-10-21 1991-08-13 Texas Instruments Incorporated Composite material for a circuit system and method of making
JP2002305213A (ja) * 2000-12-21 2002-10-18 Hitachi Ltd はんだ箔および半導体装置および電子装置
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2010225852A (ja) * 2009-03-24 2010-10-07 Panasonic Corp 半導体素子及びその製造方法
JP2011198796A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 半導体装置及びその製造方法
US20120248176A1 (en) * 2011-04-01 2012-10-04 Herron Derrick Matthew Solder pastes for providing impact resistant, mechanically stable solder joints
JP6576108B2 (ja) * 2015-06-08 2019-09-18 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
WO2024047959A1 (ja) 2024-03-07

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP4770533B2 (ja) 半導体装置の製造方法および半導体装置
US9196562B2 (en) Semiconductor arrangement, semiconductor module, and method for connecting a semiconductor chip to a ceramic substrate
JP5627789B2 (ja) 半導体装置とその製造方法
US6563225B2 (en) Product using Zn-Al alloy solder
EP0847828A1 (en) Solder material and electronic part using the same
CN108475647B (zh) 电力用半导体装置以及制造电力用半导体装置的方法
JPH04162756A (ja) 半導体モジュール
JP2009076703A (ja) 半導体装置
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
WO2017006916A1 (ja) 半導体装置及び半導体装置の製造方法
WO2024047959A1 (ja) 半導体装置及び接合方法
JP2008147307A (ja) 回路基板およびこれを用いた半導体モジュール
Larsson et al. A review of eutectic Au-Ge solder joints
TWI734528B (zh) 複合基板
JPH07335792A (ja) 半導体素子搭載用パッケージ
Ang et al. Packaging of high-temperature power semiconductor modules
JP2001284501A (ja) 放熱基板
JP4277582B2 (ja) 半導体装置
US20240128226A1 (en) Semiconductor Device Having a Layer Stack, Semiconductor Arrangement and Method for Producing the Same
Suganuma Institute of Scientific and Industrial Research, Osaka University, Osaka, Japan
JP3552623B2 (ja) 複合材料及びそれを用いた半導体装置用放熱板
TWM656612U (zh) 半導體封裝件
JPS62199038A (ja) 半導体パツケ−ジ構造体
JP2024529094A (ja) パワーモジュール、電源回路、及びチップ