JP2024001751A - Nitride semiconductor wafer and method for manufacturing the same - Google Patents

Nitride semiconductor wafer and method for manufacturing the same Download PDF

Info

Publication number
JP2024001751A
JP2024001751A JP2022100615A JP2022100615A JP2024001751A JP 2024001751 A JP2024001751 A JP 2024001751A JP 2022100615 A JP2022100615 A JP 2022100615A JP 2022100615 A JP2022100615 A JP 2022100615A JP 2024001751 A JP2024001751 A JP 2024001751A
Authority
JP
Japan
Prior art keywords
concentration
layer
nitride semiconductor
buffer layer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022100615A
Other languages
Japanese (ja)
Inventor
和徳 萩本
Kazunori Hagimoto
一平 久保埜
Ippei KUBONO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022100615A priority Critical patent/JP2024001751A/en
Priority to PCT/JP2023/019662 priority patent/WO2023248702A1/en
Priority to TW112120202A priority patent/TW202406142A/en
Publication of JP2024001751A publication Critical patent/JP2024001751A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a nitride semiconductor wafer in which warpage is suppressed.
SOLUTION: The nitride semiconductor wafer includes: a silicon-based substrate; a buffer layer formed of a nitride semiconductor which is laminated on the silicon-based substrate; and a functional layer including at least a GaN layer which is laminated on the buffer layer. The buffer layer is doped with Fe. An Fe concentration distribution in the laminating direction in the buffer layer has a point at which the Fe concentration is maximum, and is a concentration distribution in which the Fe concentration decreases from the point at which the Fe concentration is maximum toward the functional layer. The Fe concentration at the point at which the Fe concentration is maximum is 2.5×1018atoms/cm3 or more and 6.0×1018atoms/cm3 or less, and the Fe concentration of the upper surface of the buffer layer on the functional layer side is 4.0×1017atoms/cm3 or less.
SELECTED DRAWING: Figure 1
COPYRIGHT: (C)2024,JPO&INPIT

Description

本発明は、窒化物半導体ウェーハに関し、特に反りが抑制された窒化物半導体ウェーハに関する。 The present invention relates to a nitride semiconductor wafer, and particularly to a nitride semiconductor wafer with suppressed warpage.

シリコン単結晶基板上に初期ＡｌＮ層、バッファ層、及びＧａＮ－ＨＥＭＴ構造エピタキシャル層をこの順で積層した窒化物半導体ウェーハは、パワーデバイス用、ＲＦデバイス用エピタキシャル基板として用いられている。 A nitride semiconductor wafer in which an initial AlN layer, a buffer layer, and a GaN-HEMT structure epitaxial layer are laminated in this order on a silicon single crystal substrate is used as an epitaxial substrate for power devices and RF devices.

また、ＳＯＩ基板上に窒化物半導体をエピタキシャル成長したウェーハも用いられるが、ＳＯＩ基板上にエピタキシャル成長した場合、ウェーハの反りがシリコン単結晶基板に比べて大きくなる。反りを抑制するために、バッファ層を工夫し、且つ、ｉｎ－ｓｉｔｕの反りデータを見ながら反りを低減する必要がある（特許文献１）。 Also, wafers in which nitride semiconductors are epitaxially grown on SOI substrates are also used, but when epitaxially grown on SOI substrates, the warpage of the wafers is greater than that in single-crystal silicon substrates. In order to suppress warpage, it is necessary to devise a buffer layer and reduce warpage while checking in-situ warpage data (Patent Document 1).

シリコン単結晶基板は比較的反りを小さくできるが、ＳＯＩ基板上に窒化物半導体をエピタキシャル成長させる場合、反りの抑制が難しい。 Although silicon single crystal substrates can have relatively small warpage, it is difficult to suppress warpage when a nitride semiconductor is epitaxially grown on an SOI substrate.

特許第６４７３０１７号公報Patent No. 6473017

本発明は上記課題を解決するためになされたもので、反りを抑制した窒化物半導体ウェーハを提供することを目的とする。 The present invention was made to solve the above problems, and an object of the present invention is to provide a nitride semiconductor wafer with suppressed warpage.

上記課題を解決するために、本発明では、
シリコン系基板と、該シリコン系基板上に積層された窒化物半導体からなるバッファ層と、該バッファ層上に積層された少なくともＧａＮ層を含む機能層とを備えたものである窒化物半導体ウェーハであって、
前記バッファ層にＦｅがドープされており、前記バッファ層における積層方向のＦｅ濃度分布は、Ｆｅ濃度が最大となる点を有し、該Ｆｅ濃度が最大となる点から前記機能層に向かってＦｅ濃度が減少するような濃度分布であり、
前記Ｆｅ濃度が最大となる点におけるＦｅ濃度が２．５×１０１８ａｔｏｍｓ／ｃｍ３以上６．０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、かつ、前記バッファ層の前記機能層側の上面のＦｅ濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３以下である窒化物半導体ウェーハを提供する。 In order to solve the above problems, in the present invention,
A nitride semiconductor wafer comprising a silicon-based substrate, a buffer layer made of a nitride semiconductor stacked on the silicon-based substrate, and a functional layer containing at least a GaN layer stacked on the buffer layer. There it is,
The buffer layer is doped with Fe, and the Fe concentration distribution in the stacking direction in the buffer layer has a point where the Fe concentration is maximum, and Fe concentration distribution from the point where the Fe concentration is maximum toward the functional layer. The concentration distribution is such that the concentration decreases,
The Fe concentration at the point where the Fe concentration is maximum is 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms/cm 3 or less, and the upper surface of the buffer layer on the functional layer side is A nitride semiconductor wafer having an Fe concentration of 4.0×10 17 atoms/cm 3 or less is provided.

このような濃度分布でＦｅがドープされていることで、窒化物半導体ウェーハの構造を変えることなく反りを抑制することができる。バッファ層内のＦｅの最も高い濃度が２．５×１０１８ａｔｏｍｓ／ｃｍ３以上であれば反りを顕著に抑制することができる。また、６．０×１０１８ａｔｏｍｓ／ｃｍ３以下とすることでバッファ層上面のＦｅ濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３以下とすることが可能となる。バッファ層上面のＦｅ濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３以下であれば、Ｆｅのメモリー効果によりデバイス表面のＦｅ濃度が高くなってしまいデバイスの特性を悪化させてしまうことを防止できる。 By doping Fe with such a concentration distribution, warpage can be suppressed without changing the structure of the nitride semiconductor wafer. If the highest concentration of Fe in the buffer layer is 2.5×10 18 atoms/cm 3 or more, warping can be significantly suppressed. Furthermore, by setting the Fe concentration to 6.0×10 18 atoms/cm 3 or less, the Fe concentration on the upper surface of the buffer layer can be made to be 4.0×10 17 atoms/cm 3 or less. If the Fe concentration on the upper surface of the buffer layer is 4.0×10 17 atoms/cm 3 or less, it is possible to prevent the Fe concentration on the device surface from increasing due to the memory effect of Fe and deteriorating the characteristics of the device.

また、前記シリコン系基板は、シリコン単結晶基板、又はＳＯＩ（シリコン・オン・インシュレーター）基板であることが好ましい。 Further, the silicon-based substrate is preferably a silicon single crystal substrate or an SOI (silicon on insulator) substrate.

本発明では、このようなシリコン系基板を用いることができるが、中でもＳＯＩ基板を用いた場合は反りが大きいので本発明が特に有効となる。 In the present invention, such silicon-based substrates can be used, but the present invention is particularly effective when an SOI substrate is used because the warpage is large.

また、前記バッファ層は、ＡｌＧａＮ層と、ＧａＮ層とＡｌＮ層とが交互に積層された超格子層と、からなることが好ましい。 Further, the buffer layer preferably includes an AlGaN layer and a superlattice layer in which GaN layers and AlN layers are alternately stacked.

このような構造とすることでより反りの抑制に有効である。 Such a structure is more effective in suppressing warpage.

また本発明では、窒化物半導体ウェーハを製造する方法であって、
（１）シリコン系基板上に窒化物半導体からなるバッファ層を積層する工程、及び
（２）前記バッファ層上に少なくともＧａＮ層を含む機能層を積層して窒化物半導体ウェーハを製造する工程
を含み、かつ、
前記工程（１）において、Ｆｅをドープするためのドーピングガスを流し、該ドーピングガスの流量を調整することによって、前記バッファ層における積層方向のＦｅ濃度分布を、Ｆｅ濃度が最大となる点を有し、該Ｆｅ濃度が最大となる点から前記機能層に向かってＦｅ濃度が減少するような濃度分布とし、
前記Ｆｅ濃度が最大となる点におけるＦｅ濃度を２．５×１０１８ａｔｏｍｓ／ｃｍ３以上６．０×１０１８ａｔｏｍｓ／ｃｍ３以下とし、かつ、前記バッファ層の前記機能層側の上面のＦｅ濃度を４．０×１０１７ａｔｏｍｓ／ｃｍ３以下とする窒化物半導体ウェーハの製造方法を提供する。 The present invention also provides a method for manufacturing a nitride semiconductor wafer, comprising:
(1) a step of laminating a buffer layer made of a nitride semiconductor on a silicon-based substrate; and (2) a step of laminating a functional layer including at least a GaN layer on the buffer layer to manufacture a nitride semiconductor wafer. ,and,
In the step (1), by flowing a doping gas for doping Fe and adjusting the flow rate of the doping gas, the Fe concentration distribution in the stacking direction in the buffer layer is changed to a point where the Fe concentration is maximum. and a concentration distribution such that the Fe concentration decreases from the point where the Fe concentration is maximum toward the functional layer,
The Fe concentration at the point where the Fe concentration is maximum is 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms/cm 3 or less, and the Fe concentration on the upper surface of the functional layer side of the buffer layer is A method for manufacturing a nitride semiconductor wafer having a concentration of 4.0×10 17 atoms/cm 3 or less is provided.

本発明の反りを抑制した窒化物半導体ウェーハはこのようにして製造することができる。 The nitride semiconductor wafer of the present invention with suppressed warpage can be manufactured in this manner.

また、前記工程（１）において、前記シリコン系基板を、シリコン単結晶基板、又はＳＯＩ（シリコン・オン・インシュレーター）基板とすることが好ましい。 Further, in the step (1), it is preferable that the silicon-based substrate is a silicon single crystal substrate or an SOI (silicon on insulator) substrate.

本発明では、このようなシリコン系基板を用いることができるが、中でもＳＯＩ基板を用いた場合は反りが大きいので本発明が特に有効となる。 In the present invention, such silicon-based substrates can be used, but the present invention is particularly effective when an SOI substrate is used because the warpage is large.

また、前記工程（１）において、前記バッファ層を、ＡｌＧａＮ層と、ＧａＮ層とＡｌＮ層とが交互に積層された超格子層と、からなるものとすることが好ましい。 Further, in the step (1), it is preferable that the buffer layer is composed of an AlGaN layer and a superlattice layer in which GaN layers and AlN layers are alternately laminated.

このような構造とすることでより反りの抑制に有効である。 Such a structure is more effective in suppressing warpage.

以上のように、本発明であれば、シリコン単結晶基板またはＳＯＩ基板上に窒化物半導体をエピタキシャル成長させた窒化物半導体ウェーハであって、バッファ層等の構造を変えることなく反りを抑制した窒化物半導体ウェーハ、及びその製造方法を提供することができる。 As described above, the present invention provides a nitride semiconductor wafer in which a nitride semiconductor is epitaxially grown on a silicon single crystal substrate or an SOI substrate, and which suppresses warpage without changing the structure of the buffer layer or the like. A semiconductor wafer and a method for manufacturing the same can be provided.

本発明の窒化物半導体ウェーハの一例を示す概略図である。1 is a schematic diagram showing an example of a nitride semiconductor wafer of the present invention. 実施例１、２で製造した窒化物半導体ウェーハ（シリコン系基板：シリコン単結晶基板）の積層方向のＦｅ濃度分布をＳＩＭＳで測定した結果である。These are the results of SIMS measurement of the Fe concentration distribution in the stacking direction of the nitride semiconductor wafers (silicon-based substrates: silicon single crystal substrates) manufactured in Examples 1 and 2. 実施例１、２で製造した窒化物半導体ウェーハ（シリコン系基板：ＳＯＩ基板）の積層方向のＦｅ濃度分布をＳＩＭＳで測定した結果である。These are the results of SIMS measurement of the Fe concentration distribution in the stacking direction of the nitride semiconductor wafers (silicon-based substrates: SOI substrates) manufactured in Examples 1 and 2.

上述のように、反りを抑制した窒化物半導体ウェーハの開発が求められていた。 As mentioned above, there has been a demand for the development of nitride semiconductor wafers that suppress warpage.

本発明者らは、上記課題について鋭意検討を重ねた結果、窒化物半導体ウェーハのバッファ層中のＦｅ濃度分布を適切に制御することによって、窒化物半導体ウェーハの反りを抑制できることを見出し、本発明を完成させた。 As a result of intensive studies on the above-mentioned problems, the present inventors discovered that warping of nitride semiconductor wafers can be suppressed by appropriately controlling the Fe concentration distribution in the buffer layer of nitride semiconductor wafers, and the present invention completed.

即ち、本発明は、シリコン系基板と、該シリコン系基板上に積層された窒化物半導体からなるバッファ層と、該バッファ層上に積層された少なくともＧａＮ層を含む機能層とを備えたものである窒化物半導体ウェーハであって、前記バッファ層にＦｅがドープされており、前記バッファ層における積層方向のＦｅ濃度分布は、Ｆｅ濃度が最大となる点を有し、該Ｆｅ濃度が最大となる点から前記機能層に向かってＦｅ濃度が減少するような濃度分布であり、前記Ｆｅ濃度が最大となる点におけるＦｅ濃度が２．５×１０１８ａｔｏｍｓ／ｃｍ３以上６．０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、かつ、前記バッファ層の前記機能層側の上面のＦｅ濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３以下である窒化物半導体ウェーハである。 That is, the present invention includes a silicon-based substrate, a buffer layer made of a nitride semiconductor stacked on the silicon-based substrate, and a functional layer including at least a GaN layer stacked on the buffer layer. In a certain nitride semiconductor wafer, the buffer layer is doped with Fe, and the Fe concentration distribution in the stacking direction in the buffer layer has a point where the Fe concentration is maximum, and the Fe concentration is the maximum. The concentration distribution is such that the Fe concentration decreases from the point toward the functional layer, and the Fe concentration at the point where the Fe concentration is maximum is 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms /cm 3 or less, and the Fe concentration on the upper surface of the buffer layer on the functional layer side is 4.0×10 17 atoms/cm 3 or less.

以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be explained in detail, but the present invention is not limited thereto.

［窒化物半導体ウェーハ］
本発明の窒化物半導体ウェーハについて図１を用いて説明する。なお、図１の窒化物半導体ウェーハの構造は一例であって、本発明はこれに限定されるものではない。 [Nitride semiconductor wafer]
A nitride semiconductor wafer of the present invention will be explained using FIG. 1. Note that the structure of the nitride semiconductor wafer in FIG. 1 is one example, and the present invention is not limited thereto.

図１に示す窒化物半導体ウェーハ１０は、シリコン系基板１と、シリコン系基板１上に積層された窒化物半導体からなるバッファ層３と、バッファ層３上に積層された少なくともＧａＮ層を含む機能層４を有している。機能層４は、例えば、ＧａＮからなるチャネル層（Ｃ－ＧａＮ）とチャネル層とバンドギャップの異なるＡｌＧａＮからなるバリア層（不図示）で構成される。また、バッファ層３とチャネル層の間に高抵抗ＧａＮ層（耐圧層：Ｒ－ＧａＮ）を形成することが好ましい。 The nitride semiconductor wafer 10 shown in FIG. 1 has a function including a silicon-based substrate 1, a buffer layer 3 made of a nitride semiconductor layered on the silicon-based substrate 1, and at least a GaN layer layered on the buffer layer 3. It has layer 4. The functional layer 4 includes, for example, a channel layer (C-GaN) made of GaN and a barrier layer (not shown) made of AlGaN having a different band gap from the channel layer. Further, it is preferable to form a high-resistance GaN layer (withstand voltage layer: R-GaN) between the buffer layer 3 and the channel layer.

ここで、シリコン系基板１は特に限定されないが、シリコン単結晶基板、又はＳＯＩ（シリコン・オン・インシュレーター）基板とすることが好ましく、例えば、１５０ｍｍφ、６７５μｍ、（１１１）のＳｉ基板または１５０ｍｍφ、６７５μｍ、（１１１）のＳＯＩ基板である。 Here, the silicon-based substrate 1 is not particularly limited, but is preferably a silicon single crystal substrate or an SOI (silicon on insulator) substrate, for example, a 150 mmφ, 675 μm, (111) Si substrate or a 150 mmφ, 675 μm , (111) SOI substrate.

シリコン系基板１と、バッファ層３の間に厚さ１００～２００ｎｍのＡｌＮからなる初期層２を設けてもよい。 An initial layer 2 made of AlN and having a thickness of 100 to 200 nm may be provided between the silicon-based substrate 1 and the buffer layer 3.

バッファ層３は特に限定されないが、ＡｌＧａＮ層と、ＧａＮ層とＡｌＮ層とが交互に積層された超格子層とからなることが好ましく、例えば、厚さ１００～２００ｎｍのＡｌＧａＮ層上に厚さ５～３０ｎｍのＧａＮ層と厚さ３～１０ｎｍのＡｌＮ層とが交互に例えば２３ペア積層された超格子層（ＳＬｓ）からなるものとすることができる。 Although the buffer layer 3 is not particularly limited, it is preferably composed of an AlGaN layer and a superlattice layer in which GaN layers and AlN layers are alternately stacked. It can be made of superlattice layers (SLs) in which, for example, 23 pairs of GaN layers with a thickness of ~30 nm and AlN layers with a thickness of 3 to 10 nm are laminated alternately.

ここで本発明の窒化物半導体ウェーハは、バッファ層３にＦｅがドープされており、バッファ層３における積層方向のＦｅ濃度分布は、Ｆｅ濃度が最大となる点を有し、該Ｆｅ濃度が最大となる点から機能層４に向かってＦｅ濃度が減少するような濃度分布であり、Ｆｅ濃度が最大となる点におけるＦｅ濃度が２．５×１０１８ａｔｏｍｓ／ｃｍ３以上６．０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、かつ、バッファ層３の機能層４側の上面のＦｅ濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３以下である。なお本発明において、Ｆｅ濃度分布はＳＩＭＳの測定結果から求めることができる。 Here, in the nitride semiconductor wafer of the present invention, the buffer layer 3 is doped with Fe, and the Fe concentration distribution in the stacking direction in the buffer layer 3 has a point where the Fe concentration is maximum; The concentration distribution is such that the Fe concentration decreases from the point toward the functional layer 4, and the Fe concentration at the point where the Fe concentration is maximum is 2.5×10 18 atoms/cm 3 or more 6.0×10 18 atoms/cm 3 or less, and the Fe concentration on the upper surface of the buffer layer 3 on the functional layer 4 side is 4.0×10 17 atoms/cm 3 or less. In the present invention, the Fe concentration distribution can be determined from the SIMS measurement results.

バッファ層中におけるＦｅ濃度分布を、後述の実施例の結果を示す図２、３を参照してより具体的に説明する。図２にシリコン単結晶基板上にエピタキシャル成長させた窒化物半導体ウェーハのＳＩＭＳによるＦｅ濃度分布を示す。また、図３にはＳＯＩ基板上に同様な条件でエピタキシャル成長させた場合のＦｅ濃度分布を示す。図２、３のいずれにおいても、バッファ層中においてＦｅ濃度が最大となる点（図中横軸の深さ１．２μｍの付近）を有しており、この点からＦｅ濃度は機能層側に向かって減少（漸減）し、バッファ層の機能層側の上面（図中横軸の深さ０．５５μｍの付近）においてＦｅ濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３以下となる。このようにＦｅ濃度はバッファ層でピークとなり、デバイス層に向けて減少（漸減）しているのが分かる。 The Fe concentration distribution in the buffer layer will be explained in more detail with reference to FIGS. 2 and 3 showing the results of Examples described later. FIG. 2 shows the Fe concentration distribution obtained by SIMS of a nitride semiconductor wafer epitaxially grown on a silicon single crystal substrate. Further, FIG. 3 shows the Fe concentration distribution when epitaxially growing on an SOI substrate under similar conditions. In both Figures 2 and 3, there is a point where the Fe concentration is maximum in the buffer layer (near the depth of 1.2 μm on the horizontal axis in the figure), and from this point the Fe concentration increases toward the functional layer side. The Fe concentration decreases (gradually decreases) toward 4.0×10 17 atoms/cm 3 or less at the upper surface of the buffer layer on the functional layer side (near the depth of 0.55 μm on the horizontal axis in the figure). It can be seen that the Fe concentration peaks in the buffer layer and decreases (gradually decreases) toward the device layer.

Ｆｅ濃度の最高値が２．５×１０１８ａｔｏｍｓ／ｃｍ３より低い場合は、反りに対して顕著な抑制効果が見られず、また、６．０×１０１８ａｔｏｍｓ／ｃｍ３を超えるとバッファ層上面の濃度を４．０×１０１７ａｔｏｍｓ／ｃｍ３以下とするのが難しくなる。バッファ層上面の濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３を超えると、Ｆｅのメモリー効果によりデバイス表面のＦｅ濃度が高くなってしまいデバイスの特性を悪化させてしまう。 When the maximum Fe concentration is lower than 2.5×10 18 atoms/cm 3 , no significant effect is observed on warping, and when it exceeds 6.0×10 18 atoms/cm 3 , the buffer It becomes difficult to reduce the concentration on the upper surface of the layer to 4.0×10 17 atoms/cm 3 or less. If the concentration on the upper surface of the buffer layer exceeds 4.0×10 17 atoms/cm 3 , the memory effect of Fe increases the Fe concentration on the device surface, deteriorating the characteristics of the device.

このようなＦｅ濃度分布とするには、ＭＯＣＶＤ装置で、例えば超格子層の下部約１／３及びその下のＡｌＧａＮ層のエピタキシャル成長時にＣｐ２Ｆｅ（ビスクロペンタジエニル鉄）等のドーピングガスを流し、その流量を調整することで所望の濃度のＦｅをドープすることができる。このようにＦｅをドープすることでＳＯＩ基板を用いた場合に限らず、シリコン単結晶基板を用いた場合にもバッファ層の構造を変えることなく反りを抑制することができるが、ＳＯＩ基板を用いた場合により顕著な効果が得られる。 In order to obtain such a Fe concentration distribution, a doping gas such as Cp 2 Fe (bisclopentadienyl iron) is used in the MOCVD apparatus during the epitaxial growth of, for example, the lower one-third of the superlattice layer and the AlGaN layer below it. By flowing and adjusting the flow rate, it is possible to dope Fe at a desired concentration. By doping Fe in this way, warping can be suppressed not only when using an SOI substrate but also when using a silicon single crystal substrate without changing the structure of the buffer layer. A more noticeable effect can be obtained if

機能層４として、バッファ層３上には厚さ３００～９００ｎｍの高抵抗ＧａＮ層（耐圧層）を設けることが好ましい。このような高抵抗層をデバイス層とバッファ層との間に設けることで、電流コラプス現象の悪化と高温時の横方向リーク電流をより確実に抑制することができるとともに、チャネル層へのＦｅの混入をより確実に抑制できるので、移動度の低下等の順方向特性の劣化を防止することができる。高抵抗ＧａＮ層の上には、デバイス層となるＧａＮ層からなるチャネル層が形成されている。図１には示されていないが、ＧａＮ層からなるチャネル層上にＡｌＧａＮ層からなるバリア層を形成し、ソース電極、ドレイン電極、及び、ゲート電極を設けることで、例えば、高電子移動度トランジスタ（ＨＥＭＴ）とすることができる。 As the functional layer 4, it is preferable to provide a high resistance GaN layer (withstand voltage layer) with a thickness of 300 to 900 nm on the buffer layer 3. By providing such a high-resistance layer between the device layer and the buffer layer, it is possible to more reliably suppress the worsening of the current collapse phenomenon and the lateral leakage current at high temperatures, and also to prevent Fe from entering the channel layer. Since contamination can be suppressed more reliably, deterioration of forward characteristics such as a decrease in mobility can be prevented. A channel layer made of a GaN layer that becomes a device layer is formed on the high-resistance GaN layer. Although not shown in FIG. 1, by forming a barrier layer made of an AlGaN layer on a channel layer made of a GaN layer and providing a source electrode, a drain electrode, and a gate electrode, it is possible to create a high electron mobility transistor, for example. (HEMT).

［窒化物半導体ウェーハの製造方法］
また本発明は、窒化物半導体ウェーハを製造する方法であって、（１）シリコン系基板上に窒化物半導体からなるバッファ層を積層する工程、及び（２）前記バッファ層上に少なくともＧａＮ層を含む機能層を積層して窒化物半導体ウェーハを製造する工程を含み、かつ、前記工程（１）において、Ｆｅをドープするためのドーピングガスを流し、該ドーピングガスの流量を調整することによって、前記バッファ層における積層方向のＦｅ濃度分布を、Ｆｅ濃度が最大となる点を有し、該Ｆｅ濃度が最大となる点から前記機能層に向かってＦｅ濃度が減少するような濃度分布とし、前記Ｆｅ濃度が最大となる点におけるＦｅ濃度を２．５×１０１８ａｔｏｍｓ／ｃｍ３以上６．０×１０１８ａｔｏｍｓ／ｃｍ３以下とし、かつ、前記バッファ層の前記機能層側の上面のＦｅ濃度を４．０×１０１７ａｔｏｍｓ／ｃｍ３以下とする窒化物半導体ウェーハの製造方法である。 [Method for manufacturing nitride semiconductor wafer]
The present invention also provides a method for manufacturing a nitride semiconductor wafer, comprising: (1) stacking a buffer layer made of a nitride semiconductor on a silicon-based substrate; and (2) stacking at least a GaN layer on the buffer layer. a step of manufacturing a nitride semiconductor wafer by laminating functional layers containing Fe, and in the step (1), flowing a doping gas for doping Fe and adjusting the flow rate of the doping gas. The Fe concentration distribution in the stacking direction in the buffer layer has a point where the Fe concentration is maximum, and the Fe concentration decreases from the point where the Fe concentration is maximum toward the functional layer, and the Fe concentration is The Fe concentration at the point where the concentration is maximum is 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms/cm 3 or less, and the Fe concentration on the upper surface of the functional layer side of the buffer layer is This is a method for manufacturing a nitride semiconductor wafer with a density of 4.0×10 17 atoms/cm 3 or less.

本発明の窒化物半導体ウェーハは、このようにして製造することができる。以下、本発明の窒化物半導体ウェーハの製造方法について詳細に説明する。 The nitride semiconductor wafer of the present invention can be manufactured in this manner. Hereinafter, the method for manufacturing a nitride semiconductor wafer of the present invention will be explained in detail.

［工程（１）］
工程（１）は、シリコン系基板上に窒化物半導体からなるバッファ層を積層する工程である。 [Step (1)]
Step (1) is a step of laminating a buffer layer made of a nitride semiconductor on a silicon-based substrate.

本工程では、まず、シリコン単結晶基板やＳＯＩ（シリコン・オン・インシュレーター）基板等のシリコン系基板を準備する。次に、ＭＯＣＶＤ装置内にて、シリコン系基板上に窒化物半導体からなるバッファ層をエピタキシャル成長させればよい。もしくは、シリコン系基板上にＡｌＮからなる初期層をエピタキシャル成長させ、その上に窒化物半導体からなるバッファ層をエピタキシャル成長させてもよい。バッファ層としては、上述のようにＡｌＧａＮ層と、ＧａＮ層とＡｌＮ層とが交互に積層された超格子層とからなるものとすることが好ましい。 In this step, first, a silicon-based substrate such as a silicon single crystal substrate or an SOI (silicon-on-insulator) substrate is prepared. Next, a buffer layer made of a nitride semiconductor may be epitaxially grown on the silicon-based substrate in an MOCVD apparatus. Alternatively, an initial layer made of AlN may be epitaxially grown on a silicon-based substrate, and a buffer layer made of a nitride semiconductor may be epitaxially grown thereon. As described above, the buffer layer is preferably composed of an AlGaN layer and a superlattice layer in which GaN layers and AlN layers are alternately laminated.

エピタキシャル成長の際、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ｇａ源としてＴＭＧａ、Ｎ源としてＮＨ３を用いることができ、これらに限定されない。また、キャリアガスはＮ２およびＨ２、またはそのいずれかとすることができ、プロセス温度は例えば９００～１２００℃程度とすることが好ましい。 During epitaxial growth, trimethylaluminum (TMAl) can be used as an Al source, TMGa as a Ga source, and NH 3 as an N source, but are not limited to these. Further, the carrier gas can be N 2 and/or H 2 , and the process temperature is preferably about 900 to 1200° C., for example.

本発明では、バッファ層における積層方向のＦｅ濃度分布を、Ｆｅ濃度が最大となる点を有し、該Ｆｅ濃度が最大となる点から機能層に向かってＦｅ濃度が減少するような濃度分布とし、Ｆｅ濃度が最大となる点におけるＦｅ濃度を２．５×１０１８ａｔｏｍｓ／ｃｍ３以上６．０×１０１８ａｔｏｍｓ／ｃｍ３以下とし、かつ、バッファ層の機能層側の上面のＦｅ濃度を４．０×１０１７ａｔｏｍｓ／ｃｍ３以下とする。 In the present invention, the Fe concentration distribution in the stacking direction in the buffer layer is such that the Fe concentration has a maximum point and the Fe concentration decreases toward the functional layer from the maximum Fe concentration point. , the Fe concentration at the point where the Fe concentration is maximum is 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms/cm 3 or less, and the Fe concentration on the upper surface of the functional layer side of the buffer layer is 4.0×10 17 atoms/cm 3 or less.

このようなＦｅ濃度分布とするには、ＭＯＣＶＤ装置で、例えば超格子層の下部約１／３及びその下のＡｌＧａＮ層のエピタキシャル成長時にＣｐ２Ｆｅ（ビスクロペンタジエニル鉄）等のドーピングガスを流し、その流量を調整することで所望の濃度のＦｅをドープすることができる。 In order to obtain such a Fe concentration distribution, a doping gas such as Cp 2 Fe (bisclopentadienyl iron) is used in the MOCVD apparatus during the epitaxial growth of, for example, the lower one-third of the superlattice layer and the AlGaN layer below it. By flowing and adjusting the flow rate, it is possible to dope Fe at a desired concentration.

［工程（２）］
工程（２）は、バッファ層上に少なくともＧａＮ層を含む機能層を積層して窒化物半導体ウェーハを製造する工程である。 [Step (2)]
Step (2) is a step of manufacturing a nitride semiconductor wafer by laminating a functional layer including at least a GaN layer on the buffer layer.

本工程では、窒化物半導体ウェーハの用途に応じて、適切な機能層をエピタキシャル成長により積層すればよい。例えば、ＭＯＣＶＤ装置内にて、上述のような高抵抗ＧａＮ層をエピタキシャル成長させ、その上にデバイス層となるＧａＮ層をエピタキシャル成長させ、さらにその上に、ＡｌＧａＮ層からなるバリア層をエピタキシャル成長させることができる。その上にソース電極、ドレイン電極、及び、ゲート電極を設けることで、例えば、高電子移動度トランジスタ（ＨＥＭＴ）とすることができる。 In this step, appropriate functional layers may be laminated by epitaxial growth depending on the use of the nitride semiconductor wafer. For example, in an MOCVD apparatus, a high-resistance GaN layer as described above can be epitaxially grown, a GaN layer that will become a device layer can be epitaxially grown on top of the high-resistance GaN layer, and a barrier layer made of an AlGaN layer can be further epitaxially grown on top of that. . By providing a source electrode, a drain electrode, and a gate electrode thereon, a high electron mobility transistor (HEMT) can be obtained, for example.

このようにして製造された窒化物半導体ウェーハは、バッファ層内のＦｅ濃度分布が適切に制御されることによって、反りの抑制されたものとなる。 The nitride semiconductor wafer manufactured in this manner has suppressed warpage by appropriately controlling the Fe concentration distribution in the buffer layer.

以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be specifically explained using Examples and Comparative Examples, but the present invention is not limited thereto.

（実施例１）
シリコン系基板として、以下のシリコン単結晶基板及びＳＯＩ基板を準備した。
（１）シリコン単結晶基板
１５０ｍｍφ ｐ－Ｔｙｐｅ（１１１） ６７５μｍ Ｏｉ：２５．６ｐｐｍａＡＳＴＭ７９ ５０００Ωｃｍ
（２）ＳＯＩ基板
１５０ｍｍφ ＳＯＩ層：１００ｎｍ／Ｂｏｘ層：２００ｎｍ／Ｓｉ基板：６７５μｍ
ＳＯＩ層：（１１１） ＣＺ １ｋΩｃｍ Ｎ（窒素）：５ｅ１４ａｔｏｍｓ／ｃｍ３ Ｏｉ：２５．６ｐｐｍａＡＳＴＭ７９
Ｓｉ基板：（１００） ８ｍΩｃｍ Ｏｉ：１６ｐｐｍａＡＳＴＭ７９ (Example 1)
As silicon-based substrates, the following silicon single crystal substrates and SOI substrates were prepared.
(1) Silicon single crystal substrate 150mmφ p-Type (111) 675μm Oi: 25.6ppma ASTM79 5000Ωcm
(2) SOI substrate 150mmφ SOI layer: 100nm/Box layer: 200nm/Si substrate: 675μm
SOI layer: (111) CZ 1kΩcm N (nitrogen): 5e14atoms/cm 3 Oi: 25.6ppma ASTM79
Si substrate: (100) 8mΩcm Oi: 16ppma ASTM79

次に、これらの２枚のウェーハをＭＯＣＶＤ装置で同一のバッチでエピタキシャル成長を行い、以下の条件で窒化物半導体ウェーハを製造した。 Next, epitaxial growth was performed on these two wafers in the same batch using an MOCVD apparatus, and a nitride semiconductor wafer was manufactured under the following conditions.

最初に厚さ１５０ｎｍのＡｌＮからなる初期層を形成し、次に厚さ１６０ｎｍのＡｌＧａＮ層を成長させた。このときＣｐ２Ｆｅを５０ｓｃｃｍの流量で流すことでＦｅドープを開始した。次に厚さ２５ｎｍのＧａＮ層と厚さ４．２ｎｍのＡｌＮ層を交互に成長させた。ＧａＮ層とＡｌＮ層のペアを８ペア成長した時点で、Ｃｐ２Ｆｅの供給を止めた。その後もＧａＮ層とＡｌＮ層を交互に成長させ全部で２３ペアの超格子層（ＳＬｓ）を形成し、ＡｌＧａＮ層と超格子層からなるバッファ層を形成した。次に高抵抗ＧａＮ層を６７０ｎｍ成長させ、次にチャネル層となるＧａＮ層を２００ｎｍ成長させた。 First, an initial layer of AlN with a thickness of 150 nm was formed, and then a layer of AlGaN with a thickness of 160 nm was grown. At this time, Fe doping was started by flowing Cp 2 Fe at a flow rate of 50 sccm. Next, 25 nm thick GaN layers and 4.2 nm thick AlN layers were grown alternately. When eight pairs of GaN layers and AlN layers were grown, the supply of Cp 2 Fe was stopped. Thereafter, GaN layers and AlN layers were alternately grown to form a total of 23 pairs of superlattice layers (SLs), and a buffer layer consisting of the AlGaN layer and the superlattice layer was formed. Next, a high resistance GaN layer was grown to a thickness of 670 nm, and then a GaN layer to be a channel layer was grown to a thickness of 200 nm.

その後、２枚のウェーハを取り出し、反り量を測定した。その結果を表１に示す。また、ＳＩＭＳにより深さ方向のＦｅ濃度を測定した。シリコン単結晶基板を用いたウェーハのＦｅ濃度分布を図２に、ＳＯＩ基板を用いたウェーハのＦｅ濃度分布を図３に示す。いずれのウェーハもバッファ層中のＦｅの最大濃度は６．０×１０１８ａｔｏｍｓ／ｃｍ３でバッファ層上面のＦｅ濃度は４．０×１０１７ａｔｏｍｓ／ｃｍ３であった。表１から明らかなように、実施例１はいずれのウェーハも後述する比較例１、２に比べ反り量が抑制されていることが判る。 Thereafter, two wafers were taken out and the amount of warpage was measured. The results are shown in Table 1. Further, the Fe concentration in the depth direction was measured by SIMS. FIG. 2 shows the Fe concentration distribution of a wafer using a silicon single crystal substrate, and FIG. 3 shows the Fe concentration distribution of a wafer using an SOI substrate. In each wafer, the maximum concentration of Fe in the buffer layer was 6.0×10 18 atoms/cm 3 and the Fe concentration on the upper surface of the buffer layer was 4.0×10 17 atoms/cm 3 . As is clear from Table 1, it can be seen that the amount of warpage of all wafers in Example 1 is suppressed compared to Comparative Examples 1 and 2, which will be described later.

なお本発明において、反り量は３点支持ステージに基準となるフラットなシリコン単結晶基板を載せ、水平面を出し、その平面との差異によって測定した。 In the present invention, the amount of warpage was measured by placing a flat silicon single crystal substrate serving as a reference on a three-point support stage, exposing a horizontal plane, and measuring the difference from that plane.

（実施例２）
Ｃｐ２Ｆｅを２０ｓｃｃｍの流量としたことを除き、実施例１と同様の条件で窒化物半導体ウェーハを製造した。図２、３に示すように、いずれのウェーハもバッファ層中のＦｅの最大濃度は２．５×１０１８ａｔｏｍｓ／ｃｍ３でバッファ層上面のＦｅ濃度は２．５×１０１７ａｔｏｍｓ／ｃｍ３であった。表１に示す通り、実施例２ではいずれのウェーハも実施例１ほどではないものの比較例１，２に比べて反りが抑制されているのが判る。 (Example 2)
A nitride semiconductor wafer was manufactured under the same conditions as in Example 1, except that the flow rate of Cp 2 Fe was 20 sccm. As shown in FIGS. 2 and 3, the maximum concentration of Fe in the buffer layer of each wafer is 2.5×10 18 atoms/cm 3 , and the Fe concentration on the top surface of the buffer layer is 2.5×10 17 atoms/cm 3 Met. As shown in Table 1, it can be seen that in Example 2, the warpage of all wafers was suppressed compared to Comparative Examples 1 and 2, although not as much as in Example 1.

（比較例１）
Ｃｐ２Ｆｅの流量をさらに低くして、バッファ層中の最大Ｆｅ濃度を２．０×１０１８ａｔｏｍｓ／ｃｍ３としたことを除き実施例１と同様な方法で窒化物半導体ウェーハを製造した。表１に示す通り、比較例１はいずれのウェーハも比較例２よりは反りが改善しているものの、実施例１，２ほどの顕著な効果は見られなかった。 (Comparative example 1)
A nitride semiconductor wafer was manufactured in the same manner as in Example 1, except that the flow rate of Cp 2 Fe was further lowered and the maximum Fe concentration in the buffer layer was 2.0×10 18 atoms/cm 3 . As shown in Table 1, although all wafers of Comparative Example 1 had better warpage than Comparative Example 2, the effect as remarkable as that of Examples 1 and 2 was not observed.

（比較例２）
Ｃｐ２Ｆｅを流さなかったことを除き、実施例１と同様の条件で窒化物半導体ウェーハを製造した。表１に示す通り、比較例２はいずれのウェーハも実施例１，２に比べて反りが大きいことが判る。 (Comparative example 2)
A nitride semiconductor wafer was manufactured under the same conditions as in Example 1 except that Cp 2 Fe was not flowed. As shown in Table 1, it can be seen that both wafers of Comparative Example 2 have greater warpage than those of Examples 1 and 2.

Figure 2024001751000002
Figure 2024001751000002

以上のように、本発明であれば、シリコン単結晶基板またはＳＯＩ基板上に窒化物半導体をエピタキシャル成長させた窒化物半導体ウェーハであって、バッファ層等の構造を変えることなく反りを抑制した窒化物半導体ウェーハ、及びその製造方法を提供することができることが明らかになった。 As described above, the present invention provides a nitride semiconductor wafer in which a nitride semiconductor is epitaxially grown on a silicon single crystal substrate or an SOI substrate, and which suppresses warpage without changing the structure of the buffer layer or the like. It has become clear that a semiconductor wafer and a method for manufacturing the same can be provided.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 Note that the present invention is not limited to the above embodiments. The above-mentioned embodiments are illustrative, and any embodiment that has substantially the same configuration as the technical idea stated in the claims of the present invention and has similar effects is the present invention. covered within the technical scope of.

１…シリコン系基板、 ２…初期層、 ３…バッファ層、 ４…機能層、
１０…窒化物半導体ウェーハ。 1... Silicon-based substrate, 2... Initial layer, 3... Buffer layer, 4... Functional layer,
10...Nitride semiconductor wafer.

Claims (6)

シリコン系基板と、該シリコン系基板上に積層された窒化物半導体からなるバッファ層と、該バッファ層上に積層された少なくともＧａＮ層を含む機能層とを備えたものである窒化物半導体ウェーハであって、
前記バッファ層にＦｅがドープされており、前記バッファ層における積層方向のＦｅ濃度分布は、Ｆｅ濃度が最大となる点を有し、該Ｆｅ濃度が最大となる点から前記機能層に向かってＦｅ濃度が減少するような濃度分布であり、
前記Ｆｅ濃度が最大となる点におけるＦｅ濃度が２．５×１０１８ａｔｏｍｓ／ｃｍ３以上６．０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、かつ、前記バッファ層の前記機能層側の上面のＦｅ濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３以下であることを特徴とする窒化物半導体ウェーハ。 A nitride semiconductor wafer comprising a silicon-based substrate, a buffer layer made of a nitride semiconductor stacked on the silicon-based substrate, and a functional layer containing at least a GaN layer stacked on the buffer layer. There it is,
The buffer layer is doped with Fe, and the Fe concentration distribution in the stacking direction in the buffer layer has a point where the Fe concentration is maximum, and Fe concentration distribution from the point where the Fe concentration is maximum toward the functional layer. The concentration distribution is such that the concentration decreases,
The Fe concentration at the point where the Fe concentration is maximum is 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms/cm 3 or less, and the upper surface of the buffer layer on the functional layer side is A nitride semiconductor wafer having an Fe concentration of 4.0×10 17 atoms/cm 3 or less. 前記シリコン系基板は、シリコン単結晶基板、又はＳＯＩ（シリコン・オン・インシュレーター）基板であることを特徴とする請求項１に記載の窒化物半導体ウェーハ。 The nitride semiconductor wafer according to claim 1, wherein the silicon-based substrate is a silicon single crystal substrate or an SOI (silicon on insulator) substrate. 前記バッファ層は、ＡｌＧａＮ層と、ＧａＮ層とＡｌＮ層とが交互に積層された超格子層と、からなることを特徴とする請求項１又は請求項２に記載の窒化物半導体ウェーハ。 3. The nitride semiconductor wafer according to claim 1, wherein the buffer layer includes an AlGaN layer and a superlattice layer in which GaN layers and AlN layers are alternately stacked. 窒化物半導体ウェーハを製造する方法であって、
（１）シリコン系基板上に窒化物半導体からなるバッファ層を積層する工程、及び
（２）前記バッファ層上に少なくともＧａＮ層を含む機能層を積層して窒化物半導体ウェーハを製造する工程
を含み、かつ、
前記工程（１）において、Ｆｅをドープするためのドーピングガスを流し、該ドーピングガスの流量を調整することによって、前記バッファ層における積層方向のＦｅ濃度分布を、Ｆｅ濃度が最大となる点を有し、該Ｆｅ濃度が最大となる点から前記機能層に向かってＦｅ濃度が減少するような濃度分布とし、
前記Ｆｅ濃度が最大となる点におけるＦｅ濃度を２．５×１０１８ａｔｏｍｓ／ｃｍ３以上６．０×１０１８ａｔｏｍｓ／ｃｍ３以下とし、かつ、前記バッファ層の前記機能層側の上面のＦｅ濃度を４．０×１０１７ａｔｏｍｓ／ｃｍ３以下とすることを特徴とする窒化物半導体ウェーハの製造方法。 A method of manufacturing a nitride semiconductor wafer, the method comprising:
(1) a step of laminating a buffer layer made of a nitride semiconductor on a silicon-based substrate; and (2) a step of laminating a functional layer including at least a GaN layer on the buffer layer to manufacture a nitride semiconductor wafer. ,and,
In the step (1), by flowing a doping gas for doping Fe and adjusting the flow rate of the doping gas, the Fe concentration distribution in the stacking direction in the buffer layer is changed to a point where the Fe concentration is maximum. and a concentration distribution such that the Fe concentration decreases from the point where the Fe concentration is maximum toward the functional layer,
The Fe concentration at the point where the Fe concentration is maximum is 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms/cm 3 or less, and the Fe concentration on the upper surface of the functional layer side of the buffer layer is A method for manufacturing a nitride semiconductor wafer, characterized in that the concentration is 4.0×10 17 atoms/cm 3 or less. 前記工程（１）において、前記シリコン系基板を、シリコン単結晶基板、又はＳＯＩ（シリコン・オン・インシュレーター）基板とすることを特徴とする請求項４に記載の窒化物半導体ウェーハの製造方法。 5. The method for manufacturing a nitride semiconductor wafer according to claim 4, wherein in the step (1), the silicon-based substrate is a silicon single crystal substrate or an SOI (silicon on insulator) substrate. 前記工程（１）において、前記バッファ層を、ＡｌＧａＮ層と、ＧａＮ層とＡｌＮ層とが交互に積層された超格子層と、からなるものとすることを特徴とする請求項４又は請求項５に記載の窒化物半導体ウェーハの製造方法。 5. In the step (1), the buffer layer is composed of an AlGaN layer and a superlattice layer in which GaN layers and AlN layers are alternately laminated. A method for manufacturing a nitride semiconductor wafer according to .
JP2022100615A 2022-06-22 2022-06-22 Nitride semiconductor wafer and method for manufacturing the same Pending JP2024001751A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022100615A JP2024001751A (en) 2022-06-22 2022-06-22 Nitride semiconductor wafer and method for manufacturing the same
PCT/JP2023/019662 WO2023248702A1 (en) 2022-06-22 2023-05-26 Nitride semiconductor wafer and method for manufacturing same
TW112120202A TW202406142A (en) 2022-06-22 2023-05-31 Nitride semiconductor wafer and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022100615A JP2024001751A (en) 2022-06-22 2022-06-22 Nitride semiconductor wafer and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2024001751A true JP2024001751A (en) 2024-01-10

Family

ID=89379744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022100615A Pending JP2024001751A (en) 2022-06-22 2022-06-22 Nitride semiconductor wafer and method for manufacturing the same

Country Status (3)

Country Link
JP (1) JP2024001751A (en)
TW (1) TW202406142A (en)
WO (1) WO2023248702A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119165B2 (en) * 2012-09-28 2017-04-26 富士通株式会社 Semiconductor device
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
JP2015053328A (en) * 2013-09-05 2015-03-19 富士通株式会社 Semiconductor device
JP7458904B2 (en) * 2019-07-24 2024-04-01 クアーズテック合同会社 Nitride Semiconductor Substrate

Also Published As

Publication number Publication date
WO2023248702A1 (en) 2023-12-28
TW202406142A (en) 2024-02-01

Similar Documents

Publication Publication Date Title
US9966259B2 (en) Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
CN108140561B (en) Epitaxial substrate for semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element
KR100690413B1 (en) Substrate for growth of nitride semiconductor
WO2009084238A1 (en) Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic device
JP2009507362A (en) High electron mobility electronic device structures including native substrates and methods for manufacturing them
US10833184B2 (en) Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate
JPWO2011161975A1 (en) Epitaxial growth substrate, semiconductor device, and epitaxial growth method
JP6896063B2 (en) Semiconductor material growth of high resistance nitride buffer layer using ion implantation
WO2017077989A1 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and production method for epitaxial substrates for semiconductor elements
JP2011023677A (en) Compound semiconductor epitaxial wafer, and method of manufacturing the same
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP4468744B2 (en) Method for producing nitride semiconductor thin film
JP5378128B2 (en) Epitaxial substrate for electronic device and epitaxial substrate for group III nitride electronic device
US11201217B2 (en) Nitride semiconductor substrate
US9520286B2 (en) Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
WO2023248702A1 (en) Nitride semiconductor wafer and method for manufacturing same
JP2004296701A (en) Epitaxial substrate, semiconductor device and method for growing crystal for nitride-based semiconductor
JP7458904B2 (en) Nitride Semiconductor Substrate
JP6527667B2 (en) Method of manufacturing nitride semiconductor substrate
US20220077287A1 (en) Nitride semiconductor substrate
JPH05166724A (en) Silicon substrate compound semiconductor device and its manufacture
JP2024094561A (en) Epitaxial substrate manufacturing method and epitaxial substrate
TW202410159A (en) Nitride semiconductor substrate and method for producing same
JP2024042982A (en) Single crystal silicon substrate having nitride semiconductor layer and method for manufacturing the same
CN112133748A (en) HEMT device with large-size Si substrate and preparation method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240618